JP2011198966A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011198966A JP2011198966A JP2010063463A JP2010063463A JP2011198966A JP 2011198966 A JP2011198966 A JP 2011198966A JP 2010063463 A JP2010063463 A JP 2010063463A JP 2010063463 A JP2010063463 A JP 2010063463A JP 2011198966 A JP2011198966 A JP 2011198966A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000005192 partition Methods 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 75
- 239000010703 silicon Substances 0.000 claims description 75
- 229910021332 silicide Inorganic materials 0.000 claims description 68
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 68
- 238000002955 isolation Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 34
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 222
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 74
- 230000004888 barrier function Effects 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052814 silicon oxide Inorganic materials 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 229910052782 aluminium Inorganic materials 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- 229910052796 boron Inorganic materials 0.000 description 14
- 238000012546 transfer Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005903 acid hydrolysis reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/199—Back-illuminated image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】画素の高集積化を図ることができる固体撮像装置及びその製造方法を提供する。
【解決手段】固体撮像装置において、多層配線層と、多層配線層上に設けられ、第１導電型層を有する半導体基板と、第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域と、半導体基板上に前記区画された領域毎に設けられたカラーフィルタと、半導体基板の下面における区画された領域以外の領域に形成されたメタリック層と、を設ける。
【選択図】図１
【解決手段】固体撮像装置において、多層配線層と、多層配線層上に設けられ、第１導電型層を有する半導体基板と、第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域と、半導体基板上に前記区画された領域毎に設けられたカラーフィルタと、半導体基板の下面における区画された領域以外の領域に形成されたメタリック層と、を設ける。
【選択図】図１
Description
本発明は、固体撮像装置及びその製造方法に関し、特に、裏面照射型の固体撮像装置及びその製造方法に関する。
従来より、半導体基板の表面上に多層配線層が設けられ、多層配線層上にカラーフィルタ及びマイクロレンズが設けられた表面照射型の固体撮像装置が開発されている。表面照射型の固体撮像装置においては、半導体基板の表層部分にフォトダイオードが形成されており、多層配線層内には転送ゲートが形成されている。フォトダイオードは例えばｎ型の拡散領域によって形成されており、ｐ型のバリア層によって画素毎に区画されている。そして、上方からマイクロレンズ、カラーフィルタ及び多層配線層を介して半導体基板に入射した光が、フォトダイオードによって光電変換され、生成した電子が転送ゲートを介して読み出される。
このような表面照射型の固体撮像装置においては、外部から入射した光は、多層配線層内を通過して半導体基板に入射するため、光の利用効率が低い。このため、画素サイズの縮小に伴い、各画素のフォトダイオードに入射する光量が減少し、感度が低下するという問題がある。また、画素サイズの縮小に伴って画素間の距離も短くなるため、ある画素に入射した光が多層配線層内の金属配線によって乱反射されて他の画素に入射し、混色が発生するという問題もある。混色が発生すると色彩の分解能が低下し、微妙な色彩の相違を区別できなくなる。
このような問題を解決するために、半導体基板の裏面側、すなわち、多層配線層が設けられていない側から光を入射させる裏面照射型の固体撮像装置が提案されている（例えば、特許文献１参照。）。裏面照射型の固体撮像装置においては、外部から入射した光が多層配線層を介さずに半導体基板に入射するため、光の利用効率が高く、感度が高い。
裏面照射型の固体撮像装置においては、多層配線層からどのようにして配線を引き出すかが問題になる。固体撮像装置の実装形態を考えると、配線は上方、すなわち、光が入射する側に引き出されることが好ましい。そこで、半導体基板に大きな穴を形成し、この穴の底に多層配線層内の配線を露出させて、この露出した配線に穴を介して直接ワイヤボンディングを行うことが考えられる。
しかし、この場合は、半導体基板上にカラーフィルタを形成する際に、ワイヤボンディング部分を位置合わせ用のマーカとして利用することができない。そこで、カラーフィルタを形成する際には、支持基板側から赤外線を照射し、支持基板、多層配線層及び半導体基板を透過した赤外線により、最上層配線の影を識別し、これをマーカとして利用する。
しかしながら、このような固体撮像装置においては、多層配線層内の最上層配線はそれより下層の配線を基準として位置決めされており、多層配線層内の最下層配線はコンタクトを基準として位置決めされており、コンタクトはゲート電極を基準として位置決めされており、ゲート電極は半導体基板の下面に形成されたＳＴＩ（shallow trench isolation）を基準として位置決めされている。従って、カラーフィルタは、ＳＴＩを最初の基準として、ＳＴＩ→ゲート電極→コンタクト→最下層配線→１層以上の中間層配線→最上層配線→カラーフィルタ、の順番で間接的に位置決めされる。一方、画素を区画するバリア層もＳＴＩを基準として位置決めされる。
このように、カラーフィルタとバリア層との相対的な位置関係は、それらの間にいくつもの構成要素を介在させて間接的に決定されるため、大きくばらついてしまう。この結果、画素を微細化すると、カラーフィルタの境界をバリア層の直上域に位置させることが困難になる。従って、画素の高集積化が困難である。
本発明の目的は、画素の高集積化を図ることができる固体撮像装置及びその製造方法を提供することである。
本発明の一態様によれば、多層配線層と、前記多層配線層上に設けられ、第１導電型層を有する半導体基板と、前記第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域と、前記半導体基板上に設けられた反射防止膜と、前記反射防止膜上に前記区画された領域毎に設けられたカラーフィルタと、前記半導体基板の下面における前記区画された領域以外の領域に形成されたメタリック層と、を備え、前記反射防止膜は、前記メタリック層の直上域には設けられていないことを特徴とする固体撮像装置が提供される。
本発明の一態様によれば、少なくとも下部が半導体材料からなり、前記下部に第１導電型層が設けられた基板中に、前記第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域を形成する工程と、前記基板の下面における前記区画された領域以外の領域にメタリック層を形成する工程と、前記基板の下方に多層配線層を形成する工程と、前記基板の上部を除去することにより、前記基板の下部を半導体基板とする工程と、前記半導体基板の上面上における前記メタリック層の直上域を除く領域の少なくとも一部に反射防止膜を形成する工程と、前記メタリック層をアライメントマークとして、前記反射防止膜の上面上に、前記区画された領域毎にカラーフィルタを形成する工程と、を備えたことを特徴とする固体撮像装置の製造方法が提供される。
本発明によれば、画素の高集積化を図ることができる固体撮像装置及びその製造方法を実現することができる。
以下、本発明の実施形態について説明する。
先ず、本実施形態の特徴部分を概略的に説明する。
本実施形態に係る固体撮像装置の特徴は、多層配線層上にシリコン基板が設けられ、シリコン基板中には受光素子としてフォトダイオードが形成されており、シリコン基板上にカラーフィルタ等が設けられ、上方から光が照射される裏面照射型の固体撮像装置において、シリコン基板の素子形成面にシリサイド層が形成されていることである。裏面照射型の固体撮像装置においては、シリコン基板が光の一部を透過させるほど薄く、また、シリサイドはシリコン酸化物及びシリコンよりも光の反射率が高いため、シリサイド層はシリコン基板を介して光学的に検出することができる。これにより、このシリサイド層を製造時におけるアライメントマークとして使用することができる。また、シリコン基板には貫通ホールが形成されており、貫通ホールの内面上には電極膜が形成されている。この電極膜は、貫通ホールの底部において多層配線層の金属配線に接続されると共に、シリコン基板の上面上まで引き出されており、この引き出された部分が、外部配線が接合される電極パッドとなっている。
先ず、本実施形態の特徴部分を概略的に説明する。
本実施形態に係る固体撮像装置の特徴は、多層配線層上にシリコン基板が設けられ、シリコン基板中には受光素子としてフォトダイオードが形成されており、シリコン基板上にカラーフィルタ等が設けられ、上方から光が照射される裏面照射型の固体撮像装置において、シリコン基板の素子形成面にシリサイド層が形成されていることである。裏面照射型の固体撮像装置においては、シリコン基板が光の一部を透過させるほど薄く、また、シリサイドはシリコン酸化物及びシリコンよりも光の反射率が高いため、シリサイド層はシリコン基板を介して光学的に検出することができる。これにより、このシリサイド層を製造時におけるアライメントマークとして使用することができる。また、シリコン基板には貫通ホールが形成されており、貫通ホールの内面上には電極膜が形成されている。この電極膜は、貫通ホールの底部において多層配線層の金属配線に接続されると共に、シリコン基板の上面上まで引き出されており、この引き出された部分が、外部配線が接合される電極パッドとなっている。
次に、図面を参照しつつ、本実施形態に係る固体撮像装置の構成を詳細に説明する。
図１は、本実施形態に係る固体撮像装置を例示する平面図であり、
図２は、本実施形態に係る固体撮像装置を例示する断面図であり、
図３は、本実施形態に係る固体撮像装置を例示する一部拡大断面図であり、
図４は、本実施形態に係る固体撮像装置の電極パッド領域を例示する平面図であり、
図５は、図４に示すＡ−Ａ’線による断面図である。
なお、図２においては、図を見やすくするために、特徴的な部分のみを簡略化して示している。このため、図２は、図１、図４及び図５とは厳密には整合していない。
図１は、本実施形態に係る固体撮像装置を例示する平面図であり、
図２は、本実施形態に係る固体撮像装置を例示する断面図であり、
図３は、本実施形態に係る固体撮像装置を例示する一部拡大断面図であり、
図４は、本実施形態に係る固体撮像装置の電極パッド領域を例示する平面図であり、
図５は、図４に示すＡ−Ａ’線による断面図である。
なお、図２においては、図を見やすくするために、特徴的な部分のみを簡略化して示している。このため、図２は、図１、図４及び図５とは厳密には整合していない。
以下、固体撮像装置の構成の説明（図１〜図５参照）においては、固体撮像装置が撮像する際の光の平均的な進行方向（光進行方向）を「下方」とし、その反対方向を「上方」とし、上方及び下方に対して直交する方向を「側方」とする。一方、固体撮像装置の製造方法の説明（図６〜図２６参照）においては、ホルダー等に固定される固定面を「下面」とし、処理面を「上面」とし、「下方」及び「上方」の表記もこれに合わせる。後述するように、本実施形態に係る固体撮像装置の製造方法においては、途中で処理面が反転するため、製造方法の説明中、「下方」及び「上方」の表記も反転するが、これについては、その都度言及する。
図１に示すように、本実施形態に係る固体撮像装置１においては、光を受光して電気信号に変換する受光領域６が設けられている。上方から見て、受光領域６の外縁の形状は矩形であり、受光領域６には、多数の画素がマトリクス状に配列されている。また、受光領域６の周囲には、受光領域６を駆動すると共に受光領域６から出力された電気信号を処理する周辺回路領域７が設けられている。周辺回路領域７の外縁の形状も矩形である。更に、固体撮像装置１には、一又は複数の電極パッド領域８、及び、一又は複数のマーク材領域９が設けられている。
図２に示すように、固体撮像装置１においては、支持基板１１が設けられている。支持基板１１は固体撮像装置１全体の強度及び剛性を担保するものであり、例えばシリコンにより形成されている。支持基板１１上には、例えばシリコン酸化物からなるパッシベーション膜１２が設けられており、その上には多層配線層１３が設けられている。すなわち、支持基板１１はパッシベーション膜１２を介して多層配線層１３の下面に被着されている。多層配線層１３においては、例えばシリコン酸化物等の絶縁材料からなる層間絶縁膜１４中に、複数本の金属配線１５が多層に設けられている。受光領域６においては、多層配線層１３の最上部にトランスファーゲート１６が設けられている。
多層配線層１３上には、単結晶のシリコンからなるシリコン基板２０が設けられている。シリコン基板２０の厚さは、例えば３〜５μｍであり、例えば、４．７μｍである。シリコン基板２０においては、最上層にｐ型層２１が形成されており、ｐ型層２１以外の部分は、ｎ型層２２となっている。シリコン基板２０の上面上にはシリコン酸化膜５１が設けられており、その上にはシリコン窒化膜５２が設けられている。シリコン酸化膜５１及びシリコン窒化膜５２により、反射防止膜５３が構成されている。反射防止膜５３は可視光の反射を抑制する膜である。反射防止膜５３上には、例えばシリコン酸化物からなるキャップ膜５４が設けられている。キャップ膜５４の屈折率は、例えば２以下である。
以下、受光領域６、電極パッド領域８及びマーク材領域９のそれぞれの構成を説明する。
先ず、受光領域６の構成について説明する。
受光領域６においては、ｎ型層２２にｐ型バリア領域２３が選択的に形成されている。上方から見て、例えば、ｐ型バリア領域２３の形状は格子状である。ｎ型層２２は、ｐ型バリア領域２３によって複数のＰＤ（フォトダイオード）領域２５に区画されており、各ＰＤ領域２５は固体撮像装置１の各画素に対応している。そして、ＰＤ領域２５は、ｐ型層２１及びｐ型バリア領域２３により、相互に電気的に分離されている。上方から見て、各ＰＤ領域２５の形状は例えば略正方形であり、複数のＰＤ領域２５がマトリクス状に配列されている。
先ず、受光領域６の構成について説明する。
受光領域６においては、ｎ型層２２にｐ型バリア領域２３が選択的に形成されている。上方から見て、例えば、ｐ型バリア領域２３の形状は格子状である。ｎ型層２２は、ｐ型バリア領域２３によって複数のＰＤ（フォトダイオード）領域２５に区画されており、各ＰＤ領域２５は固体撮像装置１の各画素に対応している。そして、ＰＤ領域２５は、ｐ型層２１及びｐ型バリア領域２３により、相互に電気的に分離されている。上方から見て、各ＰＤ領域２５の形状は例えば略正方形であり、複数のＰＤ領域２５がマトリクス状に配列されている。
ＰＤ領域２５の下部には、導電型がｎ＋型の高濃度領域２６が形成されている。一方、ＰＤ領域２５の上部は、ｎ型層２２がそのまま残っている。また、ＰＤ領域２５の最下層部分には、導電型がｐ型の反転防止層２７が形成されている。このように、ＰＤ領域２５は、高濃度領域２６及びｎ型層２２によって構成されており、ｐ型層２１、ｐ型バリア領域２３及び反転防止層２７によって囲まれている。ｐ型層２１は受光面側の反転防止層である。高濃度領域２６及びｎ型層２２には、ドナーとなる不純物、例えば、リン（Ｐ）が導入されている。また、ｐ型層２１、ｐ型バリア領域２３及び反転防止層２７には、アクセプタとなる不純物、例えば、ホウ素（Ｂ）が導入されている。シリコン基板２０の下面には、受光領域６を囲むように、例えばシリコン酸化物からなる素子分離膜２８ａが形成されている。一方、周辺回路領域７においては、シリコン基板２０の下面に、読出回路（図示せず）等が形成されている。
図２及び図３に示すように、受光領域６においては、キャップ膜５４上に複数枚のカラーフィルタ５５が設けられている。カラーフィルタ５５はＰＤ領域２５毎に設けられており、例えば、各ＰＤ領域２５の直上域に設けられている。この場合、図３に示すように、隣接するカラーフィルタ５５間の境界は、ｐ型バリア領域２３の直上域内に位置している。カラーフィルタ５５は、例えば、赤色の光を透過させ他の色の光を遮断する赤色フィルタ、緑色の光を透過させ他の色の光を遮断する緑色フィルタ、青色の光を透過させ他の色の光を遮断する青色フィルタである。各カラーフィルタ５５上には、平凸型のマイクロレンズ５６が設けられている。このように、固体撮像装置１の各画素には、上方から順に、各１つのマイクロレンズ５６、カラーフィルタ５５、ＰＤ領域２５が設けられている。また、上述のトランスファーゲート１６も、画素毎に設けられている。更に、各画素には、アンプ・リセットトランジスタ（図示せず）も形成されている。
次に、電極パッド領域８の構成について説明する。
図２、図４及び図５に示すように、上方から見て、電極パッド領域８の形状は、例えば角部が丸められた略正方形であり、一辺の長さは例えば８０μｍである。各電極パッド領域８においては、複数個の貫通ホール３１が形成されている。上方から見て、貫通ホール３１の形状は例えば一辺の長さが１０μｍの正方形であり、各貫通ホール３１は反射防止膜５３の上面から下方に向かって延び、反射防止膜５３、ｐ型層２１及びｎ型層２２を貫通している。貫通ホール３１における反射防止膜５３を貫通する部分は、反射防止膜５３の開口部５３ａとなっている。これらの複数個の貫通ホール３１は、例えば電極パッド領域８の外縁に沿って配列されている。
図２、図４及び図５に示すように、上方から見て、電極パッド領域８の形状は、例えば角部が丸められた略正方形であり、一辺の長さは例えば８０μｍである。各電極パッド領域８においては、複数個の貫通ホール３１が形成されている。上方から見て、貫通ホール３１の形状は例えば一辺の長さが１０μｍの正方形であり、各貫通ホール３１は反射防止膜５３の上面から下方に向かって延び、反射防止膜５３、ｐ型層２１及びｎ型層２２を貫通している。貫通ホール３１における反射防止膜５３を貫通する部分は、反射防止膜５３の開口部５３ａとなっている。これらの複数個の貫通ホール３１は、例えば電極パッド領域８の外縁に沿って配列されている。
シリコン基板２０の下面における貫通ホール３１の直下域を含む領域には、シリサイド層２９ｂが形成されている。また、シリサイド層２９ｂを囲むように、枠状の素子分離膜２８ｂが形成されている。すなわち、シリサイド層２９ｂは素子分離膜２８ｂによって区画された領域に配置されている。素子分離膜２８ｂは例えばシリコン酸化物によって形成されている。
貫通ホール３１の側面上には、例えばシリコン酸化物からなる側面保護膜３２が設けられている。側面保護膜３２は、電極パッド領域８全体にわたって連続的に設けられているが、貫通ホール３１の底面上には設けられていない。また、電極パッド領域８における側面保護膜３２上には、例えばアルミニウム等の導電材料からなる電極膜３３が設けられている。電極膜３３は、電極パッド領域８全体にわたって連続的に設けられており、貫通ホール３１の底面上及び側面上、並びにシリコン基板２０の上面上に設けられている。従って、電極膜３３は貫通ホール３１の底面においてシリサイド層２９ｂの上面に接している。多層配線層１３の最上部であってシリサイド層２９ｂには、コンタクト１７が設けられている。コンタクト１７の上端はシリサイド層２９ｂの下面に接している。また、コンタクト１７の下端は金属配線１５に接続されている。これにより、電極膜３３はシリサイド層２９ｂを介してコンタクト１７に接続されている。
また、電極パッド領域８の中央部において、キャップ膜５４に開口部５４ａが形成されている。上方から見て、開口部５４ａの形状は、例えば角部が丸められた正方形であり、一辺の長さは例えば５０μｍである。開口部５４ａの直下域には貫通ホール３１は形成されておらず、直下域全域にわたってシリコン基板２０が設けられている。すなわち、キャップ膜５４は、電極膜３３におけるシリコン基板２０の上面上に配置された部分の周辺部及び貫通ホール３１の内面上に配置された部分を覆っているが、電極膜３３におけるシリコン基板２０の上面上の配置された部分の中央部は覆っていない。そして、この中央部、すなわち、電極膜３３における開口部５４ａにおいて露出した部分が、外部配線Ｗが接合される電極パッド３５となっている。換言すれば、電極パッド領域８の中央部には１つの電極パッド３５が設けられており、その周囲に複数個の貫通ホール３１が配置されている。そして、電極膜３３は、電極パッド３５である部分から、貫通ホール３１の底面においてシリサイド層２９ｂに接続された部分まで、連続的に成膜されている。これにより、外部配線Ｗが電極パッド３５に接合されると、外部配線Ｗは電極膜３３、シリサイド層２９ｂ及びコンタクト１７を介して、金属配線１５に接続される。
次に、マーク材領域９の構成について説明する。
マーク材領域９においては、シリコン基板２０の下面に素子分離膜２８ｃが選択的に形成されており、シリコン基板２０の下面における素子分離膜２８ｃによって区画された領域には、シリサイド層２９ｃが形成されている。また、シリコン基板２０上においては、反射防止膜５３に開口部５３ｂが形成されている。更に、開口部５３ｂ内には、開口部５３ｂの内縁に沿って、フェンス３６が設けられている。フェンス３６は電極膜３３と同じ材料によって形成されており、例えばアルミニウムによって形成されている。一方、キャップ膜５４は、開口部５３ｂ内にも設けられており、フェンス３６はキャップ膜５４内に埋め込まれている。そして、上方から見てフェンス３６の内側には、上下方向におけるキャップ膜５４からシリサイド層２９ｃまでの部分において、金属等の光の透過率が低い材料は存在していない。
マーク材領域９においては、シリコン基板２０の下面に素子分離膜２８ｃが選択的に形成されており、シリコン基板２０の下面における素子分離膜２８ｃによって区画された領域には、シリサイド層２９ｃが形成されている。また、シリコン基板２０上においては、反射防止膜５３に開口部５３ｂが形成されている。更に、開口部５３ｂ内には、開口部５３ｂの内縁に沿って、フェンス３６が設けられている。フェンス３６は電極膜３３と同じ材料によって形成されており、例えばアルミニウムによって形成されている。一方、キャップ膜５４は、開口部５３ｂ内にも設けられており、フェンス３６はキャップ膜５４内に埋め込まれている。そして、上方から見てフェンス３６の内側には、上下方向におけるキャップ膜５４からシリサイド層２９ｃまでの部分において、金属等の光の透過率が低い材料は存在していない。
これにより、上方からマーク材領域９に対して赤外線を照射すると、この赤外線がキャップ膜５４及びシリコン基板２０を透過してシリサイド層２９ｃ到達し、シリサイド層２９ｃによって反射され、再びシリコン基板２０及びキャップ膜５４を透過して上方に出射する。この出射光を受光することにより、シリサイド層２９ｃを光学的に検出することができる。このため、固体撮像装置１の製造プロセスにおける各工程において、シリサイド層２９ｃをアライメントマークとして使用することができる。マーク材領域９は、例えば、アライメントマークを必要とする工程の数だけ設定されている。また、複数のマーク材領域９においては、シリサイド層２９ｃの形状が相互に異なっていてもよく、例えば、それぞれ文字又は記号の形状とされていてもよい。これにより、マーク材領域９の識別が容易になる。なお、シリサイド層２９ｂ及び２９ｃは同じ工程で形成されたものであり、例えば、自己整合的に形成されたサリサイド層である。また、シリサイド層２９ｂ及び２９ｃは、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、コバルト（Ｃｏ）又はニッケル（Ｎｉ）等の遷移金属とシリコンとの化合物である。
これに対して、シリサイド層２９ｂ及び２９ｃを形成せずに、シリコン基板２０を透過する光によって素子分離膜２８ｃからなるアライメントマークを検出しようとすると、素子分離膜２８ｃにおける光の反射強度が低いため、十分なコントラストを得ることができず、アライメントマークを精度よく検出することができない。この場合、反射光の強度を高めるために、入射光の強度を上げることが考えられるが、そうすると、シリコン基板２０の下面からの反射光よりも上面からの反射光が強まってしまい、アライメントマークの検出がかえって困難になってしまう。
次に、本実施形態に係る固体撮像装置の製造方法について説明する。
図６〜図２６は、本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
なお、図６〜図２６は、図２と同じ断面を示しており、図２と同様に、特徴的な部分のみを拡大して示している。また、図６〜図８は、図２に対して上下が反転している。
図６〜図２６は、本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
なお、図６〜図２６は、図２と同じ断面を示しており、図２と同様に、特徴的な部分のみを拡大して示している。また、図６〜図８は、図２に対して上下が反転している。
先ず、図６に示すように、基板６０を準備する。基板６０においては、ｐ＋型基材６１上に、ｎ型層２２が設けられている。ｐ＋型基材６１は、アクセプタとなる不純物、例えばホウ素がドープされた単結晶のシリコンからなり、厚さは例えば７５０μｍである。一方、ｎ型層２２はｐ＋型基材６１上にエピタキシャル成長されたシリコン層であり、ドナーとなる不純物、例えばリンがドープされており、厚さは例えば３〜５μｍ、例えば４．７μｍである。
以後、図６〜図８に示す工程では、基板６０のｐ＋型基材６１側の面を固定面とし、ｎ型層２２側の面を処理面とするため、ｐ＋型基材６１側を下方とし、ｎ型層２２側を上方として説明する。なお、固体撮像装置１の製造途中においては撮像用の光は入射しないが、便宜上、図６〜図２６においても、図２と同じ「光進行方向」を表す矢印を図示する。「光進行方向」は、固体撮像装置１及びその中間製造物に対して固定されている。
次に、図７に示すように、ｎ型層２２の上面に素子分離膜２８ａ〜２８ｃを形成する。具体的には、ｎ型層２２の上面にトレンチを形成し、その内部にシリコン酸化物を堆積させることにより、受光領域６に枠状の素子分離膜２８ａを形成し、電極パッド領域８に枠状の素子分離膜２８ｂを形成し、マーク材領域９に任意の形状の素子分離膜２８ｃを形成する。次に、素子分離膜２８ａをアライメントマークとして、ｎ型層２２に対してホウ素を複数回イオン注入し、受光領域６に格子状のｐ型バリア領域２３を形成する。このとき、ｐ型バリア領域２３はｎ型層２２を複数の部分に区画するように形成する。
次に、受光領域６におけるｎ型層２２の上部にドナーとなる不純物をイオン注入して、高濃度領域２６を形成する。このとき、ｐ型バリア領域２３によって区画された各部分における高濃度領域２６の下方の部分は、ｎ型層２２のまま残留する。次に、受光領域６におけるｎ型層２２の最上層部分にアクセプタとなる不純物を注入して、反転防止層２７を形成する。これにより、ｐ型バリア領域２３によって区画された各部分が、フォトダイオード（ＰＤ）領域２５となる。
次に、ｎ型層２２上の全面に例えばシリコン酸化物からなるシリサイドブロック層（図示せず）を形成する。そして、シリサイドブロック層を選択的に除去して、ｎ型層２２の上面におけるシリサイド層を形成する予定の領域を露出させる。具体的には、素子分離膜２８ｂによって囲まれた領域及び素子分離膜２８ｃによって囲まれた領域を露出させる。このとき、素子分離膜２８ｂ及び２８ｃの一部も露出させてもよい。次に、ｎ型層２２上の全面に、シリサイドブロック層を覆うように、金属層を堆積させる。この金属層は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、コバルト（Ｃｏ）又はニッケル（Ｎｉ）等の遷移金属によって形成する。このとき、ｎ型層２２の上面におけるシリサイドブロック層によって覆われていない領域は、この金属層に接触する。
次に、例えば５００℃の温度で加熱処理を施す。これにより、ｎ型層２２と金属層とが接している領域において、ｎ型層２２中のシリコンと金属層中の金属とが反応して、シリサイド層が形成される。その後、例えば硫酸加水分解処理を施して、シリサイドブロック層を除去する。このとき、未反応の金属層も除去される。このようにして、素子分離膜に対して自己整合的に、メタリック層としてのシリサイド層（サリサイド層）が形成される。すなわち、ｎ型層２２の上面における素子分離膜２８ｂによって囲まれた領域にシリサイド層２９ｂが形成され、素子分離膜２８ｃによって囲まれた領域にシリサイド層２９ｃが形成される。シリサイド層２９ｃは、基板６０の上面における貫通ホール３１（図２参照）が形成される予定の領域の直上域に形成される。
次に、受光領域６において、素子分離膜２８ａをアライメントマークとして、ＰＤ領域２５毎にトランスファーゲート１６を形成する。次に、トランスファーゲート１６を埋め込むように層間絶縁膜１４を堆積させると共に、層間絶縁膜１４内にコンタクト１７及び複数本の金属配線１５を多層に形成して、多層配線層１３を形成する。このとき、コンタクト１７の下端をシリサイド層２９ｂに接触させ、上端を金属配線１５に接続させる。金属配線１５は、より下層の金属配線１５又はトランスファーゲート１６をアライメントマークとして形成してもよく、マーク材領域９のシリサイド層２９ｃをアライメントマークとして形成してもよい。
一方、上述のｎ型層２２内に各種の拡散層を形成し、多層配線層１３を形成するプロセスにおいて、受光領域６にアンプトランジスタ及びリセットトランジスタ等（図示せず）を形成する。また、周辺回路領域７に読出回路（図示せず）等を形成する。次に、多層配線層１３上にシリコン酸化物を堆積させて、パッシベーション膜１２を成膜し、ＣＭＰによって上面を平坦化する。ここまでの工程において、ｐ＋型基材６１に含まれるホウ素がｎ型層２２に拡散し、ｐ＋型基材６１とｎ型層２２との間に、ホウ素及びリンの双方を含むｐ型拡散層６２が形成される。ｐ型拡散層６２はｐ型バリア領域２３に接触する。
次に、図８に示すように、パッシベーション膜１２の上面に支持基板１１を、例えばプラズマ処理による直接貼合法によって貼り付ける。すなわち、多層配線層１３の上面に、パッシベーション膜１２を介して支持基板１１を被着させる。支持基板１１は例えばシリコンウェーハである。以後の工程においては、支持基板１１側の面を固定面とする。このため、図９〜図２６においては、上下を再び反転させ、図２と同じとする。また、以下の説明中の上下の記載も図９〜図２６に合わせる。
次に、図９に示すように、基板６０をｐ＋型基材６１側から例えばグラインダー等によって機械的に研削し、減厚する。これにより、ｐ＋型基材６１の厚さを１０μｍ程度とする。
次に、図１０に示すように、ウェット処理により、ｐ＋型基材６１（図９参照）を除去する。このウェット処理は、例えば、フッ酸、硝酸及び酢酸の混合溶液を用いて行う。フッ酸、硝酸及び酢酸の混合溶液は、その混合比率及び温度を調整することにより、シリコンに対する濃度選択性を制御することができる。シリコンに対する濃度選択性とは、シリコンの不純物濃度に応じてエッチングレートが変化する性質をいう。
図２７は、横軸に上下方向の位置をとり、縦軸にホウ素濃度をとって、ｐ＋型基材６１、ｐ型拡散層６２及びｎ型層２２におけるホウ素濃度プロファイルを例示するグラフ図である。
図２７に示す例では、ｐ＋型基材６１のホウ素濃度は８×１０１９ｃｍ−３程度である。また、ホウ素の染み出しによって形成されたｐ型拡散層６２の厚さは０．８μｍであり、そのホウ素濃度は、ｐ＋型基材６１との界面からｐ型バリア領域２３との界面に向けて連続的に減少している。更に、ｐ型バリア領域２３のホウ素濃度は２×１０１６ｃｍ−３程度である。従って、ｐ型拡散層６２とｐ型バリア領域２３との接続部分のホウ素濃度は２×１０１６ｃｍ−３程度である。この場合、上述の混合溶液は、ｐ型バリア領域２３がエッチングされないような濃度選択性とする必要があり、例えば、１×１０１９ｃｍ−３の不純物濃度を境界としてエッチングレートが大きく変化するような濃度選択性とする。これにより、不純物濃度が１×１０１９ｃｍ−３よりも高いシリコン部分のみがエッチングされ、不純物濃度が１×１０１９ｃｍ−３未満であるシリコン部分はほとんどエッチングされなくなる。
図２７に示す例では、ｐ＋型基材６１のホウ素濃度は８×１０１９ｃｍ−３程度である。また、ホウ素の染み出しによって形成されたｐ型拡散層６２の厚さは０．８μｍであり、そのホウ素濃度は、ｐ＋型基材６１との界面からｐ型バリア領域２３との界面に向けて連続的に減少している。更に、ｐ型バリア領域２３のホウ素濃度は２×１０１６ｃｍ−３程度である。従って、ｐ型拡散層６２とｐ型バリア領域２３との接続部分のホウ素濃度は２×１０１６ｃｍ−３程度である。この場合、上述の混合溶液は、ｐ型バリア領域２３がエッチングされないような濃度選択性とする必要があり、例えば、１×１０１９ｃｍ−３の不純物濃度を境界としてエッチングレートが大きく変化するような濃度選択性とする。これにより、不純物濃度が１×１０１９ｃｍ−３よりも高いシリコン部分のみがエッチングされ、不純物濃度が１×１０１９ｃｍ−３未満であるシリコン部分はほとんどエッチングされなくなる。
このような条件でウェット処理を行うことにより、エッチングをｐ型拡散層６２の途中で停止させることができる。これにより、ｐ＋型基材６１は完全に除去され、ｐ型拡散層６２は一部が除去され、ｐ型拡散層６２の残留部分がｐ型層２１となる。ｐ型層２１の厚さは、例えば０．４μｍとなる。ｎ型層２２及びｐ型層２１により、シリコン基板２０が形成される。
次に、図１１に示すように、シリコン基板２０上にシリコン酸化膜５１を形成し、その上にシリコン窒化膜５２を形成する。シリコン酸化膜５１及びシリコン窒化膜５２により、反射防止膜５３が形成される。このとき、光学特性の観点から、例えば、シリコン酸化膜５１の膜厚は２０ｎｍとし、シリコン窒化膜５２の膜厚は５０ｎｍとする。このとき、シリコン酸化膜５１はＡＬＤ（atomic layer deposition：原子層堆積）法によって形成することが好ましい。これは、ＡＬＤ法によってシリコン酸化膜５１を形成すれば、原子層置換によってｐ型層２１との間の界面準位を低減できるためである。これに対して、ＰＶＤ（Physical Vapor Deposition：物理気相成長）法によってシリコン酸化膜５１を形成すると、ｐ型層２１の表層のダングリングボンドとの間の結合エネルギーが低くなるため、界面準位を十分に低減することが難しい。なお、シリコン酸化膜５２は、ＰＶＤ法によって成膜してもよい。
次に、図１２に示すように、反射防止膜５３上にレジスト膜７１を塗布し、露光及び現像を行って、電極パッド領域８及びマーク材領域９にそれぞれ開口部７１ａ及び７１ｂを形成する。このとき、上方から赤外線ＩＲを照射することにより、マーク材領域９のシリサイド層２９ｃを光学的に検出し、これをアライメントマークとして使用する。一例では、開口部７１ａの開口幅は１０μｍとし、開口部７１ｂの開口幅は５０μｍとする。この場合、合わせ精度は±１μｍ程度でよく、高精度なアライメントは必要とされない。
次に、図１３に示すように、レジスト膜７１をマスクとし、シリコン基板２０をストッパとしてドライエッチングを行い、開口部７１ａ及び７１ｂの直下域から反射防止膜５３を除去する。これにより、反射防止膜５３における電極パッド領域８に配置された部分に開口部５３ａが形成され、マーク材領域９に配置された部分に開口部５３ｂが形成される。すなわち、反射防止膜５３はシリサイド層２９ｃの直上域には形成されない。その後、例えば酸素プラズマによるアッシング処理を行い、レジスト膜７１を除去する。
次に、図１４に示すように、反射防止膜５３上にレジスト膜７２を塗布し、露光及び現像を行って、レジスト膜７２における電極パッド領域８に配置された部分の一部に開口部７２ａを形成する。開口部７２ａは、開口部５３ａの内側に形成する。このとき、上方から赤外線ＩＲを照射してマーク材領域９のシリサイド層２９ｃをアライメントマークとして使用する。一例では、開口部５３ａの開口幅が１０μｍであるとき、開口部７２ａの開口幅は７μｍとする。この場合、合わせ精度は±１μｍ程度でよく、高精度なアライメントは必要とされない。
次に、図１５に示すように、レジスト膜７２をマスクとし、シリサイド層２９ｂをストッパとしてドライエッチングを行い、開口部７２ａの直下域からｐ型層２１及びｎ型層２２を除去する。これにより、シリコン基板２０に貫通ホール３１が形成される。貫通ホール３１の形状は、下方にいくほど細くなる順テーパー形状とし、テーパー角度は７５〜８９°とすることが好ましい。その後、例えば酸素プラズマによるアッシング処理を行い、レジスト膜７２を除去する。
次に、図１６に示すように、例えばＣＶＤ（chemical vapor deposition：化学気相成長）法等の低温プロセスにより、全面にシリコン酸化膜６６を成膜する。このとき、シリコン酸化膜６６は、反射防止膜５３の上面上の他に、貫通ホール３１の側面上及び底面上、反射防止膜５３の開口部５３ａの側面上、開口部５３ｂの側面上及び底面上にも形成される。
次に、図１７に示すように、シリコン窒化膜５２をストッパとしたドライエッチングを全面に対して施し、シリコン酸化膜６６をエッチバックする。これにより、シリコン酸化膜６６における反射防止膜５３の上面上に配置された部分、貫通ホール３１の底面上に配置された部分、反射防止膜５３の開口部５３ｂの底面上に配置された部分が除去され、貫通ホール３１の側面上に配置された部分、開口部５３ａの側面上に配置された部分、及び開口部５３ｂの側面上に配置された部分が残留する。これにより、シリコン酸化膜６６における貫通ホール３１の側面上及び開口部５３ａの側面上に配置された部分が、側面保護膜３２となる。
次に、図１８に示すように、バリアメタルとして、チタン層及び窒化チタン層からなる２層膜（図示せず）を形成した後、スパッタ法によりアルミニウムを堆積させて、アルミニウム層６７を形成する。アルミニウム層６７の厚さは、例えば３３０ｎｍとする。このとき、図１５に示す工程において、貫通ホール３１の形状を順テーパー形状としているため、アルミニウム層６７は、貫通ホール３１の側面上にも連続的に形成される。また、アルミニウム層６７の上面には、開口部５３ｂを反映した段差６７ｂが形成される。
次に、図１９に示すように、全面にレジスト膜７３を塗布し、露光及び現像により、電極パッド領域８を覆うようにパターニングする。このとき、マーク材領域９はアルミニウム層６７によって覆われているため、赤外線を照射してシリサイド層２９ｃを検出し、これをアライメントマークとして使用することはできない。そこで、アルミニウム層６７の上面における開口部５３ｂを反映した段差６７ｂをアライメントマークとして使用する。このパターニングにおける合わせ精度は±１μｍ程度でよく、高精度なアライメントは要求されない。
次に、図２０に示すように、レジスト膜７３をマスクとし、シリコン窒化膜５２をストッパとしたドライエッチングを行い、電極パッド領域８以外の領域からアルミニウム層６７を除去する。このとき、電極パッド領域８にはアルミニウム層６７が残留し、電極膜３３となる。電極膜３３は反射防止膜５３の上面上の他に、貫通ホール３１の内面上にも形成される。また、アルミニウム層６７は、反射防止膜５３の開口部５３ｂの側面上にも残留し、枠状のフェンス３６となる。これに対して、受光領域６からはアルミニウム層６７が除去される。また、開口部５３ｂの底面上からも、アルミニウム層６７が除去される。その後、例えば酸素プラズマによるアッシング処理を行い、レジスト膜７３を除去する。
次に、図２１に示すように、例えばＰＶＤ法により全面にシリコン酸化物を堆積させて、キャップ膜５４を形成する。この時点では、キャップ膜５４は電極膜３３全体を覆っている。なお、本実施形態においてはキャップ膜５４をシリコン酸化膜としたが、シリコン酸化膜及びシリコン窒化膜からなる２層膜としてもよい。
次に、図２２に示すように、全面にレジスト膜７４を塗布し、露光及び現像を行うことにより、電極パッド領域８の一部に、開口部７４ａを形成する。開口部７４ａは、電極パッド３５（図２参照）を形成する予定の領域に形成する。このとき、上方から赤外線ＩＲを照射することにより、シリサイド層２９ｃを検出し、これをアライメントマークとする。又は、フェンス３６を検出して、これをアライメントマークとしてもよい。開口部７４ａは、例えば、一辺の長さが５０μｍの角部が丸められた正方形とする。この場合、合わせ精度は例えば±１μｍでよく、高精度のアライメントは要求されない。
次に、図２３に示すように、レジスト膜７４をマスクとし、電極膜３３をストッパとして、ドライエッチングを行う。これにより、開口部７４ａの直下域においてキャップ膜５４が選択的に除去され、開口部５４ａが形成される。開口部５４ａにおいては、電極膜３３が露出し、電極パッド３５となる。その後、例えば酸素プラズマによるアッシング処理を行い、レジスト膜７４を除去する。
次に、図２４に示すように、厚いレジスト膜７５を全面に形成する。レジスト膜７５の膜厚は、貫通ホール３１内を完全に埋めきるような厚さとする。
次に、図２５に示すように、ドライエッチング又はＣＤＥ（Chemical Dry Etching：化学的乾式エッチング）により、レジスト膜７５をエッチバックする。このとき、貫通ホール３１内にはレジスト膜７５を残留させる。このレジスト膜７５がダミー材となる。そして、貫通ホール３１内に残留させたレジスト膜７５のリセス量ｒ、すなわち、キャップ膜５４の上面を基準としたレジスト膜７５の上面の深さは、２μｍ以内とすることが好ましく、１．５μｍ以内とすることがより好ましい。
次に、図２５に示すように、ドライエッチング又はＣＤＥ（Chemical Dry Etching：化学的乾式エッチング）により、レジスト膜７５をエッチバックする。このとき、貫通ホール３１内にはレジスト膜７５を残留させる。このレジスト膜７５がダミー材となる。そして、貫通ホール３１内に残留させたレジスト膜７５のリセス量ｒ、すなわち、キャップ膜５４の上面を基準としたレジスト膜７５の上面の深さは、２μｍ以内とすることが好ましく、１．５μｍ以内とすることがより好ましい。
次に、図２６に示すように、受光領域６において、キャップ膜５４上に、赤色、緑色及び青色のカラーフィルタ５５を形成する。具体的には、キャップ膜５４上に液体状のカラーフィルタ材料を塗布し、このカラーフィルタ材料を固化させ、固化したカラーフィルタ材料をパターニングする工程を、色の数だけ繰り返す。このとき、カラーフィルタ５５間の境界は、ｐ型バリア領域２３の直上域に位置させる。そして、この位置合わせに際しては、シリサイド層２９ｃをアライメントマークとして使用する。すなわち、上方から赤外線ＩＲを照射し、この赤外線ＩＲがマーク材領域９における反射防止膜５３の開口部５３ｂを介してシリコン基板２０内に進入し、シリコン基板２０を透過し、シリサイド層２９ｃによって反射されて、再びシリコン基板２０を透過し、開口部５３ｂを介して出射する。この出射した赤外線を受光することにより、シリサイド層２９ｃを光学的に検出し、これを位置合わせの基準とする。
次に、カラーフィルタ５５上に、マイクロレンズ５６を形成する。次に、例えばシンナー溶液等により、貫通ホール３１内に埋め込まれたレジスト膜７５を除去する。なお、このレジスト膜７５は除去しなくてもよい。このようにして、本実施形態に係る固体撮像装置１が製造される。
次に、本実施形態の作用効果について説明する。
本実施形態に係る固体撮像装置１においては、マーク材領域９において、シリコン基板２０の下面、すなわち、多層配線層１３側の面に、シリサイド層２９ｃが形成されている。シリサイド層２９ｃは、素子分離膜２８ｃ及び層間絶縁膜１４を形成するシリコン酸化物、並びにシリコン基板２０を形成するシリコンと比較して、光の反射率が高い。このため、シリコン基板２０に対して上方から赤外線を照射すると、この赤外線はシリサイド層２９ｃに到達して上方に向かって反射され、この反射光において、シリサイド層２９ｃとその周囲との間にはコントラストが形成される。この結果、この反射光を受光することにより、シリサイド層２９ｃを光学的に検出することができる。これにより、シリサイド層２９ｃを、各工程におけるアライメントマークとして使用することができる。特に、図２６に示すカラーフィルタ５５を形成する工程において、カラーフィルタ５５の境界をｐ型バリア領域２３の直上域に位置させるための精密なアライメントに使用することができる。
本実施形態に係る固体撮像装置１においては、マーク材領域９において、シリコン基板２０の下面、すなわち、多層配線層１３側の面に、シリサイド層２９ｃが形成されている。シリサイド層２９ｃは、素子分離膜２８ｃ及び層間絶縁膜１４を形成するシリコン酸化物、並びにシリコン基板２０を形成するシリコンと比較して、光の反射率が高い。このため、シリコン基板２０に対して上方から赤外線を照射すると、この赤外線はシリサイド層２９ｃに到達して上方に向かって反射され、この反射光において、シリサイド層２９ｃとその周囲との間にはコントラストが形成される。この結果、この反射光を受光することにより、シリサイド層２９ｃを光学的に検出することができる。これにより、シリサイド層２９ｃを、各工程におけるアライメントマークとして使用することができる。特に、図２６に示すカラーフィルタ５５を形成する工程において、カラーフィルタ５５の境界をｐ型バリア領域２３の直上域に位置させるための精密なアライメントに使用することができる。
すなわち、本実施形態によれば、カラーフィルタ５５を、シリサイド層２９ｃを基準として位置決めすることができる。一方、上述の如く、ｐ型バリア領域２３は、素子分離膜２８ａを基準として位置決めされる。シリサイド層２９ｃは素子分離膜２８ｃに対して自己整合的に形成され、素子分離膜２８ｃは素子分離膜２８ａと同時に形成されるため、シリサイド層２９ｃと素子分離膜２８ａとの間には、位置ずれは発生しない。従って、ｐ型バリア領域２３とカラーフィルタ５５とは、共通の基準である素子分離膜２８ａ及び２８ｃに基づいて、一次的に位置決めすることができる。このため、ｐ型バリア領域２３とカラーフィルタ５５との位置合わせを、極めて高精度に行うことができる。これにより、画素の高集積化を図ることができる。
逆に、ｐ型バリア領域２３とカラーフィルタ５５との合わせ精度が所定の基準を満たしていればよい場合には、カラーフィルタ５５の位置合わせのマージンを大きく取ることができる。
以下、各部の寸法の一例を挙げて、この効果を説明する。
以下、各部の寸法の一例を挙げて、この効果を説明する。
ＰＤ領域２５の幅が１．１５μｍであり、ｐ型バリア領域２３の幅が０．２５μｍであり、ｐ型バリア領域２３の幅のばらつきが１０％であるとすると、ｐ型バリア領域２３の幅の最小値は、０．２２５μｍとなる。従って、カラーフィルタ５５の境界の位置について、許容される変動幅は、±０．１１２５μｍ（＝０．２２５μｍ／２）以下となる。上述の如く、ｐ型バリア領域２３は素子分離膜２８ａを基準として位置合わせされるが、その合わせ精度は±０．０５μｍである。そして、素子分離膜２８ｃを基準としたカラーフィルタ５５の合わせ精度を±ｘμｍとすると、合わせ誤差の累積は二乗和平均で計算できるため、√（０．０５２＋ｘ２）≦０．１１２５となればよい。従って、ｘ≦√（０．１１２５２−０．０５２）≒０．１０μｍとなり、カラーフィルタ５５の合わせ精度を±０．１０μｍまで緩和することができる。
これに対して、例えば、トランスファーゲート１６を基準としてカラーフィルタ５５を位置決めした場合、トランスファーゲート１６は素子分離膜２８ａを基準として位置決めされるため、カラーフィルタ５５は、素子分離膜２８ａ→トランスファーゲート１６→カラーフィルタ５５の順に間接的に位置決めされる。素子分離膜２８ａを基準としてトランスファーゲート１６を位置決めする際の合わせ精度を±０．０２５μｍとし、トランスファーゲート１６を基準としてカラーフィルタ５５を位置決めする際の合わせ精度を±ｙμｍとすると、素子分離膜２８ａを基準としたｐ型バリア領域２３の合わせ精度は±０．０５μｍであるため、√（０．０５２＋０．０２５２）＋ｙ≦０．１１２５を満たす必要がある。この場合、ｙ≦０．０５６６μｍとなるため、カラーフィルタ５５の合わせ精度は、±０．０５６μｍとしなくてはならず、極めて高精度な位置合わせが必要となってしまう。
また、本実施形態においては、マーク材領域９において、反射防止膜５３に開口部５３ｂが形成されている。このため、開口部５３ｂをアライメントマーク検出用の開口窓として使用することにより、赤外線が反射防止膜５３によって遮られることがなく、シリサイド層２９ｃの検出精度を向上させることができる。また、開口部５３ｂを形成することにより、図１８に示す工程において、アルミニウム層６７の上面に段差６７ｂを形成することができる。これにより、図１９に示す工程において、レジスト膜７３のパターニングを行う際に、段差６７ｂをアライメントマークとして使用することができる。図１９に示す工程においては、全面に設けられたアルミニウム層６７の存在により、シリサイド層２９ｃを検出することができないため、この効果は特に有益である。
更に、本実施形態においては、シリサイド層２９ｃを検出するための光として、赤外線を使用している。赤外線は、紫外線又は可視光線と比較してシリコン中の透過率が高いため、赤外線を使用することにより、シリサイド層２９ｃの検出が容易になる。
図２８は、横軸に入射した光の強度が半分になるシリコン基板の厚さをとり、縦軸に入射させる光の波長をとって、シリコン中の光の減衰挙動を例示するグラフ図である。
図２８に示すように、シリコン基板に入射する光の波長が長いほど、強度が半分になるシリコン基板の厚さは厚くなる。すなわち、光の透過率が向上する。例えば、波長が７００ｎｍの赤外線の強度が半分になるシリコン基板の厚さは、約３μｍである。従って、シリコン基板２０の厚さが３μｍであり、シリサイド層２９ｃにおける反射率が１００％であると仮定すると、シリコン基板２０に入射した赤外線の約４分の１が、シリコン基板２０から出射されて受光可能となる。この結果、シリサイド層２９ｃを十分に精度よく検出することができる。シリコン基板２０の厚さが５μｍであっても、赤外線を使用すれば、シリサイド層２９ｃの検出が可能である。
図２８に示すように、シリコン基板に入射する光の波長が長いほど、強度が半分になるシリコン基板の厚さは厚くなる。すなわち、光の透過率が向上する。例えば、波長が７００ｎｍの赤外線の強度が半分になるシリコン基板の厚さは、約３μｍである。従って、シリコン基板２０の厚さが３μｍであり、シリサイド層２９ｃにおける反射率が１００％であると仮定すると、シリコン基板２０に入射した赤外線の約４分の１が、シリコン基板２０から出射されて受光可能となる。この結果、シリサイド層２９ｃを十分に精度よく検出することができる。シリコン基板２０の厚さが５μｍであっても、赤外線を使用すれば、シリサイド層２９ｃの検出が可能である。
なお、シリコン基板２０の厚さは、３〜５μｍ程度である。その理由は、シリコン基板２０の厚さが３μｍ未満であると、ＰＤ領域２５の容量が不足すると共に、赤色の光の受光効率が低下し、一方、シリコン基板２０の厚さが５μｍより大きいと、イオン注入法によってｐ型バリア領域２３を形成することが困難になるからである。
更にまた、本実施形態に係る固体撮像装置１においては、電極パッド領域８において、シリコン基板２０に貫通ホール３１が形成されており、電極膜３３が貫通ホール３１の底面上及び側面上、並びに電極パッド領域８におけるシリコン基板２０の上面上に連続的に形成されている。これにより、電極膜３３は、貫通ホール３１の底面においてシリサイド層２９ｂを介して多層配線層１３の金属配線１５に接続されると共に、シリコン基板２０の上面上まで引き出されており、この引き出された部分が、外部配線Ｗが接合される電極パッド３５となる。この結果、外部配線Ｗを金属配線１５に金属製の電極膜３３を介して接続することができる。これにより、外部電極Ｗと金属配線１５との間の寄生抵抗を低く抑えることができると共に、寄生容量を低く抑えることができる。
更にまた、電極膜３３のうち、電極パッド３５となる部分の直下域には貫通ホール３１が形成されておらず、電極パッド３５の直下域全体にシリコン基板２０が設けられている。このため、電極パッド３５の直下域は強度が高く、外部配線Ｗが電極パッド３５にボンディングされてもシリコン基板２０が損傷することがない。すなわち、実装強度が高い。また、電極パッド３５はシリコン基板２０の上面上に配置されているため、平坦面となっており、外部配線Ｗのボンディングが容易である。
更にまた、本実施形態においては、貫通ホール３１の形状を、下方にいくほど細くなる順テーパー形状としているため、電極膜３３を貫通ホール３１の側面上に連続的に形成することが容易になる。これにより、電極膜３３の段切れが発生しにくい。
更にまた、貫通ホール３１の内面上には側面保護膜３２が設けられており、電極膜３３は側面保護膜３２上に設けられているため、シリコン基板２０は側面保護膜３２によって電極膜３３から絶縁されている。このため、電極膜３３の電位よって、シリコン基板２０の電位が変動することがない。
更にまた、貫通ホール３１の側面全体が側面保護膜３２、電極膜３３及びキャップ膜３４によって覆われているため、貫通ホール３１の側面においてシリコン基板２０が露出することがなく、シリコン基板２０の露出面に水分等が吸着して固体撮像装置１の信頼性を低下させることがない。
更にまた、本実施形態においては、図２６に示す工程において、カラーフィルタ５５を形成する際に、貫通ホール３１内にはダミー材料としてレジスト膜７５を埋め込んでいる。このため、液体状のカラーフィルタ材料を塗布したときに、カラーフィルタ材料が貫通ホール３１内に流れ込むことを防止でき、貫通ホール３１の近傍でカラーフィルタ５５が薄くなってしまうことを防止できる。この効果を得るために、貫通ホール３１内に埋め込んだレジスト膜７５のリセス量ｒは、２μｍ以下であることが好ましく、１．５μｍ以下であることがより好ましい。
以上、実施形態を参照して本発明を説明したが、本発明はこの実施形態に限定されるものではない。前述の実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
例えば、前述の実施形態においては、アライメントマークとしてシリサイド層を使用する例を示したが、本発明はこれに限定されず、半導体基板の表面に形成可能なメタリック層であればよい。メタリック層とは自由電子を含む層をいう。メタリック層は自由電子を含むことにより、金属光沢を呈し、光を効率的に反射することができる。これにより、半導体基板及び多層配線層よりも光の反射率が高くなり、光学的に検出することが容易になる。メタリック層には、例えば、純金属からなる層、合金からなる層、金属化合物からなる層が含まれ、シリサイド層も含まれる。半導体基板をシリコンにより形成し、メタリック層をシリサイド層とすれば、メタリック層を容易に形成することができ、また、シリコン酸化物等からなる素子分離膜に対して、自己整合的に形成することができる。
また、前述の実施形態においては、シリサイド層２９ｃを検出するための光として赤外線を使用する例を示したが、本発明はこれに限定されず、例えば可視光を使用してもよい。この場合は、反射防止膜５３に開口部５３ｂを形成しなくてもよい。
１ 固体撮像装置、６ 受光領域、７ 周辺回路領域、８ 電極パッド領域、９ マーク材領域、１１ 支持基板、１２ パッシベーション膜、１３ 多層配線層、１４ 層間絶縁膜、１５ 金属配線、１６ トランスファーゲート、１７ コンタクト、２０ シリコン基板、２１ ｐ型層、２２ ｎ型層、２３ ｐ型バリア領域、２５ フォトダイオード領域、２６ 高濃度領域、２７ 反転防止層、２８ａ、２８ｂ、２８ｃ 素子分離膜、２９ｂ、２９ｃ シリサイド層、３１ 貫通ホール、３２ 側面保護膜、３３ 電極膜、３５ 電極パッド、３６ フェンス、５１ シリコン酸化膜、５２ シリコン窒化膜、５３ 反射防止膜、５３ａ、５３ｂ 開口部、５４ キャップ膜、５４ａ 開口部、５５ カラーフィルタ、５６ マイクロレンズ、６０ 基板、６１ ｐ＋型基材、６２ ｐ型拡散層、６６ シリコン酸化膜、６７ アルミニウム層、６７ｂ 段差、７１ レジスト膜、７１ａ、７１ｂ 開口部、７２ レジスト膜、７２ａ 開口部、７３ レジスト膜、７４ レジスト膜、７４ａ 開口部、７５ レジスト膜、ｒ リセス量、Ｗ 外部配線
Claims (10)
- 多層配線層と、
前記多層配線層上に設けられ、第１導電型層を有する半導体基板と、
前記第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域と、
前記半導体基板上に設けられた反射防止膜と、
前記反射防止膜上に前記区画された領域毎に設けられたカラーフィルタと、
前記半導体基板の下面における前記区画された領域以外の領域に形成されたメタリック層と、
を備え、
前記反射防止膜は、前記メタリック層の直上域には設けられていないことを特徴とする固体撮像装置。 - 前記半導体基板はシリコンによって形成されており、前記メタリック層はシリサイドによって形成されていることを特徴とする請求項１記載の固体撮像装置。
- 前記半導体基板の下面における前記区画された領域以外の領域に形成された素子分離膜をさらに備え、
前記メタリック層は前記素子分離膜によって区画された領域に配置されていることを特徴とする請求項２記載の固体撮像装置。 - 前記第１導電型層には貫通ホールが形成されており、
前記半導体基板の上面上の一部の領域及び前記貫通ホールの内面上に設けられ、前記多層配線層の配線に接続された電極膜をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の固体撮像装置。 - 前記貫通ホールは、前記一部の領域を囲むように複数個形成されていることを特徴とする請求項４記載の固体撮像装置。
- 少なくとも下部が半導体材料からなり、前記下部に第１導電型層が設けられた基板中に、前記第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域を形成する工程と、
前記基板の下面における前記区画された領域以外の領域にメタリック層を形成する工程と、
前記基板の下方に多層配線層を形成する工程と、
前記基板の上部を除去することにより、前記基板の下部を半導体基板とする工程と、
前記半導体基板の上面上における前記メタリック層の直上域を除く領域の少なくとも一部に反射防止膜を形成する工程と、
前記メタリック層をアライメントマークとして、前記反射防止膜の上面上に、前記区画された領域毎にカラーフィルタを形成する工程と、
を備えたことを特徴とする固体撮像装置の製造方法。 - 前記前記カラーフィルタを形成する工程において、前記半導体基板の上方から前記メタリック層を光学的に検出することを特徴とする請求項６記載の固体撮像装置の製造方法。
- 前記メタリック層の検出は、前記半導体基板の上方から赤外線を照射して、その反射光を受光することによって行うことを特徴とする請求項７記載の固体撮像装置の製造方法。
- 前記基板の上部を除去する工程の後、前記第１導電型層に貫通ホールを形成する工程と、
前記半導体基板の上面上の一部及び前記貫通ホールの内面上に、前記多層配線層の配線に接続されるように電極膜を形成する工程と、
をさらに備えたことを特徴とする請求項６〜８のいずれか１つに記載の固体撮像装置の製造方法。 - 前記メタリック層を形成する工程において、前記基板の下面における前記貫通ホールが形成される予定の領域の直下域にも前記メタリック層を形成することを特徴とする請求項９記載の固体撮像装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010063463A JP2011198966A (ja) | 2010-03-19 | 2010-03-19 | 固体撮像装置及びその製造方法 |
| TW099129919A TW201138078A (en) | 2010-03-19 | 2010-09-03 | Solid-state imaging device and method for manufacturing same |
| CN2010102799792A CN102194837A (zh) | 2010-03-19 | 2010-09-09 | 固体摄像装置及其制造方法 |
| US12/883,483 US20110227180A1 (en) | 2010-03-19 | 2010-09-16 | Solid-state imaging device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010063463A JP2011198966A (ja) | 2010-03-19 | 2010-03-19 | 固体撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011198966A true JP2011198966A (ja) | 2011-10-06 |
Family
ID=44602628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010063463A Pending JP2011198966A (ja) | 2010-03-19 | 2010-03-19 | 固体撮像装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20110227180A1 (ja) |
| JP (1) | JP2011198966A (ja) |
| CN (1) | CN102194837A (ja) |
| TW (1) | TW201138078A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013251539A (ja) * | 2012-05-30 | 2013-12-12 | Samsung Electronics Co Ltd | シリコン貫通ビアの構造物およびその形成方法 |
| US9741564B2 (en) | 2015-04-28 | 2017-08-22 | Toshiba Memory Corporation | Method of forming mark pattern, recording medium and method of generating mark data |
| JP2017228573A (ja) * | 2016-06-20 | 2017-12-28 | 日本電信電話株式会社 | 受光素子およびその製造方法 |
| JP2019004001A (ja) * | 2017-06-13 | 2019-01-10 | ルネサスエレクトロニクス株式会社 | 固体撮像素子およびその製造方法 |
| KR20210137677A (ko) * | 2020-05-11 | 2021-11-18 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
| JP2023038266A (ja) * | 2017-04-19 | 2023-03-16 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子および電子機器 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5857399B2 (ja) * | 2010-11-12 | 2016-02-10 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| KR20130106619A (ko) * | 2012-03-20 | 2013-09-30 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| JP2014027123A (ja) * | 2012-07-27 | 2014-02-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP6084143B2 (ja) * | 2013-09-30 | 2017-02-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイスおよび製造方法、並びに電子機器 |
| US9281338B2 (en) * | 2014-04-25 | 2016-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor image sensor device having back side illuminated image sensors with embedded color filters |
| US10204952B2 (en) * | 2014-08-29 | 2019-02-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having recess filled with conductive material and method of manufacturing the same |
| US20170170215A1 (en) * | 2015-12-15 | 2017-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with anti-acid layer and method for forming the same |
| US10431614B2 (en) * | 2017-02-01 | 2019-10-01 | Semiconductor Components Industries, Llc | Edge seals for semiconductor packages |
| KR102812791B1 (ko) | 2020-03-02 | 2025-05-23 | 삼성전자주식회사 | 이미지 센서 |
| KR20210122525A (ko) * | 2020-04-01 | 2021-10-12 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
| KR20210122526A (ko) | 2020-04-01 | 2021-10-12 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
| CN119698091B (zh) * | 2025-02-21 | 2025-07-04 | 晶芯成(北京)科技有限公司 | 半导体结构、半导体结构的制造方法及图像传感器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809008B1 (en) * | 2003-08-28 | 2004-10-26 | Motorola, Inc. | Integrated photosensor for CMOS imagers |
| JP5269454B2 (ja) * | 2008-03-25 | 2013-08-21 | 株式会社東芝 | 固体撮像素子 |
| JP2010171038A (ja) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| KR101550866B1 (ko) * | 2009-02-09 | 2015-09-08 | 삼성전자주식회사 | 광학적 크로스토크를 개선하기 위하여, 절연막의 트렌치 상부만을 갭필하여 에어 갭을 형성하는 이미지 센서의 제조방법 |
-
2010
- 2010-03-19 JP JP2010063463A patent/JP2011198966A/ja active Pending
- 2010-09-03 TW TW099129919A patent/TW201138078A/zh unknown
- 2010-09-09 CN CN2010102799792A patent/CN102194837A/zh active Pending
- 2010-09-16 US US12/883,483 patent/US20110227180A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013251539A (ja) * | 2012-05-30 | 2013-12-12 | Samsung Electronics Co Ltd | シリコン貫通ビアの構造物およびその形成方法 |
| US9741564B2 (en) | 2015-04-28 | 2017-08-22 | Toshiba Memory Corporation | Method of forming mark pattern, recording medium and method of generating mark data |
| JP2017228573A (ja) * | 2016-06-20 | 2017-12-28 | 日本電信電話株式会社 | 受光素子およびその製造方法 |
| JP2023038266A (ja) * | 2017-04-19 | 2023-03-16 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子および電子機器 |
| JP7631384B2 (ja) | 2017-04-19 | 2025-02-18 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子および電子機器 |
| JP2019004001A (ja) * | 2017-06-13 | 2019-01-10 | ルネサスエレクトロニクス株式会社 | 固体撮像素子およびその製造方法 |
| KR20210137677A (ko) * | 2020-05-11 | 2021-11-18 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
| KR102760973B1 (ko) * | 2020-05-11 | 2025-02-03 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110227180A1 (en) | 2011-09-22 |
| TW201138078A (en) | 2011-11-01 |
| CN102194837A (zh) | 2011-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011198966A (ja) | 固体撮像装置及びその製造方法 | |
| US7541212B2 (en) | Image sensor including an anti-reflection pattern and method of manufacturing the same | |
| US20200235159A1 (en) | Band-pass filter for stacked sensor | |
| US7791158B2 (en) | CMOS image sensor including an interlayer insulating layer and method of manufacturing the same | |
| US8552516B2 (en) | Solid state image capture device and method for manufacturing same | |
| CN103779369B (zh) | 摄像装置、其制造方法和照相机 | |
| KR102456271B1 (ko) | 후면 정렬 마크가 있는 bsi 칩 | |
| TWI685093B (zh) | 影像感測器、半導體影像感測器及其製造方法 | |
| US9947714B2 (en) | Methods of manufacturing image sensors | |
| TWI751975B (zh) | 影像感測器及其製造方法 | |
| TW201727882A (zh) | 用於背照式影像感測器的深溝槽隔離件 | |
| CN100552965C (zh) | 图像传感器及其制造方法 | |
| KR102821626B1 (ko) | 크로스 토크 감소를 위한 딥 트렌치 격리부 | |
| KR20110079323A (ko) | 이미지 센서 및 그 제조방법 | |
| JP4765285B2 (ja) | 固体撮像素子及びその製造方法 | |
| US20230361147A1 (en) | Band-pass filter for stacked sensor | |
| TWI717795B (zh) | 影像感測器及其形成方法 | |
| US9391227B2 (en) | Manufacturing method of semiconductor device | |
| JP6341796B2 (ja) | 半導体装置の製造方法 | |
| JP5223883B2 (ja) | 固体撮像素子 | |
| US20140124888A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR102818301B1 (ko) | 후면 조사형 이미지 디바이스를 위한 구조 및 방법 | |
| US20090159943A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JP2014049671A (ja) | 半導体装置およびその製造方法 | |
| KR20210053264A (ko) | 이미지 센서 디바이스용 차광층 |