JP2011159521A - Plasma display device - Google Patents
Plasma display device Download PDFInfo
- Publication number
- JP2011159521A JP2011159521A JP2010020867A JP2010020867A JP2011159521A JP 2011159521 A JP2011159521 A JP 2011159521A JP 2010020867 A JP2010020867 A JP 2010020867A JP 2010020867 A JP2010020867 A JP 2010020867A JP 2011159521 A JP2011159521 A JP 2011159521A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- data
- plasma display
- electrodes
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
【課題】プラズマディスプレイ装置の画質向上、品質向上を図ることを目的とする。
【解決手段】プラズマディスプレイパネルのデータ電極8の一端に接続されかつ前記データ電極に電圧を供給するためのデータドライバを有するプラズマディスプレイ装置において、前記プラズマディスプレイパネルは、前記前面基板と背面基板の周縁部をビーズを含む封着部材21により封着するとともに、前記データ電極の引き出し端子8bを封着部材21より外側に引き出すことにより構成し、かつ前記データ電極の引き出し端子8bにおいて、封着部材21により覆われる部分の中間部8cの幅を引き出し端子8bの他の部分の幅より広くした。
【選択図】図8An object of the present invention is to improve image quality and quality of a plasma display device.
A plasma display apparatus having a data driver connected to one end of a data electrode of a plasma display panel and supplying a voltage to the data electrode, wherein the plasma display panel includes peripheral edges of the front substrate and the rear substrate. The data electrode lead-out terminal 8b is pulled out to the outside of the seal member 21, and the data electrode lead-out terminal 8b includes the seal member 21. The width of the intermediate portion 8c of the portion covered by the outer portion is made wider than the width of the other portion of the lead terminal 8b.
[Selection] Figure 8
Description
本発明は、プラズマディスプレイパネル(以下、パネルという)を表示デバイスとして用いたプラズマディスプレイ装置に関するものである。 The present invention relates to a plasma display apparatus using a plasma display panel (hereinafter referred to as a panel) as a display device.
このプラズマディスプレイ装置に用いられるパネルは、大別して、駆動的にはAC型とDC型があり、放電形式では面放電型と対向放電型の2種類があるが、高精細化、大画面化および製造の簡便性から、現状では、プラズマディスプレイ装置の主流は、3電極構造の面放電型のものである。 Panels used in this plasma display device are roughly classified into AC type and DC type in terms of driving, and there are two types of discharge types: surface discharge type and counter discharge type. Due to the simplicity of manufacturing, at present, the mainstream of plasma display devices is a surface discharge type having a three-electrode structure.
この面放電型のプラズマディスプレイパネル構造は、少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに、前記放電空間を複数に仕切るための隔壁を基板に配置し、かつ前記隔壁により仕切られた放電空間で放電が発生するように基板に電極群を配置するとともに放電により発光する赤色、緑色、青色に発光する蛍光体を設けて複数の放電セルを構成したもので、放電により発生する波長の短い真空紫外光によって蛍光体を励起し、赤色、緑色、青色の放電セルからそれぞれ赤色、緑色、青色の可視光を発することによりカラー表示を行っている。 In this surface discharge type plasma display panel structure, at least a pair of substrates whose front sides are transparent are arranged to face each other so that a discharge space is formed between the substrates, and partition walls for dividing the discharge space into a plurality of substrates are arranged on the substrate. In addition, a plurality of discharge cells are configured by arranging an electrode group on the substrate so that a discharge is generated in the discharge space partitioned by the barrier ribs, and providing phosphors that emit red, green, and blue light emitted by the discharge. However, phosphors are excited by vacuum ultraviolet light having a short wavelength generated by discharge, and red, green, and blue visible light is emitted from red, green, and blue discharge cells, respectively, to perform color display.
このようなプラズマディスプレイ装置は、液晶パネルに比べて高速の表示が可能であり、視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイの中で最近特に注目を集めており、多くの人が集まる場所での表示装置や家庭で大画面の映像を楽しむための表示装置として各種の用途に使用されている。 Such a plasma display device can display at a higher speed than a liquid crystal panel, has a wide viewing angle, is easy to enlarge, and is self-luminous so that the display quality is high. Recently, the flat panel display has attracted particular attention and is used for various purposes as a display device in a place where many people gather and a display device for enjoying a large screen image at home.
このようなプラズマディスプレイ装置においては、ガラスが主材料のパネルをアルミニウムなどの金属製のシャーシ部材の前面側に保持させ、そのシャーシ部材の背面側にパネルを発光させるための駆動回路を構成する回路基板を配置することによりモジュールを構成しており(特許文献1参照)、大画面化、高精細化が進められて来ているが、一般家庭での普及が進むことにより、高画質、低消費電力に対する要望も強くなってきている。 In such a plasma display device, a circuit constituting a driving circuit for holding a panel made mainly of glass on the front side of a chassis member made of metal such as aluminum and causing the panel to emit light on the back side of the chassis member. Modules are configured by arranging the substrates (see Patent Document 1), and a large screen and high definition have been promoted. However, with the spread of general households, high image quality and low consumption are being promoted. There is also a growing demand for power.
本発明はこのような現状に鑑みなされたもので、プラズマディスプレイ装置の画質向上、品質向上を図ることを目的とする。 The present invention has been made in view of such a current situation, and an object thereof is to improve image quality and quality of a plasma display device.
この課題を解決するために本発明は、複数本の走査電極および維持電極を間に放電ギャップを設けて配置した前面基板と、前記前面基板との間に放電空間が形成されるように対向配置されかつ前記走査電極および維持電極に交差する方向に複数本のデータ電極を配置するとともに前記放電空間を区画する隔壁を形成した背面基板とを有し、前記走査電極および維持電極と前記データ電極との交差部に複数の放電セルを形成してプラズマディスプレイパネルを構成し、このプラズマディスプレイパネルの前記データ電極の引き出し端子に接続されかつ前記データ電極に電圧を供給するためのデータドライバを有するプラズマディスプレイ装置において、前記プラズマディスプレイパネルは、前記前面基板と背面基板の周縁部を間隙規制部材を含む封着部材により封着するとともに、前記データ電極の引き出し端子を封着部材より外側に引き出すことにより構成し、かつ前記データ電極の引き出し端子において、封着部材により覆われる部分の中間部の幅を引き出し端子の他の部分の幅より広くしたことを特徴とする。 In order to solve this problem, the present invention is arranged so that a discharge space is formed between a front substrate in which a plurality of scan electrodes and sustain electrodes are arranged with a discharge gap therebetween, and the front substrate. And a rear substrate on which a plurality of data electrodes are arranged in a direction intersecting the scan electrode and the sustain electrode and a partition wall for partitioning the discharge space is formed, the scan electrode, the sustain electrode, the data electrode, A plasma display panel is formed by forming a plurality of discharge cells at intersections of the plasma display panel, and has a data driver connected to the data electrode lead terminal of the plasma display panel and supplying a voltage to the data electrode In the apparatus, the plasma display panel includes a gap regulating member around a peripheral portion of the front substrate and the rear substrate. A sealing member is used to seal the data electrode, and the data electrode lead-out terminal is pulled out from the sealing member. The width of the intermediate portion of the data electrode lead-out terminal covered by the seal member is increased. It is characterized by being wider than the width of the other part of the lead terminal.
本発明によれば、プラズマディスプレイパネルの前面基板と背面基板の周縁部を間隙規制部材を含む封着部材により封着した際に、間隙規制部材によりデータ電極の引き出し端子の一部が押しつぶされるようにして断線してしまうおそれが生じるが、データ電極の引き出し端子において、封着部材により覆われる部分の中間部の幅を引き出し端子の他の部分の幅より広くしたことにより、封着部材に含まれる間隙規制部材がデータ電極の引き出し端子に当たっても、引き出し端子が断線に至るのを防ぐことができる。 According to the present invention, when the peripheral portions of the front substrate and the rear substrate of the plasma display panel are sealed with the sealing member including the gap regulating member, a part of the lead terminal of the data electrode is crushed by the gap regulating member. In the lead terminal of the data electrode, the width of the intermediate part of the portion covered by the sealing member is made wider than the width of the other part of the lead terminal, so that it is included in the sealing member. Even if the gap regulating member to be contacted with the lead terminal of the data electrode, it is possible to prevent the lead terminal from being disconnected.
以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図1〜図7を用いて説明するが、本発明の実施の態様はこれに限定されるものではない。 Hereinafter, a plasma display device according to an embodiment of the present invention will be described with reference to FIGS. 1 to 7, but the embodiment of the present invention is not limited to this.
まず、プラズマディスプレイ装置におけるパネルの構造について図1を用いて説明する。図1に示すように、パネルは、ガラス製の前面基板1と背面基板2とを、その間に放電空間を形成するように対向配置することにより構成されている。前面基板1上には表示電極を構成する走査電極3と維持電極4とが間に放電ギャップGを設けて互いに平行に対をなして複数形成されている。そして、走査電極3および維持電極4を覆うようにガラス材料からなる誘電体層5が形成され、その誘電体層5上にはMgOからなる保護層6が形成されている。前記走査電極3および維持電極4は、ITOなどの透明電極3a、4aと、この透明電極3a、4aに重ねて形成したAgからなるバス電極3b、4bとから構成されている。
First, the structure of the panel in the plasma display device will be described with reference to FIG. As shown in FIG. 1, the panel is configured by disposing a glass front substrate 1 and a
また、背面基板2上には、ガラス材料からなる絶縁体層7で覆われたストライプ状に配列したAgからなる複数のデータ電極8が設けられ、その絶縁体層7上には、前面基板1と背面基板2との間の放電空間を放電セル毎に区切るための井桁状のガラス材料からなる隔壁9が設けられている。また、絶縁体層7の表面および隔壁9の側面に赤色(R)、緑色(G)、青色(B)の蛍光体層10が設けられている。そして、走査電極3および維持電極4とデータ電極8とが交差するように前面基板1と背面基板2とが対向配置されており、その間に形成される放電空間には、放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
A plurality of
図2はこのパネル11の電極配列図である。パネル11の表示領域には、行方向にn本の走査電極SC1〜SCn(図1の走査電極3)およびn本の維持電極SU1〜SUn(図1の維持電極4)が、維持電極SU1−走査電極SC1−走査電極SC2−維持電極SU2・・・・の配列となるように形成され、列方向にm本のデータ電極D1〜Dm(図1のデータ電極8)が前記走査電極SC1〜SCnおよびn本の維持電極SU1〜SUnと交差する配列となるように形成されている。そして、1対の走査電極SCiおよび維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルSが形成され、放電セルSは放電空間内にm×n個形成されている。また、パネル11の表示領域の周囲には、非表示領域が設けられ、その非表示領域には、複数本(図示のものは、片側に2本)のダミー電極Aが形成されている。
FIG. 2 is an electrode array diagram of the
図3はこのパネルを用いたプラズマディスプレイ装置の回路ブロック図である。このプラズマディスプレイ装置は、パネル11、画像信号処理回路12、データ電極駆動回路13、走査電極駆動回路14、維持電極駆動回路15、タイミング発生回路16および電源回路(図示せず)を備えている。また、データ電極駆動回路13は、図2に示すように、パネル11のデータ電極8の一端の引き出し端子に接続され、かつ前記データ電極8に電圧を供給するための半導体素子からなる複数のデータドライバ13aを有している。前記データ電極8は、数本づつのデータ電極8で1ブロックとして複数のブロックに分割し、そのブロック単位で複数のデータドライバ13aをパネル11の下端部の電極引出部に接続して配置している。
FIG. 3 is a circuit block diagram of a plasma display device using this panel. The plasma display device includes a
図3において、画像信号処理回路12は、画像信号sigをサブフィールド毎の画像データに変換する。データ電極駆動回路13はサブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し、各データ電極D1〜Dmを駆動する。タイミング発生回路16は水平同期信号Hおよび垂直同期信号Vをもとにして各種のタイミング信号を発生し、各駆動回路ブロックに供給している。走査電極駆動回路14はタイミング信号にもとづいて走査電極SC1〜SCnに駆動電圧波形を供給し、維持電極駆動回路15はタイミング信号にもとづいて維持電極SU1〜SUnに駆動電圧波形を供給する。ここで、前記走査電極駆動回路14および維持電極駆動回路15は、維持パルス発生部17を備えている。
In FIG. 3, an image
次に、パネルを駆動するための駆動電圧波形とその動作について図4を用いて説明する。図4はパネルの各電極に印加する駆動電圧波形を示す図である。 Next, a driving voltage waveform for driving the panel and its operation will be described with reference to FIG. FIG. 4 is a diagram showing drive voltage waveforms applied to the respective electrodes of the panel.
本実施の形態によるプラズマディスプレイ装置においては、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドは初期化期間、書込み期間、維持期間を有している。 In the plasma display device according to the present embodiment, one field is divided into a plurality of subfields, and each subfield has an initialization period, an address period, and a sustain period.
第1サブフィールドの初期化期間では、データ電極D1〜Dmおよび維持電極SU1〜SUnを0(V)に保持し、走査電極SC1〜SCnに対して放電開始電圧以下となる電圧Vi1(V)から放電開始電圧を超える電圧Vi2(V)に向かって緩やかに上昇するランプ電圧を印加する。すると、すべての放電セルにおいて1回目の微弱な初期化放電を起こし、走査電極SC1〜SCn上に負の壁電圧が蓄えられるとともに維持電極SU1〜SUn上およびデータ電極D1〜Dm上に正の壁電圧が蓄えられる。ここで、電極上の壁電圧とは電極を覆う誘電体層や蛍光体層上等に蓄積した壁電荷により生じる電圧を指す。 In the initializing period of the first subfield, the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn are held at 0 (V), and from the voltage Vi1 (V) that is lower than the discharge start voltage with respect to the scan electrodes SC1 to SCn. A ramp voltage that gradually increases toward the voltage Vi2 (V) exceeding the discharge start voltage is applied. Then, the first weak initializing discharge is caused in all the discharge cells, negative wall voltages are stored on scan electrodes SC1 to SCn, and positive walls on sustain electrodes SU1 to SUn and data electrodes D1 to Dm. The voltage is stored. Here, the wall voltage on the electrode refers to a voltage generated by wall charges accumulated on the dielectric layer or the phosphor layer covering the electrode.
その後、維持電極SU1〜SUnを正の電圧Vh(V)に保ち、走査電極SC1〜SCnに電圧Vi3(V)から電圧Vi4(V)に向かって緩やかに下降するランプ電圧を印加する。すると、すべての放電セルにおいて2回目の微弱な初期化放電を起こし、走査電極SC1〜SCn上と維持電極SU1〜SUn上との間の壁電圧が弱められ、データ電極D1〜Dm上の壁電圧も書込み動作に適した値に調整される。 Thereafter, sustain electrodes SU1 to SUn are maintained at positive voltage Vh (V), and a ramp voltage that gradually decreases from voltage Vi3 (V) to voltage Vi4 (V) is applied to scan electrodes SC1 to SCn. Then, the second weak initializing discharge is caused in all the discharge cells, the wall voltage between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn is weakened, and the wall voltage on data electrodes D1 to Dm is reduced. Is also adjusted to a value suitable for the write operation.
続く書込み期間では、走査電極SC1〜SCnを一旦Vr(V)に保持する。次に、1行目の走査電極SC1に負の走査パルス電圧Va(V)を印加するとともに、データ電極D1〜Dmのうち1行目に表示すべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vd(V)を印加する。このときデータ電極Dkと走査電極SC1との交差部の電圧は、外部印加電圧(Vd−Va)(V)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、データ電極Dkと走査電極SC1との間および維持電極SU1と走査電極SC1との間に書込み放電が起こり、この放電セルの走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。 In the subsequent address period, scan electrodes SC1 to SCn are temporarily held at Vr (V). Next, negative scan pulse voltage Va (V) is applied to scan electrode SC1 in the first row, and data electrode Dk (k = 1 to 1) of the discharge cell to be displayed in the first row among data electrodes D1 to Dm. A positive write pulse voltage Vd (V) is applied to m). At this time, the voltage at the intersection between the data electrode Dk and the scan electrode SC1 is obtained by adding the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 to the externally applied voltage (Vd−Va) (V). And the discharge start voltage is exceeded. Then, an address discharge occurs between data electrode Dk and scan electrode SC1 and between sustain electrode SU1 and scan electrode SC1, and a positive wall voltage is accumulated on scan electrode SC1 of this discharge cell, and on sustain electrode SU1. And a negative wall voltage is also accumulated on the data electrode Dk.
このようにして、1行目に表示すべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Vd(V)を印加しなかったデータ電極D1〜Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。 In this manner, an address operation is performed in which address discharge is caused in the discharge cells to be displayed in the first row and wall voltage is accumulated on each electrode. On the other hand, the voltage at the intersection of the data electrodes D1 to Dm and the scan electrode SC1 to which the address pulse voltage Vd (V) is not applied does not exceed the discharge start voltage, so that address discharge does not occur. The above address operation is sequentially performed until the discharge cell in the nth row, and the address period ends.
続く維持期間では、走査電極SC1〜SCnには第1の電圧として正の維持パルス電圧Vs(V)を、維持電極SU1〜SUnには第2の電圧として接地電位、すなわち0(V)をそれぞれ印加する。このとき書込み放電を起こした放電セルにおいては、走査電極SCi上と維持電極SUi上との間の電圧は維持パルス電圧Vs(V)に走査電極SCi上の壁電圧と維持電極SUi上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。このときデータ電極Dk上にも正の壁電圧が蓄積される。 In the subsequent sustain period, positive sustain pulse voltage Vs (V) is applied to scan electrodes SC1 to SCn as a first voltage, and ground potential, that is, 0 (V) is applied to sustain electrodes SU1 to SUn as a second voltage. Apply. In the discharge cell in which the address discharge has occurred at this time, the voltage between scan electrode SCi and sustain electrode SUi is the sustain pulse voltage Vs (V), the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi. Is added and exceeds the discharge start voltage. Then, a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and the phosphor layer emits light due to the ultraviolet rays generated at this time. Then, a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. At this time, a positive wall voltage is also accumulated on the data electrode Dk.
書込み期間において書込み放電が起きなかった放電セルでは、維持放電は発生せず、初期化期間の終了時における壁電圧が保持される。続いて、走査電極SC1〜SCnには第2の電圧である0(V)を、維持電極SU1〜SUnには第1の電圧である維持パルス電圧Vs(V)をそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との間の電圧が放電開始電圧を超えるので、再び維持電極SUiと走査電極SCiとの間に維持放電が起こり、維持電極SUi上に負の壁電圧が蓄積され走査電極SCi上に正の壁電圧が蓄積される。 In the discharge cells in which no address discharge has occurred in the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained. Subsequently, 0 (V) that is the second voltage is applied to scan electrodes SC1 to SCn, and sustain pulse voltage Vs (V) that is the first voltage is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell in which the sustain discharge has occurred, the voltage between the sustain electrode SUi and the scan electrode SCi exceeds the discharge start voltage, so that the sustain discharge occurs again between the sustain electrode SUi and the scan electrode SCi, Negative wall voltage is accumulated on sustain electrode SUi, and positive wall voltage is accumulated on scan electrode SCi.
以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに交互に輝度重みに応じた数の維持パルスを印加することにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。こうして維持期間における維持動作が終了する。続くサブフィールドにおける初期化期間、書込み期間、維持期間の動作も第1サブフィールドにおける動作とほぼ同様のため、説明を省略する。 Thereafter, similarly, by applying sustain pulses of the number corresponding to the luminance weight alternately to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, the sustain discharge continues in the discharge cells that have caused the address discharge in the address period. Done. Thus, the maintenance operation in the maintenance period is completed. The operations in the initialization period, address period, and sustain period in the subsequent subfield are substantially the same as those in the first subfield, and thus description thereof is omitted.
次に、本発明によるプラズマディスプレイ装置のパネル構造について、図5〜図7を用いてさらに詳細に説明する。 Next, the panel structure of the plasma display device according to the present invention will be described in more detail with reference to FIGS.
図5に本発明の一実施の形態によるプラズマディスプレイ装置のパネル構造の断面を示し、図6にそのパネルの放電セル構造を示しており、図1に示す部分と同一箇所については同一番号を付している。 FIG. 5 shows a cross-section of the panel structure of the plasma display device according to one embodiment of the present invention, and FIG. 6 shows the discharge cell structure of the panel. The same parts as those shown in FIG. is doing.
図5、図6において、放電セルSを区画する井桁形状の隔壁9は、データ電極8に平行に形成された縦隔壁9aと、この縦隔壁9aに直交するように形成した横隔壁9bとから構成されている。また、この隔壁9内に塗布して形成される蛍光体層10は、縦隔壁9aに沿ってストライプ状に青色蛍光体層10B、赤色蛍光体層10R、緑色蛍光体層10Gの順に配列して形成されている。
In FIG. 5 and FIG. 6, the grid-shaped
また、隔壁9の縦隔壁9aに平行にストライプ状に配列して形成されるデータ電極8は、図6に示すように、放電セルS内の前記走査電極3および維持電極4に対向する部分を他の部分より幅を広く構成した主電極部8aを有し、かつ前記主電極部8aは、前記走査電極3側の領域が前記走査電極3と全部の範囲で重なるとともに前記維持電極4側の領域が前記維持電極4と放電ギャップG側の一部の範囲で重なるように、前記放電セルS内において、前記走査電極3側に片寄らせて配置した構成としている。
Further, the
また、図7にパネルの封着部分の構造を示し、図8にデータ電極の引き出し端子部分の要部構造を示している。図7、図8に示すように、パネルは、前記前面基板1と背面基板2の周縁部を間隙規制部材であるガラス製のビーズ20を含む封着部材21により封着するとともに、前記データ電極8の引き出し端子8bを封着部材21より外側に引き出すことにより構成されている。そして、図8に示すように、前記データ電極8の引き出し端子8bにおいて、封着部材21により覆われる部分の中間部8cの幅を引き出し端子8bの他の部分の幅より広く構成している。なお、図8においては、引き出し端子8bは3本のみ示し、他は省略して示している。
FIG. 7 shows the structure of the sealing portion of the panel, and FIG. 8 shows the main structure of the lead terminal portion of the data electrode. As shown in FIGS. 7 and 8, the panel seals the peripheral portions of the front substrate 1 and the
ところで、このプラズマディスプレイ装置において、低価格化を進めるためには、パネルの価格を低下させることは勿論のこと、パネルを駆動させる駆動回路の価格を低下させる必要がある。この駆動回路の低価格化を実現するための方法として、駆動回路を構成する部品点数を減らす方法があるが、その1つとして、図2、図3に示すように、パネルのデータ電極に電圧を供給するためのデータドライバをデータ電極の一端のみに接続する、いわゆるシングルスキャン方式がある。このシングルスキャン方式においては、データドライバへの負荷を低減させるためにデータ電極に流れるデータ電流を低減させることが必要である。 By the way, in this plasma display device, in order to reduce the price, it is necessary to reduce the price of the driving circuit for driving the panel as well as the price of the panel. As a method for reducing the price of the drive circuit, there is a method of reducing the number of parts constituting the drive circuit. As one of the methods, as shown in FIGS. 2 and 3, a voltage is applied to the data electrode of the panel. There is a so-called single scan method in which a data driver for supplying the signal is connected to only one end of the data electrode. In this single scan method, it is necessary to reduce the data current flowing through the data electrode in order to reduce the load on the data driver.
本実施の形態においては、データ電極8は、前記放電セルS内の部分を他の部分より幅を広く構成した主電極部8aを有し、かつ前記主電極部8aは、前記走査電極3側の領域が前記走査電極3と全部の範囲で重なるとともに前記維持電極4側の領域が前記維持電極4と放電ギャップG側の一部の範囲で重なるように、前記放電セルS内において、前記走査電極3側に片寄らせて配置した構成であり、パネルの放電に用いる主電極部8a以外の部分の幅を細くすることにより、書込み期間にデータ電極8に流れるデータ電流を低減させることができ、これにより低消費電力化を図ることができる。
In the present embodiment, the
また、プラズマディスプレイパネルの前面基板1と背面基板2の周縁部を間隙規制部材であるビーズ20を含む封着部材21により封着した場合、ビーズ20によりデータ電極8の引き出し端子8bの一部が押しつぶされるようにして断線してしまうおそれが生じるが、本発明では、データ電極8の引き出し端子8bにおいて、封着部材21により覆われる部分の中間部8cの幅を引き出し端子8bの他の部分の幅より広く構成しており、封着部材21に含まれるビーズ20がデータ電極8の引き出し端子8bに当たっても、引き出し端子8bが断線に至るのを防ぐことができる。
Further, when the peripheral portions of the front substrate 1 and the
以上のように本発明は、高画質で低消費電力のプラズマディスプレイ装置を提供する上で有用な発明である。 As described above, the present invention is useful in providing a plasma display device with high image quality and low power consumption.
1 前面基板
2 背面基板
3 走査電極
4 維持電極
5 誘電体層
6 保護層
7 絶縁体層
8 データ電極
8a 主電極部
9 隔壁
10 蛍光体層
11 パネル
20 ビーズ
21 封着部材
G 放電ギャップ
S 放電セル
A ダミー電極
DESCRIPTION OF SYMBOLS 1
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020867A JP2011159521A (en) | 2010-02-02 | 2010-02-02 | Plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020867A JP2011159521A (en) | 2010-02-02 | 2010-02-02 | Plasma display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011159521A true JP2011159521A (en) | 2011-08-18 |
Family
ID=44591295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010020867A Pending JP2011159521A (en) | 2010-02-02 | 2010-02-02 | Plasma display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011159521A (en) |
-
2010
- 2010-02-02 JP JP2010020867A patent/JP2011159521A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002270102A (en) | Plasma display panel | |
JP4650569B2 (en) | Plasma display device | |
US7786956B2 (en) | Plasma display device | |
JP2011159521A (en) | Plasma display device | |
KR100976668B1 (en) | Plasma display device | |
KR100962809B1 (en) | Plasma display device | |
KR100638211B1 (en) | Plasma display panel | |
JP2010170758A (en) | Plasma display panel | |
JP2011159522A (en) | Plasma display device | |
JP2012156086A (en) | Plasma display panel | |
JP2011159613A (en) | Plasma display panel | |
JP2011253743A (en) | Plasma display panel | |
JP2010170757A (en) | Plasma display panel | |
JP2010170762A (en) | Plasma display panel | |
JP2010170759A (en) | Plasma display panel | |
JP2010170763A (en) | Plasma display panel | |
JP2010170764A (en) | Plasma display panel | |
JP2010170761A (en) | Plasma display panel | |
JP2010170760A (en) | Plasma display panel | |
JP2011181496A (en) | Plasma display device | |
WO2011096191A1 (en) | Plasma display panel | |
JP2010170756A (en) | Plasma display panel | |
JP2012169267A (en) | Plasma display panel | |
JP2007305445A (en) | Plasma display panel | |
JP2013089292A (en) | Plasma display panel |