[go: up one dir, main page]

JP2011155075A - Offset voltage-adjusting structure of bridge circuit, and electronic component equipped therewith - Google Patents

Offset voltage-adjusting structure of bridge circuit, and electronic component equipped therewith Download PDF

Info

Publication number
JP2011155075A
JP2011155075A JP2010014613A JP2010014613A JP2011155075A JP 2011155075 A JP2011155075 A JP 2011155075A JP 2010014613 A JP2010014613 A JP 2010014613A JP 2010014613 A JP2010014613 A JP 2010014613A JP 2011155075 A JP2011155075 A JP 2011155075A
Authority
JP
Japan
Prior art keywords
bridge
resistor
bridge circuit
adjustment
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010014613A
Other languages
Japanese (ja)
Inventor
Daisuke Mori
大輔 森
Masahito Tomita
仁人 富田
Yuki Narita
友樹 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2010014613A priority Critical patent/JP2011155075A/en
Publication of JP2011155075A publication Critical patent/JP2011155075A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an offset voltage-adjusting structure of a bridge circuit which is low-cost without requiring a time for adjustment, and to provide an electronic component equipped therewith. <P>SOLUTION: The offset voltage-adjusting structure of the bridge circuit includes bridge resistances R1, R2, R3, R4 formed on a substrate 100, a resistance region 200 formed on the substrate 10, a plurality of three contacts 300 or more formed in the resistance region 200, and a wiring portion 400 electrically connecting the contacts 300 to the bridge resistances R1, R2, R3, R4, wherein the bridge circuit 10 comprises the bridge resistances R1, R2, R3, R4, and adjusting resistances Ra and Rb selected out of the plurality of contacts 300 by the wiring portion 400 and connected to the bridge resistances R1, R2, R3, R4, the selection being made in a process of manufacturing the wiring portion 400. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ブリッジ回路のオフセット電圧調整構造およびそれを備えた電子部品に関する。   The present invention relates to a bridge circuit offset voltage adjusting structure and an electronic component including the same.

従来、ブリッジ回路のオフセット電圧を調整するものとして、半導体基板上に形成されたラダー抵抗領域において、調整パターン構造の一部をトリミングすることにより抵抗値調整を行なう方法がある。すなわち、薄膜抵抗の調整パターン構造として、薄膜抵抗器にラダー構造を有する調整構造のものがある(例えば、特許文献1)。この調整構造における薄膜抵抗器では、抵抗器の入力部と出力部の間に、抵抗値の調整のためのラダー抵抗の調整パターン構造が設けられている。抵抗値を測定しながら、レーザビームでこのラダー部を順々にカットしていくことにより、薄膜抵抗器を最適抵抗値に調整することができるとされている。   Conventionally, as a method for adjusting the offset voltage of the bridge circuit, there is a method of adjusting a resistance value by trimming a part of an adjustment pattern structure in a ladder resistance region formed on a semiconductor substrate. That is, as a thin film resistor adjustment pattern structure, there is an adjustment structure having a ladder structure in a thin film resistor (for example, Patent Document 1). In the thin film resistor in this adjustment structure, a ladder resistor adjustment pattern structure for adjusting the resistance value is provided between the input portion and the output portion of the resistor. It is said that the thin film resistor can be adjusted to the optimum resistance value by sequentially cutting the ladder portion with a laser beam while measuring the resistance value.

実開平−72106号公報Japanese Utility Model Publication No. 72-106

特許文献1の薄膜抵抗器のラダー構造を有する調整構造によれば、ラダー部をレーザビームで順々にカットしていくことにより、最適抵抗値に調整することができるが、このレーザトリミングでは調整に時間を要し、これによるコストアップが問題となっていた。   According to the adjustment structure having the ladder structure of the thin film resistor disclosed in Patent Document 1, it is possible to adjust the optimum resistance value by sequentially cutting the ladder portion with a laser beam. It took time, and the cost increase by this was a problem.

従って、本発明の目的は、調整に時間を要することがなく、低コストなブリッジ回路のオフセット電圧調整構造およびそれを備えた電子部品を提供することにある。   Accordingly, it is an object of the present invention to provide a low-cost bridge circuit offset voltage adjustment structure and an electronic component including the same without requiring time for adjustment.

[1]本発明は上記目的を達成するため、基板上に形成されたブリッジ抵抗と、前記基板上に形成された抵抗領域と、前記抵抗領域に形成された3以上の複数のコンタクトと、前記コンタクトと前記ブリッジ抵抗を電気的に接続する配線部と、を有し、前記ブリッジ抵抗と、前記配線部により前記複数のコンタクトから選択されて前記ブリッジ抵抗に接続された調整抵抗とからブリッジ回路が構成されていることを特徴とするブリッジ回路のオフセット電圧調整構造を提供する。   [1] In order to achieve the above object, the present invention provides a bridge resistor formed on a substrate, a resistor region formed on the substrate, a plurality of three or more contacts formed in the resistor region, A bridge portion electrically connecting the contact and the bridge resistor, and a bridge circuit is formed from the bridge resistor and an adjustment resistor selected from the plurality of contacts by the wire portion and connected to the bridge resistor. Provided is an offset voltage adjustment structure for a bridge circuit characterized by being configured.

[2]前記選択は、前記配線部の製造工程において行なわれることを特徴とする上記[1]に記載のブリッジ回路のオフセット電圧調整構造であってもよい。   [2] The bridge circuit offset voltage adjustment structure according to [1], wherein the selection is performed in a manufacturing process of the wiring portion.

[3]本発明は上記目的を達成するため、基板と、前記基板上に形成されたブリッジ抵抗と、前記基板上に形成された抵抗領域と、前記抵抗領域に形成された3以上の複数のコンタクトと、前記コンタクトと前記ブリッジ抵抗を電気的に接続する配線部と、を有し、前記ブリッジ抵抗と、前記配線部により前記複数のコンタクトから選択されて前記ブリッジ抵抗に接続された調整抵抗とからブリッジ回路が構成されていることを特徴とする電子部品を提供する。   [3] In order to achieve the above object, the present invention provides a substrate, a bridge resistor formed on the substrate, a resistance region formed on the substrate, and a plurality of three or more formed in the resistance region. A contact portion, and a wiring portion that electrically connects the contact and the bridge resistor, and the bridge resistor and an adjustment resistor selected from the plurality of contacts by the wiring portion and connected to the bridge resistor An electronic component comprising a bridge circuit is provided.

[4]前記選択は、前記配線部の製造工程において行なわれることを特徴とする上記[3]に記載の電子部品であってもよい。   [4] The electronic component according to [3], wherein the selection is performed in a manufacturing process of the wiring portion.

本発明によれば、調整に時間を要することがなく、低コストなブリッジ回路のオフセット電圧調整構造およびそれを備えた電子部品を提供することができる。   According to the present invention, it is possible to provide a low-cost bridge circuit offset voltage adjusting structure and an electronic component including the same without requiring time for adjustment.

図1は、本発明の実施の形態に係るブリッジ回路10の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a bridge circuit 10 according to an embodiment of the present invention. 図2(a)、(b)は、図1の回路図において、調整抵抗Rbとブリッジ抵抗R4の部分A−Aに対応する半導体素子での上平面図(a)、断面図(b)である。2A and 2B are an upper plan view (a) and a cross-sectional view (b) of the semiconductor element corresponding to the portion AA of the adjustment resistor Rb and the bridge resistor R4 in the circuit diagram of FIG. is there. 図3(a)〜(f)は、本発明の実施の形態に係るブリッジ回路10の調整抵抗の部分の半導体製造工程を工程順に説明するための各工程図である。3A to 3F are process diagrams for explaining the semiconductor manufacturing process of the adjustment resistor portion of the bridge circuit 10 according to the embodiment of the present invention in the order of processes. 図4は、アルミ配線パターンの例を示すものであり、(a)は等価回路図であり、(b)はこれに対応する半導体素子での上平面図、(c)は半導体素子での断面図である。4A and 4B show an example of an aluminum wiring pattern, where FIG. 4A is an equivalent circuit diagram, FIG. 4B is an upper plan view of a corresponding semiconductor element, and FIG. 4C is a cross section of the semiconductor element. FIG. 図5は、アルミ配線パターンの例を示すものであり、それぞれの図において、(a)は等価回路図であり、(b)はこれに対応する半導体素子での上平面図である。FIG. 5 shows an example of an aluminum wiring pattern. In each figure, (a) is an equivalent circuit diagram, and (b) is an upper plan view of a semiconductor element corresponding thereto. 図6は、アルミ配線パターンの例を示すものであり、それぞれの図において、(a)は等価回路図であり、(b)はこれに対応する半導体素子での上平面図である。FIG. 6 shows an example of an aluminum wiring pattern. In each figure, (a) is an equivalent circuit diagram, and (b) is a top plan view of a corresponding semiconductor element. 図7(a)は、水平垂直方向に抵抗R11、R12、R13、R14をブリッジ接続した構成を示すもので、(b)は、直交する45度方向に抵抗R15、R16、R17、R18をブリッジ接続した構成を示す回路接続図である。FIG. 7A shows a configuration in which resistors R11, R12, R13, and R14 are bridge-connected in the horizontal and vertical directions, and (b) bridges resistors R15, R16, R17, and R18 in an orthogonal 45 degree direction. It is a circuit connection diagram which shows the connected structure. 図8は、上記の回路接続図で構成されるものを基板100の上に所定のパターンでレイアウトして構成し、半導体製造工程により形成される電子部品としてのMRセンサ800を示す平面図である。FIG. 8 is a plan view showing an MR sensor 800 as an electronic component formed by laying out the circuit connection diagram described above on the substrate 100 in a predetermined pattern and formed by a semiconductor manufacturing process. .

(本発明の実施の形態)
本発明の実施の形態に係るブリッジ回路10のオフセット電圧調整構造は、基板100上に形成されたブリッジ抵抗R1、R2、R3、R4と、基板100上に形成された抵抗領域200と、抵抗領域200に形成された3以上の複数のコンタクト300と、コンタクト300とブリッジ抵抗R1、R2、R3、R4を電気的に接続する配線部400と、を有し、ブリッジ抵抗R1、R2、R3、R4と、配線部400により複数のコンタクト300から選択されてブリッジ抵抗R1、R2、R3、R4に接続された調整抵抗Ra、Rbとからブリッジ回路10が構成された構造である。この選択は、配線部400の製造工程において行なわれる。図1は、上記の構成を回路図で示したものである。
(Embodiment of the present invention)
The offset voltage adjustment structure of the bridge circuit 10 according to the embodiment of the present invention includes a bridge resistor R1, R2, R3, R4 formed on the substrate 100, a resistor region 200 formed on the substrate 100, and a resistor region. 200 having three or more contacts 300 formed in 200, and a wiring part 400 that electrically connects the contact 300 and the bridge resistors R1, R2, R3, and R4, and the bridge resistors R1, R2, R3, and R4 In addition, the bridge circuit 10 is configured by the adjustment resistors Ra and Rb selected from the plurality of contacts 300 by the wiring unit 400 and connected to the bridge resistors R1, R2, R3, and R4. This selection is performed in the manufacturing process of the wiring part 400. FIG. 1 is a circuit diagram showing the above configuration.

また、本発明の実施の形態に係るブリッジ回路10を有する電子部品は、基板100と、基板100上に形成されたブリッジ抵抗R1、R2、R3、R4と、基板100上に形成された抵抗領域200と、抵抗領域200に形成された3以上の複数のコンタクト300と、コンタクト300とブリッジ抵抗R1、R2、R3、R4を電気的に接続する配線部400と、を有し、ブリッジ抵抗R1、R2、R3、R4と、配線部400により複数のコンタクト300から選択されてブリッジ抵抗R1、R2、R3、R4に接続された調整抵抗Ra、Rbとから構成されるブリッジ回路10を有する。この選択は、配線部400の製造工程において行なわれる。   The electronic component having the bridge circuit 10 according to the embodiment of the present invention includes a substrate 100, bridge resistors R1, R2, R3, and R4 formed on the substrate 100, and a resistance region formed on the substrate 100. 200, three or more contacts 300 formed in the resistance region 200, and a wiring portion 400 that electrically connects the contact 300 and the bridge resistors R1, R2, R3, and R4, and the bridge resistor R1, The bridge circuit 10 includes R2, R3, and R4 and adjustment resistors Ra and Rb selected from the plurality of contacts 300 by the wiring unit 400 and connected to the bridge resistors R1, R2, R3, and R4. This selection is performed in the manufacturing process of the wiring part 400.

図1に示すように、ブリッジ回路10は、ブリッジ抵抗R1、R2、R3、R4と調整抵抗Ra、Rbから構成されている。ブリッジ抵抗R2、R4は、それぞれ調整抵抗Ra、Rbと直列に接続された状態で、ブリッジ抵抗R1、R3と接続されている。ブリッジ抵抗R1、R3の一端には電源電圧Vccが印加される。ブリッジ抵抗R1の他の一端は、ブリッジ抵抗R2と接続され、その接続点は出力V1とされる。また、ブリッジ抵抗R3の他の一端は、ブリッジ抵抗R4と接続され、その接続点は出力V2とされる。ブリッジ抵抗R2と直列に接続された調整抵抗Ra、および、ブリッジ抵抗R4と直列に接続された調整抵抗Rbは共にグランドGNDに接続される。   As shown in FIG. 1, the bridge circuit 10 includes bridge resistors R1, R2, R3, and R4 and adjustment resistors Ra and Rb. The bridge resistors R2 and R4 are connected to the bridge resistors R1 and R3 in a state of being connected in series with the adjustment resistors Ra and Rb, respectively. A power supply voltage Vcc is applied to one end of the bridge resistors R1 and R3. The other end of the bridge resistor R1 is connected to the bridge resistor R2, and the connection point is an output V1. The other end of the bridge resistor R3 is connected to the bridge resistor R4, and the connection point is an output V2. The adjustment resistor Ra connected in series with the bridge resistor R2 and the adjustment resistor Rb connected in series with the bridge resistor R4 are both connected to the ground GND.

図1に示したブリッジ回路10は、出力V1と出力V2の差信号を出力とする。このブリッジ回路が、例えば、MRセンサ等の磁気抵抗素子に使用される場合は、ブリッジ抵抗R1、R2、R3、R4の抵抗値が磁界によって変化し、この磁気抵抗効果による差信号の変化を検出するので、抵抗値の調整により高精度なオフセット調整が要求される。本発明の実施の形態では、オフセット調整のための抵抗値の調整を、調整抵抗Ra、Rbの抵抗値の調整で行なう。   The bridge circuit 10 shown in FIG. 1 outputs a difference signal between the output V1 and the output V2. When this bridge circuit is used for a magnetoresistive element such as an MR sensor, for example, the resistance values of the bridge resistors R1, R2, R3, and R4 are changed by a magnetic field, and a change in a difference signal due to the magnetoresistive effect is detected. Therefore, highly accurate offset adjustment is required by adjusting the resistance value. In the embodiment of the present invention, the resistance value for offset adjustment is adjusted by adjusting the resistance values of the adjustment resistors Ra and Rb.

図2(a)、(b)は、図1の回路図において、調整抵抗Rbとブリッジ抵抗R4の部分A−Aに対応する半導体素子での上平面図(a)、断面図(b)である。調整抵抗Rbは、基板100上に絶縁層110が形成され、その絶縁層110上に形成された抵抗領域200と、抵抗領域200上にオーミック接続状態で形成された3以上の複数のコンタクト300と、コンタクト300とブリッジ抵抗R4を電気的に接続する配線部400とから概略構成されている。ここで、配線部400は、アルミ配線であって、複数のコンタクト300のうち、任意の1以上のコンタクト300がこのアルミ配線により調整抵抗Rbと接続され、また、任意の1以上のコンタクト300がこのアルミ配線によりグランドGNDと接続される。調整抵抗Ra側の構成も同様である。この接続パターンは、図1に示したブリッジ回路10のオフセット電圧が所定値以下となるように、半導体製造工程中の配線工程で実施される。   2A and 2B are an upper plan view (a) and a cross-sectional view (b) of the semiconductor element corresponding to the portion AA of the adjustment resistor Rb and the bridge resistor R4 in the circuit diagram of FIG. is there. The adjustment resistor Rb includes an insulating layer 110 formed on the substrate 100, a resistance region 200 formed on the insulating layer 110, and a plurality of three or more contacts 300 formed in an ohmic connection state on the resistance region 200. , And a wiring section 400 that electrically connects the contact 300 and the bridge resistor R4. Here, the wiring section 400 is an aluminum wiring, and any one or more contacts 300 among the plurality of contacts 300 are connected to the adjustment resistor Rb by the aluminum wiring, and any one or more contacts 300 are connected. The aluminum wiring is connected to the ground GND. The configuration on the adjustment resistor Ra side is the same. This connection pattern is implemented in the wiring process during the semiconductor manufacturing process so that the offset voltage of the bridge circuit 10 shown in FIG.

図3(a)〜(f)は、本発明の実施の形態に係るブリッジ回路10の調整抵抗の部分の半導体製造工程を工程順に説明するための各工程図である。以下、工程順に調整抵抗の部分について製造方法を説明する。   3A to 3F are process diagrams for explaining the semiconductor manufacturing process of the adjustment resistor portion of the bridge circuit 10 according to the embodiment of the present invention in the order of processes. Hereinafter, a manufacturing method will be described for the adjustment resistor portion in the order of steps.

図3(a)に示すように、基板100の表面全面に公知のCVD法等により、絶縁層110を形成し、この絶縁層110上にシリコンクロム(SiCr)系やニッケルクロム(NiCr)系の薄膜抵抗材料を所定形状にパターニングして、層厚が、例えば、10〜20nm程度の薄膜抵抗層である抵抗領域200を形成する。   As shown in FIG. 3A, an insulating layer 110 is formed on the entire surface of the substrate 100 by a known CVD method or the like, and a silicon chrome (SiCr) or nickel chrome (NiCr) system is formed on the insulating layer 110. The thin film resistor material is patterned into a predetermined shape to form a resistance region 200 that is a thin film resistor layer having a layer thickness of, for example, about 10 to 20 nm.

次に、図3(b)に示すように、抵抗領域200を全面的に覆うように、SiO2等の層間絶縁膜500を形成した後、レジスト600を塗布してパターニングし、層間絶縁膜500に形成するコンタクト300に対応した開口610を形成する。   Next, as shown in FIG. 3B, an interlayer insulating film 500 such as SiO 2 is formed so as to cover the entire resistance region 200, and then a resist 600 is applied and patterned to form an interlayer insulating film 500. An opening 610 corresponding to the contact 300 to be formed is formed.

次に、図3(c)に示すように、ドライエッチングで層間絶縁膜500に、開口610に対応する開口部(コンタクトホール)510を形成した後、レジスト600を除去する。   Next, as shown in FIG. 3C, an opening (contact hole) 510 corresponding to the opening 610 is formed in the interlayer insulating film 500 by dry etching, and then the resist 600 is removed.

次に、図3(d)に示すように、公知のCVD法により全面にタングステンなどの金属を堆積し、金属層700を形成する。尚、場合によっては、この金属層700の形成に先立って、密着性をよくするための密着層としてチタンや窒化チタンの薄い層を形成することもできる。   Next, as shown in FIG. 3D, a metal such as tungsten is deposited on the entire surface by a known CVD method to form a metal layer 700. In some cases, prior to the formation of the metal layer 700, a thin layer of titanium or titanium nitride can be formed as an adhesion layer for improving adhesion.

次に、図3(e)に示すように、通常のドライエッチングまたはCMPなどの公知の方法で、開口部(コンタクトホール)510内にだけに金属層700が残るように、層間絶縁膜500上の金属層700を除去すると共に、層間絶縁膜500及び開口部510部分に残った金属層700の各表面を平坦化する。これにより、層間絶縁膜500中に抵抗領域200に接続されたコンタクト300を形成することができる。本発明の実施の形態では、このコンタクト300は3以上の複数個が形成される。   Next, as shown in FIG. 3E, the metal layer 700 is left only in the opening (contact hole) 510 by a known method such as normal dry etching or CMP. The metal layer 700 is removed, and each surface of the metal layer 700 remaining in the interlayer insulating film 500 and the opening 510 is planarized. Thereby, the contact 300 connected to the resistance region 200 can be formed in the interlayer insulating film 500. In the embodiment of the present invention, three or more contacts 300 are formed.

次に、図3(f)に示すように、アルミニウムAl等により、配線部(配線層)400をコンタクト300とブリッジ抵抗R2、R4側のコンタクト、あるいは、グランドGND側のコンタクトと接続するように形成する。配線部(配線層)400の形成工程では、図1に示したブリッジ回路10のオフセット電圧が所定値以下となるように、アルミ配線に使用するマスクパターンを適宜変更する。   Next, as shown in FIG. 3 (f), the wiring part (wiring layer) 400 is connected to the contact 300 and the contact on the bridge resistance R2, R4 side or the contact on the ground GND side by aluminum Al or the like. Form. In the process of forming the wiring portion (wiring layer) 400, the mask pattern used for the aluminum wiring is appropriately changed so that the offset voltage of the bridge circuit 10 shown in FIG.

このマスクパターンは、例えば、試作段階での半導体ウエハー上に、種々のマスクパターンによる種々のアルミ配線パターンで形成されたブリッジ回路10、あるいは、そのブリッジ回路10を含む電子部品を、TEG(Test Element Group)に形成しておき、これを測定することにより、量産工程で最適なマスクパターンを選択・使用して製造することができる。   This mask pattern is, for example, a bridge circuit 10 formed with various aluminum wiring patterns based on various mask patterns on a semiconductor wafer in a trial production stage, or an electronic component including the bridge circuit 10 as a TEG (Test Element). It is possible to manufacture by selecting and using an optimal mask pattern in the mass production process by measuring the pattern in advance.

図4は、アルミ配線パターンの例を示すものであり、(a)は等価回路図であり、(b)はこれに対応する半導体素子での上平面図、(c)は半導体素子での断面図である。また、図5、図6も、アルミ配線パターンの例を示すものであり、それぞれの図において、(a)は等価回路図であり、(b)はこれに対応する半導体素子での上平面図である。   4A and 4B show an example of an aluminum wiring pattern, where FIG. 4A is an equivalent circuit diagram, FIG. 4B is an upper plan view of a corresponding semiconductor element, and FIG. 4C is a cross section of the semiconductor element. FIG. 5 and 6 also show examples of aluminum wiring patterns. In each figure, (a) is an equivalent circuit diagram, and (b) is an upper plan view of a semiconductor element corresponding thereto. It is.

図4(a)〜(c)で示すアルミ配線パターンの例では、配線部400がコンタクト300に接続されているが、1のコンタクト300に接続されているので抵抗領域200を電流が流れない構成である。すなわち、図4(a)の等価回路のように抵抗はゼロである。   In the example of the aluminum wiring pattern shown in FIGS. 4A to 4C, the wiring portion 400 is connected to the contact 300, but the current does not flow through the resistance region 200 because it is connected to one contact 300. It is. That is, the resistance is zero as in the equivalent circuit of FIG.

図5(a)、(b)で示すアルミ配線パターンの例では、配線部400がコンタクト300にそれぞれ接続され、このコンタクト300間にある抵抗領域200を電流が流れる構成である。すなわち、図5(a)の等価回路のように抵抗Rが接続された構成である。   In the example of the aluminum wiring pattern shown in FIGS. 5A and 5B, the wiring part 400 is connected to each contact 300, and a current flows through the resistance region 200 between the contacts 300. In other words, the resistor R is connected as in the equivalent circuit of FIG.

図6(a)、(b)で示すアルミ配線パターンの例では、配線部400がコンタクト300にそれぞれ接続され、一方の配線部400が1のコンタクト300の両側のコンタクト300に接続され、このコンタクト300間にある抵抗領域200を電流が並列に流れる構成である。すなわち、図6(a)の等価回路のように抵抗Rが並列に接続された構成であり、調整抵抗の抵抗値を細かく設定できる配線パターンである。   In the example of the aluminum wiring pattern shown in FIGS. 6A and 6B, the wiring portion 400 is connected to the contact 300, and one wiring portion 400 is connected to the contacts 300 on both sides of the one contact 300. In this configuration, current flows in parallel through the resistance region 200 between 300. That is, as shown in the equivalent circuit of FIG. 6A, the resistor R is connected in parallel, and the wiring pattern can finely set the resistance value of the adjusting resistor.

(本発明の実施の形態に係るブリッジ回路のオフセット電圧調整構造の電子部品への適用例)
電子部品として、抵抗値の調整により高精度なオフセット調整が要求されるMRセンサ800への適用例を示す。
(Application Example of Bridge Circuit Offset Voltage Adjustment Structure According to Embodiment of the Present Invention to Electronic Components)
As an electronic component, an application example to an MR sensor 800 that requires highly accurate offset adjustment by adjusting a resistance value will be described.

MRセンサ800は、磁気抵抗効果により、MRセンサ800を構成する抵抗部分の抵抗値が磁界によって変化することを利用して、磁界の変化や磁性体の有無を電圧変化として検出するものである。   The MR sensor 800 detects the change in the magnetic field and the presence / absence of the magnetic substance as a voltage change by utilizing the fact that the resistance value of the resistance portion constituting the MR sensor 800 changes due to the magnetic resistance.

図7(a)は、水平垂直方向に抵抗R11、R12、R13、R14をブリッジ接続した構成を示すもので、(b)は、直交する45度方向に抵抗R15、R16、R17、R18をブリッジ接続した構成を示す回路接続図である。   FIG. 7A shows a configuration in which resistors R11, R12, R13, and R14 are bridge-connected in the horizontal and vertical directions, and (b) bridges resistors R15, R16, R17, and R18 in an orthogonal 45 degree direction. It is a circuit connection diagram which shows the connected structure.

抵抗R11とR13が接続された端部に電源電圧Vcc1が供給され、抵抗R12とR14が接続された端部がグランドGNDに接続されると共に、抵抗R11とR12が接続された端部からは出力電圧Vout1+、抵抗R13とR14が接続された端部からは出力電圧Vout1−が出力されるようになっている。   The power supply voltage Vcc1 is supplied to the end where the resistors R11 and R13 are connected, the end where the resistors R12 and R14 are connected is connected to the ground GND, and the output is output from the end where the resistors R11 and R12 are connected. An output voltage Vout1- is output from the end where the voltage Vout1 + and the resistors R13 and R14 are connected.

同様に、抵抗R15とR17が接続された端部に電源電圧Vcc2が供給され、抵抗R16とR18が接続された端部がグランドGNDに接続されると共に、抵抗R15とR16が接続された端部からは出力電圧Vout2+、抵抗R17とR18が接続された端部からは出力電圧Vout2−が出力されるようになっている。   Similarly, the power supply voltage Vcc2 is supplied to the end where the resistors R15 and R17 are connected, the end where the resistors R16 and R18 are connected is connected to the ground GND, and the end where the resistors R15 and R16 are connected. Output voltage Vout2 +, and output voltage Vout2- is output from the end where resistors R17 and R18 are connected.

図8は、上記の回路接続図で構成されるものを基板100の上に所定のパターンでレイアウトして構成し、半導体製造工程により形成される電子部品としてのMRセンサ800を示す平面図である。   FIG. 8 is a plan view showing an MR sensor 800 as an electronic component formed by laying out the circuit connection diagram described above on the substrate 100 in a predetermined pattern and formed by a semiconductor manufacturing process. .

基板100上には、図7で示したブリッジに組まれた抵抗R11〜R18が所定の抵抗材料で形成されている。抵抗R11〜R18のそれぞれの一部には、調整抵抗Rcが形成されている。抵抗R11〜R18は、例えばInSb、NiCo等を用いて、公知の半導体製造工程により形成されている。電子移動度が大きくMRセンサとしてよく用いられるNiCoの比抵抗は、約2.3×10−7(Ω・m)である。 On the substrate 100, resistors R11 to R18 assembled in the bridge shown in FIG. 7 are formed of a predetermined resistance material. An adjustment resistor Rc is formed in a part of each of the resistors R11 to R18. The resistors R11 to R18 are formed by a known semiconductor manufacturing process using, for example, InSb, NiCo or the like. NiCo, which has a high electron mobility and is often used as an MR sensor, has a specific resistance of about 2.3 × 10 −7 (Ω · m).

上記のように形成されたMRセンサ800は、半導体製造工程の中の配線工程により、出力電圧のオフセットが所定量以下となるように、配線マスクパターンを選択する。この配線マスクパターンは、例えば、試作段階での半導体ウエハー上に、種々のマスクパターンによる種々のアルミ配線パターンで形成されたブリッジ回路、あるいは、そのブリッジ回路を含む電子部品(MRセンサ800)を、TEG(Test Element Group)に形成しておき、これを測定することにより、量産工程で最適なマスクパターンを選択して使用することができる。   The MR sensor 800 formed as described above selects a wiring mask pattern so that the offset of the output voltage becomes a predetermined amount or less by the wiring process in the semiconductor manufacturing process. This wiring mask pattern is, for example, a bridge circuit formed with various aluminum wiring patterns with various mask patterns on a semiconductor wafer in a prototype stage, or an electronic component (MR sensor 800) including the bridge circuit. By forming it in a TEG (Test Element Group) and measuring it, an optimal mask pattern can be selected and used in the mass production process.

このMRセンサ800の場合には、一例として、各抵抗R11〜R18のオフセット精度は、従来の構成では調整精度が±5mVであったものが、調整抵抗Rcを最適なマスクパターンを選択して形成することにより、±1mVの精度で製造可能となった。   In the case of this MR sensor 800, as an example, the offset accuracy of each of the resistors R11 to R18 has an adjustment accuracy of ± 5 mV in the conventional configuration, but the adjustment resistor Rc is formed by selecting an optimal mask pattern. By doing so, it became possible to manufacture with an accuracy of ± 1 mV.

(本発明の実施の形態の効果)
本発明の実施の形態によれば、以下のような効果を有する。すなわち、ブリッジ回路を構成するブリッジ抵抗に調整抵抗が接続され、この調整抵抗の抵抗値は、半導体製造工程の中の配線工程で適宜変更できる。この変更は、配線マスクパターンの選択により可能である。例えば、試作段階での半導体ウエハー上に、種々のマスクパターンによる種々のアルミ配線パターンで形成されたブリッジ回路、あるいは、そのブリッジ回路を含む電子部品を、TEG(Test Element Group)に形成しておき、これを測定することにより、量産工程で最適なマスクパターンを選択して使用することができる。これにより、調整に時間を要することがなく、低コストなブリッジ回路のオフセット電圧調整構造およびそれを備えた電子部品を提供することが可能となる。
(Effect of the embodiment of the present invention)
The embodiment of the present invention has the following effects. That is, an adjustment resistor is connected to the bridge resistor constituting the bridge circuit, and the resistance value of the adjustment resistor can be appropriately changed in the wiring process in the semiconductor manufacturing process. This change is possible by selecting a wiring mask pattern. For example, a bridge circuit formed of various aluminum wiring patterns with various mask patterns or an electronic component including the bridge circuit is formed in a TEG (Test Element Group) on a semiconductor wafer in a prototype stage. By measuring this, an optimum mask pattern can be selected and used in the mass production process. This makes it possible to provide a low-cost offset voltage adjustment structure for a bridge circuit and an electronic component including the same without requiring time for adjustment.

尚、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱しない範囲内で種々の変形が可能である。 The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the technical idea of the present invention.

10…ブリッジ回路
100…基板
110…絶縁層
200…抵抗領域
300…コンタクト
400…配線部
500…層間絶縁膜
510…開口部
600…レジスト
610…開口
700…金属層
800…MRセンサ
R1〜R4…ブリッジ抵抗
Ra、Rb、Rc…調整抵抗
DESCRIPTION OF SYMBOLS 10 ... Bridge circuit 100 ... Board | substrate 110 ... Insulating layer 200 ... Resistance region 300 ... Contact 400 ... Wiring part 500 ... Interlayer insulating film 510 ... Opening 600 ... Resist 610 ... Opening 700 ... Metal layer 800 ... MR sensor R1-R4 ... Bridge Resistors Ra, Rb, Rc ... adjusting resistors

Claims (4)

基板上に形成されたブリッジ抵抗と、
前記基板上に形成された抵抗領域と、
前記抵抗領域に形成された3以上の複数のコンタクトと、
前記コンタクトと前記ブリッジ抵抗を電気的に接続する配線部と、を有し、
前記ブリッジ抵抗と、前記配線部により前記複数のコンタクトから選択されて前記ブリッジ抵抗に接続された調整抵抗とからブリッジ回路が構成されていることを特徴とするブリッジ回路のオフセット電圧調整構造。
A bridge resistor formed on the substrate;
A resistance region formed on the substrate;
A plurality of contacts of three or more formed in the resistance region;
A wiring portion that electrically connects the contact and the bridge resistor;
An offset voltage adjustment structure for a bridge circuit, wherein a bridge circuit is configured by the bridge resistor and an adjustment resistor selected from the plurality of contacts by the wiring portion and connected to the bridge resistor.
前記選択は、前記配線部の製造工程において行なわれることを特徴とする請求項1に記載のブリッジ回路のオフセット電圧調整構造。   The bridge circuit offset voltage adjustment structure according to claim 1, wherein the selection is performed in a manufacturing process of the wiring portion. 基板と、
前記基板上に形成されたブリッジ抵抗と、
前記基板上に形成された抵抗領域と、
前記抵抗領域に形成された3以上の複数のコンタクトと、
前記コンタクトと前記ブリッジ抵抗を電気的に接続する配線部と、を有し、
前記ブリッジ抵抗と、前記配線部により前記複数のコンタクトから選択されて前記ブリッジ抵抗に接続された調整抵抗とからブリッジ回路が構成されていることを特徴とする電子部品。
A substrate,
A bridge resistor formed on the substrate;
A resistance region formed on the substrate;
A plurality of contacts of three or more formed in the resistance region;
A wiring portion that electrically connects the contact and the bridge resistor;
An electronic component, wherein a bridge circuit is configured by the bridge resistor and an adjustment resistor selected from the plurality of contacts by the wiring portion and connected to the bridge resistor.
前記選択は、前記配線部の製造工程において行なわれることを特徴とする請求項3に記載の電子部品。


The electronic component according to claim 3, wherein the selection is performed in a manufacturing process of the wiring portion.


JP2010014613A 2010-01-26 2010-01-26 Offset voltage-adjusting structure of bridge circuit, and electronic component equipped therewith Pending JP2011155075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010014613A JP2011155075A (en) 2010-01-26 2010-01-26 Offset voltage-adjusting structure of bridge circuit, and electronic component equipped therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010014613A JP2011155075A (en) 2010-01-26 2010-01-26 Offset voltage-adjusting structure of bridge circuit, and electronic component equipped therewith

Publications (1)

Publication Number Publication Date
JP2011155075A true JP2011155075A (en) 2011-08-11

Family

ID=44540846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010014613A Pending JP2011155075A (en) 2010-01-26 2010-01-26 Offset voltage-adjusting structure of bridge circuit, and electronic component equipped therewith

Country Status (1)

Country Link
JP (1) JP2011155075A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094277A (en) * 2011-11-04 2013-05-08 瑞萨电子株式会社 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168118A (en) * 1997-08-21 1999-03-09 Denso Corp Production of semiconductor sensor
JP2006100826A (en) * 2004-09-29 2006-04-13 Agere Systems Inc Structure and method for adjusting the resistance value of a resistor of an integrated circuit
WO2009099012A1 (en) * 2008-02-04 2009-08-13 Alps Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168118A (en) * 1997-08-21 1999-03-09 Denso Corp Production of semiconductor sensor
JP2006100826A (en) * 2004-09-29 2006-04-13 Agere Systems Inc Structure and method for adjusting the resistance value of a resistor of an integrated circuit
WO2009099012A1 (en) * 2008-02-04 2009-08-13 Alps Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094277A (en) * 2011-11-04 2013-05-08 瑞萨电子株式会社 Semiconductor device
JP2013098453A (en) * 2011-11-04 2013-05-20 Renesas Electronics Corp Semiconductor device
CN107068677A (en) * 2011-11-04 2017-08-18 瑞萨电子株式会社 Semiconductor device
CN107068677B (en) * 2011-11-04 2021-02-02 瑞萨电子株式会社 semiconductor device

Similar Documents

Publication Publication Date Title
JP2007503107A5 (en)
JP6649372B2 (en) Single chip type differential free layer push-pull magnetic field sensor bridge and manufacturing method
TW201216538A (en) Hall sensor
TW201216537A (en) Hall sensor
TW201911473A (en) Semiconductor device
CN107192969A (en) Magnetic Sensor and its manufacture method
JP2008058183A (en) Magnetic detector and its manufacturing method
JP2005308749A (en) Wheatstone bridge mechanism for sensor
JP2015108527A (en) Magnetic sensor
CN105891577A (en) Offset voltage compensation
JP2011155075A (en) Offset voltage-adjusting structure of bridge circuit, and electronic component equipped therewith
CN102969301B (en) Have from the semiconductor device of heating arrangement, its manufacture method and method of testing
JP2010078360A (en) Magnetic sensor and magnetic sensor manufacturing method
JP2008064707A (en) Magnetic detector
WO2009099012A1 (en) Semiconductor device and method for manufacturing the same
JP5866496B2 (en) Semiconductor pressure sensor
JP4924308B2 (en) Vertical Hall element
JP2008047556A (en) Adjustment pattern structure of ladder resistor, and electronic component having the same
JP2007227478A (en) Method of manufacturing semiconductor chip
JP7173104B2 (en) magnetic sensor
JP2008046076A (en) Method of manufacturing magnetic sensor, and magnetic sensor
JP2006234384A (en) Strain gauge device
JP5611409B1 (en) Manufacturing method of TMR magnetic sensor device
JP2008103565A (en) Adjustment pattern structure for ladder resistance and electronic component having the same
JP6569066B2 (en) Strain gauge, strain sensor and force transducer having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150120