[go: up one dir, main page]

JP2011146622A - Method of manufacturing silicon carbide semiconductor device - Google Patents

Method of manufacturing silicon carbide semiconductor device Download PDF

Info

Publication number
JP2011146622A
JP2011146622A JP2010007924A JP2010007924A JP2011146622A JP 2011146622 A JP2011146622 A JP 2011146622A JP 2010007924 A JP2010007924 A JP 2010007924A JP 2010007924 A JP2010007924 A JP 2010007924A JP 2011146622 A JP2011146622 A JP 2011146622A
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
silicon
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010007924A
Other languages
Japanese (ja)
Inventor
Takahiro Nakatani
貴洋 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010007924A priority Critical patent/JP2011146622A/en
Publication of JP2011146622A publication Critical patent/JP2011146622A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • H10D64/252Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ニッケルシリサイド層の酸化を防止するとともに、良好なオーミックコンタクトを有したオーミック電極を備えた炭化珪素半導体装置を得る。
【解決手段】シリコン層3の一方主面上に厚さ約100nmのニッケル層4を、スパッタリング法によって形成し、さらに、ニッケル層4の一方主面上に酸化保護層として厚さ300〜500nmの窒化チタン層5を、スパッタリング法によって形成する。その後、400〜700℃の高温アニール処理を5分間行うことで、シリコン層3とニッケル層4とを反応させてニッケルシリサイド層6を形成する。
【選択図】図4
A silicon carbide semiconductor device including an ohmic electrode having a good ohmic contact while preventing oxidation of a nickel silicide layer is obtained.
A nickel layer 4 having a thickness of about 100 nm is formed on one main surface of a silicon layer 3 by a sputtering method, and further having a thickness of 300 to 500 nm as an oxidation protection layer on one main surface of the nickel layer 4. The titanium nitride layer 5 is formed by a sputtering method. Thereafter, a high temperature annealing process at 400 to 700 ° C. is performed for 5 minutes, whereby the silicon layer 3 and the nickel layer 4 are reacted to form the nickel silicide layer 6.
[Selection] Figure 4

Description

この発明は、炭化珪素半導体装置の製造方法に関し、特に、炭化珪素基板の主面にオーミックコンタクトしたオーミック電極を有した炭化珪素半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a silicon carbide semiconductor device, and more particularly to a method for manufacturing a silicon carbide semiconductor device having an ohmic electrode in ohmic contact with a main surface of a silicon carbide substrate.

従来、炭化珪素(SiC)半導体層上に、例えばニッケル(Ni)などの電極を形成する際には、低抵抗のオーミックコンタクトを形成するために約800〜1000℃の熱処理を行うシリサイドプロセスを適用している。この熱処理を行うことニッケルとSiC中のシリコン(Si)とが反応し、ニッケルシリサイドが形成される。   Conventionally, when an electrode such as nickel (Ni) is formed on a silicon carbide (SiC) semiconductor layer, a silicide process in which heat treatment is performed at about 800 to 1000 ° C. is applied to form a low-resistance ohmic contact. is doing. By performing this heat treatment, nickel and silicon (Si) in SiC react to form nickel silicide.

しかしながら、SiC上にオーミック電極を形成する従来の方法では、ニッケルシリサイド形成時にニッケル層とシリサイド層との界面に余分なカーボンが析出され、このカーボンがニッケル層の剥離を引き起こす原因となっていた。このカーボンの析出を低減する方法としては、例えば特許文献1に開示されるように、ニッケル層とSiC層との間にシリコン層を介在させて熱処理を行い、シリコン層のみをニッケル層と反応させカーボンの析出を防ぐ方法が採られている。   However, in the conventional method of forming an ohmic electrode on SiC, excess carbon is deposited at the interface between the nickel layer and the silicide layer when nickel silicide is formed, and this carbon causes peeling of the nickel layer. As a method for reducing the carbon deposition, for example, as disclosed in Patent Document 1, a silicon layer is interposed between the nickel layer and the SiC layer to perform heat treatment, and only the silicon layer reacts with the nickel layer. A method for preventing the deposition of carbon is employed.

特開2000−106350号公報JP 2000-106350 A

以上説明した、ニッケル層とSiC層との間にシリコン層を介在させて熱処理を行うという従来の方法では、シリサイドプロセスは、不活性ガス雰囲気中で行うことになっているが、ウエハのサセプタなどの製造装置自身から酸素が放出され、僅かながらも不活性ガス雰囲気中に酸素が存在することとなる。その酸素によってニッケルシリサイドが酸化し絶縁膜であるシリコン酸化膜(SiO2)を形成する。その結果、ニッケルシリサイドの抵抗が部分的に増大し、オーミック抵抗のばらつきを引き起こし装置特性が低下するという問題があった。 In the conventional method described above in which the silicon layer is interposed between the nickel layer and the SiC layer and the heat treatment is performed, the silicide process is performed in an inert gas atmosphere. Oxygen is released from the manufacturing apparatus itself, and oxygen is present in an inert gas atmosphere. Nickel silicide is oxidized by the oxygen to form a silicon oxide film (SiO 2 ) which is an insulating film. As a result, there is a problem that the resistance of nickel silicide partially increases, causing variation in ohmic resistance and degrading the device characteristics.

本発明は上記のような問題点を解決するためになされたもので、ニッケルシリサイド層の酸化を防止するとともに、良好なオーミックコンタクトを有したオーミック電極を備えた炭化珪素半導体装置を得ることを目的とする。   The present invention has been made to solve the above problems, and an object thereof is to obtain a silicon carbide semiconductor device having an ohmic electrode having a good ohmic contact while preventing oxidation of a nickel silicide layer. And

本発明に係る炭化珪素半導体装置の製造方法の第1の態様は、炭化珪素基板の第1の主面に設けられた第1の主電極と、前記炭化珪素基板の第2の主面に設けられた第2の主電極と、を備え、前記炭化珪素基板の厚み方向に主電流が流れる炭化珪素半導体装置の製造方法であって、前記炭化珪素基板を準備する工程(a)と、前記炭化珪素基板の第1の主面にシリコン層を形成する工程(b)と、前記シリコン層上にニッケル層および酸化保護層を前記シリコン層側から順に連続的に形成する工程(c)と、前記酸化保護層が形成された前記炭化珪素基板を所定の温度で熱処理して、前記ニッケル層と前記シリコン層とを反応させてニッケルシリサイド層を形成して前記第1の主電極を形成する工程(d)と、前記ニッケルシリサイド層の形成後、前記酸化保護層を除去する工程(e)と、前記酸化保護層の除去後、前記第2の主面上に前記第2の主電極を形成する工程(f)とを備えている。   A first aspect of a method for manufacturing a silicon carbide semiconductor device according to the present invention includes a first main electrode provided on a first main surface of a silicon carbide substrate, and a second main surface of the silicon carbide substrate. A silicon carbide semiconductor device manufacturing method in which a main current flows in a thickness direction of the silicon carbide substrate, the step (a) of preparing the silicon carbide substrate, and the carbonization A step (b) of forming a silicon layer on the first main surface of the silicon substrate; a step (c) of successively forming a nickel layer and an oxidation protective layer on the silicon layer in order from the silicon layer side; A step of heat-treating the silicon carbide substrate on which the oxidation protection layer is formed at a predetermined temperature to cause the nickel layer and the silicon layer to react to form a nickel silicide layer to form the first main electrode ( d) and after the formation of the nickel silicide layer, It includes a step (e) of removing of the protective layer, after removal of the oxide protective layer, and (f) forming a second main electrode to the second on the main surface.

本発明に係る炭化珪素半導体装置の製造方法の第2の態様は、炭化珪素基板の第1の主面に設けられた第1の主電極と、前記炭化珪素基板の第2の主面に設けられた第2の主電極と、を備え、前記炭化珪素基板の厚み方向に主電流が流れる炭化珪素半導体装置の製造方法であって、前記炭化珪素基板を準備する工程(a)と、前記炭化珪素基板の第1の主面にシリコン層を形成する工程(b)と、前記シリコン層上にニッケル層、金層および酸化保護層を前記シリコン層側から順に形成する工程(c)と、前記酸化保護層が形成された前記炭化珪素基板を所定の温度で熱処理して、前記ニッケル層と前記シリコン層とを反応させてニッケルシリサイド層を形成して前記第1の主電極を形成する工程(d)と、前記ニッケルシリサイド層の形成後、前記酸化保護層を除去する工程(e)と、前記酸化保護層の除去後、前記第2の主面上に前記第2の主電極を形成する工程(f)とを備えている。   A second aspect of the method for manufacturing a silicon carbide semiconductor device according to the present invention includes a first main electrode provided on a first main surface of a silicon carbide substrate, and a second main surface of the silicon carbide substrate. A silicon carbide semiconductor device manufacturing method in which a main current flows in a thickness direction of the silicon carbide substrate, the step (a) of preparing the silicon carbide substrate, and the carbonization A step (b) of forming a silicon layer on the first main surface of the silicon substrate, a step (c) of sequentially forming a nickel layer, a gold layer and an oxidation protective layer on the silicon layer from the silicon layer side; A step of heat-treating the silicon carbide substrate on which the oxidation protection layer is formed at a predetermined temperature to cause the nickel layer and the silicon layer to react to form a nickel silicide layer to form the first main electrode ( d) and after the formation of the nickel silicide layer, the acid A step of removing the protective layer (e), after removal of the oxide protective layer, and a step (f) forming a second main electrode to the second on the main surface.

本発明に係る炭化珪素半導体装置の製造方法の第1の態様によれば、シリコン層上にニッケル層および酸化保護層を形成した後に熱処理して、ニッケル層とシリコン層とを反応させてニッケルシリサイド層を形成するので、ニッケル層とシリサイド層との界面にカーボンが析出することを防ぎつつ、酸化保護層によってニッケル層およびニッケルシリサイド層の酸化を防止することができる。ニッケルシリサイド層の酸化が回避されることで、オーミック電極のオーミック抵抗のばらつきが防止され、良好なオーミック特性を有したオーミック電極が得られる。また、ニッケル層と酸化保護層とを連続的に形成することで、熱処理のために炭化珪素基板を一旦、大気中に曝し、酸化保護層上に水分が吸着したまま熱処理したとしても、水分とニッケルやニッケルシリサイドとが反応することを防止でき、ニッケルシリサイド層の酸化を防止することができる。   According to the first aspect of the method for manufacturing a silicon carbide semiconductor device of the present invention, the nickel layer and the oxidation protective layer are formed on the silicon layer, and then the heat treatment is performed to react the nickel layer and the silicon layer, thereby forming the nickel silicide. Since the layer is formed, oxidation of the nickel layer and the nickel silicide layer can be prevented by the oxidation protective layer while preventing carbon from being deposited at the interface between the nickel layer and the silicide layer. By avoiding oxidation of the nickel silicide layer, variation in ohmic resistance of the ohmic electrode is prevented, and an ohmic electrode having good ohmic characteristics can be obtained. Further, by continuously forming the nickel layer and the oxidation protection layer, even if the silicon carbide substrate is once exposed to the atmosphere for heat treatment and the heat treatment is performed with moisture adsorbed on the oxidation protection layer, Reaction of nickel and nickel silicide can be prevented, and oxidation of the nickel silicide layer can be prevented.

本発明に係る炭化珪素半導体装置の製造方法の第2の態様によれば、シリコン層上にニッケル層、金層および酸化保護層を形成した後に熱処理して、ニッケル層とシリコン層とを反応させてニッケルシリサイド層を形成するので、ニッケル層とシリサイド層との界面にカーボンが析出することを防ぎつつ、酸化保護層によってニッケル層およびニッケルシリサイド層の酸化を防止することができる。ニッケルシリサイド層の酸化が回避されることで、オーミック電極のオーミック抵抗のばらつきが防止され、良好なオーミック特性を有したオーミック電極が得られる。また、金層の上に酸化保護層を形成するので、酸化保護層をニッケル層上に直接形成する場合に比べてニッケル層がダメージを受けることが防止される。   According to the second aspect of the method for manufacturing a silicon carbide semiconductor device of the present invention, a nickel layer, a gold layer, and an oxidation protective layer are formed on the silicon layer and then heat-treated to cause the nickel layer and the silicon layer to react. Thus, the nickel silicide layer is formed, so that oxidation of the nickel layer and the nickel silicide layer can be prevented by the oxidation protective layer while preventing carbon from being deposited at the interface between the nickel layer and the silicide layer. By avoiding oxidation of the nickel silicide layer, variation in ohmic resistance of the ohmic electrode is prevented, and an ohmic electrode having good ohmic characteristics can be obtained. Further, since the oxidation protective layer is formed on the gold layer, the nickel layer is prevented from being damaged as compared with the case where the oxidation protective layer is directly formed on the nickel layer.

本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明の他の適用例を示す図である。It is a figure which shows the other example of application of this invention.

以下、本発明に係る実施形態として、SiCショットキーバリアダイオードの製造方法を例に挙げて説明する。   Hereinafter, as an embodiment according to the present invention, a manufacturing method of a SiC Schottky barrier diode will be described as an example.

<実施の形態1>
製造工程を順に示す断面図である図1〜図6を用いて、本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する。
<Embodiment 1>
A method for manufacturing a silicon carbide semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 6 which are cross-sectional views sequentially showing the manufacturing steps.

まず、図1に示す工程においてN型不純物を比較的低濃度(N-)に含んだ厚さ5〜15μmのドリフト層1と、N型不純物を比較的高濃度(N+)に含んだ厚さ300〜400μmのドリフト層2とで構成されるSiC基板SB(炭化珪素基板)を準備する。 First, in the process shown in FIG. 1, a drift layer 1 having a thickness of 5 to 15 μm containing N-type impurities at a relatively low concentration (N ) and a thickness containing N-type impurities at a relatively high concentration (N + ). A SiC substrate SB (silicon carbide substrate) composed of a drift layer 2 having a thickness of 300 to 400 μm is prepared.

SiC基板SBは、例えば、N型不純物を比較的高濃度に含んだSiC基板の一方の主面上に、エピタキシャル成長によりドリフト層1を形成し、残るSiC基板の部分をドリフト層2とする方法によって得ることができる。   The SiC substrate SB is formed by, for example, a method in which the drift layer 1 is formed by epitaxial growth on one main surface of an SiC substrate containing N-type impurities at a relatively high concentration, and the remaining SiC substrate portion is used as the drift layer 2. Obtainable.

次に、図2に示す工程において、SiC基板SBの第1の主面、すなわちドリフト層2の一方主面(ドリフト層1と接する側とは反対側の主面)上に例えば厚さ100nmのシリコン層3を、例えばシランガスをソースガスとして用いたCVD法により形成する。   Next, in the step shown in FIG. 2, for example, a 100 nm-thickness is formed on the first main surface of the SiC substrate SB, that is, one main surface of the drift layer 2 (the main surface opposite to the side in contact with the drift layer 1). The silicon layer 3 is formed by a CVD method using, for example, silane gas as a source gas.

次に、図3に示す工程において、シリコン層3の一方主面(ドリフト層2と接する側とは反対側の主面)上に厚さ約100nmのニッケル層4を、スパッタリング法によって形成する。   Next, in the step shown in FIG. 3, a nickel layer 4 having a thickness of about 100 nm is formed on one main surface of the silicon layer 3 (the main surface opposite to the side in contact with the drift layer 2) by a sputtering method.

さらに、ニッケル層4の一方主面(シリコン層3と接する側とは反対側の主面)上に酸化保護層として厚さ300〜500nmの窒化チタン(TiN)層5を、スパッタリング法によって形成する。   Further, a titanium nitride (TiN) layer 5 having a thickness of 300 to 500 nm is formed by sputtering as one oxidation protective layer on one main surface of nickel layer 4 (the main surface opposite to the side in contact with silicon layer 3). .

ここで、ニッケル層4および窒化チタン層5の形成においては、同じスパッタリング装置を使用し、ニッケル層4に続いて窒化チタン層5を形成する際には、ニッケル層4が形成されたSiC基板SBを大気中に曝すことなく、連続成膜を行うので、ニッケル層4に大気中の水分が吸着したり、酸化されることがない。   Here, in the formation of the nickel layer 4 and the titanium nitride layer 5, the same sputtering apparatus is used, and when the titanium nitride layer 5 is formed following the nickel layer 4, the SiC substrate SB on which the nickel layer 4 is formed. Since the film is continuously formed without being exposed to the atmosphere, moisture in the atmosphere is not adsorbed or oxidized on the nickel layer 4.

なお、ここで使用するスパッタリング装置においては、スパッタターゲットを装置内の真空を破らずに交換できる構成を有しており、ニッケル層4を形成した後は、使用したニッケルターゲットを、チタンターゲットに交換して、窒素ガスを装置内に流しながらスパッタリングを行うことで窒化チタン層5を形成する。   In addition, in the sputtering apparatus used here, it has the structure which can replace | exchange a sputtering target, without breaking the vacuum in an apparatus, and after forming the nickel layer 4, the used nickel target is replaced | exchanged for a titanium target. Then, the titanium nitride layer 5 is formed by performing sputtering while flowing nitrogen gas into the apparatus.

この後、図4に示す工程において、400〜700℃の高温アニール処理を5分間行うことで、シリコン層3とニッケル層4とが反応し、オーミック電極としてのニッケルシリサイド層6が形成される。   Thereafter, in the step shown in FIG. 4, high temperature annealing at 400 to 700 ° C. is performed for 5 minutes, whereby the silicon layer 3 and the nickel layer 4 react to form the nickel silicide layer 6 as an ohmic electrode.

なお、シリコン層3およびニッケル層4の厚さを同じとすることで、シリコン層3とニッケル層4とがほぼ全て反応して、ニッケルシリサイド層6が形成されることとなる。   In addition, by making the thickness of the silicon layer 3 and the nickel layer 4 the same, the silicon layer 3 and the nickel layer 4 are almost all reacted to form the nickel silicide layer 6.

ここで、本発明では、先に説明したように、ニッケル層4の上に窒化チタン層5を真空を破らずに連続成膜しているので、高温アニール処理のためにSiC基板SBを一旦、大気中に曝し、窒化チタン層5上に水分が吸着したままアニールしたとしても、水分とニッケルやニッケルシリサイドとが反応することを防止でき、ニッケルシリサイド層6の酸化を防止することができる。   Here, in the present invention, as described above, since the titanium nitride layer 5 is continuously formed on the nickel layer 4 without breaking the vacuum, the SiC substrate SB is temporarily formed for high-temperature annealing. Even if it is exposed to the atmosphere and annealed with moisture adsorbed on the titanium nitride layer 5, it is possible to prevent moisture from reacting with nickel or nickel silicide and to prevent oxidation of the nickel silicide layer 6.

このように、ドリフト層2上にシリコン層3を形成し、ニッケル層4上には窒化チタン層5を形成した後に高温アニール処理を行うことで、ニッケル層とシリサイド層との界面にカーボンが析出することを防ぎつつ、酸化しにくい窒化チタン層5が酸化保護層となってニッケル層4およびニッケルシリサイド層6の酸化を防止することができる。   Thus, carbon is deposited on the interface between the nickel layer and the silicide layer by forming the silicon layer 3 on the drift layer 2 and forming the titanium nitride layer 5 on the nickel layer 4 and then performing high-temperature annealing. The titanium nitride layer 5 that is difficult to oxidize serves as an oxidation protection layer while preventing the nickel layer 4 and the nickel silicide layer 6 from being oxidized.

なお、窒化チタン層5の厚さを300〜500nmとすることで、下層の酸化を確実に防止することができる。   In addition, the oxidation of a lower layer can be reliably prevented by setting the thickness of the titanium nitride layer 5 to 300 to 500 nm.

ニッケルシリサイド層6の酸化が回避されることで、オーミック電極のオーミック抵抗のばらつきが防止され、良好なオーミック特性を有したオーミック電極が得られる。   By avoiding the oxidation of the nickel silicide layer 6, variation in ohmic resistance of the ohmic electrode is prevented, and an ohmic electrode having good ohmic characteristics can be obtained.

次に、図5に示す工程において、例えばスパッタエッチング(不活性ガスを用いた物理的なエッチング)で窒化チタン層5を除去する。なお、窒化チタン層5の除去にはドライエッチングを用いても良い。   Next, in the step shown in FIG. 5, the titanium nitride layer 5 is removed by, for example, sputter etching (physical etching using an inert gas). Note that dry etching may be used to remove the titanium nitride layer 5.

その後、SiC基板SBの第2の主面、ドリフト層1の一方主面(ドリフト層2と接する側とは反対側の主面)上にショットキー電極として厚さ200nmのチタン層7を真空蒸着法により形成し、さらにチタン層7上に配線電極として厚さ3μmのアルミニウム(Al)層8を形成する。なお、チタン層7の形成後には、ショットキーバリアの高さ(φB)を安定させるため、約600℃の熱処理を行うこともある。   Thereafter, a titanium layer 7 having a thickness of 200 nm is vacuum-deposited as a Schottky electrode on the second main surface of SiC substrate SB and one main surface of drift layer 1 (the main surface opposite to the side in contact with drift layer 2). Then, an aluminum (Al) layer 8 having a thickness of 3 μm is formed on the titanium layer 7 as a wiring electrode. In addition, after the formation of the titanium layer 7, a heat treatment at about 600 ° C. may be performed in order to stabilize the height (φB) of the Schottky barrier.

その後、図6に示す工程において、ニッケルシリサイド層6の一方主面(ドリフト層2と接する側とは反対側の主面)上に厚さ約700nmのニッケル層9を、例えば真空蒸着法により形成し、さらに、ニッケル層9上に、厚さ200nmの金(Au)層10を真空蒸着法により形成する。以上の工程を経て、コンタクト抵抗10-6Ωcm2台の良好なオーミック電極を有したSiCショットキーバリアダイオード100が完成する。 Thereafter, in the step shown in FIG. 6, a nickel layer 9 having a thickness of about 700 nm is formed on one main surface of the nickel silicide layer 6 (the main surface opposite to the side in contact with the drift layer 2) by, for example, vacuum deposition. Further, a gold (Au) layer 10 having a thickness of 200 nm is formed on the nickel layer 9 by a vacuum deposition method. Through the above steps, the SiC Schottky barrier diode 100 having a good ohmic electrode having a contact resistance of 10 −6 Ωcm 2 is completed.

<実施の形態2>
製造工程を順に示す断面図である図7〜図12を用いて、本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する。
<Embodiment 2>
A method for manufacturing the silicon carbide semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. 7 to 12 which are sectional views sequentially showing the manufacturing steps.

まず、図7に示す工程においてN型不純物を比較的低濃度(N-)に含んだ厚さ5〜15μmのドリフト層1と、N型不純物を比較的高濃度(N+)に含んだ厚さ300〜400μmのドリフト層2とで構成されるSiC基板SBを準備する。 First, in the step shown in FIG. 7, a drift layer 1 having a thickness of 5 to 15 μm containing N-type impurities at a relatively low concentration (N ) and a thickness containing N-type impurities at a relatively high concentration (N + ). A SiC substrate SB composed of a drift layer 2 having a thickness of 300 to 400 μm is prepared.

次に、図8に示す工程において、SiC基板SBの裏面、すなわちドリフト層2の一方主面(ドリフト層1と接する側とは反対側の主面)上に例えば厚さ100nmのシリコン層3を、例えばシランガスをソースガスとして用いたCVD法により形成する。   Next, in the step shown in FIG. 8, for example, a silicon layer 3 having a thickness of 100 nm is formed on the back surface of the SiC substrate SB, that is, on one main surface of the drift layer 2 (main surface opposite to the side in contact with the drift layer 1). For example, it is formed by a CVD method using silane gas as a source gas.

その後、シリコン層3の一方主面(ドリフト層2と接する側とは反対側の主面)上に厚さ約700nmのニッケル層4Aを、スパッタリング法によって形成する。   Thereafter, a nickel layer 4A having a thickness of about 700 nm is formed by sputtering on one main surface of the silicon layer 3 (the main surface opposite to the side in contact with the drift layer 2).

次に、図9に示す工程において、ニッケル層4Aの一方主面(シリコン層3と接する側とは反対側の主面)上に、真空蒸着法により厚さ約200nmの金層10を形成する。   Next, in the process shown in FIG. 9, a gold layer 10 having a thickness of about 200 nm is formed on one main surface of the nickel layer 4A (the main surface opposite to the side in contact with the silicon layer 3) by vacuum deposition. .

次に、図10に示す工程において、金層10の一方主面(ニッケル層4Aと接する側とは反対側の主面)上に、酸化保護層として厚さ300〜500nmの窒化チタン層5を、スパッタリング法によって形成する。   Next, in the step shown in FIG. 10, a titanium nitride layer 5 having a thickness of 300 to 500 nm is formed as an oxidation protection layer on one main surface of the gold layer 10 (the main surface opposite to the side in contact with the nickel layer 4A). And formed by sputtering.

この後、図11に示す工程において、400〜700℃の高温アニール処理を5分間行うことで、シリコン層3とニッケル層4Aとが反応し、オーミック電極としてのニッケルシリサイド層6が形成される。   Thereafter, in the process shown in FIG. 11, a high temperature annealing process at 400 to 700 ° C. is performed for 5 minutes, whereby the silicon layer 3 and the nickel layer 4A react to form the nickel silicide layer 6 as an ohmic electrode.

なお、ニッケル層4Aは約700nmの厚さがあり、厚さ約100nmのシリコン層3と全て反応しても、ニッケルシリサイド層6上には未反応のニッケル層4Aが残ることとなる。ここで、ニッケル層4Aを厚く形成して未反応のニッケル層4Aを残す理由は、ニッケルシリサイド層6と金層10とが直接に接触する構成を採ると接触抵抗が大きくなるので、ニッケル層4Aに金層10を接触させて接触抵抗を低減するためである。   The nickel layer 4A has a thickness of about 700 nm. Even if the nickel layer 4A reacts with the silicon layer 3 having a thickness of about 100 nm, the unreacted nickel layer 4A remains on the nickel silicide layer 6. Here, the reason why the nickel layer 4A is formed thick to leave the unreacted nickel layer 4A is that if the nickel silicide layer 6 and the gold layer 10 are in direct contact with each other, the contact resistance increases. This is for reducing the contact resistance by bringing the gold layer 10 into contact therewith.

なお、ニッケル層4Aの厚さは700nmに限定されるものではなく、シリコン層3よりも厚く、シリコン層3と全て反応しても、未反応のニッケル層が残る厚さであれば良く、例えば、シリコン層3の2倍から7倍の厚さとすれば良い。   Note that the thickness of the nickel layer 4A is not limited to 700 nm, but may be any thickness as long as it is thicker than the silicon layer 3 and remains unreacted even if all reacts with the silicon layer 3. The thickness may be 2 to 7 times that of the silicon layer 3.

その後、例えばスパッタエッチングで窒化チタン層5を除去する。なお、窒化チタン層5の除去にはドライエッチングを用いても良い。   Thereafter, the titanium nitride layer 5 is removed by, for example, sputter etching. Note that dry etching may be used to remove the titanium nitride layer 5.

このように、ドリフト層2上にシリコン層3を形成し、ニッケル層4A上には金層10を介して窒化チタン層5を形成した後に高温アニール処理を行うことで、ニッケル層とシリサイド層との界面にカーボンが析出することを防ぎつつ、酸化しにくい窒化チタン層5が酸化保護層となってニッケル層4Aおよびニッケルシリサイド層6の酸化を防止することができる。   In this way, the silicon layer 3 is formed on the drift layer 2 and the titanium nitride layer 5 is formed on the nickel layer 4A via the gold layer 10, and then the high temperature annealing is performed, so that the nickel layer, the silicide layer, It is possible to prevent the nickel layer 4A and the nickel silicide layer 6 from being oxidized while the titanium nitride layer 5 that is difficult to oxidize serves as an oxidation protection layer while preventing carbon from being deposited on the interface.

また、金層10の上に窒化チタン層5を形成するので、窒化チタン層5をニッケル層4A上に直接形成する場合に比べてニッケル層4Aがダメージを受けることが防止される。すなわち、窒化チタン層5はスパッタリング法によって形成するので、窒化チタン層5をニッケル層4A上に直接形成する場合には、窒化チタン層5の形成時にニッケル層4Aがダメージを受けるとともに、窒化チタン層5を除去する場合のスパッタエッチングによってもニッケル層4Aがダメージを受けることになる。しかし、本実施の形態の製造方法では、ニッケル層4A上には金層10を介して窒化チタン層5を形成するので、ニッケル層4Aがダメージを受けることが回避される。   Further, since the titanium nitride layer 5 is formed on the gold layer 10, the nickel layer 4A is prevented from being damaged as compared with the case where the titanium nitride layer 5 is directly formed on the nickel layer 4A. That is, since the titanium nitride layer 5 is formed by a sputtering method, when the titanium nitride layer 5 is directly formed on the nickel layer 4A, the nickel layer 4A is damaged during the formation of the titanium nitride layer 5, and the titanium nitride layer 5 The nickel layer 4A is also damaged by sputter etching when 5 is removed. However, in the manufacturing method of the present embodiment, since the titanium nitride layer 5 is formed on the nickel layer 4A via the gold layer 10, it is avoided that the nickel layer 4A is damaged.

また、金層10は真空蒸着法によりニッケル層4A上に形成されるので、ニッケル層4Aにダメージを与えることなく密着性良く形成することができる。   Further, since the gold layer 10 is formed on the nickel layer 4A by a vacuum deposition method, it can be formed with good adhesion without damaging the nickel layer 4A.

次に、図12に示す工程において、ドリフト層1の一方主面(ドリフト層2と接する側とは反対側の主面)上にショットキー電極として厚さ200nmのチタン層7を真空蒸着法により形成し、さらにチタン層7上に配線電極として厚さ3μmのアルミニウム(Al)層8を形成する。なお、チタン層7の形成後には、ショットキーバリアの高さ(φB)を安定させるため、約600℃の熱処理を行うこともある。   Next, in the step shown in FIG. 12, a titanium layer 7 having a thickness of 200 nm as a Schottky electrode is formed on one main surface of the drift layer 1 (the main surface opposite to the side in contact with the drift layer 2) by vacuum deposition. Then, an aluminum (Al) layer 8 having a thickness of 3 μm is formed on the titanium layer 7 as a wiring electrode. In addition, after the formation of the titanium layer 7, a heat treatment at about 600 ° C. may be performed in order to stabilize the height (φB) of the Schottky barrier.

以上の工程を経て、コンタクト抵抗10-6Ωcm2台の良好なオーミック電極を有したSiCショットキーバリアダイオード200が完成する。 Through the above steps, a SiC Schottky barrier diode 200 having a good ohmic electrode with a contact resistance of 10 −6 Ωcm 2 is completed.

<変形例>
以上説明した実施の形態1および2においては、ニッケルシリサイド層6の酸化を防止するための酸化保護層として窒化チタン層を使用する例について説明したが、これに限定されるものではなく、酸化開始温度が600℃以上で耐酸化性が非常に高い窒化タンタル(TaN)、窒化ジルコニウム(ZrN)、窒化アルミニウム(AlN)、窒化ボロン(BN)、窒化クロム(CrN)および窒化ニオブ(NbN)などの窒化物を使用しても良い。
<Modification>
In the first and second embodiments described above, the example in which the titanium nitride layer is used as the oxidation protection layer for preventing the oxidation of the nickel silicide layer 6 has been described. However, the present invention is not limited to this, and the oxidation start Tantalum nitride (TaN), zirconium nitride (ZrN), aluminum nitride (AlN), boron nitride (BN), chromium nitride (CrN), niobium nitride (NbN), etc. with a temperature of 600 ° C. or higher and very high oxidation resistance Nitride may be used.

また、硬度が高く、400℃以上の高温アニール時でもシリサイド表面の均一性を保つことができる炭化チタン(TiC)、炭化タングステン(WC)および炭化バナジウム(VC)などの炭化物を使用しても良い。   Further, carbides such as titanium carbide (TiC), tungsten carbide (WC), and vanadium carbide (VC) that have high hardness and can maintain the uniformity of the silicide surface even during high-temperature annealing at 400 ° C. or higher may be used. .

また、SiCと熱膨張係数が近く、アニール時のウエハの反りを抑えることができるホウ化チタン(TiB)、ホウ化タングステン(WB2)およびホウ化ジルコニウム(ZrB)などのホウ化物などを使用しても良い。 Also, boricides such as titanium boride (TiB), tungsten boride (WB 2 ) and zirconium boride (ZrB), which have a thermal expansion coefficient close to that of SiC and can suppress wafer warpage during annealing, are used. May be.

なお、上述した窒化物は、窒素雰囲気中で、各金属のスパッタターゲットをスパッタリングすることで形成でき、上述した炭化物は、メタンガス雰囲気中で、各金属のスパッタターゲットをスパッタリングすることで形成でき、上述したホウ化物は、イオンプレーティング法で形成することができる。   The nitride described above can be formed by sputtering each metal sputter target in a nitrogen atmosphere, and the above-described carbide can be formed by sputtering each metal sputter target in a methane gas atmosphere. The resulting boride can be formed by an ion plating method.

<その他の適用例>
以上説明した実施の形態1および2においては、本発明に係る製造方法を、SiCショットキーバリアダイオードの製造に適用する例を説明したが、本発明に係る製造方法は、他のSiCデバイスの製造に適用できることは言うまでもなく、例えば、縦形二重拡散構造のMOSFET(DMOSFET)への適用も可能である。
<Other application examples>
In the first and second embodiments described above, the example in which the manufacturing method according to the present invention is applied to the manufacture of an SiC Schottky barrier diode has been described. However, the manufacturing method according to the present invention can be used to manufacture other SiC devices. Needless to say, the present invention can be applied to, for example, a vertical double diffusion structure MOSFET (DMOSFET).

図13には、DMOSFETの構成の一例を示す。図13に示すDMOSFETは、SiC基板の第2の主面、すなわちN型不純物を比較的高濃度(N+)に含んだSiCのドリフト層22の一方の主面上に、ドレイン電極28が形成され、ドリフト層22の他方の主面上にはN型不純物を比較的低濃度(N-)に含んだSiCのドリフト層21が形成されている。そして、ドリフト層21の上層部には、P型不純物を含んだ複数のボディ領域23が選択的に形成され、ボディ領域23の表面内には、N型不純物を比較的高濃度(N+)に含んだソース領域24が形成されている。 FIG. 13 shows an example of the configuration of the DMOSFET. In the DMOSFET shown in FIG. 13, the drain electrode 28 is formed on the second main surface of the SiC substrate, that is, one main surface of the SiC drift layer 22 containing N-type impurities at a relatively high concentration (N + ). On the other main surface of the drift layer 22, an SiC drift layer 21 containing an N-type impurity at a relatively low concentration (N ) is formed. A plurality of body regions 23 containing P-type impurities are selectively formed in the upper layer portion of the drift layer 21, and N-type impurities are relatively concentrated (N + ) in the surface of the body region 23. A source region 24 is formed.

そして、SiC基板の第1の主面、すなわちドリフト層21の一方の主面上には、隣り合うボディ領域23のソース領域24間上に渡るようにゲート絶縁膜25が形成され、ゲート絶縁膜25上にはゲート電極26が形成されている。ゲート絶縁膜25の直下のボディ領域23の表面内には、DMOSFETの動作時にチャネルが形成される。   A gate insulating film 25 is formed on the first main surface of the SiC substrate, that is, on one main surface of the drift layer 21 so as to extend over between the source regions 24 of the adjacent body regions 23. A gate electrode 26 is formed on 25. A channel is formed in the surface of the body region 23 immediately below the gate insulating film 25 during the operation of the DMOSFET.

ゲート絶縁膜25は、ソース領域24間と各ソース領域24の端縁部上に形成されるが、ゲート絶縁膜25が形成されていないソース領域24上およびボディ領域23上にはソース電極27が形成されている。   The gate insulating film 25 is formed between the source regions 24 and on the edge of each source region 24, but the source electrode 27 is formed on the source region 24 and the body region 23 where the gate insulating film 25 is not formed. Is formed.

このような構成のDMOSFETにおいて、ソース電極27をシリサイドで形成するような場合に、本発明に係る製造方法を適用することができる。   In the DMOSFET having such a configuration, the manufacturing method according to the present invention can be applied when the source electrode 27 is formed of silicide.

3 シリコン層、4 ニッケル層、5 窒化チタン層、6,6A ニッケルシリサイド層、10 金層、SB SiC基板。   3 silicon layer, 4 nickel layer, 5 titanium nitride layer, 6,6A nickel silicide layer, 10 gold layer, SB SiC substrate.

Claims (14)

炭化珪素基板の第1の主面に設けられた第1の主電極と、前記炭化珪素基板の第2の主面に設けられた第2の主電極と、を備え、前記炭化珪素基板の厚み方向に主電流が流れる炭化珪素半導体装置の製造方法であって、
(a)前記炭化珪素基板を準備する工程と、
(b)前記炭化珪素基板の第1の主面にシリコン層を形成する工程と、
(c)前記シリコン層上にニッケル層および酸化保護層を前記シリコン層側から順に連続的に形成する工程と、
(d)前記酸化保護層が形成された前記炭化珪素基板を所定の温度で熱処理して、前記ニッケル層と前記シリコン層とを反応させてニッケルシリサイド層を形成して前記第1の主電極を形成する工程と、
(e)前記ニッケルシリサイド層の形成後、前記酸化保護層を除去する工程と、
(f)前記酸化保護層の除去後、前記第2の主面上に前記第2の主電極を形成する工程と、を備える炭化珪素半導体装置の製造方法。
A thickness of the silicon carbide substrate, comprising: a first main electrode provided on a first main surface of the silicon carbide substrate; and a second main electrode provided on a second main surface of the silicon carbide substrate. A method for manufacturing a silicon carbide semiconductor device in which a main current flows in a direction,
(a) preparing the silicon carbide substrate;
(b) forming a silicon layer on the first main surface of the silicon carbide substrate;
(c) continuously forming a nickel layer and an oxidation protective layer on the silicon layer in order from the silicon layer side;
(d) The silicon carbide substrate on which the oxidation protection layer is formed is heat-treated at a predetermined temperature, the nickel layer and the silicon layer are reacted to form a nickel silicide layer, and the first main electrode is formed. Forming, and
(e) removing the oxidation protection layer after forming the nickel silicide layer;
(f) forming the second main electrode on the second main surface after removing the oxidation protection layer, and a method for manufacturing a silicon carbide semiconductor device.
炭化珪素基板の第1の主面に設けられた第1の主電極と、前記炭化珪素基板の第2の主面に設けられた第2の主電極と、を備え、前記炭化珪素基板の厚み方向に主電流が流れる炭化珪素半導体装置の製造方法であって、
(a)前記炭化珪素基板を準備する工程と、
(b)前記炭化珪素基板の第1の主面にシリコン層を形成する工程と、
(c)前記シリコン層上にニッケル層、金層および酸化保護層を前記シリコン層側から順に形成する工程と、
(d)前記酸化保護層が形成された前記炭化珪素基板を所定の温度で熱処理して、前記ニッケル層と前記シリコン層とを反応させてニッケルシリサイド層を形成して前記第1の主電極を形成する工程と、
(e)前記ニッケルシリサイド層の形成後、前記酸化保護層を除去する工程と、
(f)前記酸化保護層の除去後、前記第2の主面上に前記第2の主電極を形成する工程と、を備える炭化珪素半導体装置の製造方法。
A thickness of the silicon carbide substrate, comprising: a first main electrode provided on a first main surface of the silicon carbide substrate; and a second main electrode provided on a second main surface of the silicon carbide substrate. A method for manufacturing a silicon carbide semiconductor device in which a main current flows in a direction,
(a) preparing the silicon carbide substrate;
(b) forming a silicon layer on the first main surface of the silicon carbide substrate;
(c) forming a nickel layer, a gold layer and an oxidation protective layer on the silicon layer sequentially from the silicon layer side;
(d) The silicon carbide substrate on which the oxidation protection layer is formed is heat-treated at a predetermined temperature, the nickel layer and the silicon layer are reacted to form a nickel silicide layer, and the first main electrode is formed. Forming, and
(e) removing the oxidation protection layer after forming the nickel silicide layer;
(f) forming the second main electrode on the second main surface after removing the oxidation protection layer, and a method for manufacturing a silicon carbide semiconductor device.
前記工程(c)は、前記酸化保護層を窒化物で形成する工程を含む、請求項1または請求項2記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the step (c) includes a step of forming the oxidation protection layer with a nitride. 前記窒化物を300〜500nmの厚さで形成する工程を含む、請求項3記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 3, comprising a step of forming the nitride with a thickness of 300 to 500 nm. 前記窒化物として、TiN、TaN、ZrN、AlN、BN、CrNおよびNbNから選択される何れかの窒化物を形成する工程を含む、請求項3記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 3, comprising a step of forming any one of nitrides selected from TiN, TaN, ZrN, AlN, BN, CrN, and NbN as the nitride. 前記工程(d)は、前記所定の温度として400〜700℃で前記炭化珪素基板を熱処理する工程を含む、請求項1または請求項2記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the step (d) includes a step of heat-treating the silicon carbide substrate at 400 to 700 ° C. as the predetermined temperature. 前記工程(c)は、前記酸化保護層を炭化物で形成する工程を含む、請求項1または請求項2記載の炭化珪素半導体装置の製造方法。   The method of manufacturing a silicon carbide semiconductor device according to claim 1, wherein the step (c) includes a step of forming the oxidation protection layer with a carbide. 前記炭化物として、TiC、WCおよびVCから選択される何れかの炭化物を形成する工程を含む、請求項7記載の炭化珪素半導体装置の製造方法   The method for manufacturing a silicon carbide semiconductor device according to claim 7, comprising a step of forming any carbide selected from TiC, WC, and VC as the carbide. 前記工程(c)は、前記酸化保護層をホウ化物で形成する工程を含む、請求項1または請求項2記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the step (c) includes a step of forming the oxidation protection layer with a boride. 前記ホウ化物として、TiB、WB2およびZrBから選択される何れかのホウ化物を形成する工程を含む、請求項9記載の炭化珪素半導体装置の製造方法。 The method for manufacturing a silicon carbide semiconductor device according to claim 9, comprising a step of forming any boride selected from TiB, WB 2 and ZrB as the boride. 前記工程(d)は、
前記ニッケル層を前記シリコン層と同程度の厚さに形成する工程を含む、請求項1記載の炭化珪素半導体装置の製造方法。
The step (d)
The method for manufacturing a silicon carbide semiconductor device according to claim 1, comprising a step of forming the nickel layer with a thickness comparable to that of the silicon layer.
前記工程(d)は、
前記ニッケル層を前記シリコン層の2倍〜7倍の厚さに形成する工程を含む、請求項1記載の炭化珪素半導体装置の製造方法。
The step (d)
The method for manufacturing a silicon carbide semiconductor device according to claim 1, comprising a step of forming the nickel layer to a thickness two to seven times that of the silicon layer.
前記工程(a)は、
半導体不純物を比較的高濃度に含んだ、第1の炭化珪素ドリフト層と、
前記半導体不純物を比較的低濃度に含んだ、第2の炭化珪素ドリフト層と、が積層されて構成される前記炭化珪素基板を準備する工程を含み、
前記第1の主面は、前記第1の炭化珪素ドリフト層の前記第2の炭化珪素ドリフト層と接する側とは反対側の主面である、請求項1または請求項2記載の炭化珪素半導体装置の製造方法。
The step (a)
A first silicon carbide drift layer containing a relatively high concentration of semiconductor impurities;
Preparing a silicon carbide substrate configured by laminating a second silicon carbide drift layer containing the semiconductor impurity at a relatively low concentration;
3. The silicon carbide semiconductor according to claim 1, wherein said first main surface is a main surface of said first silicon carbide drift layer opposite to a side in contact with said second silicon carbide drift layer. Device manufacturing method.
前記工程(a)は、
半導体不純物を比較的高濃度に含んだ、第1の炭化珪素ドリフト層と、
前記半導体不純物を比較的低濃度に含んだ、第2の炭化珪素ドリフト層と、が積層されて構成される前記炭化珪素基板を準備する工程を含み、
前記第1の主面は、前記第2の炭化珪素ドリフト層の前記第1の炭化珪素ドリフト層と接する側とは反対側の主面である、請求項1または請求項2記載の炭化珪素半導体装置の製造方法。
The step (a)
A first silicon carbide drift layer containing a relatively high concentration of semiconductor impurities;
Preparing a silicon carbide substrate configured by laminating a second silicon carbide drift layer containing the semiconductor impurity at a relatively low concentration;
3. The silicon carbide semiconductor according to claim 1, wherein said first main surface is a main surface of said second silicon carbide drift layer opposite to a side in contact with said first silicon carbide drift layer. Device manufacturing method.
JP2010007924A 2010-01-18 2010-01-18 Method of manufacturing silicon carbide semiconductor device Pending JP2011146622A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010007924A JP2011146622A (en) 2010-01-18 2010-01-18 Method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010007924A JP2011146622A (en) 2010-01-18 2010-01-18 Method of manufacturing silicon carbide semiconductor device

Publications (1)

Publication Number Publication Date
JP2011146622A true JP2011146622A (en) 2011-07-28

Family

ID=44461193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010007924A Pending JP2011146622A (en) 2010-01-18 2010-01-18 Method of manufacturing silicon carbide semiconductor device

Country Status (1)

Country Link
JP (1) JP2011146622A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058587A (en) * 2011-09-08 2013-03-28 Seiko Epson Corp Semiconductor element manufacturing method
JP2016058657A (en) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 Silicon carbide semiconductor element and method for manufacturing silicon carbide semiconductor element
WO2016208553A1 (en) * 2015-06-26 2016-12-29 国立大学法人東京工業大学 Production method for semiconductor device electrode
WO2017026068A1 (en) * 2015-08-12 2017-02-16 新電元工業株式会社 Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
CN108046749A (en) * 2017-12-05 2018-05-18 郑州搜趣信息技术有限公司 A kind of high performance piezoceramic material and preparation method thereof
CN109338295A (en) * 2018-10-24 2019-02-15 中国科学院兰州化学物理研究所 A kind of hafnium diboride-hafnium dioxide based high temperature solar energy absorption coating and preparation method thereof
CN109338296A (en) * 2018-10-24 2019-02-15 中国科学院兰州化学物理研究所 A kind of zirconium diboride-zirconia-based high temperature solar energy absorption coating and preparation method thereof
EP3460829A1 (en) 2017-09-22 2019-03-27 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP6947338B1 (en) * 2020-02-13 2021-10-13 三菱電機株式会社 Manufacturing method of silicon carbide semiconductor device and power conversion device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058587A (en) * 2011-09-08 2013-03-28 Seiko Epson Corp Semiconductor element manufacturing method
JP2016058657A (en) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 Silicon carbide semiconductor element and method for manufacturing silicon carbide semiconductor element
WO2016208553A1 (en) * 2015-06-26 2016-12-29 国立大学法人東京工業大学 Production method for semiconductor device electrode
JP2017017050A (en) * 2015-06-26 2017-01-19 国立大学法人東京工業大学 Manufacturing method of semiconductor device electrode
WO2017026068A1 (en) * 2015-08-12 2017-02-16 新電元工業株式会社 Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
JPWO2017026068A1 (en) * 2015-08-12 2017-08-10 新電元工業株式会社 Method for manufacturing silicon carbide semiconductor device
EP3460829A1 (en) 2017-09-22 2019-03-27 Renesas Electronics Corporation Method for manufacturing semiconductor device
CN108046749A (en) * 2017-12-05 2018-05-18 郑州搜趣信息技术有限公司 A kind of high performance piezoceramic material and preparation method thereof
CN109338295A (en) * 2018-10-24 2019-02-15 中国科学院兰州化学物理研究所 A kind of hafnium diboride-hafnium dioxide based high temperature solar energy absorption coating and preparation method thereof
CN109338296A (en) * 2018-10-24 2019-02-15 中国科学院兰州化学物理研究所 A kind of zirconium diboride-zirconia-based high temperature solar energy absorption coating and preparation method thereof
JP6947338B1 (en) * 2020-02-13 2021-10-13 三菱電機株式会社 Manufacturing method of silicon carbide semiconductor device and power conversion device

Similar Documents

Publication Publication Date Title
JP2011146622A (en) Method of manufacturing silicon carbide semiconductor device
JP4690485B2 (en) Manufacturing method of semiconductor device
US20150287598A1 (en) Semiconductor device and method for manufacturing same
JP4291875B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP6099298B2 (en) SiC semiconductor device and manufacturing method thereof
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
CN101542740B (en) Semiconductor device and manufacturing method thereof
JP5391643B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
CN104303269B (en) Method for manufacturing silicon carbide semiconductor device
JPWO2008018342A1 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2017175115A (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP6164062B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2017028219A (en) Silicon carbide semiconductor device and manufacturing method of the same
JP6160541B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6686581B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP6648574B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5562211B2 (en) Method for manufacturing silicon carbide semiconductor device
CN104285299A (en) Silicon carbide semiconductor device
JP2008227405A (en) Method for forming ohmic electrode on n-type 4H-SiC substrate
JP6724444B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2008204972A (en) Semiconductor device and manufacturing method thereof
KR102730229B1 (en) Heat treatment method for preventing separation between semiconductor and metal
JP6155553B2 (en) Method for manufacturing silicon carbide semiconductor device