[go: up one dir, main page]

JP2011139067A - 半導体デバイスの製造方法および半導体デバイス - Google Patents

半導体デバイスの製造方法および半導体デバイス Download PDF

Info

Publication number
JP2011139067A
JP2011139067A JP2010291878A JP2010291878A JP2011139067A JP 2011139067 A JP2011139067 A JP 2011139067A JP 2010291878 A JP2010291878 A JP 2010291878A JP 2010291878 A JP2010291878 A JP 2010291878A JP 2011139067 A JP2011139067 A JP 2011139067A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
semiconductor device
stack
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010291878A
Other languages
English (en)
Other versions
JP5635394B2 (ja
Inventor
Kai Chen
チェン・カイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2011139067A publication Critical patent/JP2011139067A/ja
Application granted granted Critical
Publication of JP5635394B2 publication Critical patent/JP5635394B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/817Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/70Surface textures, e.g. pyramid structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0363Manufacture or treatment of packages of optical field-shaping means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/882Scattering means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

【課題】GaN含有へテロ層スタックと、光透過率のために粗面化された表面とを含む半導体デバイスの改良された製造方法の提供。
【解決手段】III−V族材料の伝導層2を成長させる工程と、伝導層2の上に、伝導層2の第1部分が露出するようにマスクを形成する工程と、伝導層2の第1露出部分を部分的に分解してする工程とを含む。好適には、分解を伴う1つの工程で再堆積が起こり、複数の成長結晶3の結晶ファセット31に基づきテクスチュア表面を得る。結果のデバイスは、好適には、発光素子を含む。この伝導層は、上側に存在するのが好ましい。
【選択図】図2

Description

本発明は、GaN含有ヘテロ層スタック(heterogeneous layer stack)と、光透過率のために粗面化された表面とを含む半導体デバイスの製造方法に関する。
本発明は、また、基板上のGaN含有ヘテロ層スタックを含み、スタックはn型ドープ層とp型ドープ層を含み、スタックは光透過に適した粗面化された表面を有する第1領域を備えたGaNトップ層を有する半導体デバイスに関する。
エレクトロルミネッセントデバイスまたは発光半導体デバイス(LED)からの発光は、デバイスが形成される半導体基板と、周囲の媒体との間の界面で発生する全内部反射により制限されることはこの分野でよく知られている。大抵の場合、均一な屈折率を有する空気中への光の放出が意図される。半導体は、一般には、2〜4の屈折率nを有する。例えば、GaNとAlNの屈折率は、それぞれ2.46と2である。スネルの法則は、臨界角度θ=arcsin(1/n)より小さい角度で半導体−空気界面に到達する光子のみが空気中に脱出することを規定する。全ての他の光子は、全て半導体−空気界面で反射され、それゆえに、結局再吸収されるまで、半導体基板中に残る。一般に、全内部反射のための臨界角度は、10〜20度の範囲である。このため、全内部反射は、半導体基板を脱出する光子数を、臨界角度より小さな角度で半導体−空気界面に到達する光子数に制限する。半導体基板中で形成された光子の数パーセントのみが、この条件に合致する。LEDからより多くの光を取り出すために、LED表面のウエット化学エッチング、周期フォトニック結晶の採用、プレーナグレード屈折率の反射防止コーティング、基板、特にサファイア基板のパターニング、およびLEDチップの成形を含む努力が、数十年の間行われてきた。
EP0977280は、LEDのような半導体デバイスからの、特に光の放出のような光伝送を改良するために、粗面化した表面の形成を開示する。粗面化された表面は、基板面にそれぞれ垂直な角度での光放出が基板を離れるような他の角度を提供する。更に、それらの角度は、それに続く放出の改良された機会を有する、反射および再結合となる。これは、20〜30%のオーダーの全体の量子効率となる。表面の粗面化は、粒子の大きさを小さくしながら表面上に粒子をランダムに供給し、その後に粒子をマスクに用いて表面をエッチングすることにより達成される。特に、稠密充填コロイド粒子の単層が使用される。酸素プラズマの提供により直径が低減される。コロイド粒子の大きさは、非常に臨界的ではないが、好ましくは半導体中の光の波長の50%から200%の直径λを有する(λ=λ/n、ここで、λは真空中の波長、nは半導体の屈折率である)。代わりに、フォトレジストで形成されたマスクを使用しても良い。これは特に、赤、近赤外、および赤外のLEDに適している。なぜならば、これらの波長に対して、要求されるテクスチュア特性は、200nm以上のオーダーだからである。この解決は、適当なフォトレジストのUVまたは深UVの照射により達成できる。EP0977280は、特にGaAs型の層について検討する。しかしながら、リソグラフィとプラズマドライエッチングによるサブミクロンパターンの形成は高価であり、エッチングプロセスはGaNの表面にダメージを与えるかも知れない。
垂直構造LEDのGaAs(000−1)のN面のウエット化学テクスチュアが、WO2005/064666に記載されている。N面は、処理の順番に見た場合に、底部GaN層である。このエッチングは、LEDを他のキャリアに移動し、一般にはサファイアであるプロセス基板を除去した後に行われる。処理の順番に見た場合にトップ層であるp型ドープのGaN層は、しかしながら、テクスチュアを行うには薄すぎる。ウエット化学エッチングは、光の取り出しを高めるのに非常に効果的であることが知られており。それゆえに高出力の商用LEDに広く使用される。しかしながら、KOH系のウエット化学エッチングは、n型GaNへのオーミックコンタクトを覆う保護層の堆積および除去のような追加のプロセスを必要とする。更に、結晶面依存エッチング速度により、非ランダムで、最適化された、または設計された特徴を形成することは非常に困難である。
US7071494には、1つの代わりの方法が記載されている。ここでは、少なくとも50%のAl含有量を有するAlNおよびAlGaNの特別な成長特性が使用される。ここでは、成長は、M. Augerらの"Surface and Coatings Technology", 180-181, (2004), 140-144で説明されるような、ランダムな方位のマトリックスの代わりに、良くテクスチュアされた領域(例えば結晶のアイランド)の形態で最初に起きても良い。その後に、材料がアニールされて、材料は結晶になる。続いて、大きな安定した粒子を囲むアニールされた層の部分が、H、N、NH、HCl、およびそれらの混合物を用いて選択的にエッチングされて、テクスチュア層を形成する。成長が3次元成長(即ち、結晶アイランド)を好む具体例では、アニールはテクスチュア層を形成するのに十分である。平坦化された層が、テクスチュア層の上に堆積される。
公知の方法の結果は、GaNの平坦化層により過剰成長させた、AlNまたはAlリッチAlGaNの大きな結晶粒のテクスチュア表面である。AlNとGaNの屈折率の違いは、AlNと空気または有機材料との間の違いより小さいため、平坦化層は、テクスチュア表面の屈折効果を効果的に減らすことを観察する。明らかに、US7071494の実態は、テクスチュア表面と平坦化層の組み合わせが、適当な表面粗さを有することにある。
しかしながら、AlNまたはAlリッチAlGaNのテクスチュア表面と平坦化層の組み合わせは非常に複雑であり、それゆえに粗面化した表面を得るために高価な構造となることが、この公知の方法の欠点である。更に、粗面化された表面を形成するこの方法は、非ランダムで、最適化または設計された特徴を形成するのが非常に困難であるというウエットエッチングの欠点も有する。
それゆえに、本発明の目的は、改良された方法と改良されたデバイスを提供することである。
本発明の第1の形態では、1またはそれ以上のIII−V族材料のヘテロ層スタックと、光伝導を増加するための粗面化された表面を有する層スタックの少なくとも1つの伝導層とを含む半導体デバイスの製造方法により、この目的が達成される。この方法は、
III−V族材料の伝導層を成長する工程と、
成長層の上に、伝導層の第1部分を露出させたマスクを形成する工程と、
伝導層の第1露出部分を部分的に分解し、粗面化した表面を得る工程と、を含む。
マスク層が伝導層の上に存在し、伝導層の第1部分が露出する場合に、分解工程は適当な粗面化された表面を形成することを、発明者は驚きを持って見出した。
最も好ましい具体例では、III−V材料の再堆積が起こり、テクスチュア表面を規定する結晶ファセット(crystal facet)を形成する。形成された結晶ファセットは、従来技術の大きな欠点、即ち大きさが比較的均一であることを克服する。更に、本方法は、結晶ファセットの密度と大きさを変えるために調整できる。更には、結晶ファセットを有する伝導層は安定である。
再堆積は、伝導層の分解を伴う1つの工程で起きるのが好ましい。これは、特に、再堆積と分解が行われる1つの工程中で、雰囲気の組成を調整することで達成される。特に、これは、窒素リッチの雰囲気である。分解により遊離する原子は続いて、よりエネルギー的に好ましい表面上の他の部分に堆積する。
伝導層のための好ましい材料は、比較的低い再堆積温度、特に1250℃より低い温度を有する材料である。伝導層のそのような材料を使用することで、制御された方法でこの工程を行うことを可能にする。更に、ヘテロ層スタック中の他の層へのダメージは、低レベルに保てる。特に、この工程は、好ましくは、1250℃より低い温度、例えば800〜1150℃で行う。好ましい材料は、GaN、InI、InGaN、およびそれらのAlプア合金(Al-poor alloys)、例えばAlGa1−xN、x≦0.3を含む。伝導層が発光ダイオードのp型ドープ層も形成する好適な具体例では、分解工程は、一般にp型ドープ層の上で行われるアニール工程の1つと組み合わせて行っても良い。これは、必ずしも必要ではない。
最も好適な具体例では、伝導層はストップ層の上に存在する。伝導層を分解する場合、ストップ層は無傷である。そのようなストップ層の使用は、分解処理の終点を規定する柔らかい方法である。そのように、これは、更に、結晶の大きさを決定するためにも使える。好適には、ストップ層は、伝導層とは異なる材料を含む。この有利な実施では、ストップ層の材料は、伝導層の分解温度より高い分解温度を有する。最も好適な組み合わせでは、伝導層はGaNであり、ストップ層はAlGaNである。
本発明の第2の形態では、1またはそれ以上のIII−V族材料のヘテロ層スタックを含む半導体デバイスが提供される。層スタックの少なくとも1つの伝導層は、本発明により得ることができる、光伝導を増加させるための粗面化された表面を有する。
本発明の第2の形態では、1またはそれ以上のIII−V族材料のヘテロ層スタックを含む半導体デバイスが提供される。層スタックの少なくとも1つの伝導層は、光伝導を増加させるために、粗面化された表面、またはテクスチュア表面を有する。ここでは、表面は伝導層の第1露出部分の、複数の結晶成長の結晶ファセットにより規定される、テクスチュア表面であり、複数とは、0.01−1000.10(1000×10)/mmの範囲である。
本発明では、伝導層は、結晶ファセットを有する複数の結晶の形状の、テクスチャア表面を備える。複数とは、特に大きな数、例えば0.01−1000.10/mm、好適には0.1−100.10/mm、特に1−50.10/mmである。好適には、1つの結晶の直径は、50から800nmの範囲である。これとともに、例えば結晶が十分に細かいような、均質な方法でテクスチャアされるが、そうであっても、放射の伝達を増加させるために、大きな結晶ファセットを有する。再堆積工程の結果として、ここでは結晶が成長される。このその場で実際の成長は、エッチングによりテクスチャア表面が形成された場合に比較して、より良好でより均一な形状となる。
一つの特別な具体例では、テクスチュア表面は、選択された波長の範囲を光伝導するように形成される。この選択された波長の範囲は、好適には、半導体デバイス、即ち、その中の発光ダイオードまたはトランジスタから放出される発光波長に対応する。他の波長に対する透明性は、一般には選択された範囲に対する透明性より低い。波長の範囲は、結晶の形成を調整することにより、特にテクスチュア表面の形成のために伝導層を分解する深さにより規定される。選択的に、伝達層は、伝導層が分解される深さを規定するための、ストップ層の上に存在しても良い。波長は、更に、その中で分解が起きる雰囲気(より特別には、再堆積の速度を規定する窒素含有雰囲気)を設定することにより調整しても良い。
テクスチュア表面は、特に、マスクを介する分解により得られる。1の有利な具体例では、マスクにより規定された領域の少なくとも一部分は、続いてコンタクトを形成するために使用される。マスクは、ここで完全に除去されて、続いて金属コンタクトにより置き換えられてもよい。代わりに、マスクを通して孔を形成しても良い。マスク領域は、表面の平坦性のために、その後の層堆積に適している。
本発明の方法を参照して上で特定したように、伝導層は、好適には、比較的低い、特に1250℃より低い分解温度を有する材料を含む。伝導層にそのような材料を使用することは、制御された方法で工程を行うことを可能にする。更に、ヘテロ層スタック中の他の層へのダメージは低いレベルに押さえられる。好適には、この工程は、1250℃より低い温度で、例えば800−1150℃の範囲の温度で行われる。好適な材料は、GaN、InN、InGaN、およびそれらの材料のAlプアな合金、例えばAlGa1−xN、x≦0.3を含む。
デバイスは、好適には、更に少なくとも1つの、発光ダイオードのような発光素子を含む。好適には、発光ダイオードは、青色発光ダイオード(LED)である。結晶の大きさは、GaN系LEDで最も有利に形成される、青い光と最も整合することが見出されている。ここで青色LEDの用語は、青、紫、および/または紫外の光、即ち、好適には300nmと500nmの間の波長を有する、特に400nmと500nmの間の波長を有する、更には450nmと500nmの間の波長を有する光を照射できるLEDを言うものと理解される。
代わりに、本発明のデバイスは、太陽電池または水素発生器でも良い。後者のデバイスは、特に、水や水溶液の貯蔵器の中で動作する、InGaN層に基づくデバイスである。続いて、InGaNと水との間に接合が形成される。この接合は、適当な電圧をInGaNに与えることにより、水を水素と酸素に分解する。
好適には、テクスチャア表面は、処理の順番に見た場合のデバイスの上側に存在する。一般には、上側はp型GaNが存在する側である。これは、明らかに、処理基板を除去する必要が無くなるという優位点を有する。1つの実施では、テクスチャア表面は、窒化シリコンの保護層で覆われる。そのような窒化シリコン層は、適当なパッシベーションを形成し、光学的には透明であり、適当な反射係数を有する。その最も好適な態様は、その場(in-situ)窒化シリコン層であり、これは、他の処理の後で、化学気相堆積を用いて堆積された窒化シリコン層である。好適には、室温への中間冷却工程無しに堆積される。
更なる実施では、上側のテクスチャア表面の存在は、デバイスの下側(例えば、処理基板側)の光素子の存在と組み合わされる。そのような光素子は、特に、格子または鏡である。この素子は、反射および/またはそうでなければ発生した光の案内を意図する。結果として、光は、上側に向かい、そこで全体の効率に加わる。更に、そのような反射または案内は、好適には光の方向を変化させる。これは、続いて、素子から空気中に脱出するのにより高いチャンスを有する。
本発明の第4の形態では、放射を制限するための電子デバイスが提供される。この放射は、基板の表面の、表面プラズモン構造の手段により、ナノ構造中に閉じ込められ、電子デバイスの基板中に局在する。表面は、III−V材料の伝導層の複数の結晶の結晶ファセットにより規定されたテクスチュア表面である。
結晶ファセットにより規定されたテクスチャア表面は、表面プラズモン構造として使用するのに非常に適していることが分かった。最も好適な実施では、金属または導電性窒化物、または双方のような、電気的に導電性の層により、少なくとも部分的に、それが覆われる。伝導層は、テクスチュア構造を失わないように、等方的に堆積される。ナノ構造は、例えばキャビティまたは孔である。テクスチュア表面は、本発明の方法の手段により準備されるのが最も好ましい。しかしながら、代わりの方法を排除するものではない。ナノ構造は、好適には、テクスチュア表面の形成中に、マスクで覆われた領域に形成される。このデバイスは、好適には、独立した分子の性質を検出するために使用され、より好適にはDNA分子やタンパク質のような生体分子の検出に使用される。ナノ構造を通って伝導される放射が好ましくは検出される。その原理は、参照することによりここに取り込まれる、本出願人名義の未公開出願PCT/EP2009/066737に記載される。
一つの重要な具体例では、発光素子は、表面プラズモン構造を通ってナノ構造に向かう放射の出射のために存在する。分離されたレーザが、従来は、光検出の光源として用いられた。発光素子と、表面プラズモン構造として働くテクスチュア表面との組み合わせは、分離されたレーザを置き換える。この置き換えは、そのような光検出装置の組立を簡単にし、更にコストを大幅に低減する。
更なる実施では、電子デバイスが装置の中で用いられ、この装置は、更にナノ構造を通って分子を移行させる(translocating)手段と、ナノ構造中の表面プラズモンポラリトンの励起とナノ構造からの励起により少なくとも部分的に形成される電磁放射を検出するための検出ユニットとを含む。装置は、更に、デバイス中の発光素子、または外部の光源、またはそれらの組み合わせのいずれかの、光源を含む。
第1の具体例にかかる本発明の方法の工程の、一連の図式的な断面図である。 第1の具体例にかかる本発明の方法の工程の、一連の図式的な断面図である。 第1の具体例にかかる本発明の方法の工程の、一連の図式的な断面図である。 第1の具体例にかかる本発明の方法の工程の、一連の図式的な断面図である。 第2の具体例にかかる本発明の方法の結果の図式的な断面図である。 従来技術の分解の、図式的な実例の図である。 従来技術の分解の、図式的な実例の図である。 本発明の方法の、図式的な実例の図である。 本発明の方法の、図式的な実例の図である。 本発明にかかるテクスチャア表面の走査電子顕微鏡(SEM)により形成した像である。
本発明は、特定の具体例について、所定の図面を参照しながら記載されるが、本発明はこれに限定されるものではなく、請求の範囲によってのみ限定される。記載された図面は、単に模式的であり、限定するのもではない。図面において、図示目的で、要素の幾つかの大きさは誇張され、縮尺通りには示されない。寸法と関連する寸法は、本発明の実施に対して、実際の縮小には対応していない。異なる図面中の同一参照番号は、同一または類似の要素を示す。
更に、説明や請求の範囲の中の、上、下、上に、下に等の用語は、記述的な目的で使用され、相対的な位置を表す必要はない。そのように使用される用語は、適当な状況の下で交換可能であり、ここに記載された本発明の具体例は、ここで記載または図示された以外の他の方向でも動作可能である。
図1a〜図1dは、第1の具体例にかかる本発明の方法の工程の、一連の図式的な断面図である。この方法は、III−V族材料の、基板1と伝導層2を含む、図1aの構成から出発する。基板1は、好ましくは、発光素子を形成するIII−V材料の層のスタックを含む。伝導層2を有する基板中のそのような層スタックの組み合わせは、請求の範囲で規定されるような、III−V材料のヘテロ層スタックを形成する。
層のスタックの好適な構成は、n型にドープされた第1デバイス層と、p型にドープされた第2デバイス層の間に挿入された量子井戸構造である。製造関連の理由で、nドープ層は通常はボトム層であり、pドープ層はトップ層である。量子井戸構造は、好適には、第1層と第2層の交互のスタックを含む。最も好適には、量子井戸構造は、GaNの第1層とInGaNの第2層を含む。第1および第2のデバイス層は一般にはGaN層である。好適には、伝導層2は活性層スタック、例えば量子井戸層と第1および第2のデバイス層、の上に存在する。しかしながら、伝導層が、第1または第2のデバイス層であることを排除しない。
スタックは、好適にはシリコン基板の上に形成され、これは半導体組立環境での処理を可能にする。シリコン(111)基板を用いて、好ましくは、Si(111)デバイス層を有するSOIウエハとして知られるような、取り扱いウエハと埋め込み絶縁層の上で、良好な結果が得られた。GaN層は、(111)シリコン上に成長され、このために、核層とその後にバッファ層が堆積される。出来る限りSi(111)の格子定数と整合させるために、バッファ層は、AlGa1−xAs、xは1以下、を含むことが有益であると思われる。好適には、Al含有量は、Si(111)基板の上面までの距離とともに、順次または階段状に減少する。しかしながら、Si(111)は、決して唯一の有用な基板材料ではなく、代わりに、例えばSi(001)およびサファイアを含んでも良い。更に、AlGa1−xAs、xは1以下、は、唯一の可能なバッファ層ではない。GaNエピタキシの分野の当業者は、文字通り、代替えを発見できる。
更に、pドープGaN層は連続した成長層のトップ層であるが、伝導層がn型ドープされたGaNの上に形成されることを排除しない。トップ層が他のキャリアに取り付けられ、処理に使用される基板は少なくとも部分的に除去された後に、これは好適には続いて行われる。シリコン基板は、ウエットおよびドライ化学エッチングにより容易に除去できるため、これは、シリコン基板(又はSOI)を処理基板として使用する更なる理由である。伝導層2は、この場合、構造中の他の層の成長前、または処理基板の除去後のいずれかで成長される。
量子井戸構造を有する実施で、発光ダイオードが本発明の発光素子として扱われるのは、明確化の理由による。発光トランジスタのような他の発光素子や、発光ダイオードの他の実施は、代わりに適用できる。更に、上述の例の中の、層スタックのIII−V材料は、機能層としてGaNおよびInGaNを含む。これは単に例であり、他のIII−V材料および/またはそのような材料の異なるスタックを用いても良い。一般的な例は、AlGaN、InGaNを含む。
図1bは、本発明のデバイスの製造の第2工程を示す。ここでは、マスク4が、伝導層2の表面上に適用される。マスクは、好適には、誘電体材料を含む。SiOを用いて、良好な結果が得られる、好適には、それは、GaN等の材料の成長がその上で起きない材料である。マスク層は、パターンを有して提供され、マスク部分の間にウインドウを形成する。伝導層の露出部分を規定するウインドウは、矩形、楕円、円、またはT形状のような他の形状を有しても良い。ウインドウの幅は、好適いは50ミクロンより小さく、一般的には0.5ミクロンより大きい。約3から20ミクロンで変わる幅を有する第1の具体例で、良好な結果が見られた。
伝導層は、好適には、比較的低い分解温度、特に大気圧中で1250℃より低い分解温度を有する材料を含む。伝導層としてそのような材料を使用すると、制御された方法で分解工程を行うことができる。更に、ヘテロ層スタック中での他の層へのダメージは、低レベルに保たれる。好適な材料は、GaN、InN、InGaN、およびそれらの材料のAlプアな合金、例えばAlGa1−xN、x≦0.3を含む。AlNおよびAlリッチAlGaNの層、例えばAlGa1−xN、x≧0.5は、大気圧中で、1250℃より高い分解温度を有する。
図1cは、本発明にかかるデバイスの製造の、第3の工程を示す。ここで、分解と、好ましくは再堆積が起きる。好適には、この工程は、1250℃より低い温度、例えば800℃〜1150℃の範囲で行われる。特に、良好な結果が、1000℃〜1150℃の範囲で得られた。これは、一般には、III−V材料の成長に一般に使用されるような、化学気相成長で行われる。再堆積速度は、雰囲気中の窒素量の設定により影響される。ここで、窒素量は、分解したGaと反応してGaNとなるのに有用な窒素をいう。1つの好適な方法は、アンモニア(NH)の使用を含む。非常に良好な結果が、アンモニアと水素(H)の組み合わせを用いて得られた。酸素と窒素の混合物を、代わりに用いても良い。予備的な実験は、窒素量の閾値があることを示す。閾値レベルより下では、分解のみ(即ち再堆積なし)が起きることが見出された。実際の閾値は、実施の温度、伝導層の材料、および雰囲気中に存在する他の気体のような、一般的な処理条件に依存する。使用する機器は、更に役割を果たす。
テクスチュア表面を規定する結晶ファセット31を有する複数の結晶3が、このように形成される。結晶ファセット31は、例えば、伝導層がGaNを含む場合は、(10−10)または(1−101)方位を有する。結晶の全体の形状は、一般にはピラミッド型である。GaNは六方晶形状を有し、結晶は六方晶形状を有するグランド面(ground plane)を有する。それぞれの結晶ファセットは、三角形状を有する。現実の形状は、異なり、または変形し、または少なくとも完全ではないことが観察される。ウエットエッチングで形成されたテクスチュア表面と比較して、本構造はより規則的であることが見出された。大きさ、特に高さのバラツキが、例えば100nmより小さな、好適には50nmより小さな標準偏差まで低減される。最小エネルギーの位置、例えば適当な結晶格子で吸着が起きる再堆積プロセスにより、結晶の密度が一般に低減される。
図5は、本発明により形成されたテクスチュア表面からの走査電子顕微鏡(SEM)により像である。黒い線はマスクであり、それらの間に結晶ファセットを有する結晶が存在する。縮尺表示を含み、この例では、隣り合うマスクの間の距離はおおよそ7ミクロンである。更に、示された例の測定により、個々の結晶ファセットが、353nmの幅と385nmの高さを有することが分かる。多くの実験が、1000℃と1100℃の温度を用いて、1分〜10分の成長時間で、8slmのNHおよび7slmのHの雰囲気中で行われた。全てにおいて結晶が成長した。しかしながら、NH濃度を2slmに減らした場合、幾つかの粗れが観察された。
再堆積なしに分解する選択肢は、更に、この工程で形成される結晶の形状の最適化に活用される。例えば、テクスチュア表面の形成は、閾値レベルより低い工程を用いて終わらしても良い。分解の発生は、テクスチュア表面の全体形状および/または結晶ファセットの大きさを変形させる。
図1dは、更なる選択的な工程の結果を示す。この更なる選択的な工程では、分解が続き、より大きな大きさと、より大きな直径を有する結晶ファセットを有する、より少量の結晶となる。結晶の直径が、光の波長(300nm〜800nm)の範囲内であるため、結晶の直径の増加は、テクスチュア表面を、より長い波長の光(例えば青から橙)の光伝導に適するようにする。
図2は、更なる具体例による製造の結果を示す。ここでは、ストップ層5が存在する。ストップ層5は、基板1の上の他の層6の上に存在する。ストップ層5は、好適には伝導層2より高い分解温度を有する。伝導層2の材料としてGaNが選択された場合、AlNまたはAlリッチのAlGaNが、ストップ層5としての良い選択肢となる。伝導層2の材料としてInGaNが選択された場合、AlN、AlGaNとまたGaNが、ストップ層5の材料として選択されても良い。ストップ層5は、処理の予め決められた工程において、分解や再堆積工程を止めるために効果的である。先の具体例では、更にn型ドープ層と量子井戸構造とを含む発光層スタックの一部である、p型ドープ層を構成するように、伝導層2にドープしても良い。好ましいドーパントは例えばMgである。ストップ層5が続いてp型ドープ層または層6と、伝導層2との間に挿入される。層6と伝導層の双方がp型ドープされることを排除しない。加えて、ストップ層5は、同様にp型でも良い。しかしながら、ドーパント濃度は変わっても良い。
テクスチュア表面を有する半導体デバイスには、続いて、少なくとも1つの電極と、好ましくは保護層が形成される。電極のための1つの好ましい実施は、1またはそれ以上の、マスク層4により覆われた領域を形成することである。マスク4は、1またはそれ以上の金属コンタクトで置き換えられても良い。ストライブ形状の金属コンタクトが、光伝導を大きく妨げることなく十分な表面領域を提供するのに適している。適当な金属は、例えば、これに続く組立のためのアンダーバンプメタライゼーション(UBM)として適用される金属である。一般的な金属は、例えばニッケル(N)、スズ(Sn)、鉛(Pb)およびそのような金属の合金を含む。テクスチュア工程後に、金属コンタクトによりマスク層を置き換える代わりに、マスク層は金属または合金から形成しても良い。望むなら、例えばレーザや電子ビームの照射により伝導層2が部分的に除去されて、代わりに、フォトレジストのような他のマスクを用いてテクスチュア表面を覆っても良い。代わりに、コンタクト領域のドーパントが注入されても良い。他の好適な注入は、光透過性の電気的な伝導層をテクスチュア表面の上に形成することを含む。好適な金属は、例えばインジウムスズ酸化物であるが、スズ酸化物や電気的に導電性のポリマを代わりに適用しても良い。
好ましい保護層は、まず全てのパッシベーション層を含み、更に、封止化合物を含む。それらの保護層用の材料は、この分野において広く知られ、窒化シリコン、ポリイミド、エポキシを含む。
図3aおよび図3b、図4aおよび図4bは本発明の背景にある分子メカニズムを説明する模式的な図である。図3aおよび図3bは、マスクを用いない分解を示す。図4aおよび図4bは、マスクが存在する場合に起きる分解および再堆積を示す。
一般に、GaNの分解は、固相のGaNを、(図3aに点20として示される)気体のGaNに変える昇華を含む。雰囲気中に水素が存在する場合、昇華は、反応生成物としてGa、GaH、NおよびNHを有する反応となる。注意深い分析が、M. A. Mastro らにより、Phys. Stat. Sol (a), 188 (2001), 467-471に発表された。論文で特定されたように、900℃、H中でアニールすると、GaN膜が完全に昇華する。図3bは、GaNの伝導層2の一部2aが昇華により分解した結果を示す。論文では、NH雰囲気中でのアニールが、比較的安定なGaN膜を形成することを見出している。
図4aおよび図4bは、マスクを適用した場合の驚くべき効果を示す。ここでは、マスクは異なったプロセスを形成し、アニールは、特に水素とアンモニアの双方を含む雰囲気中でのアニールは、分解と再堆積とになる。ここで、固相のGaNの気体の化合物20への昇華が起きる。入手可能なアンモニアは、昇華反応の平衡を、固相のGaNに戻すように思われる。しかしながら、(点21で表される)GaNは、他の位置で、層の格子に組み込まれる。この方法では、よりエネルギー的に好ましい結晶ファセット31が形成される。ここでは、あたかも気相から固相に戻る変化を起こす分子であるかのように、GaNが参照されている。これは、結晶化プロセスの物理的に正しい記載である必要はない。Gaは、結晶格子に組み込まれた場合に、窒素とのみ結合する気相の単体原子かもしれない。
1つの好ましい具体例では、テクスチュア表面を有する伝導層が、特に個々の分子および/またはそれらの特性を掲出する方法において、表面プラズモン構造として使用される。ここでは、放射がその中に閉じ込められるナノ構造が存在する。ナノ構造は、好適には傾斜した側壁を有して供給される。傾斜した側壁を有するナノ構造は、膜を横切って直径が変化するナノ孔であり、またはこれを含み、断面で見た場合、実質的に三角形状である。テクスチュア表面は、最も好適には電気的な伝導層、例えば貴金属のような金属により覆われる。それゆえに伝導された放射の検出の具体例中の方法は、以下の工程:
表面プラズモン構造としてテクスチュア層を用いて、第1主表面の方向に向かって、ナノ構造の上に電磁放射を向ける工程と、
ナノ構造を通って分子の位置を変える工程と、
第2主面から離れるようにナノ構造から生じる電磁放射を検出する工程であって、ナノ構造を通る電磁放射の伝導は、少なくともナノ構造中の表面プラズモンポラリトンの励起による工程と、を含む方法であると説明される。
この方法は、個々の分子の検出に適している。ここで、ナノ構造は、ナノ構造を通るサンプル材料を、一度に単分子に制限するように構成するのに適している。分子は、例えば、二本鎖核酸分子または一本鎖核酸分子またはポリペプチド分子または単体リボソームまたは細胞またはウイルス粒子である。例えば、電気泳動のような適当な駆動力の手段により、ナノ構造を通って動かされる。放射は、例えばレーザまたは導かれた(led)または他の光源のような、少なくとも1つの光源から発生する。ナノ孔6の中で、光は分子と相互作用し、この相互作用は、生体分子の分析の基礎となる。このように、ナノ孔は、光学的閉じ込めである。好ましくは、(単なる反射光よりむしろ)ナノ孔を通って伝わる光のような電磁放射が、測定のために使用される。放射の検出は、分子分光法により、より好ましくはラマン分光法、分子蛍光分光法、または表面強化赤外線吸収分光法を用いて行われる。本発明の所定の具体例は、ヌクレオチドから得られるラマン信号を強化するために、ナノ粒子の使用を含む。表面強化ラマン分光法(SERS)、表面強化鏡面ラマン分光法(SERRS)、および/またはコヒーレントアンチストークラマン分光法(CARS)信号を提供できるいずれのナノ粒子、例えばAg、Au、Cu、Al、Ni、Pt、Pd、特に貴金属も使用できるが、ナノ粒子は銀または金のナノ粒子であることが好ましい。
テクスチュア表面は、様々な方法で光学的に活性な分子の挙動に影響する表面プラズモン構造である。最初に、ナノ堆積に電磁放射を集中させることで、分子はより効果的に励起される。第2に、プラズモン共鳴は、局所的な電磁モード密度に摂動を起こさせ、局所的な双極子エミッタの減衰速度を変える。そのようなナノアンテナは、特に、ラマン分光法、分子蛍光、または表面強化赤外線吸収分光法が使用された場合に適している。
例えばラマン分光法の場合、この2つの効果は、局所電場への、ラマン散乱強度の、公知のE4依存性に繋がる。これは、更に、光励起を用いた振動遷移の探知を可能にする。更に、(目標分子の電子遷移と共鳴して照射する)共鳴ラマン、またはコヒーレントアンチストーク散乱(CARS)(非線形の4波混合プロセス)を用いて増大させることができる。ラマン分光法は、特にDNA分子のようなより大きな分子のセグメントを検知するのに適している。
好適には、傾斜した側壁を有するナノ構造が、電磁ホットスポット(electromagnetic hotspot)を形成するように形成される。ホットスポットは、光学的相互作用が最も強く、構造的または化学的な情報が得られる位置である。従来のレンズ構造やフォトニック部品で達成できるより、小さな検知領域を提供できる。場閉じ込め(field confining)構造は、ホットスポットにおいて、プラズモン場閉じ込めを、ギャップモード共鳴に基づいて局在させることができる。この結果、電磁場はホットスポットに集中する。これとともに、ホットスポットは効果的に光学信号を増幅する。電磁場は、電磁放射と存在する物体との相互作用の結果である。場の強度を強化するための手段、およびこれによりホットスポットを形成するための手段は、プラズモン運搬金属構造、特にナノアンテナ、および、特に様々な直径を有するくぼみ効果(cavity effect)が発生するナノ構造を含む。後者の場合、内径が最も小さくなる位置のホットスポットが存在するように、ナノ構造を設計することが好ましい。しかしながら、その限られた体積中で共鳴するようなナノ構造の他の形状を排除するものではない。
最も好ましい具体例では、本発明の方法により得られるテクスチュア表面が使用され、マスクのパターンは、ナノ構造に光を導くように形成される。例えば、テクスチュア構造は、一端でナノ構造を有するストライプ形状の表面領域を有する。更なる実施では、全ての要素(例えば、発光素子、テクスチャア層、ナノ構造、および検出方法)が、単一動作の波長に調整される。更なる実施では、ナノ構造は、参照することによりここに取り込まれる、特許出願PCT/EP2009/066739に詳しく述べられるように、ナノ構造は、GaN層の選択成長により得ることができる。
更なる具体例では、光源は外部光源ではなく、基板中に存在する。一般には発光ダイオードである光源からの発光は、テクスチャア表面を介してナノ構造に伝えられる。透過分光法、それゆえに基板を通って延びるナノ構造が、好適には使用されるが、光検出の他の形態を排除するものではない。光に対して所望の方位を与えるために、テクスチュア表面がプラズモン構造として使用されるが、テクスチュア表面に加えて、鏡のような追加の光学要素が使用されることを排除するものではない。
本発明の方法を用いて得られるテクスチャア表面が、表面プラズモン構造の一部として使用するために最も適しているが、KOHを用いたウエット化学エッチングにより得られた従来構造のテクスチュア表面の使用を排除するものではない。

Claims (18)

  1. 1またはそれ以上のIII−V族材料のヘテロ層スタックを含み、層スタックの少なくとも1つの伝導層が、光伝導を増加するために、粗面化された表面またはテクスチュア表面を有する半導体デバイスの製造方法であって、
    III−V族材料の伝導層を成長させる工程と、
    伝導層の上に、伝導層の第1部分が露出するようにマスク層を形成する工程と、
    伝導層の第1露出部分を部分的に分解して、粗面化された表面を得る工程と、を含む方法。
  2. 部分的な分解の結果のIII−V族材料の再堆積が行われて、テクスチュア表面を形成する結晶ファセットを形成する請求項1に記載の方法。
  3. 再堆積が、伝導層の第1露出部分の分解を有する1つの工程中に起きる請求項2に記載の方法。
  4. 分解と再堆積が、窒素を含む雰囲気中で行われる請求項2または3に記載の方法。
  5. 雰囲気が、アンモニア(NH)を含む請求項4に記載の方法。
  6. 雰囲気が、更に水素(H)を含む請求項4または5に記載の方法。
  7. III−V族材料が、大気圧中で1250℃より低い分解温度を有する請求項1〜6のいずれかに記載の方法。
  8. III−V族材料が、GaN、InGaN、AlGa1−xN(x≦0.3)、AlInGa1−x−yN(x≦0.3、y≦1)、InNのグループから選択される請求項7に記載の方法。
  9. 伝導層が、伝導層を分解した場合に無傷で残るストップ層の上に形成される請求項1に記載の方法。
  10. ストップ層は、伝導層の材料とは異なり、かつこれより高い分解温度を有する材料を含む請求項9に記載の方法。
  11. 少なくともマスクの一部が、少なくとも1つの金属コンタクトで置き換えられる請求項1に記載の方法。
  12. 1またはそれ以上のIII−V族材料のヘテロ層スタックを含み、層スタックの少なくとも1つの伝導層は光伝導を増加させるために、粗面化された表面またはテクスチュア表面を有する半導体デバイスであって、
    表面は、伝導層の第1露出部分に成長させた複数の結晶の結晶ファセットにより形成されるテクスチュア表面であり、複数の結晶は0.01.10〜1000.10/mmの範囲内にある半導体デバイス。
  13. 伝導層が、伝導層の材料とは異なる材料を含むストップ層の上に存在する請求項12に期し阿の半導体デバイス。
  14. 伝導層の第2部分が、実質的に平坦な表面を有し、かつ金属コンタクトで覆われる請求項12または13に記載の半導体デバイス。
  15. III−V族材料が、大気圧中で1250℃より低い分解温度を有し、かつ好適には、GaN、InGaN、AlGa1−xN(x≦0.3)、AlInGa1−x−yN(x≦0.3、y≦1)、InNのグループから選択される請求項12〜14のいずれかに記載の半導体デバイス。
  16. 層のスタックが、順序通りでn型ドープ層、量子井戸構造、およびp型ドープ層を有する発光層を含み、伝導層が、p型ドープ層を構成し、またはp型ドープ層の上に存在する請求項12〜15のいずれかに記載の半導体デバイス。
  17. 更に、反射光学素子を含み、発光層スタックが、反射光学素子と伝導層のテクスチュア表面との間に存在する請求項16に記載の半導体デバイス。
  18. 更に、層スタックの中にナノ構造を含み、少なくとも1つの表面プラズモン構造として働くテクスチュア表面の手段により、放射がナノ構造に導かれる請求項14に記載の半導体デバイス。
JP2010291878A 2009-12-30 2010-12-28 半導体デバイスの製造方法 Active JP5635394B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP09180938.4A EP2341558B1 (en) 2009-12-30 2009-12-30 Method of manufacturing a semiconductor device
EP09180938.4 2009-12-30
US29309410P 2010-01-07 2010-01-07
US61/293,094 2010-01-07

Publications (2)

Publication Number Publication Date
JP2011139067A true JP2011139067A (ja) 2011-07-14
JP5635394B2 JP5635394B2 (ja) 2014-12-03

Family

ID=42135903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010291878A Active JP5635394B2 (ja) 2009-12-30 2010-12-28 半導体デバイスの製造方法

Country Status (3)

Country Link
US (2) US20110156000A1 (ja)
EP (1) EP2341558B1 (ja)
JP (1) JP5635394B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183089A (ja) * 2013-03-18 2014-09-29 Oki Electric Ind Co Ltd 窒化物半導体のテクスチャ構造、窒化物半導体発光素子、及びテクスチャ構造形成方法
JP2015173228A (ja) * 2014-03-12 2015-10-01 沖電気工業株式会社 窒化物半導体、窒化物半導体のテクスチャ構造形成方法、及び窒化物半導体のテクスチャ構造
KR20190135944A (ko) * 2018-05-29 2019-12-09 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 Gan 발광 다이오드의 제조 방법
JP2020115525A (ja) * 2019-01-18 2020-07-30 日本電信電話株式会社 電界効果トランジスタの作製方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010048537A2 (en) 2008-10-23 2010-04-29 Alta Devices, Inc. Photovoltaic device
US9691921B2 (en) 2009-10-14 2017-06-27 Alta Devices, Inc. Textured metallic back reflector
US9768329B1 (en) 2009-10-23 2017-09-19 Alta Devices, Inc. Multi-junction optoelectronic device
US9502594B2 (en) 2012-01-19 2016-11-22 Alta Devices, Inc. Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
US9136422B1 (en) 2012-01-19 2015-09-15 Alta Devices, Inc. Texturing a layer in an optoelectronic device for improved angle randomization of light
US20150380576A1 (en) 2010-10-13 2015-12-31 Alta Devices, Inc. Optoelectronic device with dielectric layer and method of manufacture
US11271128B2 (en) 2009-10-23 2022-03-08 Utica Leaseco, Llc Multi-junction optoelectronic device
US20170141256A1 (en) 2009-10-23 2017-05-18 Alta Devices, Inc. Multi-junction optoelectronic device with group iv semiconductor as a bottom junction
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體,及其製作方法
EP2597687B1 (en) 2011-11-23 2016-02-03 Imec Method for producing a GaN LED device
US11038080B2 (en) 2012-01-19 2021-06-15 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
DE102012025088A1 (de) * 2012-12-20 2014-06-26 Forschungszentrum Jülich GmbH Massenfertigungstaugliche Einzelphotonenquelle und Herstellungsverfahren
US9768357B2 (en) 2013-01-09 2017-09-19 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US10276749B2 (en) 2013-01-09 2019-04-30 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9287449B2 (en) * 2013-01-09 2016-03-15 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
KR20140103455A (ko) * 2013-02-18 2014-08-27 삼성디스플레이 주식회사 광결정을 이용하는 표시장치
US9768347B2 (en) * 2013-04-26 2017-09-19 Agency For Science, Technology And Research High speed surface plasmon coupled light emitting diodes
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
KR101738877B1 (ko) * 2016-01-15 2017-05-23 한국과학기술원 플라즈모닉 집적회로 및 그 제작 방법
KR102587958B1 (ko) * 2017-02-03 2023-10-11 삼성전자주식회사 메타 광학 소자 및 그 제조 방법
US10957806B2 (en) * 2017-04-13 2021-03-23 International Business Machines Corporation Monolithically integrated high voltage photovoltaics with textured surface formed during the growth of wide bandgap materials
CN111066158B (zh) 2017-09-07 2022-05-03 苏州晶湛半导体有限公司 发光器件表面粗化的方法与发光器件
CN109802004B (zh) * 2017-11-17 2021-01-15 中国科学院半导体研究所 红外探测器光陷阱结构的制备方法
WO2022240716A2 (en) * 2021-05-10 2022-11-17 The Regents Of The University Of California Iii-nitride based devices grown on a thin template on thermally decomposed material
WO2024064881A1 (en) * 2022-09-22 2024-03-28 Rochester Institute Of Technology Method of in-situ texturing iii-v semiconductors using halomethane compounds

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200431A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 窒化物系半導体発光素子およびその製造方法
JP2005064113A (ja) * 2003-08-08 2005-03-10 Hitachi Cable Ltd 半導体発光素子及びその製造方法
US20050224816A1 (en) * 2004-03-30 2005-10-13 Kim Sun W Nitride based semiconductor having improved external quantum efficiency and fabrication method thereof
JP2007521641A (ja) * 2003-12-09 2007-08-02 ザ・レジェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア 表面粗化による高効率の(B,Al,Ga,In)Nベースの発光ダイオード

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235819B2 (en) * 1991-03-18 2007-06-26 The Trustees Of Boston University Semiconductor device having group III nitride buffer layer and growth layers
EP0977280A3 (en) 1998-07-28 2008-11-26 Interuniversitair Micro-Elektronica Centrum Vzw Devices for emitting radiation with a high efficiency and a method for fabricating such devices
US7071494B2 (en) 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
GB2407702A (en) * 2003-10-28 2005-05-04 Sharp Kk A semiconductor light-emitting device
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
TWI269463B (en) * 2004-10-29 2006-12-21 Epitech Technology Corp Method for manufacturing high brightness light-emitting diode
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
KR101282775B1 (ko) * 2006-11-03 2013-07-05 엘지이노텍 주식회사 수직형 발광 소자 및 그 제조방법
US7615398B2 (en) * 2006-11-28 2009-11-10 Luxtaltek Corporation Pyramidal photonic crystal light emitting device
US8080480B2 (en) * 2007-09-28 2011-12-20 Samsung Led Co., Ltd. Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
EP2196796A1 (en) 2008-12-09 2010-06-16 Imec Single molecule optical spectroscopy in solid-state nanopores in a transmission-based approach
KR101134810B1 (ko) * 2009-03-03 2012-04-13 엘지이노텍 주식회사 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200431A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 窒化物系半導体発光素子およびその製造方法
JP2005064113A (ja) * 2003-08-08 2005-03-10 Hitachi Cable Ltd 半導体発光素子及びその製造方法
JP2007521641A (ja) * 2003-12-09 2007-08-02 ザ・レジェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア 表面粗化による高効率の(B,Al,Ga,In)Nベースの発光ダイオード
US20050224816A1 (en) * 2004-03-30 2005-10-13 Kim Sun W Nitride based semiconductor having improved external quantum efficiency and fabrication method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183089A (ja) * 2013-03-18 2014-09-29 Oki Electric Ind Co Ltd 窒化物半導体のテクスチャ構造、窒化物半導体発光素子、及びテクスチャ構造形成方法
JP2015173228A (ja) * 2014-03-12 2015-10-01 沖電気工業株式会社 窒化物半導体、窒化物半導体のテクスチャ構造形成方法、及び窒化物半導体のテクスチャ構造
KR20190135944A (ko) * 2018-05-29 2019-12-09 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 Gan 발광 다이오드의 제조 방법
JP2020010019A (ja) * 2018-05-29 2020-01-16 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ GaN系発光ダイオードの製造方法
JP7382156B2 (ja) 2018-05-29 2023-11-16 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ GaN系発光ダイオードの製造方法
KR102645592B1 (ko) 2018-05-29 2024-03-11 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 Gan 발광 다이오드의 제조 방법
JP2020115525A (ja) * 2019-01-18 2020-07-30 日本電信電話株式会社 電界効果トランジスタの作製方法
JP7092051B2 (ja) 2019-01-18 2022-06-28 日本電信電話株式会社 電界効果トランジスタの作製方法

Also Published As

Publication number Publication date
EP2341558B1 (en) 2019-04-24
JP5635394B2 (ja) 2014-12-03
EP2341558A1 (en) 2011-07-06
US20110156000A1 (en) 2011-06-30
US10461220B2 (en) 2019-10-29
US20150179883A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
JP5635394B2 (ja) 半導体デバイスの製造方法
US11658267B2 (en) Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
KR101154494B1 (ko) 질소면의 표면상의 구조물 제조를 통한 고효율 3족 질화물계 발광다이오드
US7994521B2 (en) Light emitting devices
JP5840294B2 (ja) ナノ構造層を有する発光ダイオードならびに製造方法および使用方法
US7083993B2 (en) Methods of making multi-layer light emitting devices
US8283677B2 (en) Nitride semiconductor light-emitting device
US20100295088A1 (en) Textured-surface light emitting diode and method of manufacture
US9654283B2 (en) Optical device and method of fabricating an optical device
US20050258435A1 (en) Light-emitting devices
CN101681918A (zh) 带有准直反射器的纳米结构化led阵列
KR102724659B1 (ko) 비활성화된 영역을 포함하는 발광 다이오드 및 이의 제조방법
JP2011216555A (ja) 発光素子
US11769858B2 (en) Light emitting device and method of making the same
TW201513212A (zh) 於平面層中在蝕刻3d結構後停止蝕刻之方法
JP5702165B2 (ja) 表面粗化による高効率窒化ガリウムベースの発光ダイオード
CN113437191A (zh) 基于回音壁模式的电注入等离激元激光器阵列及制备方法
CN101604721A (zh) 经表面粗化的高效(B,Al,Ga,In)N基发光二极管
KR20110096990A (ko) 반도체 소자의 패턴 형성방법
KR20100061134A (ko) 질화물 반도체 발광소자의 제조방법 및 이 방법에 의해 제조된 질화물 반도체 발광소자
HK1142718B (en) Nanostructured led array with collimating reflectors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141016

R150 Certificate of patent or registration of utility model

Ref document number: 5635394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250