JP2011114843A

JP2011114843A - 固体撮像装置

Info

Publication number: JP2011114843A
Application number: JP2009272369A
Authority: JP
Inventors: Hisamasa Taruki; 久征樽木; Nagataka Tanaka; 長孝田中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-11-30
Filing date: 2009-11-30
Publication date: 2011-06-09
Also published as: TW201138447A; US20110128426A1; CN102082936A

Abstract

【課題】画素領域を分割することなく、画素信号を複数行から同時に読み出せるようする。
【解決手段】垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂをカラム方向に画素ＰＸごとに互いに交差させてそれぞれ配置し、垂直走査回路１１は、互いに隣接する２個の画素ＰＸから各列の２本の垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂに同時に画素信号がそれぞれ読み出されるように水平制御線Ｌ１〜Ｌ４を選択する。
【選択図】図１

Description

本発明は固体撮像装置に関し、特に、画素信号を複数行から同時に読み出し可能な固体撮像装置に適用して好適なものである。

高フレームレート化、画素数の増加および出力ビット数の増加に伴って、Ａ／Ｄ変換などの画像処理にかかる時間を短縮することが求められている。このような要求に答えるために、画素領域を２つに分割し、２つの画素領域から同時に１行分ずつ信号を読み出す方法が提案されている（特許文献１）。

しかしながら、特許文献１に開示された方法では、画素領域の境界部で垂直信号線を切り離さなければならない。そのため、画素領域の境界部では、周辺部とレイアウトが異なるようになり、配線容量の違いから画素特性が異なったり、光学特性に影響が生じたりするという問題があった。

また、画素領域を２つに分割する場合は出力回路を上下に配置すればよいが、３つ以上に画素領域に分割する場合は出力回路を画素領域外に置くことが困難になるという問題があった。

特開２００７−１１６４７９号公報

本発明の目的は、画素領域を分割することなく、画素信号を複数行から同時に読み出すことが可能な固体撮像装置を提供することである。

本発明の一態様によれば、ロウ方向およびカラム方向にマトリックス状に配置された画素と、ロウ方向に前記画素を選択する水平制御線と、互いに交差されるようにして１列ごとにｎ（ｎは２以上の整数）本だけ配置され、各列ごとにｎ個のグループに分けられた画素ごとに別々に接続された垂直信号線と、前記水平制御線を選択する垂直走査回路と、前記垂直信号線を介して読み出された画素信号を処理する信号処理回路とを備えることを特徴とする固体撮像装置を提供する。

本発明によれば、画素領域を分割することなく、画素信号を複数行から同時に読み出すことが可能となる。

本発明の第１実施形態に係る固体撮像装置の概略構成を示すブロック図。図１のカラム方向に互いに隣接する２個の画素の概略構成を示す等価回路図。図１のカラム方向に互いに隣接する２個の画素のレイアウト構成を示す平面図。本発明の第２実施形態に係る固体撮像装置におけるカラム方向に互いに隣接する３個の画素のレイアウト構成を示す平面図。

以下、本発明の実施形態に係る固体撮像装置について図面を参照しながら説明する。

（第１実施形態）
図１は、本発明の第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、この固体撮像装置では、ロウ方向およびカラム方向にマトリックス状に画素ＰＸが配置されている。そして、ロウ方向の画素ＰＸを選択する水平制御線Ｌ１〜Ｌ４が配置されるとともに、画素ＰＸから読み出された画素信号をカラム方向に伝送する垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂが配置されている。なお、水平制御線Ｌ１〜Ｌ４には、例えば、画素ＰＸから読み出しを行わせる読み出し線、画素ＰＸに蓄積された電荷をリセットさせるリセット線および読み出し時の行選択を行わせるアドレス線を含むことができる。

垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂは１列ごとに２本だけ配置され、例えば、１列目には垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂが配置され、２列目には垂直信号線Ｖｓｉｇ２ａ、Ｖｓｉｇ２ｂが配置され、３列目には垂直信号線Ｖｓｉｇ３ａ、Ｖｓｉｇ３ｂが配置され、４列目には垂直信号線Ｖｓｉｇ４ａ、Ｖｓｉｇ４ｂが配置されている。

また、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂは、カラム方向に１画素ごとに互いに交差させて配置され、垂直信号線Ｖｓｉｇ２ａ、Ｖｓｉｇ２ｂは、カラム方向に１画素ごとに互いに交差させて配置され、垂直信号線Ｖｓｉｇ３ａ、Ｖｓｉｇ３ｂは、カラム方向に１画素ごとに互いに交差させて配置され、垂直信号線Ｖｓｉｇ４ａ、Ｖｓｉｇ４ｂは、カラム方向に１画素ごとに互いに交差させて配置されている。また、画素ＰＸは各列ごとにカラム方向に位置が揃うように配置されている。

また、固体撮像装置には、水平制御線Ｌ１〜Ｌ４を選択する垂直走査回路１１および垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂを介して読み出された画素信号を処理する信号処理回路１２が設けられている。

ここで、垂直走査回路１１は、互いに隣接する２個の画素ＰＸから各列の２本の垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂに同時に画素信号がそれぞれ読み出されるように水平制御線Ｌ１〜Ｌ４を選択することができる。例えば、１行目の素ＰＸから垂直信号線Ｖｓｉｇ１ｂに信号を読み出し、２行目の素ＰＸから垂直信号線Ｖｓｉｇ１ａに信号を読み出す場合、垂直走査回路１１は、水平制御線Ｌ１、Ｌ２を同時に選択し、信号処理回路１２に伝送させることができる。

信号処理回路１２は、２本の垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂをそれぞれ介して互いに隣接する２個の画素ＰＸから読み出された画素信号を同時に処理することができる。例えば、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂを介して同時に伝送された画素信号を同時に処理することができる。

ここで、垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂをカラム方向に１画素ごとに互いに交差させてそれぞれ配置することにより、各列ごとにカラム方向に位置が揃うように画素ＰＸを配置することができる。このため、同一列の互いに隣接する画素ＰＸが互いに異なる垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂにそれぞれ接続される場合においても、画素特性や光学特性を均一化することができ、画質の劣化を抑制しつつ、１フレーム分の画素ＰＸからの読み出しを高速化することができる。

図２は、図１のカラム方向に互いに隣接する２個の画素（図１の点線の枠の部分）の概略構成を示す等価回路図である。
図２において、カラム方向に互いに隣接する２個の画素ＰＸには、リードトランジスタ１、１´、リセットトランジスタ２、２´、アドレストランジスタ３、３´、アンプトランジスタ４、４´、フォトダイオードＰＤ１、ＰＤ１´およびフローティングディフージョンＦＤ１、ＦＤ１´がそれぞれ設けられている。なお、フローティングディフージョンＦＤ１と垂直信号線Ｖｓｉｇ１ｂとの間には寄生容量Ｃ１が付加され、フローティングディフージョンＦＤ１と垂直信号線Ｖｓｉｇ１ａとの間には寄生容量Ｃ２が付加される。また、フローティングディフージョンＦＤ１´と垂直信号線Ｖｓｉｇ１ａとの間には寄生容量Ｃ１´が付加され、フローティングディフージョンＦＤ１´と垂直信号線Ｖｓｉｇ１ｂとの間には寄生容量Ｃ２´が付加される。

そして、リードトランジスタ１、１´のソースは、フォトダイオードＰＤ１、ＰＤ１´にそれぞれ接続され、リードトランジスタ１、１´のゲートは、読み出し線にそれぞれ接続されている。また、リセットトランジスタ２、２´のソースは、リードトランジスタ１、１´のドレインにそれぞれ接続され、リセットトランジスタ２、２´のゲートは、リセット線にそれぞれ接続され、リセットトランジスタ２、２´のドレインは、電源電位ＶＤＤに接続されている。また、アドレストランジスタ３、３´のゲートは、アドレス線にそれぞれ接続され、アドレストランジスタ３、３´のドレインは、電源電位ＶＤＤに接続されている。また、アンプトランジスタ４、４´のソースは、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂにそれぞれ接続され、アンプトランジスタ４、４´のゲートは、リードトランジスタ１、１´のドレインにそれぞれ接続され、アンプトランジスタ４、４´のドレインは、アドレストランジスタ３、３´のソースにそれぞれ接続されている。

ここで、アンプトランジスタ４、４´のゲートとリードトランジスタ１、１´のドレインとの接続点にはフローティングディフージョンＦＤ１、ＦＤ１´がそれぞれ形成されている。

そして、図１の水平制御線Ｌ３、Ｌ４のアドレス線がロウレベルの時、アドレストランジスタ３、３´がオフ状態となりソースフォロワ動作しないため、信号は出力されない。この時、水平制御線Ｌ３、Ｌ４の読み出し線がハイレベルになると、３行目と４行目の画素ＰＸのリードトランジスタ１、１´がオンし、フォトダイオードＰＤ１、ＰＤ１´に蓄積されていた信号電荷がフローティングディフージョンＦＤ１、ＦＤ１´にそれぞれ転送される。その後、フォトダイオードＰＤ１、ＰＤ１´では、有効な信号電荷の蓄積を開始する。フローティングディフージョンＦＤ１、ＦＤ１´に信号電荷が読み出された後、水平制御線Ｌ３、Ｌ４のリセット線がハイレベルになると、リセットトランジスタ２、２´がオンし、フローティングディフージョンＦＤ１、ＦＤ１´に読み出された信号電荷が排出される。

次に、水平制御線Ｌ３、Ｌ４のアドレス線がハイレベルになると、アドレストランジスタ３、３´がオンし、アンプトランジスタ４、４´と負荷トランジスタとでソースフォロアを構成することで、信号を出力することができる。そして、水平制御線Ｌ３、Ｌ４のリセット線がハイレベルになると、リセットトランジスタ２、２´がオンし、フローティングディフージョンＦＤ１、ＦＤ１´に蓄積されていた電荷がリセットされる。この時、フローティングディフージョンＦＤ１、ＦＤ１´のリセット電圧が垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂをそれぞれ介して出力され、このリセット電圧が信号処理回路１２にて保持される。

次に、アドレストランジスタ３、３´がオンの状態で水平制御線Ｌ３、Ｌ４の読み出し線読がハイレベルになると、リードトランジスタ１、１´がオンし、フォトダイオードＰＤ１、ＰＤ１´に蓄積された信号電荷量がフローティングディフージョンＦＤ１、ＦＤ１´に読み出される。そして、フローティングディフージョンＦＤ１、ＦＤ１´で変化した信号電圧（リセット電圧＋信号電圧）が垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂをそれぞれ介して信号処理回路１２に出力される。

図３は、図１のカラム方向に互いに隣接する２個の画素のレイアウト構成を示す平面図である。
図３において、カラム方向に互いに隣接する２個の画素ＰＸでは、半導体基板ＳＢ１に拡散層ＤＦ１が形成されることでフォトダイオードＰＤ１、ＰＤ１´が構成されている。また、半導体基板ＳＢ１上にゲート電極Ｇ１がそれぞれ配置され、それらのゲート電極Ｇ１の両側に拡散層ＤＦ１がそれぞれ設けられることで、リードトランジスタ１、１´、リセットトランジスタ２、２´、アドレストランジスタ３、３´およびアンプトランジスタ４、４´が構成されている。また、リードトランジスタ１のゲート電極Ｇ１とリセットトランジスタ２のゲート電極Ｇ１との間の拡散層ＤＦ１をビアＢ１および配線Ｈ１を介してアンプトランジスタ４のゲート電極Ｇ１に接続することでフローティングディフージョンＦＤ１が構成されている。また、リードトランジスタ１´のゲート電極Ｇ１とリセットトランジスタ２´のゲート電極Ｇ１との間の拡散層ＤＦ１をビアＢ１および配線Ｈ１を介してアンプトランジスタ４´のゲート電極Ｇ１に接続することでフローティングディフージョンＦＤ１´が構成されている。

また、互いに隣接して配置された２本の配線Ｈ１にて垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂが構成され、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂの交差位置では、２本の配線Ｈ１の一方が接続されたまま他方が切断され、その切断箇所が配線Ｈ２にてビアＢ１を介して接続されている。なお、配線Ｈ１、Ｈ２は互いに異なる配線層に配置することができ、例えば、配線Ｈ１は第１層目配線層、配線Ｈ２は第２層目配線層を用いることができる。また、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂに用いられる配線Ｈ１の交差位置での切断は、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂに対して交互に行うことができる。

また、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂを交差させた後の配線Ｈ１のロウ方向の位置は互いに一致させることが好ましく、垂直信号線Ｖｓｉｇ１ａは、垂直信号線Ｖｓｉｇ１ｂに対して互いに隣接する画素ＰＸ間で一直線上に配置することが好ましい。また、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂに隣接するように配置された配線Ｈ１にて電源線ＶＤ１が構成されている。

そして、垂直信号線Ｖｓｉｇ１ａに用いられている配線Ｈ１は、ビアＢ１を介してアンプトランジスタ４のソース側の拡散層ＤＦ１に接続され、垂直信号線Ｖｓｉｇ１ｂに用いられている配線Ｈ１は、ビアＢ１を介してアンプトランジスタ４´のソース側の拡散層ＤＦ１に接続されている。また、電源線ＶＤ１に用いられている配線Ｈ１は、ビアＢ１を介してリセットトランジスタ２、２´のドレイン側の拡散層ＤＦ１に接続されている。

ここで、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂをカラム方向に１画素ごとに互いに交差させて配置することにより、カラム方向に互いに隣接する２個の画素ＰＸが互いに異なる垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂにそれぞれ接続される場合においても、これらの２個の画素ＰＸのレイアウトを完全に一致させることができ、画素特性や光学特性を均一化することができる。

また、垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂに用いられている配線Ｈ１をアンプトランジスタ４、４´のソース側の拡散層ＤＦ１にそれぞれ接続することにより、フローティングディフージョンＦＤ１、ＦＤ１´と垂直信号線Ｖｓｉｇ１ｂ、Ｖｓｉｇ１ａとの間の距離をそれぞれ大きくすることができる。このため、他の画素ＰＸの画素信号を伝送する垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂと、自分の画素ＰＸのフローティングディフージョンＦＤ１、ＦＤ１´との間の寄生容量Ｃ１、Ｃ１´を小さくすることができ、他の画素ＰＸの画素信号を伝送する垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂが自分の画素ＰＸに配置されている場合においても、寄生容量Ｃ１、Ｃ１´の容量結合に起因するクロストークを低減することが可能となる。

また、カラム方向に互いに隣接する画素ＰＸのレイアウトを完全に一致させることにより、自分の画素ＰＸの画素信号を伝送する垂直信号線Ｖｓｉｇ１ａ、Ｖｓｉｇ１ｂと、自分の画素ＰＸのフローティングディフージョンＦＤ１、ＦＤ１´との間の寄生容量Ｃ２、Ｃ２´を互いに等しくすることができ、カラム方向に互いに隣接する画素ＰＸの変換ゲインを均一化することができる。

なお、上述した第１実施形態では、垂直信号線Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂを１列ごとに２本だけ配置する方法について説明したが、１列ごとに配置される垂直信号線は２本に限定されることなく、垂直信号線を１列ごとにｎ（ｎは２以上の整数）本だけ配置するようにしてもよい。この場合、各列の画素ＰＸをｎ個のグループに分け、各グループごとに異なる垂直信号線に画素ＰＸを接続することができる。例えば、カラム方向に互いに隣接するｎ個の画素ＰＸは、各列の互いに異なる垂直信号線に接続することができる。また、各列の１本の垂直信号線は同一列のｎ−１本の垂直信号線と１画素ごとに交差することができる。また、各列の画素ＰＸは、カラム方向にｎ−１個置きに同一の垂直信号線に接続することができる。また、互いに異なるグループに属するｎ個の画素ＰＸから各列のｎ本の垂直信号線に同時に画素信号を読み出させることができる。

（第２実施形態）
図４は、本発明の第２実施形態に係る固体撮像装置における互いに隣接する３個の画素のレイアウト構成を示す平面図である。
図４において、カラム方向に互いに隣接する３個の画素ＰＸでは、半導体基板ＳＢ２に拡散層ＤＦ２が形成されることでフォトダイオードＰＤ２、ＰＤ２´、ＰＤ２´´が構成されている。また、半導体基板ＳＢ２上にゲート電極Ｇ２がそれぞれ配置され、それらのゲート電極Ｇ２の両側に拡散層ＤＦ２がそれぞれ設けられることで、リードトランジスタ１１、１１´、１１´´、リセットトランジスタ１２、１２´、１２´´、アドレストランジスタ１３、１３´、１３´´およびアンプトランジスタ１４、１４´、１４´´が構成されている。また、リードトランジスタ１４のゲート電極Ｇ２とリセットトランジスタ１２のゲート電極Ｇ２との間の拡散層ＤＦ２をビアＢ２および配線Ｈ１１を介してアンプトランジスタ１４のゲート電極Ｇ２に接続することでフローティングディフージョンＦＤ２が構成されている。また、リードトランジスタ１１´のゲート電極Ｇ２とリセットトランジスタ１２´のゲート電極Ｇ２との間の拡散層ＤＦ２をビアＢ２および配線Ｈ１１を介してアンプトランジスタ１４´のゲート電極Ｇ２に接続することでフローティングディフージョンＦＤ２´が構成されている。また、リードトランジスタ１１´´のゲート電極Ｇ２とリセットトランジスタ１２´´のゲート電極Ｇ２との間の拡散層ＤＦ２をビアＢ２および配線Ｈ１１を介してアンプトランジスタ１４´´のゲート電極Ｇ２に接続することでフローティングディフージョンＦＤ２´´が構成されている。

また、互いに隣接して配置された３本の配線Ｈ１１にて垂直信号線Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃが構成され、垂直信号線Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃの交差位置では、３本の配線Ｈ１１の１本が接続されたまま残りの２本が切断され、その切断箇所が配線Ｈ１２にてビアＢ２を介してそれぞれ接続されている。なお、配線Ｈ１１、Ｈ１２は互いに異なる配線層に配置することができ、例えば、配線Ｈ１１は第１層目配線層、配線Ｈ１２は第２層目配線層を用いることができる。また、垂直信号線Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃに用いられる配線Ｈ１１の交差位置での切断は、垂直信号線Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃに対して順々に行うことができる。

また、垂直信号線Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃを交差させた後の配線Ｈ１のロウ方向の位置は互いに一致されせることが好ましく、垂直信号線Ｖｓｉｇ１１ａは、垂直信号線Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃに対して互いに隣接する３個の画素ＰＸ間で一直線上に配置することが好ましい。また、垂直信号線Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃに隣接するように配置された配線Ｈ１１にて電源線ＶＤ２が構成されている。

そして、垂直信号線Ｖｓｉｇ１１ａに用いられている配線Ｈ１１は、ビアＢ２を介してアンプトランジスタ１４のソース側の拡散層ＤＦ２に接続され、垂直信号線Ｖｓｉｇ１１ｂに用いられている配線Ｈ１１は、ビアＢ２を介してアンプトランジスタ１４´のソース側の拡散層ＤＦ２に接続され、垂直信号線Ｖｓｉｇ１１ｃに用いられている配線Ｈ１１は、ビアＢ２を介してアンプトランジスタ１４´´のソース側の拡散層ＤＦ２に接続されている。また、電源線ＶＤ２に用いられている配線Ｈ１は、ビアＢ２を介してリセットトランジスタ１２、１２´、１２´´のドレイン側の拡散層ＤＦ２に接続されている。

ここで、垂直信号線Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃをカラム方向に１画素ごとに互いに交差させて配置することにより、カラム方向に互いに隣接する３個の画素ＰＸが互いに異なる垂直信号線Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃにそれぞれ接続される場合においても、これらの３個の画素ＰＸのレイアウトを完全に一致させることができ、画素特性や光学特性を均一化することができる。

１１垂直走査回路、１２信号処理回路、ＰＸ画素、Ｌ１〜Ｌ４水平制御線、Ｖｓｉｇ１ａ〜Ｖｓｉｇ４ａ、Ｖｓｉｇ１ｂ〜Ｖｓｉｇ４ｂ垂直信号線、１、１´、１１、１１´、１１´´ リードトランジスタ、２、２´、１２、１２´、１２´´ リセットトランジスタ、３、３´、１３、１３´、１３´´ アドレストランジスタ、４、４´、１４、１４´、１４´´ アンプトランジスタ、ＰＤ１、ＰＤ１´、ＰＤ２、ＰＤ２´、ＰＤ２´´ フォトダイオード、ＦＤ１、ＦＤ１´、ＦＤ２、ＦＤ２´、ＦＤ２´´ フローティングディフージョン、Ｃ１、Ｃ１´、Ｃ２、Ｃ２´ 寄生容量、Ｈ１、Ｈ２、Ｈ１１、Ｈ１２配線、Ｇ１、Ｇ２ゲート電極、ＤＦ１、ＤＦ２拡散層、Ｂ１、Ｂ２ビア、ＶＤ１、ＶＤ２電源線、ＳＢ１、ＳＢ２半導体基板

Claims

ロウ方向およびカラム方向にマトリックス状に配置された画素と、
ロウ方向の前記画素を選択する水平制御線と、
互いに交差されるようにして１列ごとにｎ（ｎは２以上の整数）本だけ配置され、各列ごとにｎ個のグループに分けられた画素ごとに別々に接続された垂直信号線と、
前記水平制御線を選択する垂直走査回路と、
前記垂直信号線を介して読み出された画素信号を処理する信号処理回路とを備えることを特徴とする固体撮像装置。
カラム方向に互いに隣接するｎ個の画素は、各列の互いに異なる垂直信号線に接続されていることを特徴とする請求項１に記載の固体撮像装置。
各列の１本の垂直信号線は同一列のｎ−１本の垂直信号線と１画素ごとに交差することを特徴とする請求項２に記載の固体撮像装置。
各列の画素は、カラム方向にｎ−１個置きに同一の垂直信号線に接続されていることを特徴とする請求項３に記載の固体撮像装置。
前記垂直走査回路は、互いに異なるグループに属するｎ個の画素から各列のｎ本の垂直信号線に同時に画素信号が読み出されるように前記水平制御線を選択し、
前記信号処理回路は、前記ｎ本の垂直信号線をそれぞれ介してｎ個の画素から読み出された画素信号を同時に処理することを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
各列の画素のフローティングディフージョンは、各列のｎ本の垂直信号線のうちの一番距離の近い１本の垂直信号線に接続されていることを特徴とする請求項１から５のいずれか１項に記載の固体撮像装置。