JP2011103177A - Electron beam irradiation method and electron beam irradiation device - Google Patents
Electron beam irradiation method and electron beam irradiation device Download PDFInfo
- Publication number
- JP2011103177A JP2011103177A JP2009256630A JP2009256630A JP2011103177A JP 2011103177 A JP2011103177 A JP 2011103177A JP 2009256630 A JP2009256630 A JP 2009256630A JP 2009256630 A JP2009256630 A JP 2009256630A JP 2011103177 A JP2011103177 A JP 2011103177A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- beam irradiation
- semiconductor wafer
- pattern
- irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、電子ビーム照射方法、及び電子ビーム照射装置に係り、特にビーム照射に基づくパターンのシュリンク、及び/又はパターンのラフネスを抑制し得る方法、及び装置に関する。 The present invention relates to an electron beam irradiation method and an electron beam irradiation apparatus, and more particularly to a method and apparatus capable of suppressing pattern shrinkage and / or pattern roughness based on beam irradiation.
回路パターンの寸法を確認する際に電子顕微鏡を使用すると、ウェーハ基板上のレジストパターンは電子線により収縮する可能性がある(以下、シュリンクと称することもある)。パターンがシュリンクすると、その後の製造工程に影響を及ぼす可能性があるため、例えば特許文献1では、電子ビームの走査線間間隔を拡張し、単位面積当たりの電子ビーム照射量を減らすことで、シュリンクを抑制する手法が開示されている。 When an electron microscope is used to check the dimensions of the circuit pattern, the resist pattern on the wafer substrate may be shrunk by an electron beam (hereinafter also referred to as shrink). If the pattern shrinks, there is a possibility of affecting the subsequent manufacturing process. For example, in Patent Document 1, the distance between scanning lines of electron beams is expanded to reduce the amount of electron beam irradiation per unit area. A technique for suppressing the above is disclosed.
また、昨今のデバイスの微細化に伴って、パターン形状の直線性劣化、特にラインパターンに見られる幅の不均一が確認されるようになってきた。このような凹凸部(以下、ラフネスと称することもある)は、素子の性能を左右するトランジスタゲートに悪影響を与える場合がある。 Further, along with the recent miniaturization of devices, it has been confirmed that the linearity of the pattern shape is deteriorated, in particular, the uneven width seen in the line pattern. Such uneven portions (hereinafter sometimes referred to as roughness) may adversely affect the transistor gate that affects the performance of the device.
上述のように、測定や検査のために照射される電子ビームは、パターンのシュリンクを誘発するため、電子ビームをパターンに極力照射しない測定や検査が求められる。特許文献1に開示の手法によれば、測定精度を低下することなく、単位面積当たりの照射量を抑制することが可能となるが、電子ビームの照射量をゼロにできるわけではないので、ビームの局所的な照射に基づく影響が残る。 As described above, since an electron beam irradiated for measurement or inspection induces pattern shrinkage, measurement or inspection that irradiates the pattern with an electron beam as much as possible is required. According to the method disclosed in Patent Document 1, it is possible to suppress the irradiation amount per unit area without degrading the measurement accuracy, but the electron beam irradiation amount cannot be reduced to zero. The effects of local irradiation remain.
以下に、試料に対する電子ビームの部分的な照射による部分的な影響を抑制することを目的とする電子ビームの照射方法、及び装置について説明する。 Hereinafter, an electron beam irradiation method and apparatus aiming at suppressing a partial influence by partial irradiation of an electron beam on a sample will be described.
上記目的を達成するために、半導体の露光工程と、エッチング工程間にて、半導体ウェーハの全面に対し、電子ビームを照射する方法、及び装置を提案する。 In order to achieve the above object, a method and apparatus for irradiating an entire surface of a semiconductor wafer with an electron beam between a semiconductor exposure process and an etching process are proposed.
上記構成によれば、測定や検査のために行われる電子ビームによって生ずる部分的なパターンのシュリンクを抑制し、半導体ウェーハ全体でパターンの形成精度を向上することが可能となる。 According to the above configuration, it is possible to suppress partial pattern shrinkage caused by an electron beam performed for measurement or inspection, and to improve pattern formation accuracy in the entire semiconductor wafer.
図8は、半導体ウェーハ等の試料を測定、或いは検査するための測定,検査システムの一例を説明する図である。図8は、データ管理装置801を中心として、複数のSEM(Scanning Electron Microscope)が接続されたシステムを例示している。特に本実施例の場合、SEM802は主に半導体露光プロセスに用いられるフォトマスクやレチクルのパターンの測定や検査を行うためのものであり、SEM803は主に、上記フォトマスク等を用いた露光によって半導体ウェーハ上に転写されたパターンを測定,検査するためのものである。SEM802とSEM803は、電子顕微鏡としての基本構造に大きな違いはないものの、それぞれ半導体ウェーハとフォトマスクの大きさの違いや、帯電に対する耐性の違いに対応した構成となっている。
FIG. 8 is a diagram for explaining an example of a measurement / inspection system for measuring or inspecting a sample such as a semiconductor wafer. FIG. 8 illustrates a system in which a plurality of SEMs (Scanning Electron Microscopes) are connected around the
各SEM802,SEM803にはそれぞれの制御装置804,805が接続され、SEMに必要な制御が行われる。各SEMでは、電子源より放出される電子ビームが複数段のレンズにて集束されると共に、集束された電子ビームは走査偏向器によって、試料上を一次元的、或いは二次元的に走査される。また各制御装置は、後述する電子線照射装置を制御する制御装置としても機能する。
電子ビームの走査によって試料より放出される二次電子(Secondary Electron:SE)或いは後方散乱電子(Backscattered Electron:BSE)は、検出器により検出され、前記走査偏向器の走査に同期して、フレームメモリ等の記憶媒体に記憶される。このフレームメモリに記憶されている画像信号は、制御装置804,805内に搭載された演算装置によって積算される。また、走査偏向器による走査は任意の大きさ,位置、及び方向について可能である。
Secondary electrons (SE) or backscattered electrons (BSE) emitted from the specimen by scanning with an electron beam are detected by a detector, and are synchronized with the scanning of the scanning deflector in a frame memory. Or the like. The image signals stored in the frame memory are integrated by an arithmetic device mounted in the
以上のような制御等は、各SEMの制御装置804,805にて行われ、電子ビームの走査の結果、得られた画像や信号は、通信回線806,807を介してデータ管理装置801に送られる。なお、本例では、SEMを制御する制御装置と、SEMによって得られた信号に基づいて測定を行うデータ管理装置を別体のものとして、説明しているが、これに限られることはなく、データ管理装置にて装置の制御と測定処理を一括して行うようにしても良いし、各制御装置にて、SEMの制御と測定処理を併せて行うようにしても良い。
The above control and the like are performed by the
また、上記データ管理装置或いは制御装置には、測定処理を実行するためのプログラムが記憶されており、当該プログラムに従って測定、或いは演算が行われる。更にデザインデータ管理装置には、半導体製造工程に用いられるフォトマスク(以下単にマスクと称することもある)やウェーハの設計データが記憶されている。この設計データは例えばGDSフォーマットやOASISフォーマットなどで表現されており、所定の形式にて記憶されている。なお、設計データは、設計データを表示するソフトウェアがそのフォーマット形式を表示でき、図形データとして取り扱うことができれば、その種類は問わない。また、データ管理装置とは別に設けられた記憶媒体にデザインデータを記憶させておいても良い。 The data management device or the control device stores a program for executing measurement processing, and measurement or calculation is performed according to the program. Furthermore, the design data management apparatus stores design data of photomasks (hereinafter sometimes simply referred to as masks) and wafers used in the semiconductor manufacturing process. This design data is expressed in, for example, the GDS format or the OASIS format, and is stored in a predetermined format. The design data can be of any type as long as the software that displays the design data can display the format and can handle the data as graphic data. The design data may be stored in a storage medium provided separately from the data management device.
また、データ管理装置801は、SEMの動作を制御するプログラム(レシピ)を、半導体の設計データに基づいて作成する機能が備えられており、レシピ設定部として機能する。具体的には、設計データ,パターンの輪郭線データ、或いはシミュレーションが施された設計データ上で所望の測定点,オートフォーカス,オートスティグマ,アドレッシング点等のSEMにとって必要な処理を行うための位置等を設定し、当該設定に基づいて、SEMの試料ステージや偏向器等を自動制御するためのプログラムを作成する。
The
図1では、図8に例示したSEM802,803の具体的な構成を例示する。半導体製造のひとつの工程であるリソグラフィ工程では、図1にある測長用走査型電子顕微鏡(以下CD−SEM(Critical Dimension−SEM)と称する)100により、ウェーハ上に転写された各種パターンのサイズ確認を行っている。図1において、CD−SEM100は、電子線(電子ビーム)を発する電子線源101と、電子線を収束するための収束レンズ102と、電子線を曲げてシリコンウェーハ(試料)105を走査するための偏向器(偏向コイル)103と、シリコンウェーハ105上のパターン106に電子線を照射するための対物レンズ104と、パターン106からの二次電子若しくは反射電子を検出するための検出器107と、を備えている。
FIG. 1 illustrates a specific configuration of the
このような構成を有するCD−SEMにおいて、電子線でのスキャニングによりシリコンウェーハ105上に転写された微細パターン106のサイズを測ることができ、測長ポイントやウェーハマップなどを管理したレシピを実行することで自動測長が実行できる。これらの測長データはデバイス製造条件の評価や工程管理などに利用されており、特にデバイス製造条件の評価では数千点に及ぶ測定を実施している。
In the CD-SEM having such a configuration, the size of the
一方フォトレジストは、電子線が照射した部分が収縮する性質がある(以下レジストシュリンク)。従って前述のような測定に使用されたパターンは、測定未実施の部分に比べてその寸法が変化していると考えられる。 On the other hand, a photoresist has a property that a portion irradiated with an electron beam contracts (hereinafter referred to as resist shrink). Therefore, it is considered that the size of the pattern used for the measurement as described above is changed compared with the portion where the measurement is not performed.
図2はレジストパターンの一例を説明する図であり、レジストパターン200,SEMの電子ビーム照射領域202(Field Of View:FOV)を設定したレジストパターン201、及び電子ビーム照射によって部分的にシュリンクが発生したレジストパターン203を例示している。このように、測定、或いは検査のために、部分的にビームが走査されると、それ以外の領域に対して、パターンが収縮する。 FIG. 2 is a diagram for explaining an example of a resist pattern, in which a resist pattern 200, a resist pattern 201 in which an electron beam irradiation area 202 (Field Of View: FOV) of the SEM is set, and partial shrinkage are generated by electron beam irradiation. The resist pattern 203 is illustrated. As described above, when the beam is partially scanned for measurement or inspection, the pattern is contracted with respect to other regions.
更に近年、回路パターンの微細化や集積度の大規模化で、線幅の微細化だけでなく隣り合うパターン間距離も微細化しており、電子線照射領域が重ならずに測定を行うことが難しくなってきている。図3は複数のパターンが配列された試料上にて、測定点1を測定するための視野301と、測定点2を測定するための視野302が部分的に重畳することによって、二重に電子ビーム走査される領域300が生じる例を説明している。レジストシュリンクは、照射される電子線量に依存性があり、図に示す照射領域の重なりはレジストシュリンクを増加させる可能性がある。 In recent years, the circuit pattern has been miniaturized and the degree of integration has been increased, so that not only the line width has been reduced, but also the distance between adjacent patterns has been reduced, and measurement can be performed without overlapping electron beam irradiation regions. It's getting harder. FIG. 3 shows a case where a field of view 301 for measuring the measurement point 1 and a field of view 302 for measuring the measurement point 2 are partially overlapped on a sample on which a plurality of patterns are arranged, so that electrons are doubled. An example in which a region 300 to be beam-scanned is described. Resist shrink is dependent on the electron dose to be irradiated, and the overlap of irradiated areas shown in the figure may increase resist shrink.
電子線照射により発生するレジストシュリンクは、工程の重要度によってその影響が異なる。デザインルールに余裕のある工程ならばレジストシュリンクの影響は無視できても、例えばゲート形成工程では、わずかな寸法差がトランジスタの性能を左右するので、歩留まりに影響を及ぼす可能性が考えられる。 The influence of resist shrink generated by electron beam irradiation varies depending on the importance of the process. Although the influence of resist shrink can be ignored if the process has a margin in the design rule, for example, in the gate formation process, a slight dimensional difference affects the performance of the transistor, so that the yield may be affected.
そこで、CD−SEMによるレジストシュリンクの影響を低減する方法として、露光・現像後のウェーハ全面に電子線ビームを照射する手法を提案する。この手法は、試料に対する電子ビームによる全面照射によって、試料上のレジストパターンの全てに対して、均一にシュリンクを発生させることで、測定,検査用のビーム照射によって生ずる部分的なシュリンクを抑制することが可能となる。ウェーハ全面に電子ビームを照射することによって、測定用のビームが照射される領域と、それ以外の領域間のシュリンクの程度の差を抑制することができる。測定用のビームが照射される個所は、ウェーハ全面に対する電子ビーム照射と、測定用のビーム照射とが重畳するが、ウェーハ全面照射を行わない場合と比較して、重畳照射される領域とそれ以外の領域間のシュリンク量の差異を抑制することができる。 Therefore, as a method for reducing the influence of resist shrink by CD-SEM, a method of irradiating an entire surface of the wafer after exposure and development with an electron beam is proposed. This method suppresses partial shrinkage caused by beam irradiation for measurement and inspection by generating shrinkage uniformly on all resist patterns on the sample by irradiation of the entire surface with the electron beam to the sample. Is possible. By irradiating the entire surface of the wafer with the electron beam, a difference in the degree of shrinkage between the region irradiated with the measurement beam and the other regions can be suppressed. In the place where the measurement beam is irradiated, the electron beam irradiation and the measurement beam irradiation are superimposed on the entire wafer surface. The difference in the amount of shrinkage between the regions can be suppressed.
この手法は、露光工程を経てレジストパターンを形成した後、エッチング工程前に行うスリミング工程であり、微細加工技術でエッチング後に約30nm以下のサイズとなるパターンに特に有効であり、エッチング前のレジストパターンサイズによらない。また、電子線照射は、ラインパターンに見られる線幅不均一性(以下、ラインエッジラフネス:LER(Line Edge Roughness)やラインワイドラフネス:LWR(Line Width Roughness))を低減させるので、シュリンクの影響低減と併せて、相乗的にパターン形成精度向上に効果的である。CD−SEM測定は、全面照射の前後どちらでも問題ない。 This technique is a slimming process performed after an exposure process and after a resist pattern is formed before the etching process, and is particularly effective for a pattern having a size of about 30 nm or less after etching by a microfabrication technique. It does not depend on size. In addition, electron beam irradiation reduces the line width non-uniformity (hereinafter referred to as LINE (Line Edge Roughness) or LWR (Line Width Roughness)) seen in the line pattern, and thus the influence of shrinkage. Combined with reduction, it is synergistically effective in improving pattern formation accuracy. The CD-SEM measurement has no problem either before or after the entire surface irradiation.
図5は、電子ビームの全面照射によるスリミング工程を有する半導体プロセスの一例を説明する図である。多層膜基板上にレジスト膜が塗布され、露光されたレジストパターン500に、電子ビームの全面照射を行う。電子ビームの全面照射を行うことによって、レジストパターンが収縮し、線幅が減少したレジストパターン501が形成される。その上で反射膜を加工(パターン502)し、更に下層膜を形成することで、パターン503を作成する。500は、多層膜構造のウェーハ基板上のレジストパターン、501は、電子線照射によりシュリンクしたレジストパターン、502は、スリミング後のレジストパターン、503は、エッチング後のパターンである。 FIG. 5 is a diagram for explaining an example of a semiconductor process having a slimming process by irradiation with an entire surface of an electron beam. A resist film is applied on the multilayer substrate, and the exposed resist pattern 500 is irradiated with the entire surface of the electron beam. By irradiating the entire surface with an electron beam, the resist pattern contracts, and a resist pattern 501 having a reduced line width is formed. Then, the reflective film is processed (pattern 502), and further a lower layer film is formed, thereby creating a pattern 503. 500 is a resist pattern on a wafer substrate having a multilayer structure, 501 is a resist pattern shrunk by electron beam irradiation, 502 is a resist pattern after slimming, and 503 is a pattern after etching.
これまでの説明は、電子ビームの全面照射を、電子ビームの走査によって実施する手法に関するものであるが、例えば、大口径のビーム照射が可能な電子銃をSEMに搭載することで、全面照射を行うことも可能である。具体的な一例として、図4に示すような、大口径で電子線を照射できる電子銃をCD−SEMに搭載、または電子線照射用装置により、露光現像処理の終了したウェーハに電子線を照射する。この時の照射量は、3000pAを目安に、レジストの種類や工程によって増減するものである。シュリンクの影響を主に低減させたい場合は1000pA以下でも効果があり、LER低減を主目的とする場合は4000pAが最も効果的である。 The description so far relates to a method of performing the entire irradiation of the electron beam by scanning the electron beam. For example, the entire irradiation can be performed by mounting an electron gun capable of large-diameter beam irradiation on the SEM. It is also possible to do this. As a specific example, an electron gun that can irradiate an electron beam with a large aperture as shown in FIG. 4 is mounted on a CD-SEM, or an electron beam is irradiated to an electron beam on a wafer after exposure and development processing. To do. The irradiation dose at this time is increased or decreased depending on the type of resist and the process with 3000 pA as a guide. When the effect of shrinking is mainly desired to be reduced, the effect is effective even at 1000 pA or less, and when the main purpose is LER reduction, 4000 pA is the most effective.
上述のような電子ビームの電流量設定を可能とすべく、例えば、500pA〜5000pA程度まで、電流量のコントロールが可能なように、電子線照射装置の設計を行うことが望ましい。 In order to make it possible to set the current amount of the electron beam as described above, it is desirable to design the electron beam irradiation apparatus so that the current amount can be controlled, for example, to about 500 pA to 5000 pA.
図5に例示する電子線照射機構400は、一般的なSEMと同じように、電子線源401,収束レンズ402,偏向器403を備えており、通常のSEMに比べて大口径のビームが形成できるように設計されている。大口径のビームを偏向器403で走査することによって全面照射を可能とする。このような電子線照射機構は、通常のSEMの光学系とは別に設けるようにしても良いし、SEM内に組み込むようにしても良い。 An electron beam irradiation mechanism 400 illustrated in FIG. 5 includes an electron beam source 401, a converging lens 402, and a deflector 403, as in a general SEM, and forms a beam with a larger diameter than a normal SEM. Designed to be able to. By scanning a large-diameter beam with the deflector 403, the entire surface can be irradiated. Such an electron beam irradiation mechanism may be provided separately from the normal SEM optical system, or may be incorporated in the SEM.
また、電子線全面照射の方法として、前述のような方法以外に、エッチング装置で行う方法がある。図6,図7にエッチング装置の概要を例示する図6はエッチング装置概略を、図7はエッチング装置に接続された電子線照射室を例示している。図6のエッチング装置は、図7に詳細を例示する電子線照射室601と、ドライエッチャー室602,ウェーハ搬送部604、及び当該予備排気室604と、電子線照射室601との間に設けられるゲートバルブ603、及びウェーハカセット設置部605とを備えている。図6に例示するエッチング装置は、2つのチャンバを、搬送部604を介して結合する構造をしており、それぞれが真空排気できる構造である。
Further, as a method for irradiating the entire surface of the electron beam, there is a method performed by an etching apparatus in addition to the above-described method. 6 and 7 illustrate the outline of the etching apparatus. FIG. 6 illustrates the outline of the etching apparatus, and FIG. 7 illustrates the electron beam irradiation chamber connected to the etching apparatus. 6 is provided between the electron beam irradiation chamber 601, the dry etcher chamber 602, the
図7に例示する電子線照射室700は、プラズマ電源701から放出された電磁波がアンテナ702から石英などの電磁波を透過する窓703を通して真空チャンバ704中へ放出される。チャンバ704内はアルゴンなどの希ガスや窒素などの不活性ガスが一定の圧力で保持されており、電磁波によりプラズマ705が発生する。プラズマ705とウェーハ708の間には電子を引き出すための網状のグリッド706と707が設置されている。706はアース電位で、707には電源707が接続され正電位になり電子を加速する。プラズマから引き出された電子は試料台709上のウェーハ708に照射される。試料台は必要に応じて電源710により正電位に保たれる。
In the electron beam irradiation chamber 700 illustrated in FIG. 7, electromagnetic waves emitted from the
ドライエッチング前に、図7の電子線照射部でウェーハ全面に電子線照射を行うことで、前述のレジストシュリンクの影響低減やラインエッジラフネスの低減に対する効果が期待できる。また、電子線照射処理後は、続けてドライエッチング室へ搬送され加工処理が始められるので、効率の良いウェーハ処理が可能である。 Before the dry etching, the entire surface of the wafer is irradiated with an electron beam at the electron beam irradiation unit shown in FIG. 7, and the effects of reducing the influence of the resist shrink and the line edge roughness can be expected. In addition, after the electron beam irradiation treatment, the wafer is transferred to the dry etching chamber and the processing is started, so that efficient wafer processing is possible.
上述のような手法によれば、加工後寸法30nm以下のパターンにおいて、レジストシュリンクの影響を低減でき、かつラインエッジラフネスも低減できることから、パターン作成精度を向上させることが可能となる。 According to the above-described method, it is possible to reduce the influence of resist shrink and reduce the line edge roughness in a pattern with a post-process dimension of 30 nm or less, thereby improving the pattern creation accuracy.
また、SEMによるパターン幅の測定結果に応じて、全面照射量をコントロールすることも可能である。例えば、SEMによって測定を行い、その測定結果が、所定値以下となった場合に、選択的に全面照射を行う、或いは全面照射用ビームの電流量を相対的に上昇させるようにすれば、部分的なシュリンクを抑制することが可能となる。この例の場合、測定値(orシュリンク量)と、全面照射用のビーム電流との関係を示す関数、或いはテーブルを備えることによって、測定値に応じた適切な全面照射を行い得るようにしても良い。 It is also possible to control the overall irradiation amount according to the measurement result of the pattern width by SEM. For example, if the measurement is performed by SEM and the measurement result is a predetermined value or less, the entire surface irradiation is selectively performed, or the current amount of the entire surface irradiation beam is relatively increased. It becomes possible to suppress a general shrink. In the case of this example, by providing a function or table indicating the relationship between the measured value (or shrink amount) and the beam current for the entire surface irradiation, it is possible to perform appropriate entire surface irradiation according to the measured value. good.
更に、測定倍率,ビーム電流,フレーム枚数等の光学条件と、全面照射用のビーム電流との関係を示す関数、或いはテーブルを備えることによって、光学条件に応じた適切な全面照射を行い得るようにしても良い。 Furthermore, by providing a function or table indicating the relationship between the optical conditions such as the measurement magnification, beam current, and the number of frames and the beam current for the entire surface irradiation, it is possible to perform appropriate entire surface irradiation according to the optical conditions. May be.
また、全面照射用ビームの電流量等に応じて、光学条件を決定できるように、両者の関係を示す関数、或いはテーブルを備えるようにしても良い。更にシュリンクの許容量が予め決定されている場合には、当該許容量と、測定用ビーム条件、及び/又は全面照射用ビーム条件との関係を示す関数、或いはテーブルを用意することで、ビーム条件を自動決定するようにしても良い。 Further, a function or a table indicating the relationship between the two may be provided so that the optical condition can be determined according to the current amount of the beam for whole surface irradiation. Further, when the allowable amount of shrinkage is determined in advance, a function or a table showing the relationship between the allowable amount and the measurement beam condition and / or the whole-surface irradiation beam condition is prepared. May be automatically determined.
また、設計データとして登録されたデザインルールに応じて、測定用ビーム条件、及び全面照射用ビーム条件の設定を行うべく、両者の関係を示す関数やテーブルを備えるようにしても良い。より具体的には例えば線幅が所定値以下の設計値を持つパターンが存在する場合に、選択的に全面照射を行うようにしても良い。このような設定は、図8に例示するデータ管理装置801で行っても良いし、制御装置805にて行うようにしても良い。
Further, in order to set the measurement beam condition and the full-surface irradiation beam condition according to the design rule registered as the design data, a function or a table indicating the relationship between the two may be provided. More specifically, for example, when there is a pattern having a design value whose line width is equal to or less than a predetermined value, the entire surface irradiation may be selectively performed. Such setting may be performed by the
また、測定用の複数のFOVが重畳するか否かによって、シュリンクの程度が変化するため、設計データ上で設定されるFOVの位置に基づき、FOVが重なると判断される場合に、選択的に全面照射を行うようにしても良い。 In addition, since the degree of shrinkage changes depending on whether or not a plurality of FOVs for measurement overlap, if the FOV is determined to overlap based on the position of the FOV set on the design data, it is selectively You may make it perform whole surface irradiation.
100 測長用走査型電子顕微鏡
101 電子線源
102 収束レンズ
103 偏向器
104 対物レンズ
105 シリコンウェーハ
106 パターン
107 検出器
DESCRIPTION OF SYMBOLS 100 Scanning electron microscope for length measurement 101 Electron beam source 102 Converging lens 103 Deflector 104 Objective lens 105
Claims (5)
前記半導体ウェーハ上に塗布されたレジストに光を照射してパターンを露光する露光工程の後に、前記半導体ウェーハのレジストが塗布された面の全面に、前記電子ビームを照射し、当該電子ビーム照射が行われた後の半導体ウェーハをエッチングすることを特徴とする電子ビーム照射方法。 In an electron beam irradiation method for irradiating a semiconductor wafer with an electron beam,
After the exposure process of irradiating the resist coated on the semiconductor wafer with light to expose the pattern, the entire surface of the semiconductor wafer coated with the resist is irradiated with the electron beam, and the electron beam irradiation is performed. An electron beam irradiation method, comprising: etching a semiconductor wafer after being performed.
前記半導体ウェーハ全面に対する電子ビームは、500pA〜5000pAの間の電流量であることを特徴とする電子ビーム照射方法。 In claim 1,
The electron beam irradiation method according to claim 1, wherein the electron beam on the entire surface of the semiconductor wafer has a current amount between 500 pA and 5000 pA.
前記半導体ウェーハ全面に対する電子ビーム照射の前、或いは後に、電子ビーム走査によるパターン寸法測定を実施することを特徴とする電子ビーム照射方法。 In claim 1,
An electron beam irradiation method comprising performing pattern dimension measurement by electron beam scanning before or after electron beam irradiation on the entire surface of the semiconductor wafer.
前記半導体ウェーハ全面に対する電子ビーム照射を行い、前記半導体ウェーハ上のレジストパターンを収縮させた後に、前記半導体ウェーハをエッチングすることを特徴とする電子ビーム照射方法。 In claim 1,
An electron beam irradiation method, comprising: performing electron beam irradiation on the entire surface of the semiconductor wafer, shrinking a resist pattern on the semiconductor wafer, and then etching the semiconductor wafer.
前記半導体ウェーハの全面に電子ビームを照射する電子ビーム照射機構を備えたことを特徴とする走査電子顕微鏡。 In a scanning electron microscope that detects electrons emitted from the semiconductor wafer by scanning an electron beam with respect to the semiconductor wafer and measures a pattern formed on the semiconductor wafer,
A scanning electron microscope comprising an electron beam irradiation mechanism for irradiating an entire surface of the semiconductor wafer with an electron beam.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256630A JP2011103177A (en) | 2009-11-10 | 2009-11-10 | Electron beam irradiation method and electron beam irradiation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256630A JP2011103177A (en) | 2009-11-10 | 2009-11-10 | Electron beam irradiation method and electron beam irradiation device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011103177A true JP2011103177A (en) | 2011-05-26 |
Family
ID=44193449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009256630A Pending JP2011103177A (en) | 2009-11-10 | 2009-11-10 | Electron beam irradiation method and electron beam irradiation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011103177A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123504B2 (en) | 2009-06-30 | 2015-09-01 | Hitachi High-Technologies Corporation | Semiconductor inspection device and semiconductor inspection method using the same |
CN112946396A (en) * | 2021-02-05 | 2021-06-11 | 哈尔滨工业大学 | Low-temperature irradiation comprehensive test device and test method |
US12031909B2 (en) | 2020-08-20 | 2024-07-09 | Asml Netherlands B.V. | Metrology method for measuring an exposed pattern and associated metrology apparatus |
-
2009
- 2009-11-10 JP JP2009256630A patent/JP2011103177A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123504B2 (en) | 2009-06-30 | 2015-09-01 | Hitachi High-Technologies Corporation | Semiconductor inspection device and semiconductor inspection method using the same |
US12031909B2 (en) | 2020-08-20 | 2024-07-09 | Asml Netherlands B.V. | Metrology method for measuring an exposed pattern and associated metrology apparatus |
JP7639123B2 (en) | 2020-08-20 | 2025-03-04 | エーエスエムエル ネザーランズ ビー.ブイ. | MEASUREMENT METHOD FOR MEASURING EXPOSURE PATTERNS AND RELATED MEASUREMENT APPARATUS - Patent application |
CN112946396A (en) * | 2021-02-05 | 2021-06-11 | 哈尔滨工业大学 | Low-temperature irradiation comprehensive test device and test method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11668661B2 (en) | Inspection tool and inspection method | |
JP6858732B2 (en) | OPC method and mask manufacturing method using the OPC method | |
JP6339807B2 (en) | Exposure mask manufacturing method, exposure mask manufacturing system, and semiconductor device manufacturing method | |
TWI723291B (en) | Metrology system and method and related nontransitory computer readable medium | |
TW202113348A (en) | Method for defect inspection | |
CN112771448B (en) | Particle beam device, defect repair method, photolithography exposure process and photolithography system | |
JP2011103177A (en) | Electron beam irradiation method and electron beam irradiation device | |
TWI723385B (en) | Inspection tool, inspection method and computer program product | |
TWI870221B (en) | Non-transitory computer readable medium | |
US11728129B2 (en) | Inspection tool and method of determining a distortion of an inspection tool | |
JP2010074043A (en) | Semiconductor manufacturing method and semiconductor manufacturing device | |
JP2000010260A (en) | Method for correcting black defect of mask correction apparatus | |
US20090206255A1 (en) | Substrate inspection device and substrate inspection method | |
JP2006014292A (en) | Image data correction method, lithography simulation method, program and mask | |
JP2007142433A (en) | Exposure dose determination method and exposure device | |
JP6237048B2 (en) | Pattern measuring method and apparatus | |
TW202427048A (en) | Simulation-assisted methods and software to guide selection of patterns or gauges for lithographic processes | |
JP2025096369A (en) | Charge-up prevention method and charge-up prevention device | |
JP2003347197A (en) | Mask checking method, mask forming method, and mask | |
JP2007251024A (en) | Charged beam exposure apparatus, charged beam exposure method, and method of manufacturing semiconductor device | |
JP2002373613A (en) | Microscopic pattern inspection device and method | |
JP2016207826A (en) | Lithography error detection method of charged particle beam lithography apparatus and lithography method for pattern for error detection | |
JP2005019207A (en) | Method for manufacturing charged particle beam apparatus and micro device, and micro device |