JP2011102937A

JP2011102937A - Display device with backlight by discharge lamp

Info

Publication number: JP2011102937A
Application number: JP2009258417A
Authority: JP
Inventors: Hiroyuki Hasegawa; 裕之長谷川
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2009-11-11
Filing date: 2009-11-11
Publication date: 2011-05-26

Abstract

<P>PROBLEM TO BE SOLVED: To surely detect the drop of voltage in a part of a plurality of fluorescent tubes while suppressing the circuit scale and the circuit cost. <P>SOLUTION: The display device includes an inverter circuit 20 for supplying AC power source to a plurality of the fluorescent tubes of the backlight 18 respectively, voltage dividing circuits 31a, 31b, 31c, ... provided for each of the fluorescent tubes and dividing terminal voltage of the respective fluorescent tubes to prescribed ratios, peak hold circuits 32a, 32b, 32c, ... provided for each of the voltage dividing circuits and generating the peak hold voltage of the divided voltage of the corresponding voltage dividing circuit, an equivalent voltage detecting circuit 33 for outputting the minimum value of the peak hold voltages as an OR voltage, a comparison detecting circuit 35 and a protect signal generation circuit 36 for outputting a protect signal when the OR voltage is lower than the prescribed voltage, and a microcomputer 24 for shutting down a television 100 when the protect signal is input from the protect signal generation circuit 36. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、放電灯によるバックライトを有する表示装置に関する。 The present invention relates to a display device having a backlight using a discharge lamp.

引用文献１には、複数のＣＣＦＬの端子電圧について論理和をとるピークホールド回路と、この論理和と所定電圧とをコンパレータで比較することによりＣＣＦＬのいずれかに発生した過電流を検出する過電流検出回路部と、過電流検出回路部が過電流を検知すると電源回路に停止信号を出力する停止信号生成回路部とを備えており、停止信号を入力された電源回路が電源電圧出力を停止する冷陰極蛍光管駆動回路について開示されている。
引用文献２には、複数の放電ランプの管電流をそれぞれ電圧変換するとともに半波整流する複数のランプ電流モニタ回路と、これら半波整流された電圧をまとめた電圧と所定電圧とを比較し、このまとめた電圧が所定電圧よりも低いときにインバータ回路を停止させる信号を出力するコンパレータを備えた放電点灯装置について開示されている。
引用文献３には、複数の放電管に供給する交流電流を生成するトランスの出力する交流電流を監視する電流検出回路と、同トランスの出力する交流電圧を監視する電圧検出回路と、電流検出回路と電圧検出回路の論理積を求めるＡＮＤ演算器とを備えた放電灯点灯装置について開示されている。
引用文献４には、複数の放電灯の高周波電源と、複数の放電灯の両端電圧をここに検出する電圧検出回路と、これら電圧検出回路により検出された両端電圧中の最大値を選択するＯＲ回路と、この最大値に基づいて放電灯に高周波電源の出力周波数を制御する制御回路と、を備える多灯放電灯一括点灯回路について開示されている。
引用文献５には、複数の放電灯について放電灯電圧等の物理量をそれぞれ検出する複数の検出器と、すべての検出器の出力信号を入力として所定の演算方法に基づいて基準信号を出力する演算器と、同基準信号と検出器の出力信号とを比較する比較器とを備えて、同比較器の出力に基づいて放電灯の点灯制御を行う放電灯点灯装置について開示されている。 In the cited document 1, a peak hold circuit that takes a logical sum of terminal voltages of a plurality of CCFLs, and an overcurrent that detects an overcurrent generated in any of the CCFLs by comparing the logical sum with a predetermined voltage by a comparator. A detection circuit unit and a stop signal generation circuit unit that outputs a stop signal to the power supply circuit when the overcurrent detection circuit unit detects an overcurrent, and the power supply circuit that receives the stop signal stops output of the power supply voltage A cold cathode fluorescent tube driving circuit is disclosed.
In the cited document 2, a plurality of lamp current monitor circuits that respectively convert the tube currents of the plurality of discharge lamps into voltages and perform half-wave rectification, and a voltage that combines these half-wave rectified voltages with a predetermined voltage are compared. A discharge lighting device including a comparator that outputs a signal for stopping an inverter circuit when the combined voltage is lower than a predetermined voltage is disclosed.
In Cited Document 3, a current detection circuit that monitors an alternating current output from a transformer that generates an alternating current supplied to a plurality of discharge tubes, a voltage detection circuit that monitors an alternating current output from the transformer, and a current detection circuit And a discharge lamp lighting device including an AND operation unit for obtaining a logical product of the voltage detection circuit.
In the cited document 4, a high-frequency power source for a plurality of discharge lamps, a voltage detection circuit for detecting the voltages at both ends of the plurality of discharge lamps, and an OR for selecting a maximum value among the voltages at both ends detected by these voltage detection circuits. A multi-lamp discharge lamp collective lighting circuit including a circuit and a control circuit that controls the output frequency of a high-frequency power supply to the discharge lamp based on the maximum value is disclosed.
In Cited Document 5, a plurality of detectors for detecting physical quantities such as discharge lamp voltages for a plurality of discharge lamps, and an operation for outputting a reference signal based on a predetermined calculation method using output signals of all the detectors as inputs. And a discharge lamp lighting device that includes a comparator and a comparator that compares the reference signal with the output signal of the detector, and controls the lighting of the discharge lamp based on the output of the comparator.

特開2005-340023号公報JP 2005-340023 A 特開2004-281361号公報JP 2004-281361 A 特開2005-251580号公報JP 2005-251580 A 特許2881764号公報Japanese Patent No. 2881764 特開2009-076407号公報JP 2009-076407

上述した特許文献１，２，４，５に記載の回路においては、放電灯の点灯状態を監視して放電灯の異常を検出するための保護回路を備えている。放電灯の異常には、出力の上昇と低下とがあるが、出力の低下を監視できる保護回路について開示されているのは、上述した特許文献４，５である。しかしながら特許文献４の保護回路は、複数の放電灯の全体的な電圧傾向を監視するものであって複数の放電灯の一部だけで発生する異常を検出するものではないし、各放電灯で個別に発生する異常まで検出しようとすると、特許文献５に示すように、どうしても回路規模が大きくなり、例えばコンパレータを多用することになってしまう。 The circuits described in Patent Documents 1, 2, 4, and 5 described above include a protection circuit for monitoring the lighting state of the discharge lamp and detecting an abnormality of the discharge lamp. The abnormalities of the discharge lamp include an increase and a decrease in output. Patent Documents 4 and 5 described above disclose protection circuits that can monitor the decrease in output. However, the protection circuit of Patent Document 4 monitors the overall voltage tendency of a plurality of discharge lamps and does not detect an abnormality that occurs only in a part of the plurality of discharge lamps. If an attempt is made to detect even an abnormality that occurs in the circuit, as shown in Patent Document 5, the circuit scale inevitably increases, and for example, many comparators are used.

本発明は、上記課題に鑑みてなされたもので、放電灯によるバックライトを有する表示装置において、回路規模や回路コストを抑えた保護回路であって、複数の放電灯の中の一部に電圧低下が発生したときに、この一部の放電灯の電圧低下を確実に検出可能な保護回路を表示装置に備えさせることを目的とする。 The present invention has been made in view of the above problems, and in a display device having a backlight by a discharge lamp, is a protection circuit that suppresses the circuit scale and circuit cost, and a voltage is applied to some of the plurality of discharge lamps. It is an object of the present invention to provide a display device with a protection circuit that can reliably detect the voltage drop of some of the discharge lamps when a drop occurs.

上記課題を解決するために、本発明にかかる表示装置では、複数の放電灯を備えたバックライトを有する表示装置において、上記複数の放電灯のそれぞれに交流電源を供給する電源供給回路と、上記放電灯ごとに設けられるとともに各放電灯の端子電圧を所定割合に分圧する複数の分圧回路と、上記分圧回路ごとに設けられるとともに対応する分圧回路の分圧のピークホールド電圧を生成する複数のピークホールド回路と、複数の上記ピークホールド電圧の最小値をＯＲ電圧として出力する等価電圧検出回路と、上記ＯＲ電圧が所定電圧よりも低下すると所定の制御信号を出力する比較回路と、上記比較回路から上記所定の制御信号を入力されると本表示装置をシャットダウンする保護手段と、を備える構成としてある。 In order to solve the above-mentioned problems, in a display device according to the present invention, in a display device having a backlight including a plurality of discharge lamps, a power supply circuit that supplies AC power to each of the plurality of discharge lamps; A plurality of voltage dividing circuits that are provided for each discharge lamp and that divide the terminal voltage of each discharge lamp at a predetermined ratio, and a peak hold voltage that is provided for each of the voltage dividing circuits and that is divided by the corresponding voltage dividing circuit is generated. A plurality of peak hold circuits; an equivalent voltage detection circuit that outputs a minimum value of the plurality of peak hold voltages as an OR voltage; a comparison circuit that outputs a predetermined control signal when the OR voltage falls below a predetermined voltage; And a protection unit that shuts down the display device when the predetermined control signal is input from the comparison circuit.

以上のように構成された表示装置において、上記電源供給回路は所定の交流電源から上記複数の放電灯のそれぞれに供給するための交流電源を生成し、生成した交流電源を複数の放電灯に供給して点灯させる。上記分圧回路は、放電灯の一方の端子電圧を監視するのであれば放電灯の数だけ、放電灯の両方の端子電圧を監視するのであれば放電灯の端子の数だけ設けられており、各端子電圧を所定割合に減じた分圧を上記ピークホールド回路に出力する。この分圧も上記端子電圧の交流やノイズなどに起因する変動に応じて変動している。そこで、上記端子電圧が、規定値からのズレ量を総合的に評価するための評価用電圧として、上記ピークホールド回路は、入力された分圧を整流平滑することにより分圧のピーク値をホールドしたピークホールド電圧を生成する。上記ピークホールド回路は、上記分圧回路と同数だけ設けられており、１つの分圧回路の出力が１つのピークホールド回路に入力されるようになっている。 In the display device configured as described above, the power supply circuit generates an AC power supply for supplying each of the plurality of discharge lamps from a predetermined AC power supply, and supplies the generated AC power supply to the plurality of discharge lamps. And turn it on. The voltage dividing circuit is provided as many as the number of discharge lamps if one terminal voltage of the discharge lamp is monitored, or as many as the number of terminals of the discharge lamp if both terminal voltages of the discharge lamp are monitored, A divided voltage obtained by reducing each terminal voltage to a predetermined ratio is output to the peak hold circuit. This divided voltage also fluctuates in accordance with fluctuations due to the terminal voltage AC and noise. Therefore, the peak hold circuit holds the peak value of the divided voltage by rectifying and smoothing the input divided voltage as an evaluation voltage for comprehensively evaluating the amount of deviation of the terminal voltage from the specified value. The peak hold voltage is generated. The number of the peak hold circuits is the same as the number of the voltage divider circuits, and the output of one voltage divider circuit is input to one peak hold circuit.

このようにして生成された複数のピークホールド電圧は、上記等価電圧検出回路に入力されており、上記等価電圧検出回路はこれら複数の上記ピークホールド電圧の中の最小のものを出力することになる。この出力値は、放電灯の端子電圧の中で最も低下しているものと等価な電圧であり、放電灯のいずれか１端子でも電圧が低下していると、低下した電圧が出力されるという意味で、論理和電圧、すなわちＯＲ電圧と呼んでいる。 The plurality of peak hold voltages generated in this way are input to the equivalent voltage detection circuit, and the equivalent voltage detection circuit outputs the minimum one of the plurality of peak hold voltages. . This output value is a voltage equivalent to the lowest drop terminal voltage of the discharge lamp, and if the voltage is reduced at any one terminal of the discharge lamp, the reduced voltage is output. In a sense, this is called a logical sum voltage, that is, an OR voltage.

そして、上記比較回路は上記ＯＲ電圧と所定電圧とを比較し、上記ＯＲ電圧が所定電圧よりも低下している場合には所定の制御信号を出力することになる。ＯＲ電圧と比較される所定電圧は、上記端子電圧の規定値の下限の電圧から生成された評価用電圧と同等の値となっている。上記保護手段は、所定の制御信号の伝送ラインを監視しており、所定の制御信号が入力されると本表示装置をシャットダウンすることにより、上記放電灯や上記電源回路を保護し、ひいては装置そのものを保護する。以上の構成によれば、上記等価電圧検出回路の後段に形成される比較回路を１つだけ設ければよく、複数の放電灯の端子電圧を効率的に監視することが可能となる。 The comparison circuit compares the OR voltage with a predetermined voltage, and outputs a predetermined control signal when the OR voltage is lower than the predetermined voltage. The predetermined voltage compared with the OR voltage has a value equivalent to the evaluation voltage generated from the lower limit voltage of the specified value of the terminal voltage. The protection means monitors a transmission line of a predetermined control signal, and when the predetermined control signal is inputted, the display device is shut down to protect the discharge lamp and the power supply circuit, and thus the device itself. Protect. According to the above configuration, only one comparison circuit formed after the equivalent voltage detection circuit may be provided, and the terminal voltages of a plurality of discharge lamps can be efficiently monitored.

また、本発明の選択的な一態様として、上記等価電圧検出回路は、上記ピークホールド回路の各々から出力されるピークホールド電圧をそれぞれカソードに入力されている複数のダイオードと、該複数のダイオードのアノードに一端を接続されるとともに他端に定電圧を印加されている第１抵抗と、上記複数のダイオードのアノードや上記第１抵抗の一端にアノードを接続される構成としてもよい。該構成によれば、上記複数のピークホールド回路において生成されるピークホールド電圧の等電位を後段に伝えつつ、等価電圧検出回路の前段と後段との間に電流が流れないようにすることができる。 As an alternative aspect of the present invention, the equivalent voltage detection circuit includes a plurality of diodes each receiving a peak hold voltage output from each of the peak hold circuits, and a plurality of diodes. A configuration may be adopted in which one end is connected to the anode and a constant voltage is applied to the other end, and the anode is connected to the anodes of the plurality of diodes and one end of the first resistor. According to this configuration, the equipotential of the peak hold voltage generated in the plurality of peak hold circuits can be transmitted to the subsequent stage, and current can be prevented from flowing between the previous stage and the subsequent stage of the equivalent voltage detection circuit. .

また、本発明の選択的な一態様として、上記分圧回路は、コンデンサ分圧回路にて上記端子電圧を所定割合に分圧するとともに、この分圧された端子電圧を分割抵抗にて所定割合に分圧して出力するように構成してもよい。該構成によれば、高圧・高周波の交流電流を所定割合まで減じた分圧を、簡易な回路構成で生成することが出来る。 Further, as a selective aspect of the present invention, the voltage dividing circuit divides the terminal voltage into a predetermined ratio by a capacitor voltage dividing circuit, and the divided terminal voltage to a predetermined ratio by a dividing resistor. You may comprise so that it may be divided and output. According to this configuration, it is possible to generate a partial pressure obtained by reducing the high-voltage / high-frequency AC current to a predetermined ratio with a simple circuit configuration.

また、本発明の選択的な一態様として、上記ピークホールド回路は、上記分圧回路の出力する分圧をアノードに入力されている第３ダイオードと、該第３ダイオードのカソードに一端を接続されるとともに他端をグランドに接続された第２抵抗と、上記第３ダイオードのカソードおよび第２抵抗の一端に一端が接続されるとともに他端をグランドに接続された第１コンデンサと、を備える構成としてもよい。該構成によれば、上記分圧回路の出力する交流を整流平滑したピークホールド電圧を上記第１コンデンサに充電しつつ、上記第２抵抗が上記第１コンデンサに充電された電圧を所定の時定数で放電するため、高周波の端子電圧に応じた的確なピークホールド電圧を生成可能となる。 Further, as a selective aspect of the present invention, the peak hold circuit has one end connected to the third diode that inputs the divided voltage output from the voltage dividing circuit to the anode and the cathode of the third diode. And a second capacitor having the other end connected to the ground and a first capacitor having one end connected to the cathode of the third diode and one end of the second resistor and the other end connected to the ground. It is good. According to this configuration, the first capacitor is charged with a peak hold voltage obtained by rectifying and smoothing the alternating current output from the voltage dividing circuit, and the voltage charged in the first capacitor by the second resistor is set to a predetermined time constant. Therefore, an accurate peak hold voltage corresponding to the high frequency terminal voltage can be generated.

また、本発明の選択的な一態様として、上記等価電圧検出回路と上記比較回路の間に、上記ＯＲ電圧のピーク値をホールドするピークホールド回路を備える構成としてもよい。該構成によれば、上記比較回路に入力される電圧を、安定化させることができる。 Further, as a selective aspect of the present invention, a peak hold circuit that holds the peak value of the OR voltage may be provided between the equivalent voltage detection circuit and the comparison circuit. According to this configuration, the voltage input to the comparison circuit can be stabilized.

また、本発明の選択的な一態様として、上記ピークホールド回路は入力される電圧を蓄積するコンデンサと並列に挿入される抵抗とにより所定の時定数で上記入力される電圧を放電する時定数回路を備えており、上記等価電圧検出回路の後段に設けられるピークホールド回路は、上記等価電圧検出回路の前段に設けられるピークホールド回路よりも時定数を大きく設定される構成としてもよい。該構成によれば、前段のピークホールド回路のそれぞれにおいて流れる電流と後段のピークホールド回路に流れる電流との釣り合いを取りつつ、後段のピークホールド電圧の時定数を大きくすることによって上記ＯＲ電圧を平滑化することができる。 As a selective aspect of the present invention, the peak hold circuit is a time constant circuit that discharges the input voltage with a predetermined time constant by a capacitor that stores the input voltage and a resistor that is inserted in parallel. The peak hold circuit provided in the subsequent stage of the equivalent voltage detection circuit may have a time constant set larger than that of the peak hold circuit provided in the previous stage of the equivalent voltage detection circuit. According to this configuration, the OR voltage is smoothed by increasing the time constant of the subsequent peak hold voltage while balancing the current flowing in each of the previous peak hold circuits and the current flowing in the subsequent peak hold circuit. Can be

なお、上述した表示装置は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本発明は上記表示装置を備える表示システムとしても実現可能である。この表示システムの発明も、上述した作用、効果を奏する。むろん、請求項２〜６に記載した構成も、前記システムに適用可能である。 Note that the display device described above includes various modes such as being implemented in a state of being incorporated in another device or implemented together with another method. The present invention can also be realized as a display system including the above display device. The invention of this display system also has the above-described actions and effects. Of course, the configurations described in claims 2 to 6 are also applicable to the system.

以上説明したように本発明によれば、複数の放電灯の中の一部に電圧低下が発生したときに、この一部の放電灯の電圧低下を確実に検出しつつ、効率的に複数の放電灯の端子電圧を監視することが可能な表示装置を提供することができる。
また請求項２にかかる発明によれば、等価電圧検出回路の前段と後段との間に電流が流れないようにしつつ、上記複数のピークホールド回路において生成されるピークホールド電圧の等電位を後段に伝えることができる。
そして請求項３にかかる発明によれば、高圧・高周波の交流電流を所定割合まで減じた分圧を、簡易な回路構成で生成出来る。
さらに請求項４にかかる発明によれば、高周波の交流に対応する的確なピークホールド電圧を生成可能となる。
また請求項５にかかる発明によれば、比較回路に入力される電圧を安定化させることができる。
そして請求項６にかかる発明によれば、前段のピークホールド回路のそれぞれにおいて流れる電流と後段のピークホールド回路に流れる電流との釣り合いを取りつつ、後段のピークホールド電圧の時定数を大きくすることによって上記ＯＲ電圧を平滑化することができる。 As described above, according to the present invention, when a voltage drop occurs in a part of the plurality of discharge lamps, the plurality of discharge lamps can be efficiently detected while reliably detecting the voltage drop of the part of the discharge lamps. A display device capable of monitoring the terminal voltage of the discharge lamp can be provided.
According to the invention of claim 2, the equipotential of the peak hold voltage generated in the plurality of peak hold circuits is set to the subsequent stage while preventing current from flowing between the previous stage and the subsequent stage of the equivalent voltage detection circuit. I can tell you.
According to the third aspect of the present invention, a partial pressure obtained by reducing the high-voltage / high-frequency alternating current to a predetermined ratio can be generated with a simple circuit configuration.
Furthermore, according to the fourth aspect of the present invention, an accurate peak hold voltage corresponding to high frequency alternating current can be generated.
According to the fifth aspect of the invention, the voltage input to the comparison circuit can be stabilized.
According to the sixth aspect of the present invention, the time constant of the peak hold voltage in the subsequent stage is increased while balancing the current flowing in each of the peak hold circuits in the previous stage and the current flowing in the peak hold circuit in the subsequent stage. The OR voltage can be smoothed.

テレビジョンの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of a television. プロテクト回路の回路図である。It is a circuit diagram of a protection circuit. プロテクト処理の流れを示すフローチャートである。It is a flowchart which shows the flow of a protection process. プロテクト回路の各所における電圧の経時変動の測定結果を示すグラフである。It is a graph which shows the measurement result of the time-dependent fluctuation | variation of the voltage in each place of a protection circuit.

以下、下記の順序に従って本発明の実施形態を説明する。
（１）本実施形態の構成：
（２）プロテクト回路：
（３）プロテクト処理：
（４）まとめ： Hereinafter, embodiments of the present invention will be described in the following order.
(1) Configuration of the present embodiment:
(2) Protection circuit:
(3) Protection processing:
(4) Summary:

（１）本実施形態の構成：
図１は、本発明が適用される表示装置としてのテレビジョン１００の概略構成を示すブロック図である。なお、本実施形態ではテレビジョン１００を例にとって説明を行うが、本発明はこれに限定されるものではなく、放電灯をバックライトとして利用する表示部を備えた電気電子機器であれば本発明を適用可能である。また、同図では発明に関係しない部位については記載を省略してある。 (1) Configuration of the present embodiment:
FIG. 1 is a block diagram showing a schematic configuration of a television 100 as a display device to which the present invention is applied. In the present embodiment, the television 100 will be described as an example. However, the present invention is not limited to this, and the present invention is not limited to this as long as it is an electric and electronic device including a display unit that uses a discharge lamp as a backlight. Is applicable. Further, in the figure, description of parts not related to the invention is omitted.

図１において、テレビジョン１００は、チューナ１０と、映像処理部１２と、液晶パネル１６と、この液晶パネル１６の各セルを映像信号に基づいて制御する駆動回路１４と、液晶パネル１６の背面から光を照射する光源であるバックライト１８と、バックライト１８に電源電圧を供給するインバータ回路２０と、商用の交流電源を入力されつつこの交流電源に基づいて電源電圧を生成してインバータ回路２０を含めたテレビジョン１００の各部に供給する電源回路２２と、テレビジョン１００全体を制御する制御部として機能するマイコン２４と、を備えている。また、テレビジョン１００は、インバータ回路２０の出力を監視して、監視結果をマイコン２４に通知するプロテクト回路３０を備えている。各部１０，１２，１４，２４はＩＩＣバスなどの汎用的な通信バスで接続されており、所定の通信プロトコルに基づいて互いに通信可能になっている。 In FIG. 1, a television 100 includes a tuner 10, a video processing unit 12, a liquid crystal panel 16, a drive circuit 14 that controls each cell of the liquid crystal panel 16 based on video signals, and a rear surface of the liquid crystal panel 16. A backlight 18 that is a light source for irradiating light, an inverter circuit 20 that supplies a power supply voltage to the backlight 18, and a power supply voltage is generated based on the AC power supply while a commercial AC power supply is input, and the inverter circuit 20 is The power supply circuit 22 supplied to each part of the included television 100 and a microcomputer 24 functioning as a control unit for controlling the entire television 100 are provided. The television 100 also includes a protect circuit 30 that monitors the output of the inverter circuit 20 and notifies the microcomputer 24 of the monitoring result. The units 10, 12, 14, and 24 are connected by a general-purpose communication bus such as an IIC bus, and can communicate with each other based on a predetermined communication protocol.

チューナ１０は地上波放送信号を受信可能なアンテナやケーブルテレビ回線などに接続されており、アナログやデジタルのテレビ放送信号を入力される。チューナ１０はマイコン２４の制御にしたがって選局動作を行うことにより、入力されたテレビ放送信号の中からテレビ放送帯域に対応した所望周波数のテレビ放送信号を受信する。そして、受信したテレビ放送信号から所要の信号だけを選択して高周波増幅し、中間周波信号に変換して出力する。 The tuner 10 is connected to an antenna capable of receiving a terrestrial broadcast signal, a cable television line, or the like, and receives an analog or digital television broadcast signal. The tuner 10 performs a channel selection operation according to the control of the microcomputer 24, thereby receiving a television broadcast signal having a desired frequency corresponding to the television broadcast band from the inputted television broadcast signals. Then, only a required signal is selected from the received television broadcast signal, amplified at a high frequency, converted into an intermediate frequency signal and output.

映像処理部１２は、チューナ１０から入力された中間周波信号の信号レベルに応じてデジタル化する。そして、デジタル化された中間周波信号に各種の信号処理を施すことにより、ＲＧＢ（赤、緑、青）で表現される映像信号（ＲＧＢ信号）や同期信号、音声信号を復元する。復元された同期信号は、所定の信号処理が施された後、マイコン２４に出力され、復元された音声信号は、不図示の音声処理部で増幅やトーン調整が行われてから不図示のスピーカに出力される。また、映像処理部１２は、復元されたＲＧＢ信号に対して表示装置の画素数（横縦比、ｍ：ｎ）に合わせたスケーリング処理を行って表示装置の１画面分の画像データを生成する。このように生成された画像データは駆動回路１４に出力される。 The video processing unit 12 digitizes according to the signal level of the intermediate frequency signal input from the tuner 10. Then, various signal processes are performed on the digitized intermediate frequency signal to restore a video signal (RGB signal), a synchronization signal, and an audio signal expressed in RGB (red, green, blue). The restored synchronization signal is subjected to predetermined signal processing and then output to the microcomputer 24. The restored audio signal is amplified and tone-adjusted by a voice processing unit (not shown) and then a speaker (not shown). Is output. Further, the video processing unit 12 performs a scaling process on the restored RGB signal according to the number of pixels (aspect ratio, m: n) of the display device to generate image data for one screen of the display device. . The image data generated in this way is output to the drive circuit 14.

マイコン２４は、マイコン２４内部の構成部品としてのＣＰＵが、同じくマイコン２４内の構成部品であるＲＯＭやＲＡＭなどに書き込まれた各プログラムに従って演算処理を行うことにより、テレビジョン１００全体を制御する。またマイコン２４はタイマ回路を内蔵しており、タイマ回路の発生するクロック信号を取得している。従って、制御プログラムを所定時間おきに実行したり、所定のタイミングでプログラムを実行したりすることが出来る。なお、図１においては、ＣＰＵやＲＯＭやＲＡＭやタイマ回路については図示を省略している。 The microcomputer 24 controls the entire television 100 by a CPU as a component in the microcomputer 24 performing arithmetic processing according to each program written in a ROM, a RAM, or the like, which is also a component in the microcomputer 24. The microcomputer 24 has a built-in timer circuit and acquires a clock signal generated by the timer circuit. Therefore, the control program can be executed every predetermined time, or the program can be executed at a predetermined timing. In FIG. 1, the CPU, ROM, RAM, and timer circuit are not shown.

マイコン２４は、不図示のリモコンのキー操作と電圧信号との対応関係を保持しており、この対応関係を参照することによりリモコンで行われたキー操作を検知し、マイコン２４は、対応するチャンネルを受信させるように周波数データをチューナ１０に送出することができる。例えば、ユーザーが不図示のリモコンを用いて所望のチャンネルを受信させるべく操作すると、リモコン信号が出力され、不図示のリモコン受信部がこのリモコン信号を受信し、リモコン受信部はリモコン信号に対応する電圧信号をマイコン２４に出力する。マイコン２４は、この電圧信号に基づいてキー操作を検知することができる。 The microcomputer 24 holds a correspondence relationship between a key operation of a remote controller (not shown) and a voltage signal. The microcomputer 24 detects a key operation performed by the remote controller by referring to this correspondence relationship. The frequency data can be transmitted to the tuner 10 so as to be received. For example, when a user operates to receive a desired channel using a remote controller (not shown), a remote control signal is output, a remote control receiver (not shown) receives this remote control signal, and the remote control receiver corresponds to the remote control signal. A voltage signal is output to the microcomputer 24. The microcomputer 24 can detect a key operation based on this voltage signal.

バックライト１８は、複数の蛍光管を備えており、インバータ回路２０から供給された交流電圧でこれらの蛍光管が点灯する。本実施形態においては、これら蛍光管が放電灯を構成し、インバータ回路２０もしくは、インバータ回路２０と電源回路２２との組合せが電源供給回路を構成する。インバータ回路２０は、電源回路２２から供給される直流電圧にもとづいて、高周波かつ高圧の交流電圧をバックライト１８を構成する蛍光管の端子ごとに生成している。従って、インバータ回路２０の出力電圧が全体的に変動することもむろんあるが、インバータ回路２０から蛍光管の各端子に供給される電圧ごとにも変動する。本実施形態のプロテクト回路３０は、インバータ回路２０の出力変動を総合的に監視するとともに、複数の蛍光管の各端子ごとの変動を個別にも監視する。以下、プロテクト回路３０の具体的構成について説明する。 The backlight 18 includes a plurality of fluorescent tubes, and these fluorescent tubes are lit by the AC voltage supplied from the inverter circuit 20. In the present embodiment, these fluorescent tubes constitute a discharge lamp, and the inverter circuit 20 or a combination of the inverter circuit 20 and the power supply circuit 22 constitutes a power supply circuit. The inverter circuit 20 generates a high-frequency and high-voltage AC voltage for each terminal of the fluorescent tube constituting the backlight 18 based on the DC voltage supplied from the power supply circuit 22. Therefore, the output voltage of the inverter circuit 20 may fluctuate as a whole, but also fluctuates for each voltage supplied from the inverter circuit 20 to each terminal of the fluorescent tube. The protect circuit 30 of the present embodiment comprehensively monitors the output fluctuation of the inverter circuit 20 and also individually monitors the fluctuation for each terminal of the plurality of fluorescent tubes. Hereinafter, a specific configuration of the protect circuit 30 will be described.

（２）プロテクト回路：
図２は、プロテクト回路３０の回路図である。同図に示すように、プロテクト回路は、高電圧用の分圧回路３１ａ，３１ｂ，３１ｃ，・・・と、ピークホールド回路３２ａ，３２ｂ，３２ｃ，・・・と、等価電圧検出回路３３と、ピークホールド回路３４と、比較検知回路３５と、プロテクト信号生成回路３６と、を備えている。なお、図２には、分圧回路とピークホールド回路とを３つずつ示してあるが、実際には蛍光管の灯数にあわせて形成される。例えば、蛍光管として４本のＵ字管を用い、Ｕ字管の両端の電圧をそれぞれに監視する場合は、分圧回路とピークホールド回路とを８組設けることになる。なお、Ｕ字管の両端には、正負が反転した高周波の交流が印加されている。 (2) Protection circuit:
FIG. 2 is a circuit diagram of the protect circuit 30. As shown in the figure, the protect circuit includes high voltage dividing circuits 31a, 31b, 31c,..., Peak hold circuits 32a, 32b, 32c,. A peak hold circuit 34, a comparison detection circuit 35, and a protect signal generation circuit 36 are provided. In FIG. 2, three voltage dividing circuits and three peak hold circuits are shown, but in actuality, they are formed according to the number of fluorescent tubes. For example, when four U-shaped tubes are used as fluorescent tubes and the voltages at both ends of the U-shaped tube are monitored respectively, eight sets of voltage dividing circuits and peak hold circuits are provided. Note that high-frequency alternating current in which positive and negative are reversed is applied to both ends of the U-shaped tube.

分圧回路３１ａは、コンデンサＣＨと、コンデンサＣＬと、抵抗ＲＨ１と、抵抗ＲＬ１と、を備えている。コンデンサＣＨ，ＣＬは分圧コンデンサを構成しており、インバータ回路２０から蛍光管の端子に入力されている高周波の交流電圧であるインバータ電圧Ｖｉｎｖの供給ラインとグランドとの間に直列接続されている。このように接続されたコンデンサＣＨ，ＣＬの間の分圧点には、インバータ電圧Ｖｉｎｖの分圧Ｖｄｉｖ１が発生することになる。なお、コンデンサＣＨ，ＣＬが本実施形態におけるコンデンサ分圧回路を構成する。一方、抵抗ＲＨ１，ＲＬ１も分割抵抗を構成しており、分圧Ｖｄｉｖ１とグランドとの間に直列接続されている。このように接続された抵抗ＲＨ１，ＲＬ１の分割点には、分圧Ｖｄｉｖ１の分圧Ｖｄｉｖ２が発生する。 The voltage dividing circuit 31a includes a capacitor CH, a capacitor CL, a resistor RH1, and a resistor RL1. Capacitors CH and CL constitute a voltage dividing capacitor, and are connected in series between the supply line of the inverter voltage Vinv, which is a high-frequency AC voltage input from the inverter circuit 20 to the terminal of the fluorescent tube, and the ground. . A divided voltage Vdiv1 of the inverter voltage Vinv is generated at the voltage dividing point between the capacitors CH and CL connected in this way. Capacitors CH and CL constitute a capacitor voltage dividing circuit in the present embodiment. On the other hand, the resistors RH1 and RL1 also form divided resistors and are connected in series between the divided voltage Vdiv1 and the ground. A divided voltage Vdiv2 of the divided voltage Vdiv1 is generated at the dividing point of the resistors RH1 and RL1 connected in this way.

以上のように構成された分圧回路３１ａは、インバータ電圧Ｖｉｎｖの各瞬時値を所定割合に低下した分圧Ｖｄｉｖ２を出力することになる。なお、他の分圧回路３１ｂ，３１ｃ，・・・は、分圧回路３１ａと同様の構成であり、分圧Ｖｄｉｖ２と同様の分圧を、分圧回路３１ａとは異なる蛍光管の端子に入力されるインバータ電圧Ｖｉｎｖに基づいてそれぞれ生成して出力することになる。 The voltage dividing circuit 31a configured as described above outputs the divided voltage Vdiv2 obtained by reducing each instantaneous value of the inverter voltage Vinv to a predetermined ratio. The other voltage dividing circuits 31b, 31c,... Have the same configuration as that of the voltage dividing circuit 31a, and the same divided voltage as the divided voltage Vdiv2 is input to a terminal of a fluorescent tube different from the divided voltage circuit 31a. Are generated and output based on the inverter voltage Vinv.

ピークホールド回路３２ａは、分圧回路３１ａの出力する分圧Ｖｄｉｖ２をアノードに入力されているダイオードＤ１と、ダイオードＤ１のカソードに一端を接続されるとともに他端をグランドに接続された抵抗Ｒ１と、ダイオードＤ１のカソードおよび抵抗Ｒ１の一端に一端が接続されるとともに他端をグランドに接続されたコンデンサＣ１と、を備えている。なお、本実施形態において、ダイオードＤ１が第３ダイオードを構成し、抵抗Ｒ１が第２抵抗を構成し、コンデンサＣ１が第１コンデンサを構成する The peak hold circuit 32a has a voltage Ddiv2 output from the voltage dividing circuit 31a as a diode D1 input to the anode, a resistor R1 having one end connected to the cathode of the diode D1 and the other end connected to the ground, And a capacitor C1 having one end connected to the cathode of the diode D1 and one end of the resistor R1, and the other end connected to the ground. In this embodiment, the diode D1 forms a third diode, the resistor R1 forms a second resistor, and the capacitor C1 forms a first capacitor.

以上のように構成されたピークホールド回路３２ａにおいては、ダイオードＤ１が分圧Ｖｄｉｖ２を半波整流した脈流を生成するとともに、コンデンサＣ１がこの脈流を充電する。コンデンサＣ１と抵抗Ｒ１とはＣＲ時定数回路を構成しているため、コンデンサＣ１に蓄積された電荷は所定の時定数で抵抗Ｒ１を介して放電する。ただし、インバータ電圧Ｖｉｎｖに対応して変動する分圧Ｖｄｉｖ２は高周波であるため、インバータ電圧Ｖｉｎｖの出力中は、そのピーク値に対応するピークホールド電圧がコンデンサＣ１に充電されることになる。すなわち、ピークホールド回路３２ａは、分圧Ｖｄｉｖ２の整流平滑回路として作用することになる。 In the peak hold circuit 32a configured as described above, the diode D1 generates a pulsating current obtained by half-wave rectifying the divided voltage Vdiv2, and the capacitor C1 charges the pulsating current. Since the capacitor C1 and the resistor R1 constitute a CR time constant circuit, the electric charge accumulated in the capacitor C1 is discharged through the resistor R1 with a predetermined time constant. However, since the divided voltage Vdiv2 that varies in accordance with the inverter voltage Vinv is a high frequency, the peak hold voltage corresponding to the peak value is charged in the capacitor C1 during the output of the inverter voltage Vinv. That is, the peak hold circuit 32a functions as a rectifying / smoothing circuit for the divided voltage Vdiv2.

また、コンデンサＣ１には、後述の等価電圧検出回路３３を構成する抵抗ＲｂｉａｓとダイオードＤ２１とを介して、定電圧源からＶｒｅｆが印加されているため、いったんコンデンサＣ１の電圧が上昇すると放電しにくくなっている。そのため、ピークホールド回路３２ａは、分圧Ｖｄｉｖ２のピーク値に対応するピークホールド電圧Ｖｐｅａｋ１を安定して出力することができる。なお、他のピークホールド回路３２ｂ，３２ｃ，・・・には、各々分圧回路３１ｂ，３１ｃ，・・・から分圧Ｖｄｉｖ２と同様の分圧が入力されており、ピークホールド回路３２ａの出力するＶｐｅａｋ１と同様にして生成されたピークホールド電圧を出力することになる。 Further, since Vref is applied to the capacitor C1 from a constant voltage source via a resistor Rbias and a diode D21 constituting an equivalent voltage detection circuit 33 described later, it is difficult to discharge once the voltage of the capacitor C1 rises. It has become. Therefore, the peak hold circuit 32a can stably output the peak hold voltage Vpeak1 corresponding to the peak value of the divided voltage Vdiv2. The other peak hold circuits 32b, 32c,... Receive the same divided voltage as the divided voltage Vdiv2 from the voltage divider circuits 31b, 31c,. The peak hold voltage generated in the same manner as Vpeak1 is output.

等価電圧検出回路３３は、ピークホールド回路３２ａの出力するピークホールド電圧Ｖｐｅａｋ１をカソードに入力されているダイオードＤ２１ならびにピークホールド回路３２ｂ，３２ｃ，・・・の出力するピークホールド電圧がそれぞれカソードに入力されているダイオードＤ２２，Ｄ２３，・・・と、ダイオードＤ２１，Ｄ２２，Ｄ２３，・・・のアノードに一端を接続されるとともに他端に所定の電圧源から定電圧Ｖｒｅｆを入力されている抵抗Ｒｂｉａｓと、ダイオードＤ２１，Ｄ２２，Ｄ２３，・・・のアノードや抵抗Ｒｂｉａｓの一端にアノードを接続されているダイオードＤ３と、を備えている。なお、本実施形態において、ダイオードＤ２１，Ｄ２２，Ｄ２３，・・・が複数のダイオードを構成し、抵抗Ｒｂｉａｓが第１抵抗を構成し、ダイオードＤ３が第２ダイオードを構成している。 In the equivalent voltage detection circuit 33, the peak hold voltage Vpeak1 output from the peak hold circuit 32a and the peak hold voltage output from the peak hold circuits 32b, 32c,. .. And a resistor Rbias having one end connected to the anodes of the diodes D21, D22, D23,... And a constant voltage Vref input from a predetermined voltage source to the other end. , Diodes D21, D22, D23,... And a diode D3 having an anode connected to one end of the resistor Rbias. In this embodiment, the diodes D21, D22, D23,... Constitute a plurality of diodes, the resistor Rbias constitutes a first resistor, and the diode D3 constitutes a second diode.

以上のように構成された等価電圧検出回路３３は、各ピークホールド回路から出力されるピークホールド電圧の論理和となるＯＲ電圧ＶＯＲを、ダイオードＤ２１，Ｄ２２，Ｄ２３，・・・のアノードとダイオードＤ３のアノードとの接続点に発生することになる。論理和とは、ピークホールド回路３２ａ，３２ｂ，３２ｃ，・・・のそれぞれに発生するピークホールド電圧の中で、いずれか最も低い電圧のものがＯＲ電圧ＶＯＲとなることを意味する。すなわち、複数ある蛍光管の中で、最も低下している端子電圧に対応するピークホールド電圧がＯＲ電圧となる。このようにして生成されたＯＲ電圧ＶＯＲは、ダイオードＤ３を介して後段のピークホールド回路３４に出力される。 The equivalent voltage detection circuit 33 configured as described above converts the OR voltage VOR, which is the logical sum of the peak hold voltages output from each peak hold circuit, into the anodes of the diodes D21, D22, D23,. Will occur at the connection point with the anode. The logical sum means that the lowest one of the peak hold voltages generated in each of the peak hold circuits 32a, 32b, 32c,... Becomes the OR voltage VOR. That is, the peak hold voltage corresponding to the terminal voltage that is the lowest among the plurality of fluorescent tubes is the OR voltage. The OR voltage VOR generated in this way is output to the subsequent peak hold circuit 34 via the diode D3.

ピークホールド回路３４は、上記等価電圧検出回路３３の一部を構成するダイオードＤ３と、ダイオードＤ３のカソードに一端を接続されるとともに他端をグランドに接続された抵抗Ｒ３と、ダイオードＤ３のカソードや抵抗Ｒ３の一端に一端を接続されるとともに他端をグランドに接続されたコンデンサＣ３と、を備える。 The peak hold circuit 34 includes a diode D3 constituting a part of the equivalent voltage detection circuit 33, a resistor R3 having one end connected to the cathode of the diode D3 and the other end connected to the ground, a cathode of the diode D3, And a capacitor C3 having one end connected to one end of the resistor R3 and the other end connected to the ground.

以上のように構成されたピークホールド回路３４は、等価電圧検出回路３３を間に挟んで、ピークホールド回路３２ａ，３２ｂ，３２ｃ，・・・と対称的に配置されている。また、ピークホールド回路３４は、ピークホールド回路３２ａ，３２ｂ，３２ｃ，・・・と同様に、抵抗Ｒ３とコンデンサＣ３がＣＲ時定数回路を構成しており、抵抗ＲｂｉａｓとダイオードＤ２１とを介して定電圧源から印加されるＶｒｅｆの作用もあるため、入力されたＯＲ電圧ＶＯＲのピーク値をピークホールド電圧Ｖｐｅａｋ２として安定出力する。 The peak hold circuit 34 configured as described above is disposed symmetrically with the peak hold circuits 32a, 32b, 32c,... With the equivalent voltage detection circuit 33 interposed therebetween. Further, in the peak hold circuit 34, similarly to the peak hold circuits 32a, 32b, 32c,..., The resistor R3 and the capacitor C3 constitute a CR time constant circuit, and are fixed via the resistor Rbias and the diode D21. Since there is also an action of Vref applied from the voltage source, the peak value of the input OR voltage VOR is stably output as the peak hold voltage Vpeak2.

また、等価電圧検出回路３３のダイオードＤ２１，Ｄ２２，Ｄ２３，・・・とダイオードＤ３の整流作用により、ピークホールド回路３２ａ，３２ｂ，３２ｃ，・・・とピークホールド回路３４との間には電流は流れないようになっている。それと同時に、等価電圧検出回路３３の作用により、ピークホールド回路３２ａ，３２ｂ，３２ｃ，・・・に発生するピークホールド電圧（ピークホールド回路３２ａであればピークホールド電圧Ｖｐｅａｋ１）とＯＲ電圧ＶＯＲとピークホールド電圧Ｖｐｅａｋ２とは等電位となる。 Further, due to the rectifying action of the diodes D21, D22, D23,... Of the equivalent voltage detection circuit 33 and the diode D3, no current flows between the peak hold circuits 32a, 32b, 32c,. It does not flow. At the same time, the peak hold voltage (peak hold voltage Vpeak1 in the case of the peak hold circuit 32a), the OR voltage VOR and the peak hold generated in the peak hold circuits 32a, 32b, 32c,. The voltage Vpeak2 is equipotential.

なお、ピークホールド回路３４を構成する抵抗Ｒ３とコンデンサＣ３とによって構成されるＣＲ時定数回路の時定数は、等価電圧検出回路３３の前段にあるピークホールド回路のＣＲ時定数回路の時定数よりも大きくなるように素子を選択することが好ましい。その理由として、１つには、前段のピークホールド回路が複数で構成されていて、前段のピークホールド回路のそれぞれにおいて流れる電流と後段のピークホールド回路３４に流れる電流との釣り合いを取るという意味合いがあるが、もう１つの理由として、後段のピークホールド回路の時定数を大きくすることによってＯＲ電圧ＶＯＲにおける変動を緩和させてＶｐｅａｋ２を平滑化するという意味合いもある。 The time constant of the CR time constant circuit constituted by the resistor R3 and the capacitor C3 constituting the peak hold circuit 34 is larger than the time constant of the CR time constant circuit of the peak hold circuit in the previous stage of the equivalent voltage detection circuit 33. It is preferable to select an element so as to be large. One reason for this is that a plurality of front peak hold circuits are configured, and the current flowing in each of the front peak hold circuits and the current flowing in the rear peak hold circuit 34 are balanced. However, another reason is that the time constant of the peak hold circuit in the subsequent stage is increased to reduce fluctuations in the OR voltage VOR and to smooth Vpeak2.

比較検知回路３５は、所定の定電圧源から定電圧Ｖｒｅｆを一端に入力された抵抗Ｒｒｅｆ＿Ｈと、抵抗Ｒｒｅｆ＿Ｈの他端に一端を接続されるとともに他端をグランドに接続された抵抗Ｒｒｅｆ＿Ｌと、分割抵抗を構成している抵抗Ｒｒｅｆ＿Ｈ，Ｒｒｅｆ＿Ｌの分割点に＋端子が接続されるとともに−端子にピークホールド電圧Ｖｐｅａｋ２が入力されているコンパレータＯＰと、を備えている。コンパレータＯＰには、プラス電源として定電圧Ｖｃｃが入力されるとともに、マイナス電源としてグランドの電位が入力されている。抵抗Ｒｒｅｆ＿Ｈ，Ｒｒｅｆ＿Ｌの分割点には、分割電圧Ｖｄｉｖ３が発生している。 The comparison detection circuit 35 is divided into a resistor Rref_H that receives a constant voltage Vref from a predetermined constant voltage source at one end, a resistor Rref_L that has one end connected to the other end of the resistor Rref_H and the other end connected to the ground. A comparator OP in which a + terminal is connected to a dividing point of the resistors Rref_H and Rref_L constituting the resistor, and a peak hold voltage Vpeak2 is input to a − terminal. The comparator OP is supplied with a constant voltage Vcc as a positive power source and a ground potential as a negative power source. A divided voltage Vdiv3 is generated at the dividing point of the resistors Rref_H and Rref_L.

以上のように構成された比較検知回路３５は、コンパレータＯＰは、＋端子の分割電圧Ｖｄｉｖ３と−端子のピークホールド電圧Ｖｐｅａｋ２とを比較しており、−側のピークホールド電圧Ｖｐｅａｋ２が＋側の分割電圧Ｖｄｉｖ３よりも大きければＧＮＤを出力し、＋側の分割電圧Ｖｄｉｖ３が−側のピークホールド電圧Ｖｐｅａｋ２よりもが大きければ出力が開放となってＶｃｃを出力する。 In the comparison detection circuit 35 configured as described above, the comparator OP compares the divided voltage Vdiv3 at the + terminal and the peak hold voltage Vpeak2 at the − terminal, and the − side peak hold voltage Vpeak2 is divided at the + side. If the voltage is higher than the voltage Vdiv3, GND is output, and if the + side divided voltage Vdiv3 is higher than the-side peak hold voltage Vpeak2, the output is opened and Vcc is output.

プロテクト信号生成回路３６は、コンパレータＯＰの出力端子に一端を接続された抵抗ＲＨ２と、抵抗ＲＨ２の他端に一端を接続されるとともに他端をグランドに接続された抵抗ＲＬ２と、分割抵抗を構成する抵抗ＲＨ２，ＲＬ２の分割点にベースを接続されるとともにエミッタを接地されたトランジスタＴｒと、を備えている。トランジスタＴｒのコレクタは、マイコン２４の所定のポートに接続されるとともに、抵抗を介して所定の定電圧に接続されている。以上の比較検知回路３５とプロテクト信号生成回路３６が、本実施形態において比較回路を構成する。 The protect signal generation circuit 36 includes a resistor RH2 having one end connected to the output terminal of the comparator OP, a resistor RL2 having one end connected to the other end of the resistor RH2 and the other end connected to the ground, and a divided resistor. And a transistor Tr having a base connected to a dividing point of the resistors RH2 and RL2 and an emitter grounded. The collector of the transistor Tr is connected to a predetermined port of the microcomputer 24 and is connected to a predetermined constant voltage via a resistor. The comparison detection circuit 35 and the protect signal generation circuit 36 described above constitute a comparison circuit in the present embodiment.

以上のように構成されたプロテクト信号生成回路３６においては、コンパレータＯＰの出力が０Ｖ（グランド電位）の間は、分割抵抗の分割点の電位が低いためトランジスタＴｒはオンせず、プロテクト信号は所定の定電圧源によって一定電圧に維持されている。この一定電圧は、マイコン２４にとってＨ論理として認識される電圧である。一方、コンパレータＯＰの出力がＶｃｃになると、分割抵抗の分割点にトランジスタＴｒのオン電圧以上の電圧が発生するようになっており、トランジスタＴｒがオンするとプロテクト信号のラインをグランドに引き込むことになる。このグランド電位は、マイコン２４にとってＬ論理として認識される電圧であり、本実施形態において所定の制御信号を構成する。 In the protect signal generation circuit 36 configured as described above, when the output of the comparator OP is 0 V (ground potential), the potential of the dividing point of the dividing resistor is low, so the transistor Tr is not turned on, and the protect signal is predetermined. The constant voltage source is maintained at a constant voltage. This constant voltage is a voltage recognized by the microcomputer 24 as H logic. On the other hand, when the output of the comparator OP becomes Vcc, a voltage equal to or higher than the ON voltage of the transistor Tr is generated at the dividing point of the dividing resistor. When the transistor Tr is turned ON, the protect signal line is pulled to the ground. . This ground potential is a voltage recognized as L logic by the microcomputer 24, and constitutes a predetermined control signal in this embodiment.

以上のように、プロテクト回路３０は、等価電圧検出回路３３の前段に分圧回路３１ａ，３１ｂ，３１ｃ，・・・とピークホールド回路３２ａ，３２ｂ，３２ｃ，・・・とを複数の蛍光管の端子毎に設けることによって蛍光管それぞれの端子に発生するインバータ電圧Ｖｉｎｖ個別に監視している。また、その監視の結果として各インバータ電圧Ｖｉｎｖに対応する電圧として複数のピークホールド回路からそれぞれ出力されるピークホールド電圧の論理和を等価電圧検出回路３３が生成している。このように、等価電圧検出回路３３が監視結果の論理和を生成することにより、等価電圧検出回路３３以降の回路（ピークホールド回路３４、比較検知回路３５、プロテクト信号生成回路３６）は、蛍光管の端子が多数であっても一組だけ設ければ済むことになる。 As described above, the protect circuit 30 includes voltage dividing circuits 31a, 31b, 31c,... And peak hold circuits 32a, 32b, 32c,. By providing each terminal, the inverter voltage Vinv generated at each terminal of the fluorescent tube is individually monitored. Further, as a result of the monitoring, the equivalent voltage detection circuit 33 generates a logical sum of the peak hold voltages respectively output from the plurality of peak hold circuits as a voltage corresponding to each inverter voltage Vinv. As described above, the equivalent voltage detection circuit 33 generates a logical sum of the monitoring results, so that the circuits after the equivalent voltage detection circuit 33 (the peak hold circuit 34, the comparison detection circuit 35, and the protect signal generation circuit 36) are fluorescent tubes. Even if there are a large number of terminals, only one set is required.

（３）プロテクト処理：
以上のように構成されたプロテクト回路から出力されるプロテクト信号に基づいて、テレビジョン１００を保護するマイコン２４の処理について説明する。この保護を行うマイコン２４が、本実施形態における保護手段を構成する。なお、保護手段としては、マイコン２４のようにプログラム実行環境を備えるものに限定されるものではなく、プロテクト信号に基づいて、インバータ回路２０の動作を停止させることによりバックライト１８の保護を行う制御主体であればいかなるものであっても構わない。
図３は、プロテクト処理の流れを示すフローチャートである。同図に示す処理は、テレビジョン１００の電源がオンの間は、マイコン２４によって所定時間置きに繰り返し実行されている。 (3) Protection processing:
The processing of the microcomputer 24 that protects the television 100 based on the protect signal output from the protect circuit configured as described above will be described. The microcomputer 24 that performs this protection constitutes a protection means in this embodiment. The protection means is not limited to the one having a program execution environment such as the microcomputer 24, and the control for protecting the backlight 18 by stopping the operation of the inverter circuit 20 based on the protect signal. Any object can be used.
FIG. 3 is a flowchart showing the flow of the protection process. The processing shown in the figure is repeatedly executed at predetermined intervals by the microcomputer 24 while the television 100 is turned on.

処理が開始されると、マイコン２４は、カウンタを初期化し（Ｓ１０）、所定ポートに入力されているプロテクト信号の電圧値を取得し（Ｓ１５）。そして、検査電圧が１．０Ｖ以下であるか否かを判断する（Ｓ２０）。なお、この判断における１．０Ｖという閾値は、Ｈ論理とＬ論理とを区別するための閾値であり、Ｈ論理とＬ論理との中間的な値であれば様々に変更可能である。ステップＳ２０において、電圧が１．０Ｖ以下であるときは（Ｓ２０：Ｙｅｓ）カウンタをインクリメントして（Ｓ２５）ステップＳ３０に進み、電圧が１．０Ｖよりも大きいときは（Ｓ２０：Ｎｏ）プロテクト処理を終了する。 When the process is started, the microcomputer 24 initializes the counter (S10), and acquires the voltage value of the protect signal input to the predetermined port (S15). Then, it is determined whether or not the inspection voltage is 1.0 V or less (S20). Note that the threshold value of 1.0 V in this determination is a threshold value for distinguishing between the H logic and the L logic, and can be variously changed as long as it is an intermediate value between the H logic and the L logic. In step S20, when the voltage is 1.0 V or less (S20: Yes), the counter is incremented (S25), and the process proceeds to step S30. When the voltage is larger than 1.0 V (S20: No), the protection process is performed. finish.

ステップＳ３０では、カウンタが３以上であるか否かを判断し、カウンタが３以上のときはステップＳ４０に進み（Ｓ３０：Ｙｅｓ）、カウンタが３未満のときはステップＳ３５に進む（Ｓ３０：Ｎｏ）。この判断分岐は、プロテクト信号がノイズなどが原因でＬ論理に落ち込んでいる瞬間にステップＳ１５の電圧値の取得が行われてしまう可能性を考慮した処理であり、所定時間以上のあいだＬ論理が継続されているか否かを判断するものである。なお、本実施形態では、後述のステップＳ３５で時間経過を判断する５０ｍｓを４倍（Ｓ３０でＹｅｓになる際のカウンタ数に対応する）した時間である２００ｍｓがこの所定時間に相当する。 In step S30, it is determined whether or not the counter is 3 or more. When the counter is 3 or more, the process proceeds to step S40 (S30: Yes), and when the counter is less than 3, the process proceeds to step S35 (S30: No). . This decision branch is processing in consideration of the possibility that the voltage value is acquired in step S15 at the moment when the protect signal falls to L logic due to noise or the like. It is determined whether or not it is continued. In the present embodiment, 200 ms, which is a time obtained by quadrupling 50 ms for determining the passage of time in step S35 described later (corresponding to the number of counters when Yes in S30), corresponds to this predetermined time.

ステップＳ３５では、ステップＳ１５で１．０Ｖ以下の電圧を検出してから５０ｍｓ経過しているかを判断し、５０ｍｓが経過しているときはステップＳ１５に戻ってステップＳ１５以降の処理を繰り返し（Ｓ３５：Ｙｅｓ）、５０ｍｓが経過していないときはステップＳ３５の処理を繰り返す（Ｓ３５：Ｎｏ）。 In step S35, it is determined whether 50 ms has elapsed since the detection of a voltage of 1.0 V or less in step S15. If 50 ms has elapsed, the process returns to step S15 to repeat the processing after step S15 (S35: Yes), when 50 ms has not elapsed, the process of step S35 is repeated (S35: No).

一方、ステップＳ４０に進むと、マイコン２４は、テレビジョン１００をシャットダウンする。シャットダウンの手法は様々であるが、例えば、電源回路２２からインバータ回路２０に対する電源電圧供給を停止させたり、電源回路２２そのものの電源電圧供給を停止させたりすることにより実現可能である。テレビジョン１００をシャットダウンさせる制御を行った後、マイコン２４は、プロテクト処理を終了する。 On the other hand, when proceeding to step S40, the microcomputer 24 shuts down the television 100. There are various shutdown methods. For example, it can be realized by stopping the power supply voltage supply from the power supply circuit 22 to the inverter circuit 20 or by stopping the power supply voltage supply of the power supply circuit 22 itself. After performing the control for shutting down the television 100, the microcomputer 24 ends the protection process.

図４は、以上のプロテクト処理が実行されたときの、プロテクト回路３０の各所における電圧の経時変動の測定結果を示すグラフである。同図では、分圧回路３１ａに接続されている蛍光管に異常が発生した場合を例にとってあり、この蛍光管の端子電圧であるインバータ電圧Ｖｉｎｖと、ダイオードＤ１のカソード電圧であるピークホールド電圧Ｖｐｅａｋ１と、ダイオードＤ３のカソード電圧であるＶｐｅａｋ２と、プロテクト信号の電圧と、を示してある。 FIG. 4 is a graph showing the measurement results of the variation with time of the voltage at various parts of the protection circuit 30 when the above protection processing is executed. In the figure, there is an example in which an abnormality occurs in the fluorescent tube connected to the voltage dividing circuit 31a. The inverter voltage Vinv that is the terminal voltage of the fluorescent tube and the peak hold voltage Vpeak1 that is the cathode voltage of the diode D1. Vpeak2 that is the cathode voltage of the diode D3 and the voltage of the protect signal are shown.

同図に示すように、インバータ回路２０において短絡や高圧端子間放電などの動作異常が発生すると、インバータ電圧Ｖｉｎｖの出力が低下する。すると、インバータ電圧Ｖｉｎｖが低下するに従ってピークホールド電圧Ｖｐｅａｋ１も低下し、これに追随してピークホールド電圧Ｖｐｅａｋ２も低下して行く。コンパレータＯＰの＋端子に入力されている比較用の定電圧は、図に示す閾電圧Ｖｔｈに設定されており、ピークホールド電圧Ｖｐｅａｋ２がこの閾電圧Ｖｔｈよりも下回ることによりコンパレータＯＰの出力がグランド電位からＶｃｃに変化する。 As shown in the figure, when an operation abnormality such as a short circuit or high-voltage terminal discharge occurs in the inverter circuit 20, the output of the inverter voltage Vinv decreases. Then, as the inverter voltage Vinv decreases, the peak hold voltage Vpeak1 also decreases. Following this, the peak hold voltage Vpeak2 also decreases. The constant voltage for comparison input to the + terminal of the comparator OP is set to the threshold voltage Vth shown in the figure. When the peak hold voltage Vpeak2 is lower than the threshold voltage Vth, the output of the comparator OP becomes the ground potential. To Vcc.

すると、プロテクト信号も、Ｈ論理からＬ論理に変化する。マイコン２４は、Ｌ論理が２００ｍｓ以上継続した場合には電源回路２２の動作を停止させ、テレビジョン１００をシャットダウンする。電源回路２２が停止するとインバータ電圧Ｖｉｎｖの出力も停止するため、動作異常が発生したときに速やかにインバータ回路２０の出力を停止して、バックライト１８を保護することが出来る。また、２００ｍｓ以上のあいだ動作異常が継続した場合にのみテレビジョン１００をシャットダウンすることにより、ノイズなどの瞬間的な電圧変動でテレビジョン１００がシャットダウンすることを防止できる。 Then, the protect signal also changes from H logic to L logic. If the L logic continues for 200 ms or longer, the microcomputer 24 stops the operation of the power supply circuit 22 and shuts down the television 100. When the power supply circuit 22 is stopped, the output of the inverter voltage Vinv is also stopped. Therefore, when an operation abnormality occurs, the output of the inverter circuit 20 can be quickly stopped to protect the backlight 18. Further, by shutting down the television 100 only when the operation abnormality continues for 200 ms or longer, it is possible to prevent the television 100 from shutting down due to instantaneous voltage fluctuations such as noise.

（４）まとめ：
以上説明したように、本実施形態のテレビジョン１００は、バックライト１８の複数の蛍光管のそれぞれに交流電源を供給する電源回路２２と、蛍光管ごとに設けられるとともに各蛍光管の端子電圧を所定割合に分圧する複数の分圧回路３１ａ，３１ｂ，３１ｃ，・・・と、分圧回路ごとに設けられるとともに対応する分圧回路の分圧のピークホールド電圧を生成する複数のピークホールド回路３２ａ，３２ｂ，３２ｃ，・・・と、複数のピークホールド電圧の最小値をＯＲ電圧として出力する等価電圧検出回路３３と、ＯＲ電圧が所定電圧よりも低下するとプロテクト信号を出力する比較検知回路３５ならびにプロテクト信号生成回路３６と、プロテクト信号生成回路３６からプロテクト信号を入力されるとテレビジョン１００をシャットダウンするマイコン２４と、を備えている。よって、プロテクト回路３０の回路規模や回路コストを抑えつつ、複数の蛍光管の中の一部に電圧低下が発生したときに、この一部の放電灯の電圧低下を確実に検出可能となっている。 (4) Summary:
As described above, the television 100 of the present embodiment is provided with the power supply circuit 22 for supplying AC power to each of the plurality of fluorescent tubes of the backlight 18 and the terminal voltage of each fluorescent tube provided for each fluorescent tube. A plurality of voltage dividing circuits 31a, 31b, 31c,... That divide the voltage into a predetermined ratio, and a plurality of peak hold circuits 32a that are provided for each voltage dividing circuit and generate a peak hold voltage for dividing the corresponding voltage dividing circuit. , 32b, 32c,..., An equivalent voltage detection circuit 33 that outputs a minimum value of a plurality of peak hold voltages as an OR voltage, a comparison detection circuit 35 that outputs a protect signal when the OR voltage falls below a predetermined voltage, and When the protect signal is input from the protect signal generating circuit 36 and the protect signal generating circuit 36, the television 100 is shut down. Includes a microcomputer 24 which down, the. Therefore, it is possible to reliably detect the voltage drop of some of the discharge lamps when a voltage drop occurs in a part of the plurality of fluorescent tubes while suppressing the circuit scale and circuit cost of the protect circuit 30. Yes.

なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。 Needless to say, the present invention is not limited to the above embodiments. It goes without saying for those skilled in the art,
・ Applying mutually interchangeable members and configurations disclosed in the above embodiments by appropriately changing the combination thereof.− Although not disclosed in the above embodiments, it is a publicly known technique and the above embodiments. The members and configurations that can be mutually replaced with the members and configurations disclosed in the above are appropriately replaced, and the combination is changed and applied. It is an embodiment of the present invention that a person skilled in the art can appropriately replace the members and configurations that can be assumed as substitutes for the members and configurations disclosed in the above-described embodiments, and change the combinations and apply them. It is disclosed as.

１０…チューナ、１２…映像処理部、１４…駆動回路、１６…液晶パネル、１８…バックライト、２０…インバータ回路、２２…電源回路、２４…マイコン、３０…プロテクト回路、３１ａ，３１ｂ，３１ｃ…分圧回路、３２ａ，３２ｂ，３２ｃ…ピークホールド回路、３３…等価電圧検出回路、３４…ピークホールド回路、３５…比較検知回路、３６…プロテクト信号生成回路、１００…テレビジョン、Ｃ１…コンデンサ、Ｃ３…コンデンサ、ＣＨ…コンデンサ、ＣＬ…コンデンサ、Ｄ１…ダイオード、Ｄ３…ダイオード、Ｄ２１…ダイオード、Ｄ２２…ダイオード、Ｄ２３…ダイオード、ＯＰ…コンパレータ、Ｒ１…抵抗、Ｒ３…抵抗、ＲＨ１…抵抗、ＲＬ１…抵抗、ＲＨ２…抵抗、ＲＬ２…抵抗、Ｒｒｅｆ＿Ｈ…抵抗、Ｒｒｅｆ＿Ｌ…抵抗、Ｒｂｉａｓ…抵抗、Ｔｒ…トランジスタ DESCRIPTION OF SYMBOLS 10 ... Tuner, 12 ... Video processing part, 14 ... Drive circuit, 16 ... Liquid crystal panel, 18 ... Backlight, 20 ... Inverter circuit, 22 ... Power supply circuit, 24 ... Microcomputer, 30 ... Protection circuit, 31a, 31b, 31c ... Voltage dividing circuit, 32a, 32b, 32c... Peak hold circuit, 33... Equivalent voltage detection circuit, 34... Peak hold circuit, 35. Comparison detection circuit, 36. Protection signal generation circuit, 100. Television, C1. ... capacitor, CH ... capacitor, CL ... capacitor, D1 ... diode, D3 ... diode, D21 ... diode, D22 ... diode, D23 ... diode, OP ... comparator, R1 ... resistor, R3 ... resistor, RH1 ... resistor, RL1 ... resistor , RH2 ... resistor, RL2 ... resistor, Rref_H ... resistor, Rref_L ... Anti, Rbias ... resistance, Tr ... transistor

Claims

In a display device having a backlight with a plurality of discharge lamps,
A power supply circuit for supplying AC power to each of the plurality of discharge lamps;
A plurality of voltage dividing circuits that are provided for each of the discharge lamps and that divide the terminal voltage of each discharge lamp at a predetermined ratio;
A plurality of peak hold circuits that are provided for each of the voltage divider circuits and generate a peak hold voltage of a corresponding voltage divider circuit;
An equivalent voltage detection circuit that outputs a minimum value of the plurality of peak hold voltages as an OR voltage;
A comparison circuit that outputs a predetermined control signal when the OR voltage falls below a predetermined voltage;
Protection means for shutting down the display device when the predetermined control signal is input from the comparison circuit;
A display device having a backlight using a discharge lamp.

In the equivalent voltage detection circuit, the peak hold voltage output from each of the peak hold circuits is connected to a plurality of diodes that are respectively input to the cathode, and one end is connected to the anodes of the plurality of diodes, and the other end is defined at the other end. The display device according to claim 1, further comprising: a first resistor to which a voltage is applied; and a second diode having an anode connected to the anodes of the plurality of diodes and one end of the first resistor.

3. The voltage dividing circuit divides the terminal voltage into a predetermined ratio by a capacitor voltage dividing circuit, and divides and outputs the divided terminal voltage to a predetermined ratio by a dividing resistor. The display device described in 1.

The peak hold circuit includes a third diode that receives the divided voltage output from the voltage dividing circuit at the anode, and a second diode that has one end connected to the cathode of the third diode and the other end connected to the ground. 4. The device according to claim 1, further comprising: a resistor; and a first capacitor having one end connected to one end of the cathode of the third diode and the second resistor and the other end connected to the ground. The display device described.

5. The display device according to claim 1, further comprising: a peak hold circuit that holds a peak value of the OR voltage between the equivalent voltage detection circuit and the comparison circuit.

The peak hold circuit includes a time constant circuit that discharges the input voltage with a predetermined time constant by a capacitor that stores the input voltage and a resistor that is inserted in parallel, and is subsequent to the equivalent voltage detection circuit. 6. The display device according to claim 5, wherein the peak hold circuit provided in is set to have a time constant larger than that of the peak hold circuit provided in the preceding stage of the equivalent voltage detection circuit.