JP2011099734A

JP2011099734A - 衝撃検出装置

Info

Publication number: JP2011099734A
Application number: JP2009253896A
Authority: JP
Inventors: Katsumi Fujimoto; 克己藤本; Yasuhiro Kondo; 靖浩近藤
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2009-11-05
Filing date: 2009-11-05
Publication date: 2011-05-19

Abstract

【課題】データ量とデータ処理頻度とを抑制して省電力化しながら衝撃の程度を把握でき、A/Dコンバータを必要としない簡易な回路構成の衝撃検出装置の提供を図る。
【解決手段】衝撃検出装置１は、加速度センサ素子１１、階段積分用コンデンサ２０、オペアンプ１８、記録回路６、および電荷リセット用ＦＥＴ２２を備える。加速度センサ素子１１は、衝撃の程度に応じて変化する衝撃検出値を出力する。階段積分用コンデンサ２０は、衝撃検出値に応じた電荷を蓄電する。オペアンプ１８は、階段積分用コンデンサ２０に蓄電された電荷量が規定値になることで出力が変化する。記録回路６は、オペアンプ１８の出力の変化時のリアルタイムクロックを記録する。電荷リセット用ＦＥＴ２２は、オペアンプ１８の出力の変化時に階段積分用コンデンサ２０に蓄電された電荷量をリセットする。
【選択図】図５

Description

この発明は、衝撃の程度を検出した衝撃検出値に基づき所定の処理を行う衝撃検出装置に関する。

輸送中に物品が受ける振動や衝撃の程度を検出するために、衝撃検出装置が用いられる。一般的な衝撃検出装置は物品の輸送時に利用されるため、可搬性のある電池が電源回路に用いられる。また、衝撃検出装置では、衝撃検出値（具体的には加速度など）をセンサで検出し、センサの出力信号を所定のサンプリングレートでサンプリングし記録する。衝撃は、数十ミリSECから数秒程度の時間幅で発生するため、衝撃検出装置では衝撃の時間幅の1/10程度の時間分解能が必要となる。このため、記録するデータ量はサンプリングレートに応じて大きくなりメモリ容量が問題となることがある。また、高速なデータ処理が必要でデータ処理の頻度が高くなるため、データ処理に要する消費電力が過大になって電池容量が問題となることもある。

そこで、一定レベルより大きな衝撃検出値の発生時刻と、その衝撃検出値のみを記録する衝撃検出装置を用いることで、データ量とデータ処理の頻度を抑制し、省電力化を図ることがある（例えば、特許文献１参照。）。

図１は特許文献１を参考にした従来の衝撃検出装置の構成例のブロック図である。
衝撃検出装置１０１は、演算処理部１０２、衝撃検出器１０３、フィルタ１０４、増幅器１０５、ピークホールド部１０６、A/Dコンバータ１０７、コンパレータ１０８、および、電源回路１０９を備える。電源回路１０９は電源スイッチのオンにより、演算処理部１０２やA/Dコンバータ１０７に電力を供給する。衝撃検出器１０３は衝撃を受けて衝撃検出信号を出力する。フィルタ１０４は衝撃検出信号からノイズ成分を除去する。増幅器１０５は衝撃検出信号を増幅する。ピークホールド部１０６は衝撃検出信号のピーク値を記憶する。A/Dコンバータ１０７は衝撃検出信号のピーク値をアナログデータからデジタルデータに変換する。コンパレータ１０８はスレッショルドレベルを超える衝撃検出信号が入力されるとトリガ信号を出力する。演算処理部１０２はトリガ信号の発生時刻および、デジタルデータをメモリに記録させる。

特開平１−２６５１６５号公報

特許文献１の衝撃検出装置のように、衝撃検出値をホールドすることにより、データ量とデータ処理頻度とを抑制することができる。しかしながら、この衝撃検出装置ではピークホールド回路とA/Dコンバータとが必要であり、回路構成が複雑化するとともに省電力化の阻害要因となる。また、A/Dコンバータの性能が制約となってデータの精度が劣化することがあった。例えば、A/Dコンバータの時間分解能が低ければ、極めて短い時間間隔で複数回の衝撃が生じても、一つのピーク値しか取得できないことがある。

そこで本発明は、データ量とデータ処理頻度とを抑制して省電力化しながら衝撃の程度を把握でき、A/Dコンバータを必要としない簡易な回路構成の衝撃検出装置を提供することを目的とする。

この発明の衝撃検出装置は、衝撃検出部、蓄電部、電荷レベル判定部、計時処理部、および電荷レベル制御部を備える。衝撃検出部は、衝撃の程度に応じて変化する衝撃検出値を出力する。蓄電部は、衝撃検出値に応じた電荷を蓄電する。電荷レベル判定部は、蓄電部に蓄電された電荷量が規定値になることで出力が変化する。計時処理部は、電荷レベル判定部の出力の変化時のリアルタイムクロックの値を記録する。電荷レベル制御部は、電荷レベル判定部の出力の変化時に蓄電部に蓄電された電荷量をリセットする。

この構成では、蓄電部には衝撃検出値を積分した蓄電量が蓄電される。そして、蓄電量が規定値となる時刻間隔が計時処理部によって記録される。したがって、この時間間隔から衝撃の程度を把握することが可能になる。計時処理部は、電荷レベル判定部の出力からリアルタイムクロックの値の記録タイミングさえ把握できればよく、A/Dコンバータを必要としない。そのため、回路構成を簡易化でき、省電力化を進展させることが可能になる。

この発明の衝撃検出装置は、少なくとも計時処理部を間欠動作させ、所定レベルより大きい衝撃の発生によりスリープ状態からアクティブ状態に移行すると好適である。この構成により、データ量とデータ処理頻度とを抑制して省電力化をさらに進展させられる。

この発明によれば、発生する衝撃の衝撃検出値を積分し、積分量が所定量になる時間間隔が記録される。従来のように衝撃検出値を記録するのではないので、A/Dコンバータを必要とせず簡易な回路構成にして省電力化を進展させられる。また、複雑なデータ処理を行う必要が無く、データ量とデータ処理頻度とを抑制して省電力化しながら、発生する衝撃の程度を把握することが可能になる。

従来例に係る衝撃検出装置の概略の回路図である。本発明の第１の実施形態に係る衝撃検出装置の概略構成例を説明する図である。図２の衝撃検出装置が備える衝撃検出回路の概略構成例を説明する図である。図２の衝撃検出装置が備える全波整流回路の概略構成例を説明する図である。図２の衝撃検出装置が備える階段積分回路の概略構成例を説明する図である。本発明の第２の実施形態に係る衝撃検出装置の概略構成例を説明する図である。

以下、本願発明の第１の実施形態に係る衝撃検出装置を説明する。
図２は衝撃検出装置１の概略構成例を説明する図である。
衝撃検出装置１は、衝撃検出回路３、全波整流回路４、階段積分回路５、記録回路６、ＲＴＣ（Real Time Clock）部７、および電池８を備える。

電池８は各部に電源電圧Vccを供給する。ＲＴＣ部７は、リアルタイムクロックRTCの値を計時する。

衝撃検出回路３は、加速度センサ（不図示）を備え、加速度センサの出力を増幅し、加速度に応じて変化するアナログ検出信号Voutを全波整流回路４に出力する。また、加速度センサの出力が所定レベル以上の間にHIGHレベルになる２値信号Vt1を記録回路６に出力する。

全波整流回路４は、衝撃検出回路３から入力されるアナログ検出信号Voutを全波整流する。

階段積分回路５は、全波整流回路４から入力されるアナログ検出信号Voutに基づいて電荷を蓄電し、電荷量がスレッショルドレベルに達すると蓄電をリセットするとともに、蓄電をリセットする瞬間にHIGHレベルになる２値信号（パルス信号）Vt2を記録回路６に出力する。

記録回路６は本発明の計時処理部であり、スリープ状態とアクティブ状態とを繰り返して間欠動作するように構成され、アクティブ状態で階段積分回路５の出力する2値信号Vt2のHIGHレベルへの立ち上がりをトリガとして、リアルタイムクロックRTCの値をメモリに記録する。スリープ状態の記録回路６は、衝撃検出回路３の出力する2値信号Vt1がHIGHレベルになるとアクティブ状態への立ち上がりを開始する。記録回路６が逆にアクティブ状態からスリープ状態に移行するには、衝撃検出部２の出力する2値信号Vt1が一定時間LOWレベルであることや、アクティブ状態が立ち上がってから一定時間が経過したことなどを、条件とすると好適である。このように間欠動作させることにより、記録回路６で処理するデータ量とデータ処理頻度とを抑制して省電力化を進展させられる。

図３（Ａ）は衝撃検出回路３の概略構成例を説明する図である。
衝撃検出回路３は加速度センサ素子１１とオペアンプ１２，１３とＦＥＴ１４とを備える。加速度センサ素子１１は衝撃により発生する加速度に応じて変化する衝撃検出値を出力する。オペアンプ１２，１３は、それぞれローパスフィルタ兼用の作動増幅回路を構成し、加速度センサ素子１１の衝撃検出値を増幅したアナログ検出信号Voutを出力する。ＦＥＴ１４は加速度センサ素子１１の衝撃検出値が所定レベルを超える間に、HIGHレベルとなる2値信号Vt1を出力する。図３（Ｂ）は衝撃検出回路３の出力するアナログ検出信号Voutの波形を例示する図である。

図４（Ａ）は全波整流回路４の概略構成例を説明する図である。
全波整流回路４は、オペアンプ１５，１６を備える。オペアンプ１５は反転型・半波整流回路を構成し、全波整流回路４への入力電圧が正の場合に出力電圧が反転し、負の場合に出力電圧がゼロになる。オペアンプ１６は反転型・加算回路を構成し、全波整流回路４への入力電圧とオペアンプ１５の出力電圧を１：２の比で加算し、反転して出力する。これにより、全波整流回路４から全波整流したアナログ検出信号Voutが出力される。図４（Ｂ）は全波整流回路４の出力するアナログ検出信号Voutの波形を例示する図である。

図５（Ａ）は階段積分回路５の概略構成例を説明する図である。
階段積分回路５は、電荷バッファ用コンデンサ２０、階段積分用コンデンサ２１、オペアンプ１７、コンパレータ１８、スレッショルドレベル調整用抵抗１９、電荷リセット用ＦＥＴ２２、を備える。電荷バッファ用コンデンサ２０、階段積分用コンデンサ２１、およびオペアンプ１７は本発明の蓄電部を構成し、全波整流回路４から入力されるアナログ検出信号Voutにより電荷バッファ用コンデンサ２０に充電される電荷を、階段積分用コンデンサ２１に加算して蓄電する。コンパレータ１８およびスレッショルドレベル調整用抵抗１９は本発明の電荷レベル判定部を構成し、階段積分用コンデンサ２１の電荷電圧を、スレッショルドレベル調整用抵抗１９により定まる基準電圧と比較し、階段積分用コンデンサ２１の電荷電圧が所定レベル以上に大きくなる間にHIGHレベルとなる2値信号Vt2を出力する。電荷リセット用ＦＥＴ２２は本発明の電荷レベル制御部に相当し、2値信号Vt2がゲートに入力され、2値信号Vt2がHIGHレベルになる際にオンして、階段積分用コンデンサ２１の両端を短絡させる。これにより、2値信号Vt2がHIGHレベルになることで、階段積分用コンデンサ２１の電荷はリセットされ、2値信号Vt2が再びLOWレベルになる。図５（Ｂ）は階段積分用コンデンサ２１の電荷電圧Vaの波形を例示する図であり、図５（Ｃ）は階段積分回路５の出力する2値信号Vt2の波形を例示する図である。

以上の構成により衝撃検出装置１では、階段積分回路５に衝撃検出回路３の出力を積分した蓄電量が蓄電され、蓄電量が規定値となってリセットされる際にHIGHレベルになるパルス信号Vt2が出力される。記録回路６では、パルス信号Vt2が立ち上がるタイミングでリアルタイムクロックRTCが記録される。したがって、記録回路６は、衝撃検出回路３や全波整流回路４のアナログ検出信号Voutをそのまま記録することがなく、A/Dコンバータを必要としないため、回路構成を簡易化できる。

メモリに記録されるリアルタイムクロックRTCの値からは、蓄電量が規定値となる時刻間隔を把握することが可能になる。この時間間隔は、衝撃検出部２が衝撃を検出してから、衝撃検出回路３の出力積分量が規定値になるまでの時間間隔と等価である。したがって、時間間隔が広ければ、その間の振動の程度は穏やかであり、時間間隔が狭ければ、その間の振動の程度は激しいものであったことが把握できる。

この衝撃検出装置１はA/Dコンバータを必要としない簡易な回路構成ながら衝撃の程度を把握でき、メモリに記録するデータ量やデータ処理頻度、装置全体の消費電力を抑制することができる。

なお、本発明は上述の実施形態の他の多様な構成で実施できる。例えば、衝撃検出回路３とは別にセンサを設けて、そのセンサに衝撃を検出させて2値信号Vt1を取得するようにしてもよい。また、2値信号Vt1を取得する構成を省いて、記録回路６を常に通常動作させるように構成してもよい。また記録回路でメモリへの記録を行わずに、通信回路を介してデータを送信するように構成してもよい。少なくとも、衝撃の検出信号に基づいて蓄電した電荷量が一定量、蓄電される時間間隔を把握可能な回路構成とすることで、本発明は好適に実施できる。

次に、本願発明の第２の実施形態に係る衝撃検出装置を説明する。
図６は衝撃検出装置３１の概略構成例を説明する図である。この衝撃検出装置３１は前述の衝撃検出装置１と同様の構成に加えて、衝撃有無検出部３２と間欠動作制御部３３を備える。衝撃有無検出部３２には衝撃検出回路３よりも低精度で低消費電力の加速度センサを利用し、衝撃検出回路３の替わりに2値信号Vt1を出力する。また、電池８は間欠動作制御部３３と衝撃有無検出部３２とＲＴＣ部７と記録回路６とに対して動作電力を直接供給し、衝撃検出回路３、全波整流回路４、および階段積分回路５へは間欠動作制御部３３を介して動作電力を間接供給する。間欠動作制御部３３は、衝撃有無検出部３２からの2値信号Vt1により記録回路６が起動している期間と同期する期間に、電源電圧Vccを衝撃検出回路３、全波整流回路４、および階段積分回路５に供給する。

このような構成であっても本発明は好適に実施でき、この構成により、衝撃検出回路３、全波整流回路４、および階段積分回路５も間欠動作させて、省電力化をさらに進展させることが可能になる。

１…衝撃検出装置
２…衝撃検出部
３…衝撃検出回路
４…全波整流回路
５…階段積分回路
６…記録回路
７…ＲＴＣ部
８…電池
１１…加速度センサ素子
１２，１３，１５，１６，１７，１８…オペアンプ
１４…ＦＥＴ
１９…スレッショルドレベル調整用抵抗
２０…電荷バッファ用コンデンサ
２１…階段積分用コンデンサ
２２…電荷リセット用ＦＥＴ

Claims

衝撃の程度に応じて変化する衝撃検出値を出力する衝撃検出部、
前記衝撃検出値に応じた電荷を蓄電する蓄電部、
前記蓄電部に蓄電された電荷量が規定値になることで出力が変化する電荷レベル判定部、
前記電荷レベル判定部の出力の変化時のリアルタイムクロックを記録する計時処理部、および、
前記電荷レベル判定部の出力の変化時に前記蓄電部に蓄電された電荷量をリセットする電荷レベル制御部、を備える衝撃検出装置。
少なくとも前記計時処理部を間欠動作させ、所定レベルより大きい衝撃の発生によりスリープ状態からアクティブ状態に移行させる、請求項１に記載の衝撃検出装置。