[go: up one dir, main page]

JP2011096980A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011096980A
JP2011096980A JP2009252189A JP2009252189A JP2011096980A JP 2011096980 A JP2011096980 A JP 2011096980A JP 2009252189 A JP2009252189 A JP 2009252189A JP 2009252189 A JP2009252189 A JP 2009252189A JP 2011096980 A JP2011096980 A JP 2011096980A
Authority
JP
Japan
Prior art keywords
wiring
layer
gnr
semiconductor device
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009252189A
Other languages
English (en)
Other versions
JP5439120B2 (ja
Inventor
Yosuke Akimoto
陽介 秋元
Makoto Wada
真 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009252189A priority Critical patent/JP5439120B2/ja
Priority to US12/696,276 priority patent/US8169085B2/en
Publication of JP2011096980A publication Critical patent/JP2011096980A/ja
Application granted granted Critical
Publication of JP5439120B2 publication Critical patent/JP5439120B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】グラフェンのバリスティック伝導性を利用した低抵抗配線を備え、配線と配線接続部材の接続部分の構成の複雑化を抑えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、基板と、基板の上方に設けられ、積層された複数のグラフェンナノリボンシート１２２からなるグラフェンナノリボン層１２１を含む下層配線１２と、複数のグラフェンナノリボンシート１２２の少なくとも１枚を貫通し、下層配線１２と上層配線１３とを接続するビア１４およびバリアメタル１５と、を有する。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
従来、多層のグラフェンシートを配線に用いる技術が知られている。このような技術によれば、グラフェンシートを配線に用いることにより、グラフェンのバリスティック伝導性を利用して、理想的な抵抗の配線を得ることができる。
しかし、積層されたグラフェンシートの間には直接に電気伝導が生じないため、従来のＣｕ配線のように配線の上面または下面にビアやコンタクトプラグを接続した場合、最上層または最下層のグラフェンシートのみがビアやコンタクトプラグと接続されることになる。この場合、最上層または最下層以外のグラフェンシートを電流経路として用いることができず、また、例えば２つのビアが配線の上面と下面に接続される場合は、２つのビア間に電流を流すことができない。
そのため、グラフェンシートを配線に用いる場合、従来のＣｕ配線の構造とは異なる配線構造が要される。例えば、特許文献１に記載された配線構造体においては、配線とコンタクトプラグの接合部としてＴｉＮ電極膜が設けられている。このため、各層のグラフェンシートがＴｉＮ電極膜を介してコンタクトプラグに接続され、配線中の電流経路として機能する。
しかし、特許文献１に記載された配線構造体によれば、配線とコンタクトプラグがＴｉＮ電極膜を介して間接的に接続されるため、配線とコンタクトプラグの接続部分の構成が複雑化するという問題がある。このため、接続部分における接続不良により電気抵抗が上昇するおそれがあり、また、ＴｉＮ電極膜を形成するために工程数が増えるという問題がある。
特開２００９−７０９１１号公報
本発明の目的は、グラフェンのバリスティック伝導性を利用した低抵抗配線を備え、配線と配線接続部材の接続部分の構成の複雑化を抑えた半導体装置およびその製造方法を提供することにある。
本発明の一態様は、基板と、前記基板の上方に設けられ、積層された複数のグラフェンナノリボンシートからなるグラフェンナノリボン層を含む配線と、前記複数のグラフェンナノリボンシートの少なくとも１枚を貫通し、前記配線と前記配線の上層または下層の導電部材とを接続する配線接続部材と、を有する半導体装置を提供する。
また、本発明の他の態様は、基板の上方に、積層された複数のグラフェンナノリボンシートからなるグラフェンナノリボン層を含む配線を形成する工程と、前記複数のグラフェンナノリボンシートの少なくとも１枚を貫通する孔を形成する工程と、前記孔に導電部材を埋め込んで、前記配線と前記配線の上層または下層の導電部材とを接続する配線接続部材を形成する工程と、を含む半導体装置の製造方法を提供する。
本発明によれば、グラフェンのバリスティック伝導性を利用した低抵抗配線を備え、配線と配線接続部材の接続部分の構成の複雑化を抑えた半導体装置およびその製造方法を提供することができる。
（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の垂直断面図および水平断面図。 図１（ａ）のＧＮＲ層の周辺を部分的に拡大した図。 （ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｅ）〜（ｇ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第２の実施の形態に係る半導体装置の垂直断面図。 本発明の第３の実施の形態に係る半導体装置の垂直断面図。 （ａ）〜（ｄ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｅ）〜（ｇ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図。
〔第１の実施の形態〕
（半導体装置の構成）
図１（ａ）は、本発明の第１の実施の形態に係る半導体装置１００の垂直断面図である。図１（ｂ）は、図１（ａ）の線分Ａ−Ａに沿った半導体装置１００の水平断面図である。
半導体装置１００は、図示しない半導体基板上に形成される絶縁膜１０Ａと、絶縁膜１０Ａ上の層間絶縁膜１１Ａと、層間絶縁膜１１Ａ上の層間絶縁膜１１Ｂと、層間絶縁膜１１Ｂ上の絶縁膜１０Ｂと、層間絶縁膜１１Ａ中の下層配線１２と、層間絶縁膜１１Ｂ中の上層配線１３と、下層配線１２と上層配線１３を電気的に接続するビア１４を有する。
下層配線１２は、触媒層１２０と、触媒層１２０上のＧＮＲ（Graphene Nano Ribbon）層１２１からなる。また、上層配線１３は、触媒層１３０と、触媒層１３０上のＧＮＲ層１３１からなる。
触媒層１２０、１３０は、ＧＮＲ層１２１、１３１を構成するグラフェンの成長のための触媒として機能する触媒材料からなる。触媒材料として、例えば、Ｃｏ、Ｎｉ、Ｒｕ、Ｆｅまたはこれらを含む化合物が用いられる。
ＧＮＲ層１２１、１３１は、触媒層１２０、１３０を触媒として成長する１〜数十層のＧＮＲシートからなり、バリスティック伝導特性を有する。ＧＮＲ層１２１、１３１においては、各ＧＮＲシート内で独立にバリスティック伝導が生じ、平行な複数の電流経路が形成される。
ここで、ＧＮＲシートとは、単層のグラフェンシートを微細な線幅に加工したものをいう。ＧＮＲ層１２１、１３１がより高い伝導特性を有するためには、ＧＮＲシートの層数は１０層以下であることが好ましく、特に、より少ないことが好ましい。ＧＮＲシートの層数が１０層よりも大きくなると、ＧＮＲ層１２１、１３１の特性がグラファイトに近づき、伝導特性が劣化するおそれがある。
グラフェン中の電子の平均自由工程は約１００ｎｍ〜１μｍであり、現在多くのＬＳＩデバイスで用いられている低抵抗金属材料であるＣｕ中の電子の平均自由工程（約４０ｎｍ）と比較して、遙かに長いことが知られている。グラフェンは量子化伝導特性を有し、長距離の電気伝導により有利である。従来までの金属配線では配線の微細化が進むと、配線・絶縁膜界面における電子散乱効果の影響が顕著となり、界面電子散乱による抵抗上昇が避けられない。これに対し、グラフェンでは量子化伝導により界面散乱による抵抗上昇が少ない。このため、グラフェン層を配線材料に用いることにより、配線の低抵抗化を図ることができる。
下層配線１２および上層配線１３は狭い線幅と低い電気抵抗を有するため、超微細配線構造に適している。
ビア１４は、例えば、Ｗ、Ｃｕ、Ａｌ等の金属からなる。
バリアメタル１５は、例えば、Ｔａ、Ｔｉ、Ｒｕ、Ｍｎ、Ｃｏ等の金属、またはこれらの金属を含む窒化物からなる。また、バリアメタル１５は、ビア１４中の金属の外部への拡散を防ぐ機能を有する。
図２は、図１（ａ）のＧＮＲ層１２１周辺を部分的に拡大した図である。図２に示される例では、ＧＮＲ層１２１は４層のＧＮＲシート１２２から構成される。また、図示しないが、ＧＮＲ層１３１もＧＮＲ層１２１と同様の構造を有する。
ビア１４およびバリアメタル１５は、上層配線１３のＧＮＲ層１３１および触媒層１３０、ならびに下層配線１２のＧＮＲ層１２１の少なくとも１枚のＧＮＲシート１２２を貫通し、ＧＮＲ層１３１のＧＮＲシートおよび少なくとも２枚のＧＮＲシート１２２と接続される。
図２に示されるように、ＧＮＲ層１２１とバリアメタル１５が反応することにより、ＧＮＲ層１２１とバリアメタル１５の界面に炭化物層１５０が形成され、ＧＮＲ層１２１の積層されたＧＮＲシート１２２が炭化物層１５０を介して電気的に接続されることが好ましい。これにより、ＧＮＲ層１２１とビア１４（バリアメタル１５）の接続部分における電気抵抗をより低減することができる。例えば、バリアメタル１５がＴｉからなる場合は、炭化物層１５０はＴｉＣからなる。なお、ＧＮＲ層１３１とビア１４（バリアメタル１５）の接続部分においても同様の構造が形成されることが好ましい。
また、図２に示されるように、触媒層１２０は、下地層１２０Ｃ、助触媒層１２０Ｂ、表面層１２０Ａから構成される多層構造であってもよい。表面層１２０Ａは、Ｃｏ、Ｎｉ、Ｒｕ、Ｆｅ等からなり、ＧＮＲシート１２２を成長させるための触媒として機能する。助触媒層１２０Ｂは、Ｔｉ等からなり、表面層１２０Ａの助触媒として機能する。なお、助触媒層１２０Ｂは、Ｔｉ微粒子から構成される極薄の層であってもよい。下地層１２０Ｃは、ＴａＮ、ＴｉＮ、ＲｕＮ、ＷＮ、Ｔａ、Ｔｉ、Ｒｕ、Ｗ等からなり、表面層１２０Ａ中の金属の拡散を防ぐ機能を有する。
絶縁膜１０Ａ、１０Ｂは、ＳｉＮ等の絶縁膜からなる。また、層間絶縁膜１１Ａ、１１Ｂは、ＳｉＯＣ系絶縁材料等の低誘電率絶縁材料からなることが好ましい。
以下に、本実施の形態に係る半導体装置１００の製造方法の一例を示す。
（半導体装置の製造）
図３Ａ（ａ）〜（ｄ）、図３Ｂ（ｅ）〜（ｇ）は、本発明の第１の実施の形態に係る半導体装置１００の製造工程を示す断面図である。
まず、図３Ａ（ａ）に示すように、絶縁膜１０Ａ上に触媒層１２０の材料膜である触媒膜１０１、およびＧＮＲ層１２１の材料膜であるグラフェン膜１０２を形成する。
触媒膜１０１は、ＣＶＤ（Chemical Vapor Deposition）、ＰＶＤ（Physical Vapor Deposition）等により形成される。
グラフェン膜１０２の形成方法の具体例を以下に示す。まず、触媒膜１０１の凝集のよる微粒子化を抑制するために、プラズマ処理を行う。触媒膜１０１の微粒子化を防ぎ、触媒膜１０１表面の連続性を保つことにより、グラフェンの均一成長を促進させることができる。プラズマ処理に用いる放電ガスとしては水素ガスまたは希ガスが好ましいが、両方を含んだ混合ガスでもよい。処理温度はできるだけ低い方が効果は高く、室温で行うのが望ましい。また、このプラズマは比較的強いほうが好ましく、高パワーリモートプラズマやプラズマに曝露させるほうがより効果が高まる。
次に、触媒膜１０１の炭化を行う。放電ガスには、メタン、アセチレン等の炭化水素系ガスまたはそれらの混合ガスを用いる。また、キャリアガスには、水素ガスや希ガス等を用いる。この処理は、後述するグラフェン形成時の処理温度よりも低い温度、かつグラファイト膜が形成されうる温度で行う必要があり、１５０〜６００℃程度が好ましい。また処理時間は短くてよい。この処理も比較的強いプラズマを用いて行うのが好ましい。
次に、触媒膜１０１の炭化層の良質化および触媒活性化のためのプラズマ処理を行う。放電ガスは希ガスを用いるのが好ましい。処理温度は、触媒膜１０１を炭化する際の処理温度と、後述するグラフェン形成の際の処理温度の中間程度でよい。この処理におけるプラズマは比較的弱くてもよく、リモートプラズマを使用するのがよい。
最後に、グラフェン形成を行う。放電ガスは炭化水素系ガスまたはその混合ガスを用いる。処理温度は２００℃〜１０００℃程度であり、特に、３５０℃程度が好ましい。２００℃を下回ると十分な成長速度が得られず、グラフェン成長がほとんど起こらない。２００℃以上の温度下ではグラフェン成長が起こり、均一なグラフェン膜が成膜される。この処理温度は、通常のＬＳＩデバイスの配線形成工程における処理温度と同等あるいはそれ以下であり、このグラフェン形成プロセスは半導体プロセスとの親和性に優れる。
この処理ではイオン、電子を除去しラジカルのみを触媒膜１０１上に供給することが重要であることから、非常に弱いプラズマをリモート化して用いるのが望ましい。さらにイオン、電子を除去するために、基板上部に電極を設置し電圧を印加するのも効果的である。印加電圧は０〜±１００Ｖ程度が好ましい。
上記の多段処理により、グラフェン膜１０２が得られる。炭素源に炭化水素系ガスを用いた単一条件のＣＶＤ法による処理によりグラフェン膜１０２を形成することもできるが、上記のような多段処理を用いることにより、低温条件下で、より均一性に優れた低抵抗のグラフェン膜１０２を形成することができる。
次に、図３Ａ（ｂ）に示すように、触媒膜１０１およびグラフェン膜１０２をフォトリソグラフィとＲＩＥ（Reactive Ion Etching）の組み合わせ等によりパターニングし、触媒層１２０およびＧＮＲ層１２１に加工する。これにより、下層配線１２が得られる。
なお、ＧＮＲ層１２１を形成した後、パターニングにより露出したＧＮＲ層１２１の側部に終端処理を行うことが好ましい。ここで、終端処理とは、グラフェンの端部における結合を持たないダングリングボンドを終端させるための、水素シンターリング、シリル化処理、ＨＤＭＳによる疎水化処理等の処理をいう。例えば、水素シンターリングを行う場合は、ダングリングボンドに水素を結合させることより、これを終端させることができ、シリル化処理、またはＨＤＭＳによる疎水化処理を行う場合は、ダングリングボンドにシリコン-メチル基等を結合させることより、これを終端させることができる。
ダングリングボンドが終端されずに残った場合、グラフェン端面における電子散乱を生じ易く、グラフェン層中の電子伝導特性に悪影響を及ぼすおそれがある。また、ダングリングボンドが残った状態では、意図しない結合がグラフェン端に形成される可能性があり、この場合もグラフェン中の電子伝導特性に悪影響を及ぼすおそれがある。
次に、図３Ａ（ｃ）に示すように、層間絶縁膜１１Ａを形成する。層間絶縁膜１１Ａは、ＣＶＤ等により下層配線１２を覆うように形成された後、ＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理により平坦化される。
次に、図３Ａ（ｄ）に示すように、層間絶縁膜１１Ａ上に上層配線１３および層間絶縁膜１１Ｂを形成する。上層配線１３および層間絶縁膜１１Ｂは、それぞれ下層配線１２および層間絶縁膜１１Ａと同様の方法により形成される。
次に、図３Ｂ（ｅ）に示すように、フォトリソグラフィとＲＩＥの組み合わせ等により、層間絶縁膜１１Ｂ、ＧＮＲ層１３１、触媒層１３０、層間絶縁膜１１Ａ、ＧＮＲ層１２１中にビアホール１０３を形成する。
触媒層１２０がＧＮＲ層１２１に対する十分なエッチング選択比を有するように、触媒層１２０およびＧＮＲ層１２１の材料を選択することができるため、触媒層３２０Ｂをエッチングストッパーとして用いてビアホール１０３を形成することができる。
層間絶縁膜１１Ａ、１１Ｂをエッチングするためのガスとして、フッ素系のガス等が用いられる。また、ＧＮＲ層１２１、１３１をエッチングするためのガスとして、酸素系のガス等が用いられる。また、触媒層１２０、１３０をエッチングするためのガスとして、Ｃｌ（塩素）系のガス等が用いられる。
次に、図３Ｂ（ｆ）に示すように、ＣＶＤ等により、ビアホール１０３を埋めるように、バリアメタル１５の材料膜である金属膜１０４、およびビア１４の材料膜である金属膜１０５を形成する。
次に、図３Ｂ（ｇ）に示すように、ビアホール１０３の外側の金属膜１０４、１０５をＣＭＰ等の平坦化処理により除去して、それぞれバリアメタル１５およびビア１４に加工する。
その後、ＣＶＤ等により層間絶縁膜１１Ｂ上に絶縁膜１０Ｂを形成する。これにより、図１に示した半導体装置１００を得る。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、下層配線１２および上層配線１３がＧＮＲ層１２１、１３１を含むため、グラフェンのバリスティック伝導性を利用して電気抵抗を低減することができる。
また、ビア１４（バリアメタル１５）がＧＮＲ層１２１、１３１の積層された各グラフェンナノリボンシートと直接接続されるため、下層配線１２とビア１４との接続部分、および上層配線１３とビア１４との接続部分を複雑化させずに、各グラフェンナノリボンシートを配線中の電流経路として機能させることができる。このため、下層配線１２とビア１４、および上層配線１３とビア１４を精度よく接続して電気抵抗を低減し、かつ配線構造の製造工程数を少なく抑えることができる。
なお、配線と配線接続部材の構成は、本実施の形態において示される下層配線１２、上層配線１３、ビア１４およびバリアメタル１５からなるものに限られない。例えば、配線接続部材として、配線とその下層の素子を接続するコンタクトプラグおよびその表面のバリアメタルが用いられてもよい。この場合、配線とコンタクトプラグおよびバリアメタルとの接続部分の構造が、本実施の形態の上層配線１３とビア１４およびバリアメタル１５との接続部分の構造と同様になる。
〔第２の実施の形態〕
第２の実施の形態は、配線が積層された複数のＧＮＲ層を有する点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図４は、本発明の第２の実施の形態に係る半導体装置２００の垂直断面図である。
半導体装置２００は、図示しない半導体基板上に形成される絶縁膜１０Ａと、絶縁膜１０Ａ上の層間絶縁膜１１Ａと、層間絶縁膜１１Ａ上の層間絶縁膜１１Ｂと、層間絶縁膜１１Ｂ上の絶縁膜１０Ｂと、層間絶縁膜１１Ａ中の下層配線２２と、層間絶縁膜１１Ｂ中の上層配線２３と、下層配線２２と上層配線２３を電気的に接続するビア１４を有する。
下層配線２２は、触媒層２２０Ａ、２２０ＢおよびＧＮＲ層２２１Ａ、２２１Ｂからなる、触媒層とＧＮＲ層の組を２つ重ねた構造を有する。なお、下層配線２２は、触媒層とＧＮＲ層の組を３つ以上重ねた構造を有してもよい。
上層配線２３は、触媒層２３０Ａ、２３０ＢおよびＧＮＲ層２３１Ａ、２３１Ｂからなる、触媒層とＧＮＲ層の組を２つ重ねた構造を有する。なお、上層配線２３は、触媒層とＧＮＲ層の組を３つ以上重ねた構造を有してもよい。
触媒層２２０Ａ、２２０Ｂ、２３０Ａ、２３０Ｂは、第１の実施の形態の触媒層１２０、１３０と同様の特徴を有し、同様の方法により形成される。また、ＧＮＲ層２２１Ａ、２２１Ｂ、２３１Ａ、２３１Ｂは、第１の実施の形態のＧＮＲ層１２１、１３１と同様の特徴を有、同様の方法により形成される。
ＧＮＲ層２２１Ａ、２２１Ｂ、２３１Ａ、２３１Ｂは、第１の実施の形態のＧＮＲ層１２１、１３１と同様に、１０層以下のＧＮＲシートから構成されることが好ましい。そのため、１つのＧＮＲ層のＧＮＲシートの層数を増やしても伝導特性の向上は望めないが、本実施の形態のように、積層された複数の触媒層とＧＮＲ層の組を形成することにより、配線の伝導特性を向上させることができる。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、下層配線２２が、触媒層２２０Ａ、２２０ＢおよびＧＮＲ層２２１Ａ、２２１Ｂからなる、触媒層とＧＮＲ層の組を２つ重ねた構造を有するため、下層配線２２の伝導特性をより向上させることができる。また、上層配線２３が、触媒層２３０Ａ、２３０ＢおよびＧＮＲ層２３１Ａ、２３１Ｂからなる、触媒層とＧＮＲ層の組を２つ重ねた構造を有するため、上層配線２３の伝導特性をより向上させることができる。
〔第３の実施の形態〕
第３の実施の形態は、複数の上層配線が下層配線に接続される点において、第２の実施の形態と異なる。なお、第２の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図５は、本発明の第３の実施の形態に係る半導体装置３００の垂直断面図である。
半導体装置３００は、図示しない半導体基板上に形成される層間絶縁膜３１Ａと、層間絶縁膜３１Ａ上の層間絶縁膜３１Ｂと、層間絶縁膜３１Ｂ上の層間絶縁膜３１Ｃと、層間絶縁膜３１Ｃ上の層間絶縁膜３１Ｄと、層間絶縁膜３１Ｄ上の絶縁膜１０Ｂと、層間絶縁膜３１Ｂ中の下層配線３２と、層間絶縁膜３１Ｄ中の上層配線３３Ａ、３３Ｂと、下層配線３２と上層配線３３Ａを電気的に接続するビア３４Ａと、下層配線３２と上層配線３３Ｂを電気的に接続するビア３４Ｂと、下層配線３２とその下層の導電部材を接続するビア３４Ｃを有する。
下層配線３２は、第２の実施の形態の下層配線２２と同様の特徴を有する。また、上層配線３３Ａ、３３Ｂは、第２の実施の形態の上層配線２３と同様の特徴を有する。
ビア３４Ａ、３４Ｂ、３４Ｃは、第１の実施の形態のビア１４と同様の材料からなる。また、バリアメタル３５Ａ、３５Ｂ、３５Ｃは、第１の実施の形態のバリアメタル１５と同様の材料からなる。
ビア３４Ａおよびバリアメタル３５Ａは、上層配線３３ＡのＧＮＲ層３３１Ａ、３３１Ｂおよび触媒層３３０Ａ、３３０Ｂ、ならびに下層配線３２のＧＮＲ層３２１Ａ、３２１Ｂおよび触媒層３２０Ｂを貫通する。
ビア３４Ｂおよびバリアメタル３５Ｂは、上層配線３３ＢのＧＮＲ層３３１Ｃ、３３１Ｄおよび触媒層３３０Ｃ、３３０Ｄ、ならびに下層配線３２のＧＮＲ層３２１Ｂを貫通する。
ビア３４Ｃおよびバリアメタル３５Ｃは、下層配線３２のＧＮＲ層３２１Ａ、３２１Ｂおよび触媒層３２０Ａ、３２０Ｂを貫通する。
ビア３４Ａおよびバリアメタル３５Ａ、ならびにビア３４Ｂおよびバリアメタル３５Ｂの両方がＧＮＲ層３２１Ａ、３２１Ｂを貫通していた場合、ビア３４Ｂの存在がビア３４Ｃとビア３４Ａの間のバリスティック伝導の妨げとなる。なお、半導体装置３００が超微細配線構造を有する場合、グラフェンナノリボンからなるＧＮＲ層３２１Ａ、３２１Ｂは線幅が狭いため、バリスティック伝導を妨げないようにビア３４Ｂの直径をＧＮＲ層３２１Ａ、３２１Ｂの線幅に対して十分に小さくすることは困難である。
本実施の形態においては、下層配線３２のＧＮＲ層３２１Ａには、ビア３４Ａおよびバリアメタル３５Ａが接続され、ビア３４Ｂおよびバリアメタル３５Ｂが接続されない。このため、ＧＮＲ層３２１Ａ中においては、ビア３４Ｃとビア３４Ａの間のバリスティック伝導が妨げられず、ビア３４Ｃとビア３４Ａとの間の抵抗をビア３４Ｃとビア３４Ｂの間の抵抗と同様に低く設定することができる。
なお、バリスティック伝導は、ＧＮＲ層３２１Ａ、３２１Ｂ内の各ＧＮＲシート内で独立に生じるため、ビア３４Ａの底面の高さがビア３４Ｂの底面の高さよりも低ければ、ビア３４Ｃとビア３４Ａの間にバリスティック伝導が妨げられない経路が形成される。即ち、例えば、バリアメタル３５Ｂの底面の高さがＧＮＲ層３２１Ａの上面と下面の高さの間、またはＧＮＲ層３２１Ｂの上面と下面の高さの間にあってもよい。
ただし、触媒層３２０ＢがＧＮＲ層３２１Ｂに対する十分なエッチング選択比を有するように、触媒層３２０ＢおよびＧＮＲ層３２１Ｂの材料を選択することができるため、製造工程上、触媒層３２０Ｂをエッチングストッパーとして用いてビア３４Ｂおよびバリアメタル３５Ｂのビアホールを形成することが容易である。この場合、図５に示されるように、バリアメタル３５Ｂの底面がＧＮＲ層３２１Ｂに接する。
また、下層配線３２を構成する触媒層とＧＮＲ層の組が１組、または３組以上の場合でも、ビア３４Ａの底面の高さがビア３４Ｂの底面の高さよりも低ければ、ビア３４Ｃとビア３４Ａの間にバリスティック伝導が妨げられない経路が形成される。
また、下層配線３２と上層の導電部材とを接続するビアが３つ以上形成される場合も、それらのビアを底面の高さが高いものから順に、ビア３４Ｃに近い位置から並べることにより、ビア３４Ｃと各ビアの間にバリスティック伝導が妨げられない経路を形成すことができる。
また、ビア３４Ａ、３４Ｂが上層配線３３Ａ、３３Ｂの代わりに下層配線３２の下方の導電部材にそれぞれ接続される場合は、ビア３４Ｂの上面の高さをビア３４Ａの上面の高さよりも低くする（ビア３４Ｃに近い位置から、上面の高さが低いものから順に並べる）ことにより、ビア３４Ｃとビア３４Ａの間、およびビア３４Ｃとビア３４Ｂの間にバリスティック伝導が妨げられない経路を形成すことができる。
なお、ビア３４Ａが下層配線３２とその上方の導電部材とを接続する場合も、ビア３４Ｃとビア３４Ａの間、およびビア３４Ｃとビア３４Ｂの間にバリスティック伝導が妨げられない経路を形成するための条件は同じである。
以上をまとめると、下層配線３２が、ビア３４Ａ、３４Ｂ、３４Ｃが接続されたＧＮＲシートと、ビア３４Ａ、３４Ｃのみが接続されたＧＮＲシートを含む場合に、ビア３４Ｃとビア３４Ａの間、およびビア３４Ｃとビア３４Ｂの間にバリスティック伝導が妨げられない経路を形成するといえる。
層間絶縁膜３１Ａ、３１Ｂ、３１Ｃ、３１Ｄは、第１の実施の形態の層間絶縁膜１１Ａ、１１Ｂと同様の材料からなる。
以下に、本実施の形態に係る半導体装置３００の製造方法の一例を示す。
（半導体装置の製造）
図６Ａ（ａ）〜（ｄ）、図６Ｂ（ｅ）〜（ｇ）は、本発明の第３の実施の形態に係る半導体装置３００の製造工程を示す断面図である。
まず、図６Ａ（ａ）に示すように、層間絶縁膜３１Ａ上に下層配線３２および層間絶縁膜３１Ｂを形成する。
下層配線３２は、触媒層３２０Ａ、３２０ＢおよびＧＮＲ層３２１Ａ、３２１Ｂの材料膜を第１の実施の形態の触媒膜１０１およびグラフェン膜１０２と同様に形成し、これらをパターニングすることにより形成される。層間絶縁膜３１Ｂは、ＣＶＤ等により下層配線３２を覆うように形成された後、ＣＭＰ等の平坦化処理により平坦化される。
まず、図６Ａ（ｂ）に示すように、フォトリソグラフィとＲＩＥの組み合わせ等により、層間絶縁膜３１Ｂ、ＧＮＲ層３２１Ｂ、触媒層３２０Ｂ、ＧＮＲ層３２１Ａ、触媒層３２０Ａ、および層間絶縁膜３１Ａ中にビアホール３０１を形成する。
次に、図６Ａ（ｃ）に示すように、ビアホール３０１中にバリアメタル３５Ｃおよびビア３４Ｃを形成する。バリアメタル３５Ｃおよびビア３４Ｃは、第１の実施の形態のバリアメタル１５およびビア１４と同様の方法により形成される。
次に、図６Ａ（ｄ）に示すように、ＣＶＤ等により層間絶縁膜３１Ｂ上に層間絶縁膜３１Ｃを形成する。
次に、図６Ｂ（ｅ）に示すように、層間絶縁膜３１Ｃ上に上層配線３３Ａ、３３Ｂおよび層間絶縁膜３１Ｂを形成する。
上層配線３３Ａ、３３Ｂは、触媒層３３０Ａ、３３０Ｃの材料膜、ＧＮＲ層３３１Ａ、３３１Ｃの材料膜、触媒層３３０Ｂ、３３０Ｄの材料膜、およびＧＮＲ層３３１Ｂ、３３１Ｄの材料膜を積層し、これらをパターニングすることにより形成される。層間絶縁膜３１Ｄは、ＣＶＤ等により上層配線３３Ａ、３３Ｂを覆うように形成された後、ＣＭＰ等の平坦化処理により平坦化される。
まず、図６Ｂ（ｆ）に示すように、フォトリソグラフィとＲＩＥの組み合わせ等により、ビアホール３０２Ａ、３０２Ｂを形成する。
ビアホール３０２Ａは、触媒層３２０Ａをエッチングストッパーとして用いたエッチングにより、層間絶縁膜３１Ｄ、上層配線３３Ａ、層間絶縁膜３１Ｃ、層間絶縁膜３１Ｂ、ならびに下層配線３２のＧＮＲ層３２１Ｂ、触媒層３２０ＢおよびＧＮＲ層３２１Ａ中に形成される。そのため、ビアホール３０２Ａの底面には、触媒層３２０Ａが露出する。
ビアホール３０２Ｂは、触媒層３２０Ｂをエッチングストッパーとして用いたエッチングにより、層間絶縁膜３１Ｄ、上層配線３３Ｂ、層間絶縁膜３１Ｃ、層間絶縁膜３１Ｂ、および下層配線３２のＧＮＲ層３２１Ｂ中に形成される。そのため、ビアホール３０２Ｂの底面には、触媒層３２０Ｂが露出する。
次に、図６Ｂ（ｇ）に示すように、ビアホール３０２Ａ中にバリアメタル３５Ａおよびビア３４Ａを形成し、ビアホール３０２Ｂ中にバリアメタル３５Ｂおよびビア３４Ｂを形成する。
ビア３４Ａ、３４Ｂおよびバリアメタル３５Ａ、３５Ｂは、ビアホール３０２Ａ、３０２Ｂ中にバリアメタル３５Ａ、３５Ｂの材料膜およびビア３４Ａ、３４Ｂの材料膜を形成した後、ビアホール３０２Ａ、３０２Ｂの外側の材料膜をＣＭＰ等の平坦化処理により除去することにより形成される。
その後、ＣＶＤ等により層間絶縁膜３１Ｄ上に絶縁膜１０Ｂを形成する。これにより、図５に示した半導体装置３００を得る。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、下層配線３２が、ビア３４Ａ、３４Ｂ、３４Ｃが接続されたＧＮＲシートと、ビア３４Ａ、３４Ｃのみが接続されたＧＮＲシートを含むことにより、ビア３４Ｃとビア３４Ａの間、およびビア３４Ｃとビア３４Ｂの間にバリスティック伝導が妨げられない経路を形成することができる。
〔他の実施の形態〕
本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
１００、２００、３００ 半導体装置、 １２、２２、３２ 下層配線、 １３、２３、３３Ａ、３３Ｂ 上層配線、 １２０、１３０、２２０Ａ、２２０Ｂ、２３０Ａ、２３０Ｂ、３２０Ａ、３２０Ｂ、３３０Ａ、３３０Ｂ、３３０Ｃ、３３０Ｄ 触媒層、 １２１、１３１、２２１Ａ、２２１Ｂ、２３１Ａ、２３１Ｂ、３２１Ａ、３２１Ｂ、３３１Ａ、３３１Ｂ、３３１Ｃ、３３１Ｄ ＧＮＲ層、 １４、３４Ａ、３４Ｂ、３４Ｃ ビア、 １５、３５Ａ、３５Ｂ、３５Ｃ バリアメタル、 １０３、３０１、３０２Ａ、３０２Ｂ ビアホール

Claims (5)

  1. 基板と、
    前記基板の上方に設けられ、積層された複数のグラフェンナノリボンシートからなるグラフェンナノリボン層を含む配線と、
    前記複数のグラフェンナノリボンシートの少なくとも１枚を貫通し、前記配線と前記配線の上層または下層の導電部材とを接続する配線接続部材と、
    を有する半導体装置。
  2. 前記配線は、積層された２つ以上の前記グラフェンナノリボン層を含み、
    前記２つ以上のグラフェンナノリボン層はそれぞれ触媒層上に設けられている、
    請求項１に記載の半導体装置。
  3. 前記配線接続部材は、第１の配線接続部材、第２の配線接続部材、および前記第１の配線接続部材と前記第２の配線接続部材の間に位置する第３の配線接続部材を含み、
    前記複数のグラフェンナノリボンシートは、前記第１、第２および第３の配線接続部材が接続されたグラフェンナノリボンシートと、前記第１、第２および第３の配線接続部材のうち前記第１および第２の配線接続部材のみが接続されたグラフェンナノリボンシートを含む、
    請求項１または２に記載の半導体装置。
  4. 基板の上方に、積層された複数のグラフェンナノリボンシートからなるグラフェンナノリボン層を含む配線を形成する工程と、
    前記複数のグラフェンナノリボンシートの少なくとも１枚を貫通する孔を形成する工程と、
    前記孔に導電部材を埋め込んで、前記配線と前記配線の上層または下層の導電部材とを接続する配線接続部材を形成する工程と、
    を含む半導体装置の製造方法。
  5. 前記配線は、積層された２つ以上の前記グラフェンナノリボン層を含み、
    前記２つ以上のグラフェンナノリボン層はそれぞれ触媒層上に設けられ、それぞれ前記触媒層を触媒として成長したグラフェンからなる、
    請求項４に記載の半導体装置の製造方法。
JP2009252189A 2009-11-02 2009-11-02 半導体装置およびその製造方法 Expired - Fee Related JP5439120B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009252189A JP5439120B2 (ja) 2009-11-02 2009-11-02 半導体装置およびその製造方法
US12/696,276 US8169085B2 (en) 2009-11-02 2010-01-29 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009252189A JP5439120B2 (ja) 2009-11-02 2009-11-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011096980A true JP2011096980A (ja) 2011-05-12
JP5439120B2 JP5439120B2 (ja) 2014-03-12

Family

ID=43924504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252189A Expired - Fee Related JP5439120B2 (ja) 2009-11-02 2009-11-02 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8169085B2 (ja)
JP (1) JP5439120B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522384A (zh) * 2011-12-30 2012-06-27 上海集成电路研发中心有限公司 石墨烯纳米带电阻器及其制作方法
JP2013058669A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置とその製造方法
JP2013074034A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 半導体装置およびその製造方法
JP2013115143A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 配線及び半導体装置
JP2013529859A (ja) * 2010-07-09 2013-07-22 マイクロン テクノロジー， インク． 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
JP2014053530A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 半導体装置及びその製造方法
JP2014519198A (ja) * 2011-05-13 2014-08-07 コリア・リサーチ・インスティテュート・オブ・ケミカル・テクノロジー 剥離技法を用いたグラフェンパターンの形成方法及びその装置
JP2015140264A (ja) * 2014-01-27 2015-08-03 積水化学工業株式会社 機能性膜及びその製造方法
JP2015176959A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及び半導体装置の製造方法
US9184133B2 (en) 2014-03-20 2015-11-10 Kabushiki Kaisha Toshiba Graphene wiring and semiconductor device
JP2015537392A (ja) * 2012-12-17 2015-12-24 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ グラフェンおよび金属相互接続
US9659870B2 (en) 2014-09-18 2017-05-23 Kabushiki Kaisha Toshiba Wiring and method for manufacturing the same
US9761530B2 (en) 2014-09-18 2017-09-12 Kabushiki Kaisha Toshiba Graphene wiring and method for manufacturing the same
JP2020155471A (ja) * 2019-03-18 2020-09-24 東京エレクトロン株式会社 半導体装置およびその製造方法
US11091836B2 (en) 2017-09-20 2021-08-17 Tokyo Electronics Limited Graphene structure forming method and graphene structure forming apparatus
JP2023553271A (ja) * 2020-12-10 2023-12-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｃｍｏｓ適合グラフェン構造、インターコネクト及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5550515B2 (ja) 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
JP2012080005A (ja) 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
KR101271951B1 (ko) * 2011-05-27 2013-06-07 포항공과대학교 산학협력단 탄소 박막 제조 방법
EP2541581A1 (en) * 2011-06-29 2013-01-02 Khalid Waqas Device comprising nanostructures and method of manufacturing thereof
CN102403304B (zh) * 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法
CN103456677A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103456679B (zh) * 2012-06-05 2016-02-03 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
KR101984695B1 (ko) 2012-08-29 2019-09-03 삼성전자주식회사 그래핀 소자 및 그 제조방법
US8952258B2 (en) 2012-09-21 2015-02-10 International Business Machines Corporation Implementing graphene interconnect for high conductivity applications
JP5972735B2 (ja) 2012-09-21 2016-08-17 株式会社東芝 半導体装置
CN102956611B (zh) * 2012-11-12 2017-03-15 上海集成电路研发中心有限公司 一种空气隙/石墨烯互连结构及其制备方法
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
WO2014150584A1 (en) * 2013-03-15 2014-09-25 Solan, Llc. Functional inclusion of interlayer devices in multi-level graphene devices and methods for forming same
JP5826783B2 (ja) * 2013-03-25 2015-12-02 株式会社東芝 半導体装置
US9431346B2 (en) 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
US9257391B2 (en) 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
US9318323B2 (en) 2013-10-18 2016-04-19 Globalfoundries Inc. Semiconductor devices with graphene nanoribbons
US10899620B2 (en) * 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same
GB2572330B (en) * 2018-03-26 2020-09-02 Paragraf Ltd Devices and methods for generating electricity
US20230389176A1 (en) * 2020-10-26 2023-11-30 Telefonaktiebolaget Lm Ericsson (Publ) Circuit board arrangement comprising a circuit board provided with a graphene island and method of communicating between a first and a second circuit
US11640940B2 (en) * 2021-05-07 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnection structure including conductive graphene layers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140667A (ja) * 1997-07-15 1999-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11121620A (ja) * 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2000091423A (ja) * 1998-09-16 2000-03-31 Nec Corp 多層配線半導体装置及びその製造方法
JP2008192706A (ja) * 2007-02-01 2008-08-21 Fujitsu Ltd 半導体装置およびその製造方法
JP2008544495A (ja) * 2005-06-08 2008-12-04 インテル・コーポレーション カーボンナノチューブ相互接続コンタクト
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP2009164152A (ja) * 2007-12-28 2009-07-23 Nikon Corp 積層型半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838809B2 (en) * 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
JP2009059869A (ja) 2007-08-31 2009-03-19 Panasonic Corp キャパシタの検査方法
JP5343358B2 (ja) 2008-01-09 2013-11-13 ヤマハ株式会社 電子機器
GB0802912D0 (en) * 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
JP2010212619A (ja) 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
KR20110042952A (ko) * 2009-10-20 2011-04-27 삼성전자주식회사 레이저 광을 이용한 그라핀의 힐링방법 및 전자소자 제조방법
JP2011192667A (ja) * 2010-03-11 2011-09-29 Toshiba Corp トランジスタおよびその製造方法
US8236626B2 (en) * 2010-04-15 2012-08-07 The Board Of Trustees Of The Leland Stanford Junior University Narrow graphene nanoribbons from carbon nanotubes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140667A (ja) * 1997-07-15 1999-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11121620A (ja) * 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2000091423A (ja) * 1998-09-16 2000-03-31 Nec Corp 多層配線半導体装置及びその製造方法
JP2008544495A (ja) * 2005-06-08 2008-12-04 インテル・コーポレーション カーボンナノチューブ相互接続コンタクト
JP2008192706A (ja) * 2007-02-01 2008-08-21 Fujitsu Ltd 半導体装置およびその製造方法
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP2009164152A (ja) * 2007-12-28 2009-07-23 Nikon Corp 積層型半導体装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997461B2 (en) 2010-07-09 2018-06-12 Micron Technology, Inc. Electrically conductive laminate structures
US10879178B2 (en) 2010-07-09 2020-12-29 Micron Technology, Inc. Electrically conductive laminate structures
US10679943B2 (en) 2010-07-09 2020-06-09 Micron Technology, Inc. Electrically conductive laminate structures
JP2013529859A (ja) * 2010-07-09 2013-07-22 マイクロン テクノロジー， インク． 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
US10381308B2 (en) 2010-07-09 2019-08-13 Micron Technology, Inc. Electrically conductive laminate structures
US10141262B2 (en) 2010-07-09 2018-11-27 Micron Technology, Inc. Electrically conductive laminate structures
US8946903B2 (en) 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
JP2014519198A (ja) * 2011-05-13 2014-08-07 コリア・リサーチ・インスティテュート・オブ・ケミカル・テクノロジー 剥離技法を用いたグラフェンパターンの形成方法及びその装置
JP2013058669A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置とその製造方法
US8710672B2 (en) 2011-09-27 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2013074034A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 半導体装置およびその製造方法
US9443805B2 (en) 2011-11-25 2016-09-13 Kabushiki Kaisha Toshiba Wire and semiconductor device
JP2013115143A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 配線及び半導体装置
US9131611B2 (en) 2011-11-25 2015-09-08 Kabushiki Kaisha Toshiba Wire and semiconductor device
CN102522384A (zh) * 2011-12-30 2012-06-27 上海集成电路研发中心有限公司 石墨烯纳米带电阻器及其制作方法
JP2014053530A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 半導体装置及びその製造方法
JP2015537392A (ja) * 2012-12-17 2015-12-24 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ グラフェンおよび金属相互接続
JP2015140264A (ja) * 2014-01-27 2015-08-03 積水化学工業株式会社 機能性膜及びその製造方法
JP2015176959A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及び半導体装置の製造方法
US9184133B2 (en) 2014-03-20 2015-11-10 Kabushiki Kaisha Toshiba Graphene wiring and semiconductor device
US9659870B2 (en) 2014-09-18 2017-05-23 Kabushiki Kaisha Toshiba Wiring and method for manufacturing the same
US9761530B2 (en) 2014-09-18 2017-09-12 Kabushiki Kaisha Toshiba Graphene wiring and method for manufacturing the same
US11091836B2 (en) 2017-09-20 2021-08-17 Tokyo Electronics Limited Graphene structure forming method and graphene structure forming apparatus
JP2020155471A (ja) * 2019-03-18 2020-09-24 東京エレクトロン株式会社 半導体装置およびその製造方法
JP7304721B2 (ja) 2019-03-18 2023-07-07 東京エレクトロン株式会社 半導体装置およびその製造方法
JP2023553271A (ja) * 2020-12-10 2023-12-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｃｍｏｓ適合グラフェン構造、インターコネクト及びその製造方法

Also Published As

Publication number Publication date
JP5439120B2 (ja) 2014-03-12
US20110101528A1 (en) 2011-05-05
US8169085B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
JP5439120B2 (ja) 半導体装置およびその製造方法
JP5395542B2 (ja) 半導体装置
JP5550515B2 (ja) グラフェン配線およびその製造方法
TWI517182B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
JP5826783B2 (ja) 半導体装置
JP5242643B2 (ja) 半導体装置
JP2011204769A (ja) 半導体装置及びその製造方法
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
JP5755618B2 (ja) 半導体装置
US20150325476A1 (en) Semiconductor device and method of manufacturing the same
JP5701920B2 (ja) 半導体装置及びその製造方法
JP6180977B2 (ja) グラフェン配線及び半導体装置
JP2010135631A (ja) 配線構造及びその形成方法、並びに半導体装置
US8461037B2 (en) Method for fabricating interconnections with carbon nanotubes
JP2015138901A (ja) 半導体装置及びその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
JP5893096B2 (ja) 半導体装置の製造方法
US20140284814A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R151 Written notification of patent or utility model registration

Ref document number: 5439120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees