JP2011091318A - 発電デバイス - Google Patents

Abstract

【課題】発電量の向上を図れる発電デバイスを提供する。
【解決手段】素子形成基板１２０を用いて形成されてフレーム部（支持部）２１およびカンチレバー部２２を有するカンチレバー形成基板２０と、カンチレバー部２２の振動に応じて交流電圧を発生する圧電変換部（発電部）２４とを備え、圧電変換部２４の下部電極２４ａ、上部電極２４ｃが、下部電極用パッド２７ａ、上部電極用パッド２７ｃと電気的に接続されている。圧電変換部２４において圧電層２４ｂと下部電極２４ａおよび上部電極２４ｃそれぞれとが接する圧電変換領域のフレーム部２１側の端を、フレーム部２１とカンチレバー部２２との境界に揃えてある。
【選択図】図１

Description

本発明は、振動エネルギを電気エネルギに変換する振動式の発電デバイスに関するものである。

近年、ＭＥＭＳ（micro electro mechanical systems）デバイスの一種として、車の振動や人の動きによる振動などの任意の振動に起因した振動エネルギを電気エネルギに変換する発電デバイスが各所で研究開発されている。

ここにおいて、この種の発電デバイスとして用いることが可能な電気機械変換装置として、図６に示すように、素子形成基板（ここでは、Ｓｉ基板）２０ａ’を用いて形成されてフレーム部（支持部）２１’およびフレーム部２１’の内側に配置されフレーム部２１’に揺動自在に支持されたカンチレバー部（撓み部）２２’を有するカンチレバー形成基板２０’と、カンチレバー形成基板２０’のカンチレバー部２２’に形成されカンチレバー部２２’の振動に応じて交流電圧を発生する発電部として機能する圧電変換部（圧電素子）２４’とを備えたものが提案されている。

上述の圧電変換部２４’は、素子形成基板２０ａ’の一表面側のシリコン酸化膜からなる絶縁膜２９ａ’上に形成されており、Ｔｉ膜とＰｔ膜との積層膜からなる下部電極２４ａ’と、下部電極２４ａ’におけるカンチレバー部２２’側とは反対側に形成されたＡｌＮ薄膜もしくはＰＺＴ（：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃）薄膜からなる圧電層２４ｂ’と、圧電層２４ｂ’における下部電極２４ａ’側とは反対側に形成されたＰｔ膜からなる上部電極２４ｃ’とで構成されている。

また、上述の電気機械変換装置は、上部電極２４ｃ’と下部電極２４ａ’との短絡を防止するレジスト層からなる絶縁層２５’が、圧電変換部２４’におけるフレーム部２１’側の端部を覆う形で形成されており、上部電極２４ｃ’とフレーム部２１’において絶縁膜２９ａ’上に形成された上部電極用パッド２７ｃ’とが、上部電極用パッド２７ｃ’に連続一体に形成された接続配線２６ｃ’を介して電気的に接続され、下部電極２４ａ’とフレーム部２１’において絶縁膜２９ａ’上に形成された下部電極用パッド（図示せず）とが、両者に連続一体に形成された接続配線（図示せず）を介して電気的に接続されている。

特開２００５−３３１４８５号公報

ところで、図６に示した構成の電気機械変換装置では、下部電極２４ａ’、圧電層２４ｂ’、上部電極２４ｃ’それぞれのフレーム部２１’に近い側の側縁を絶縁層２５’により覆うことにより、上述の圧電層２４ｂ’の端部における段差に起因した接続配線２６ｃ’の断線の防止を図っている。

しかしながら、図６に示した構成の電気機械変換装置では、圧電変換部２４’において圧電層２４ｂ’と下部電極２４ａ’および上部電極２４ｃ’それぞれとが接する圧電変換領域の一部がフレーム部２１’上に形成されているので、発電デバイスとして用いる場合、圧電変換領域に、カンチレバー部２２’が振動しても応力がかからない部分が存在し、当該部分が寄生容量となってしまうので、発電効率が低下してしまう問題があった。

本発明は上記事由に鑑みて為されたものであり、その目的は、発電量の向上を図れる発電デバイスを提供することにある。

請求項１の発明は、素子形成基板を用いて形成されて支持部および支持部に揺動自在に支持されたカンチレバー部を有するカンチレバー形成基板と、カンチレバー部に形成されカンチレバー部の振動に応じて交流電圧を発生する圧電変換部からなる発電部とを備え、発電部が、カンチレバー形成基板の一表面側においてカンチレバー部に重なる部位に形成された下部電極と、下部電極におけるカンチレバー部側とは反対側に形成された圧電層と、圧電層における下部電極側とは反対側に形成された上部電極とを有し、下部電極および上部電極それぞれが、カンチレバー形成基板の前記一表面側において支持部に重なる部位に形成された各別のパッドと電気的に接続されてなる発電デバイスであって、圧電変換部において圧電層と下部電極および上部電極それぞれとが接する圧電変換領域の支持部側の端を、支持部とカンチレバー部との境界に揃えてあることを特徴とする。

この発明によれば、圧電変換部において圧電層と下部電極および上部電極それぞれとが接する圧電変換領域の支持部側の端を、支持部とカンチレバー部との境界に揃えてあるので、圧電変換領域の支持部側の端が支持部とカンチレバー部との境界における支持部側にある場合に比べて、発電効率の向上による発電量の向上を図れ、また、圧電変換領域の支持部側の端が支持部とカンチレバー部との境界におけるカンチレバー部側にある場合に比べて、カンチレバー部の振動時に応力が高くなる部分に存在する圧電変換領域の面積を増大でき、発電効率を向上できる。

請求項２の発明は、請求項１の発明において、前記上部電極と前記圧電層との接するエリアを規定し且つ前記上部電極と前記下部電極との短絡を防止する絶縁層が前記カンチレバー形成基板の前記一表面側に形成され、当該絶縁層により前記圧電層と前記上部電極とが接する位置であって前記支持部側の端の位置が規定されてなることを特徴とする。

この発明によれば、前記上部電極と前記圧電層との接するエリアを規定し且つ前記上部電極と前記下部電極との短絡を防止する絶縁層により、前記圧電層と前記上部電極とが接する位置であって前記支持部側の端の位置が規定されているので、前記圧電層を前記支持部上まで延長して形成することができ、製造時の前記圧電層のパターニング精度によらず、前記カンチレバー部の全長に亘って前記圧電層を形成することができ、当該パターニング精度に起因した発電量の低下やばらつきを抑制できる。

請求項３の発明は、請求項２の発明において、前記絶縁層の平面視形状が、前記上部電極の周部に沿った枠状であることを特徴とする。

この発明によれば、前記絶縁層が前記上部電極の周部の周方向の一部のみに沿った形状に形成されている場合に比べて、発電効率を向上できる。

請求項４の発明は、請求項２または請求項３の発明において、前記絶縁層は、ＳｉＯ_２もしくはＳｉ_３Ｎ_４により形成されてなることを特徴とする。

この発明によれば、前記絶縁層がレジストである場合に比べて絶縁性を向上できる。

請求項１の発明では、発電量の向上を図れるという効果がある。

実施形態の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。 同上の発電デバイスの要部説明図である。 同上の発電デバイスの製造方法を説明するための主要工程断面図である。 同上の発電デバイスの他の構成例の概略分解斜視図である。 同上の発電デバイスの他の構成例の要部の概略分解断面図である。 従来例の発電デバイスを示し、（ａ）は概略斜視図、（ｂ）は（ａ）のＡ−Ａ’概略断面図、（ｃ）は（ａ）のＢ−Ｂ’概略断面図である。

本実施形態の発電デバイスは、図１に示すように、素子形成基板１２０を用いて形成されてフレーム部２１およびフレーム部２１の内側に配置されフレーム部２１に揺動自在に支持されたカンチレバー部２２を有するカンチレバー形成基板２０と、カンチレバー形成基板２０の一表面側においてカンチレバー部２２に形成され当該カンチレバー部２２の振動に応じて交流電圧を発生する圧電変換部（圧電素子）２４とを備えている。また、カンチレバー形成基板２０におけるカンチレバー部２２の先端部には、カンチレバー部２２の変位量を大きくするための錘部２３が一体に設けられている。なお、本実施形態では、フレーム部２１が、支持部を構成し、圧電変換部２４が、発電部を構成している。

上述の圧電変換部２４は、下部電極２４ａと、下部電極２４ａにおけるカンチレバー部２２側とは反対側に形成された圧電層２４ｂと、圧電層２４ｂにおける下部電極２４ａ側とは反対側に形成された上部電極２４ｃとで構成されている。

また、カンチレバー形成基板２０の上記一表面側には、下部電極２４ａおよび上部電極２４ｃそれぞれに金属配線からなる接続配線２６ａ，２６ｃを介して電気的に接続された各別のパッドである下部電極用パッド２７ａ、上部電極用パッド２７ｃが、フレーム部２１に重なる部位で形成されている。

上述の圧電変換部２４は、下部電極２４ａの平面サイズが最も大きく、２番目に圧電層２４ｂの平面サイズが大きく、上部電極２４ｃの平面サイズが最も小さくなるように設計してあり、更に、圧電変換部２４において圧電層２４ｂと下部電極２４ａおよび上部電極２４ｃそれぞれとが接する位置であって圧電変換領域のフレーム部２１側の端が、図１（ｂ），図２（ａ）中の左側の一点鎖線で示すようにフレーム部２１とカンチレバー部２２との境界に揃い（略一致し）、圧電変換領域の錘部２３側の端が、図１（ｂ）中の右側の一点鎖線で示すように錘部２３の端に揃う（略一致する）ように設計してある。ここで、圧電変換部２４は、平面視において、下部電極２４ａの外周線の内側に圧電層２４ｂが位置し、圧電層２４ｂの外周線の内側に上部電極２４ｃが位置している。

また、カンチレバー形成基板２０の上記一表面側には、上部電極２４ｃと圧電層２４ｂとの接するエリアを規定（上述の圧電変換領域を規定）し且つ上部電極２４ｃに電気的に接続される接続配線２６ｃと下部電極２４ａとの短絡を防止することで上部電極２４ｃと下部電極２４ａとの短絡を防止する絶縁層２５が、下部電極２４ａおよび圧電層２４ｂそれぞれの周部を覆う形で形成されている。要するに、絶縁層２５の平面視形状は、上部電極２４ｃの周部に沿った枠状（図示例では、台形枠状）となっている。

上述の絶縁層２５は、シリコン酸化膜により構成してあるが、シリコン酸化膜に限らず、シリコン窒化膜により構成してもよい。要するに、絶縁層２５は、ＳｉＯ_２により形成されているが、ＳｉＯ_２に限らず、Ｓｉ_３Ｎ_４により形成されていてもよい。また、カンチレバー形成基板２０は、素子形成基板１２０の一表面側および他表面側それぞれにシリコン酸化膜からなる絶縁膜２９ａ，２９ｂが形成されており、圧電変換部２４と素子形成基板１２０とが素子形成基板１２０の上記一表面側の絶縁膜２９ａにより電気的に絶縁されている。

上述の発電デバイスでは、発電部が、下部電極２４ａと圧電層２４ｂと上部電極２４ｃとで構成される圧電変換部２４により構成されているから、カンチレバー部２２の振動によって圧電変換部２４の圧電層２４ｂが応力を受け上部電極２４ｃと下部電極２４ａとに電荷の偏りが発生し、圧電変換部２４において交流電圧が発生する。

ところで、本実施形態における発電デバイスは、圧電層２４ｂの圧電材料として、鉛系圧電材料の一種であるＰＺＴを採用しており、素子形成基板１２０として、単結晶シリコン基板からなる支持基板１２０ａ上のシリコン酸化膜からなる埋込酸化膜１２０ｂ上に単結晶のシリコン層（活性層）１２０ｃを有するＳＯＩ（Silicon on Insulator）基板を用いているが、鉛系圧電材料は、ＰＺＴに限らず、例えば、ＰＺＴ−ＰＭＮ（:Ｐｂ（Ｍｎ，Ｎｂ）Ｏ₃）やその他の不純物を添加したＰＺＴなどを採用してもよい。ここで、本実施形態の発電デバイスでは、圧電層２４ｂの比誘電率をε、発電指数をＰとすると、Ｐ∝ｅ_３１ ²／εの関係が成り立ち、発電指数Ｐが大きいほど発電効率が大きくなるが、発電デバイスに用いられる代表的な圧電材料であるＰＺＴおよびＡｌＮそれぞれの圧電定数ｅ_３１、比誘電率の一般的な値からみて、発電指数Ｐに２乗できく圧電定数ｅ_３１が大きなＰＺＴを採用した方が発電指数Ｐを大きくできる。なお、素子形成基板１２０であるＳＯＩ基板としては、上記一表面（シリコン層１２０ｃの表面）が（１００）面のものを用いている。

また、本実施形態の発電デバイスでは、素子形成基板１２０として、上述のＳＯＩ基板を用いているので、製造時において、ＳＯＩ基板の埋込酸化膜１２０ｂをカンチレバー部２２の形成時のエッチングストッパ層として利用することでカンチレバー部２２の厚さの高精度化を図れるとともに、信頼性の向上および低コスト化を図れる。ただし、素子形成基板１２０は、ＳＯＩ基板に限らず、例えば、単結晶のシリコン基板などを用いてもよい。

また、本実施形態では、下部電極２４ａをＴｉ膜とＰｔ膜との積層膜により構成し、上部電極２４ｃをＴｉ膜とＡｕ膜との積層膜により構成しているが、これらの材料や層構造は特に限定するものではなく、下部電極２４ａおよび上部電極２４ｃそれぞれを単層構造としてもよく、下部電極２４ａの材料としては、例えば、Ａｌを採用してもよく、上部電極２４ｃの材料としては、例えば、Ｍｏ，Ａｌ，Ｐｔなどを採用してもよい。

なお、本実施形態の発電デバイスでは、下部電極２４ａの厚みを１００ｎｍ、圧電層２４ｂの厚みを６００ｎｍ、上部電極２４ｃの厚みを１００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。

以下、本実施形態の発電デバイスの製造方法について図３を参照しながら説明するが、同図（ａ）〜（ｇ）は図１（ａ）のＡ−Ｂ断面に対応する部位を示している。

まず、上述のＳＯＩ基板からなる素子形成基板１２０の上記一表面側および上記他表面側それぞれにシリコン酸化膜からなる絶縁膜２９ａ，２９ｂを熱酸化法などにより形成する絶縁膜形成工程を行うことによって、図３（ａ）に示す構造を得る。

その後、素子形成基板１２０の上記一表面側の全面に下部電極２４ａ、接続配線２６ａおよび下部電極用パッド２７ａの基礎となるＡｕ層からなる金属層２４０ａをスパッタ法やＣＶＤ法などにより形成する金属層形成工程を行い、続いて、素子形成基板１２０の上記一表面側の全面に圧電材料（例えば、ＰＺＴなど）からなる圧電層２４ｂの基礎となる圧電膜（例えば、ＰＺＴ膜など）２４０ｂをスパッタ法やＣＶＤ法やゾルゲル法などにより形成する圧電膜形成工程を行うことによって、図３（ｂ）に示す構造を得る。なお、金属層２４０ａは、Ａｕ層に限らず、例えば、Ａｌ層やＡｌ−Ｓｉ層でもよいし、Ａｕ層と当該Ａｕ層と絶縁膜２９ａとの間に介在する密着性改善用のＴｉ層とで構成してもよい。ここで、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。

上述の圧電膜形成工程の後、圧電膜２４０ｂをフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで圧電膜２４０ｂの一部からなる圧電層２４ｂを形成する圧電膜パターニング工程を行うことによって、図３（ｃ）に示す構造を得る。

その後、上述の金属層２４０ａをフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることでそれぞれ金属層２４０ａの一部からなる下部電極２４ａ、接続配線２６ａ、下部電極用パッド２７ａを形成する金属層パターニング工程を行うことによって、図３（ｄ）に示す構造を得る。なお、本実施形態では、金属層パターニング工程で金属層２４０ａをパターニングすることによって、下部電極２４ａと併せて接続配線２６ａおよび下部電極用パッド２７ａを形成しているが、これに限らず、金属層パターニング工程で金属層２４０ａをパターニングすることで下部電極２４ａのみを形成するようにし、その後、接続配線２６ａおよびパッド２７ａを形成する配線形成工程を別途に設けてもよいし、接続配線２６ａを形成する接続配線形成工程と下部電極用パッド２７ａを形成する下部電極用パッド形成工程とを別々に設けてもよい。また、金属層２４０ａのエッチングにあたっては、例えば、ＲＩＥ法やイオンミリング法などを採用すればよい。

上述の金属層パターニング工程により下部電極２４ａ、接続配線２６ａ、および下部電極用パッド２７ａを形成した後、素子形成基板１２０の上記一表面側に絶縁層２５を形成する絶縁層形成工程を行うことによって、図３（ｅ）に示す構造を得る。絶縁層形成工程では、素子形成基板１２０の上記一表面側の全面に絶縁層２５をＣＶＤ法などにより成膜してから、フォトリソグラフィ技術およびエッチング技術を利用してパターニングしているが、リフトオフ法を利用して絶縁層２５を形成するようにしてもよい。

上述の絶縁層形成工程の後、上部電極２４ｃを例えばＥＢ蒸着法やスパッタ法やＣＶＤ法などの薄膜形成技術、フォトリソグラフィ技術、エッチング技術を利用して形成する上部電極形成工程と同時に接続配線２６ｃおよび上部電極用パッド２７ｃをＥＢ蒸着法やスパッタ法やＣＶＤ法などの薄膜形成技術、フォトリソグラフィ技術、エッチング技術を利用して形成する配線形成工程を行うことによって、図３（ｆ）に示す構造を得る。言い換えれば、本実施形態では、上部電極形成工程において、上部電極２４ｃと併せて接続配線２６ｃおよび上部電極用パッド２７ｃを形成しているが、これに限らず、上部電極形成工程と配線形成工程とを別々に行うようにしてもよいし、また、配線形成工程についても、接続配線２６ｃを形成する接続配線形成工程と上部電極用パッド２７ｃを形成する上部電極用パッド形成工程とを別々に設けてもよい。なお、上部電極２４ｃのエッチングは、ＲＩＥ法などのドライエッチングでもよいし、ウェットエッチングでもよく、例えば、Ａｕ膜をヨウ化カリウム水溶液、Ｔｉ膜を過酸化水素水によりウェットエッチングすればよい。

上述のようにして上部電極２４ｃ、接続配線２６ｃ、上部電極用パッド２７ｃを形成した後、フォトリソグラフィ技術およびエッチング技術などを利用してカンチレバー部２２および錘部２３およびフレーム部２１を形成する基板加工工程を行うことでカンチレバー形成基板２０を形成することによって、図３（ｇ）に示す構造を得る。ここにおいて、基板加工工程では、フォトリソグラフィ技術およびエッチング技術などを利用して素子形成基板１２０の上記一表面側から素子形成基板１２０のうちカンチレバー部２２および錘部２３およびフレーム部２１以外の部位を第１の所定深さまでエッチングする（ここでは、埋込酸化膜１２０ｂに達する深さまでシリコン層１２０ｃをエッチングする）ことで表面溝を形成する表面溝形成工程を行い、続いて、フォトリソグラフィ技術およびエッチング技術などを利用して素子形成基板１２０の上記他表面側から素子形成基板１２０において錘部２３およびフレーム部２１以外の部位を第２の所定深さまでエッチングする（ここでは、埋込酸化膜１２０ｂに達する深さまで支持基板１２０ａをエッチングする）ことで裏面溝を形成する裏面溝形成工程を行い、続いて、埋込酸化膜１２０ｂの不要部分をエッチング除去して表面溝と裏面溝とを連通させることで錘部２３およびフレーム部２１と併せてカンチレバー部２２を形成する酸化膜エッチング工程とを行うことによって、図３（ｇ）に示す構造の発電デバイスを得る。ところで、本実施形態では、基板加工工程の表面溝形成工程および裏面溝形成工程において、垂直深堀が可能な誘導結合プラズマ（ＩＣＰ）型のエッチング装置を用いて素子形成基板１２０をエッチングしているので、カンチレバー部２２の裏面と矩形枠状のフレーム部１２０の内側面とのなす角度を略９０度とすることができる。しかして、上述のように、圧電変換領域のフレーム部２１側の端を、フレーム部２１とカンチレバー部２２との境界に精度良く揃え、圧電変換領域の錘部２３側の端を、錘部２３の端に精度良く揃えることができる。なお、基板加工工程の表面溝形成工程および裏面溝形成工程は、ＩＣＰ型のドライエッチング装置を用いたドライエッチングに限らず、ＴＭＡＨ水溶液やＫＯＨ水溶液などのアルカリ系溶液を用いたウェットエッチング（結晶異方性エッチング）でもよい。

ここにおいて、カンチレバー形成基板２０と圧電変換部２４とを備えた発電デバイスは、基板加工工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々の発電デバイスに分割するようにしている。

以上説明した本実施形態の発電デバイスでは、図２（ａ）に示すように、圧電変換部２４において圧電層２４ｂと下部電極２４ａおよび上部電極２４ｃそれぞれとが接する圧電変換領域のフレーム部２１側の端（図２（ａ）中の下向きの矢印の位置）を、フレーム部２１とカンチレバー部２２との境界（図２（ａ）中の上向きの矢印の位置）に揃えてあるので、図２（ｂ）に示すように、圧電変換領域のフレーム部２１側の端（図２（ｂ）中の下向きの矢印の位置）がフレーム部２１とカンチレバー部２２との境界におけるフレーム部２１側の位置（図２（ｂ）中の上向きの矢印の位置）にある場合に比べて、発電効率の向上による発電量の向上を図れ、また、図２（ｃ）に示すように、圧電変換領域のフレーム部２１側の端（図２（ｃ）中の下向きの矢印の位置）がフレーム部２１とカンチレバー部２２との境界におけるカンチレバー部２２側の位置（図２（ｃ）中の上向きの矢印の位置）にある場合に比べて、カンチレバー部２２の振動時に応力が高くなる部分（カンチレバー部２２におけるフレーム部２１との境界付近）に存在する圧電変換領域の面積を増大でき、発電効率を向上できる。

また、本実施形態の発電デバイスでは、上部電極２４ｃと圧電層２４ｂとの接するエリアを規定し且つ上部電極２４ｃと下部電極２４ａとの短絡を防止する絶縁層２５がカンチレバー形成基板２０の上記一表面側に形成され、当該絶縁層２５により圧電層２４ｂと上部電極２４ｃとが接する位置であってフレーム部２１側の端の位置が規定されているので、圧電層２４ｂをフレーム部２１上まで延長して形成することができ、製造時の圧電層２４ｂのパターニング精度によらず、カンチレバー部２２の全長に亘って圧電層２４ｂを形成することができ、当該パターニング精度に起因した発電量の低下やばらつきを抑制できる。

また、本実施形態の発電デバイスでは、絶縁層２５の平面視形状が、上部電極２４ｃの周部に沿った枠状であるので、絶縁層２５が上部電極２４ｃの周部の周方向の一部のみに沿った形状に形成されている場合に比べて、発電効率を向上できる。

また、本実施形態の発電デバイスでは、絶縁層２５が、ＳｉＯ_２もしくはＳｉ_３Ｎ_４により形成されているので、絶縁層２５がレジストである場合に比べて絶縁性および耐熱性を向上できる。

また、本実施形態の発電デバイスでは、上述のように、平面視において、下部電極２４ａの外周線の内側に圧電層２４ｂが位置しているので、上述の製造方法でも説明したように、素子形成基板１２０の上記一表面側の全面に下部電極２４ａの基礎となる金属層２４０ａを形成した後で、素子形成基板１２０の上記一表面側の全面に圧電層２４ｂの基礎となる圧電膜２４０ｂを形成してから、当該圧電膜２４０ｂをパターニングすることで当該圧電膜２４０ｂの一部からなる圧電層２４ｂを形成する製造プロセスを採用することができ、素子形成基板１２０の上記一表面側に所定形状の下部電極２４ａを形成してから、圧電膜２４０ｂを形成し当該圧電膜２４０ｂをパターニングすることで圧電層２４ｂを形成する製造プロセスを採用する場合に比べて、圧電層２４ｂの結晶性を向上でき、発電効率の向上を図れる。

なお、本実施形態では、カンチレバー部２２の平面視形状が台形状となっているが、これに限らず、例えば、長方形状でもよいし、錘部２３から離れてフレーム部２１に近づくほど幅寸法が徐々に小さくなり幅方向の両側の外周線がｎ次曲線（ｎ≧２）により規定される形状（この場合、カンチレバー部２２の両側縁が曲面となる）でもよい。

また、図１に示した構成の発電デバイスにおいて、上部電極２４ｃと圧電層２４ｂとの接するエリアを規定し且つ上部電極２４ｃと下部電極２４ａとの短絡を防止する絶縁層２５を、カンチレバー形成基板２０の上記一表面側においてフレーム部２１上まで延設し、上部電極２４ｃと当該上部電極２４ｃに電気的に接続される上部電極用パッド２７ｃとの間の接続配線２６ｃの全ての部位を絶縁層２５上に形成し、上部電極用パッド２７ｃを絶縁層２５の平坦な部位上に形成するようにすれば、接続配線２６ｃの下地となる部分の段差を低減でき、圧電層２４ｂの膜厚を大きくしながらも上部電極２４ｃと上部電極用パッド２７ｃとを電気的に接続する接続配線２６ｃの断線を防止することができ、発電効率の向上を図れるとともに信頼性の向上を図れ、しかも、上部電極用パッド２７ｃとＳＯＩ基板や単結晶シリコン基板などの半導体基板により構成される素子形成基板１２０との間の寄生容量の低減による発電効率の向上も図れる。ここにおいて、本実施形態の発電デバイスでは、上述のように、平面視において、下部電極２４ａの外周線の内側に圧電層２４ｂが位置し、圧電層２４ｂの外周線の内側に上部電極２４ｃが位置しているので、下部電極２４ａと圧電層２４ｂと上部電極２４ｃとが同じ平面サイズである場合に比べて、接続配線２６ｃの下地となる部分の段差を低減できる。

ところで、図１に示した発電デバイスは、カンチレバー形成基板２０と圧電変換部２４とで構成されているが、図４および図５に示すように、第１のカバー形成用基板３０ａを用いて形成されカンチレバー形成基板２０の上記一表面側においてフレーム部２１に固着された第１のカバー基板３０と、第２のカバー形成用基板１０ａを用いて形成されカンチレバー形成基板２０の他表面側においてフレーム部２１に固着された第２のカバー基板１０とを設けるようにしてもよい。

以下、図４および図５に示した発電デバイスについて説明するが、上述の図１と同じ構成要素には同一の符号を付して説明を省略する。

第１のカバー基板３０は、第１のカバー形成用基板３０ａとして第１のシリコン基板を用いており、第１のカバー形成用基板３０ａにおけるカンチレバー形成基板２０側の一表面に、カンチレバー部２２と錘部２３とからなる可動部の変位空間をカンチレバー形成基板２０との間に形成するための凹所３０ｂが形成されている。

また、第１のカバー基板３０は、第１のカバー形成用基板３０ａの他表面側に、発電部である圧電変換部２４で発生した交流電圧を外部へ供給するための出力用電極３５，３５が形成されており、各出力用電極３５，３５が、第１のカバー形成用基板３０ａの上記一表面側に形成された連絡用電極３４，３４と、第１のカバー形成用基板３０ａの厚み方向に貫設された貫通孔配線３３，３３を介して電気的に接続されている。ここで、第１のカバー基板３０は、各連絡用電極３４，３４がカンチレバー形成基板２０の下部電極用パッド２７ａ，上部電極用パッド２７ｃと接合されて電気的に接続されている。なお、本実施形態では、各出力用電極３５，３５および各連絡用電極３４，３４をＴｉ膜とＡｕ膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。また、各貫通孔配線３３，３３の材料としてはＣｕを採用しているが、これに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。

本実施形態では、第１のカバー形成用基板３０ａとして第１のＳｉ基板を用いているので、第１のカバー基板３０は、２つの出力用電極３５，３５同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜３２が、第１のカバー形成用基板３０ａの上記一表面側および上記他表面側と、貫通孔配線３３，３３が内側に形成された貫通孔３１の内周面とに跨って形成されている。なお、第１のカバー形成用基板３０ａとしてガラス基板のような絶縁性基板を用いる場合には、このような絶縁膜３２は設ける必要はない。

また、第２のカバー基板１０は、第２のカバー形成用基板１０ａとして第２のＳｉ基板を用いており、第２のカバー形成用基板１０ａにおけるカンチレバー形成基板２０側の一表面に、カンチレバー部２２と錘部２３とからなる可動部の変位空間をカンチレバー形成基板２０との間に形成するための凹所１０ｂが形成されている。なお、第２のカバー形成用基板１０ａとしても、ガラス基板のような絶縁性基板を用いてもよい。

また、上述のカンチレバー形成基板２０の上記一表面側には、第１のカバー基板３０と接合するための複数（図示例では、４つ）の第１の接合用金属層２８が形成されており、第１のカバー基板３０には、第１の接合用金属層２８に接合される複数の第２の接合用金属層（図示せず）が形成されている。

ここで、カンチレバー形成基板２０と各カバー基板１０，３０とを、常温接合法により接合している（なお、絶縁層２５上に上部電極用パッド２７ｃを形成する場合には、上述の絶縁層２５をより広い範囲まで延設して上部電極用パッド２７ｃだけでなく、下部電極用パッド２７ａ、各第１の接合用金属層２８を絶縁層２５上に上部電極用パッド２７ｃと同一材料で同一厚さで形成することが好ましい）。ただし、カンチレバー形成基板２０と各カバー基板１０，３０との接合方法は、常温接合法に限らず、例えば、エポキシ樹脂などを用いた樹脂接合法や、陽極接合法などを採用してもよい。

なお、図４および図５に示した発電デバイスの製造にあたっては、カンチレバー形成基板２０を形成した後、各カバー基板１０，３０を接合するカバー接合工程を行うようにすればよく、カバー接合工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々の発電デバイスに分割すればよい。ここにおいて、各カバー基板１０，３０は、フォトリソグラフィ工程、エッチング工程、薄膜形成工程、めっき工程などの周知の工程を適宜適用して形成すればよい。

ところで、上述の実施形態の発電デバイスでは、下部電極２４ａ上に圧電層２４ｂを形成しているが、圧電層２４ｂと下部電極２４ａとの間に、圧電層２４ｂの成膜時の下地となるシード層を介在させることで圧電層２４ｂの結晶性を更に向上させてもよいことは勿論である。ここで、シード層の材料としては、例えば、導電性酸化物材料の一種であるＳｒＲｕＯ₃、（Ｐｂ，Ｌａ）ＴｉＯ₃、ＰｂＴｉＯ₃などを採用すればよい。

また、上述の実施形態の発電デバイスは、カンチレバー部２２の先端部に錘部２３が設けられているので、錘部２３を有していない場合に比べて、発電量を大きくすることができる。

２０ カンチレバー形成基板
２１ フレーム部（支持部）
２２ カンチレバー部
２３ 錘部
２４ 圧電変換部（発電部）
２４ａ 下部電極
２４ｂ 圧電層
２４ｃ 上部電極
２５ 絶縁層
２６ａ 接続配線
２６ｃ 接続配線
２７ａ 下部電極用パッド（パッド）
２７ｃ 上部電極用パッド（パッド）
１２０ 素子形成基板

Claims (4)

1. 素子形成基板を用いて形成されて支持部および支持部に揺動自在に支持されたカンチレバー部を有するカンチレバー形成基板と、カンチレバー部に形成されカンチレバー部の振動に応じて交流電圧を発生する圧電変換部からなる発電部とを備え、発電部が、カンチレバー形成基板の一表面側においてカンチレバー部に重なる部位に形成された下部電極と、下部電極におけるカンチレバー部側とは反対側に形成された圧電層と、圧電層における下部電極側とは反対側に形成された上部電極とを有し、下部電極および上部電極それぞれが、カンチレバー形成基板の前記一表面側において支持部に重なる部位に形成された各別のパッドと電気的に接続されてなる発電デバイスであって、圧電変換部において圧電層と下部電極および上部電極それぞれとが接する圧電変換領域の支持部側の端を、支持部とカンチレバー部との境界に揃えてあることを特徴とする発電デバイス。
2. 前記上部電極と前記圧電層との接するエリアを規定し且つ前記上部電極と前記下部電極との短絡を防止する絶縁層が前記カンチレバー形成基板の前記一表面側に形成され、当該絶縁層により前記圧電層と前記上部電極とが接する位置であって前記支持部側の端の位置が規定されてなることを特徴とする請求項１記載の発電デバイス。
3. 前記絶縁層の平面視形状が、前記上部電極の周部に沿った枠状であることを特徴とする請求項２記載の発電デバイス。
4. 前記絶縁層は、ＳｉＯ_２もしくはＳｉ_３Ｎ_４により形成されてなることを特徴とする請求項２または請求項３記載の発電デバイス。

Images