[go: up one dir, main page]

JP2011091185A - 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法 - Google Patents

導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011091185A
JP2011091185A JP2009243030A JP2009243030A JP2011091185A JP 2011091185 A JP2011091185 A JP 2011091185A JP 2009243030 A JP2009243030 A JP 2009243030A JP 2009243030 A JP2009243030 A JP 2009243030A JP 2011091185 A JP2011091185 A JP 2011091185A
Authority
JP
Japan
Prior art keywords
conductive film
layer
connection terminal
organic insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009243030A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Yasue Tokutake
安衛 徳武
Yuichi Matsuda
勇一 松田
Takeshi Kobayashi
壮 小林
Tatsuaki Denda
達明 伝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009243030A priority Critical patent/JP2011091185A/ja
Priority to US12/908,943 priority patent/US20110095433A1/en
Publication of JP2011091185A publication Critical patent/JP2011091185A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

【課題】狭ピッチの接続端子を有する電子部品を配線基板に実装するような接続に用いられる導電フィルムを提供する。
【解決手段】厚さ方向に延在する複数の線状導体３が設けられた有機絶縁層５を有しており、複数の線状導体３が、有機絶縁層５を貫通して有機絶縁層５の表面から露出しており、有機絶縁層５は、未硬化状態の熱硬化型樹脂層である。ここで、線状導体３の径が、３０ｎｍ以上１０００ｎｍ以下であり、線状導体３のピッチが、４０ｎｍ以上１２００ｎｍ以下である。
【選択図】図６

Description

本発明は、導電フィルムの製造技術に関し、特に、半導体装置の接続部材として用いることのできる導電フィルムの製造技術、並びにそれを用いた半導体装置の製造技術に適用して有効な技術に関する。
半導体装置の接続構造について、特許文献１（特開平９−２９３７５９号公報）には、接続部材として未硬化の樹脂を用いた接続に関する技術が開示されている。
また、半導体装置の接続構造について、特許文献２（特開平２０００−２２３５３４号公報）には、接続部材として異方導電ペーストからなる樹脂層を用いた接続に関する技術が開示されている。
また、半導体装置の接続構造について、特許文献３（特開平２００３−３１６１７号公報）には、接続部材として合成樹脂と導電性粒子との混合物を用いた接続に関する技術が開示されている。
また、半導体装置の接続部材として、特許文献４（特開平１０−３０８５６５号公報）および特許文献５（特開平９−３３１１３４号公報）には、多孔質に焼成された無機絶縁物からなる柱状体中に、該柱状体の軸線と平行に金属配線が埋設された配線基板に関する技術が開示されている。
また、半導体装置の接続部材として、特許文献６（特開平１０−１８９０９６号公報）には、電気的絶縁性及び加熱処理により接着性を有するフィルム状に形成した樹脂材に、該樹脂材を厚さ方向に貫通して形成した接続孔に接合用金属が充填されて形成された導電部が設けられた基板接合用フィルムに関する技術が開示されている。
特開平９−２９３７５９号公報 特開平２０００−２２３５３４号公報 特開平２００３−３１６１７号公報 特開平１０−３０８５６５号公報 特開平９−３３１１３４号公報 特開平１０−１８９０９６号公報
特許文献１〜６に記載の技術によって、構成部品として配線基板、電子部品（例えば、半導体素子）を用いて、配線基板上に電子部品を実装した半導体装置を製造することができると考えられる。なお、実装構造における配線基板は、半導体素子を含む電子部品を搭載する役割を果たすという点で、半導体パッケージもしくは単にパッケージともいわれる。また、半導体素子自体が半導体装置ともいわれるが、本願では半導体素子を含む構造も半導体装置として説明する。
実装する場合の接続部材としては、例えば、熱硬化型樹脂に数μｍ程度の導電性ボールが分散して存在する異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）が用いられる。配線基板と半導体素子との間に導電ボールを有する異方性導電フィルムを介在させて加熱および加圧することによって、熱硬化型樹脂が流動化し、配線基板が有する接続端子と半導体素子が有する接続端子との間で導電ボールが挟まれて、配線基板と半導体素子は電気的に接続される。
ところで、半導体装置の小型化、高機能化に伴い、半導体素子の接続端子も微細化、狭ピッチ化（微細ピッチ化）してきている。このように微細化、狭ピッチ化された接続端子を有する半導体素子を、導電性ボールを有する異方性導電フィルムを用いて配線基板上に実装すると、向かい合う半導体素子の接続端子と配線基板の接続端子との間から導電ボールが押し出されて隣接する接続端子と接触し、接続端子間が短絡するという問題が生じる。したがって、複数の部品が接続（例えば実装）される半導体装置では、接続信頼性が低下し、また製造歩留まりが低下してしまう。
このような接続端子間の問題は、接続端子、導電ボールの大きさや、実装時の異方性導電フィルムの平坦性、熱膨張などが影響してくるものと考えられる。本発明者らの検討によると、エリアアレイ状の接続端子を有する半導体素子において、一般的な導電性ボールを有する異方性導電フィルムを用いた場合では、その接続端子間のピッチが０．１ｍｍ以下では正常な接続が困難であることを見出している。
本発明の目的は、狭ピッチの接続端子を有する電子部品を基板に実装するような接続に用いられる導電フィルムを提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の一実施形態における導電フィルムは、厚さ方向に延在する複数の線状導体が設けられた有機絶縁層を有しており、前記複数の線状導体が、前記有機絶縁層を貫通して前記有機絶縁層の表面から露出しており、前記有機絶縁層は、未硬化状態の熱硬化型樹脂層である。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すると、この一実施形態における導電フィルムを、狭ピッチの接続端子を有する半導体素子と配線基板との接続に用いることによって、これらから構成される半導体装置の接続信頼性を向上することができ、また、製造歩留まりを向上することができる。
本発明の一実施形態における製造工程中の導電フィルムを模式的に示す断面図である。 図１に続く製造工程中の導電フィルムを模式的に示す断面図である。 図２に続く製造工程中の導電フィルムを模式的に示す断面図である。 図３に続く製造工程中の導電フィルムを模式的に示す断面図である。 図４に続く製造工程中の導電フィルムを模式的に示す断面図である。 図５に続く製造工程中の導電フィルムを模式的に示す断面図である。 複数の貫通孔が形成された陽極酸化層の表面モフォロジーを示すＳＥＭ写真である。 複数の線状導体が形成された陽極酸化層の表面モフォロジーを示すＳＥＭ写真である。 複数の線状導体を模式的に示す斜視図である。 本発明の一実施形態における製造工程中の半導体装置を模式的に示す断面図である。 図１０に続く製造工程中の半導体装置を模式的に示す断面図である。 図１１の半導体装置を模式的に示す要部拡大断面図である。 本発明の他の実施形態における製造工程中の半導体装置を模式的に示す断面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
（実施形態１）
本実施形態における導電フィルムの製造技術について説明する。まず、図１に示すように、金属を陽極酸化することによって、厚さ方向に延在する複数の貫通孔２が形成された陽極酸化層１を準備する。金属としてアルミニウム（Ａｌ）を用いた場合、それを陽極酸化することによって陽極酸化層１として無機絶縁層である酸化アルミニウムが形成されることとなる。
例えば、まず、１０×１０ｍｍ程度のアルミニウム板の一方を絶縁被膜したものを用意し、アルミニウム板の表面を洗浄する。次いで、硫酸水溶液やシュウ酸水溶液などの電解液中にそのアルミニウム板を浸漬させて陽極とし、また、これに対向して配置される白金（Ｐｄ）板を陰極として通電（パルス電圧を印加）することで、アルミニウム板の表面に多孔質層（貫通孔２となる）を形成することができる。次いで、例えば切断することによって、残存するアルミニウム板から孔が貫通するように多孔質層を分離する。これによって、厚さ方向に延在する多孔、すなわち複数の微細な貫通孔２が形成された陽極酸化層１が得られる。
図７は、複数の貫通孔２が形成された陽極酸化層１の表面モフォロジーを示すＳＥＭ写真である。図７に示すように、陽極酸化層１の表面には自己組織化によって形成された蜂の巣状の多孔が見られる。このように、実際の貫通孔２の平面形状は、六角形状となっているが、以下では円形状として説明する。
アルミニウムの陽極酸化では、アルミニウムの表面が電気化学的に酸化され、酸化アルミニウムの層が形成される。この陽極酸化では、電解液の種類、電圧、時間などの条件により、陽極酸化層１の厚さ、貫通孔２の径やピッチを調整することができる。例えば、陽極酸化層１の厚さ（貫通孔２の深さ）は７０μｍ〜１８０μｍとし、貫通孔２の径を３０ｎｍ以上１０００ｎｍ、貫通孔２のピッチを４０ｎｍ以上１２００ｎｍ以下とすることができる。このように、陽極酸化層１では、貫通孔２のアスペクト比（孔深さと孔径の比）は高いものとなっている。
以上により、大きさが１０ｍｍ×１０ｍｍ程度の平面内に、厚さ方向に平行に多数の貫通孔２を密に配置された陽極酸化層１が形成される。
続いて、図２に示すように、複数の貫通孔２のそれぞれに導体を充填することによって、複数の線状導体３を形成する。その後、陽極酸化層１の表面平坦性や、線状導体３の長さの均一性を確保するため、陽極酸化層１の表面を研磨する。
例えば、陽極酸化層１の片側面に電極を設けた電解めっき法によって、微細な貫通孔２にも導体を充填することができ、その導体を含んでなる線状導体３を形成することができる。導体としては、電気伝導性、耐食性などを考慮して、銅（Ｃｕ）、ニッケル（Ｎｉ）などが用いられる。これにより、厚さ方向に延在する複数の線状導体３が設けられた陽極酸化層１が形成される。なお、陽極酸化層１の耐食性を向上するために、貫通孔２の内部をバリア膜で覆った後、銅などの導体を充填しても良い。
図８は、複数の線状導体３が形成された陽極酸化層１の表面モフォロジーを示すＳＥＭ写真である。図８では、線状導体３の平面形状が、六角形状となっている。線状導体３は、貫通孔２に導体が充填されてなるので、例えば、線状導体３の長さは７０μｍ〜１８０μｍ、線状導体３の径は３０ｎｍ以上１０００ｎｍ、線状導体３のピッチを４０ｎｍ以上１２００ｎｍ以下とすることができる。すなわち、このような微細な線状導体３は、陽極酸化層１の貫通孔２に導体を充填することによって、形成することができる。
以上により、大きさが１０ｍｍ×１０ｍｍ程度の平面内に、厚さ方向に平行に多数の線状導体３を密に配置された陽極酸化層１が形成される。すなわち、陽極酸化層１中に多数の線状導体３が、その径よりも小さな間隔で相互に平行に密に配置されている。
続いて、図３に示すように、陽極酸化層１の両面上のそれぞれに保護層４を形成する。保護層４は、例えば、スパッタリングやめっきなどで形成された金属（例えば銅、ニッケル）からなる１μｍ〜１０μｍ程度の層である。この保護層４は、後の工程で除去されるものであるが、除去されるまでは複数の線状導体３を保護（支持）するために用いられる。
続いて、図４に示すように、陽極酸化層１を除去して、複数の線状導体３間に間隙１ａを形成する。例えば、５０〜６０℃の水酸化ナトリウム水溶液中に陽極酸化層１を所定時間浸漬すると、酸化アルミニウムの陽極酸化層１がエッチングされて、図９に示すように、線状導体３を露出することができる。なお、図９では、保護層４は省略して示している。
一般に、アルミニウムが陽極酸化して形成された酸化アルミニウムの結晶は、アルミナ（Ａｌ２Ｏ３）であることが知られている。アルミナは耐久性に優れ、また酸やアルカリにも強い。しかしながら、本実施形態での陽極酸化層１は、完全なアルミナではなく、べーマイトの状態で酸化アルミニウムを形成している。このため、陽極酸化層１はアルカリに弱いため、水酸化ナトリウムによって容易に陽極酸化層１をエッチングすることができる。したがって、複数の線状導体３間に間隙１ａを形成することができる。
続いて、図５に示すように、複数の線状導体３間（間隙１ａ）を充填するように、保護層４間に有機絶縁層５を形成した後、保護層４を除去する。これにより、図６に示すように、厚さ方向に延在する複数の線状導体３が設けられた有機絶縁層５を有し、複数の線状導体３が、有機絶縁層５を貫通して有機絶縁層５の表面から露出する導電フィルム１０を形成することができる。例えば、保護層４が銅の場合、塩化第二銅をエッチング液として用い、時間調整することによって保護層４を除去し、線状導体３を露出するようにする。
また、例えば、フィラー無しであって平均分子長が複数の線状導体３間よりも小さいエポキシ系樹脂（熱硬化型樹脂）を用いることによって、間隙１ａを充填する有機絶縁層５を形成することができる。また、間隙１ａに形成された有機絶縁層５（熱硬化型樹脂層）は、未硬化の状態（Ｂステージ状態）で形成する。有機絶縁層５が未硬化状態の熱硬化型樹脂層である場合、後述するが、例えば半導体素子の接続端子と線状導体３とを接続するときは、加熱することによって熱硬化型樹脂が流動し、線状導体３と接続端子を当接させて、機械的な接続を確保することができる。
このように、導電フィルム１０のコア層として有機絶縁層５を用いている。例えば、図２で示した状態のように、コア層に無機絶縁層である陽極酸化層１を用いた導電フィルムとすることもできる。しかしながら、例えば、配線基板上に半導体素子などの電子部品を実装する際に用いられる接続部材としては、柔軟性、応力分散が要求される。そこで、本実施形態では、コア層として、陽極酸化層１（無機絶縁層）より低弾性率の有機絶縁層５を用いている。
この導電フィルム１０は、複数の線状導体３が厚さ方向に互いに電気的に絶縁されており、導通する方向に異方性があるため、異方性導電フィルムであるともいえる。この導電フィルム１０は、前述したように、微細な線状導体３が、陽極酸化層１の貫通孔２に導体を充填することによって形成されているため、狭ピッチ（例えば、０．１ｍｍ以下）の接続端子を有する半導体素子と配線基板との接続に用いることができる。
次に、本実施形態における導電フィルム１０を用いた半導体装置の製造技術について説明する。図１０に示すように、構成部材として、接続端子２１を有するチップ状の半導体素子２０（部品）と、接続端子３１を有する配線基板３０（部品）と、導電フィルム１０とを準備する。
ここで、半導体素子２０は、周知の製造技術により形成され、例えばＭＩＳ（Metal Insulator Semiconductor）トランジスタが形成された素子形成面（主面）側がパッシベーション膜で覆われて、外部接続端子としての接続端子２１がエリアアレイ状（例えば、ピッチが１００μｍ以下）に配置された構造を有している。また、配線基板３０は、その本体を構成する樹脂基板の内部に、例えば、ビルドアップ法を用いた多層構造が形成された最表面側がソルダレジスト層で覆われて、外部接続端子としての接続端子３１がエリアアレイ状に配置された構造を有している。
次いで、導電フィルム１０を介在させて電気的に接続され、かつ機械的に接合される半導体素子２０と配線基板３０の位置合わせを行う。本実施形態における導電フィルム１０は、その大きさが１０ｍｍ×１０ｍｍ程度の平面内に、厚さ方向に平行に多数の線状導体３を密に配置しているものである。したがって、実装するための位置合わせのときに、どの線状導体３が接続端子２１と接続端子３１とが接続するか把握して介在させる必要はない。
次いで、陽極酸化層１上に接続端子２１を有する半導体素子２０を配置して加熱および加圧することによって、接続端子２１に線状導体３を当接すると共に、熱硬化型樹脂層（有機絶縁層５）を硬化する。また、陽極酸化層１上に接続端子３１を有する配線基板３０を配置して加熱および加圧することによって、接続端子３１に線状導体３を当接すると共に、熱硬化型樹脂層（有機絶縁層３２）を硬化する。
例えば、半導体素子２０、導電フィルム１０、配線基板３０を重ね合わせ、一対のプレス熱盤の間に配置し、真空プレスなどにより上下両面から加熱および加圧することによって、図１１に示すように、一体構造の半導体装置４０を略完成することができる。
この加熱・加圧処理により、導電フィルム１０の未硬化状態の熱硬化型樹脂層（有機樹脂層５）が溶融し、その溶融した樹脂が、アンダーフィル樹脂層として機能する。すなわち、この熱硬化型樹脂層（有機樹脂層５）が熱硬化されることで、導電フィルム１０と半導体素子２０および配線基板３０との機械的な接合が確保される。
また、その加熱・加圧処理の過程で、図１２に示すように、導電フィルム１０の多数の線状導体３のうちの、複数の線状導体３が束状となって、半導体素子２０の接続端子２１に当接し、電気的に接続される。同様に、導電フィルム１０の多数の線状導体３のうちの、複数の線状導体３が束状となって、配線基板３０の接続端子３１に当接し、電気的に接続される。その際、熱硬化された熱硬化型樹脂層（有機樹脂層５）の体積収縮性により、接続端子２１、３１と線状導体３との接触状態が熱硬化型樹脂層で固定化される。したがって、導電フィルム１０と半導体素子２０および配線基板３０との電気的な接続が安定に維持される。
このように、本実施形態における導電フィルム１０を含んだ構成とすることによって、接続信頼性が向上され、また製造歩留まりが向上された半導体装置４０を提供することができる。
（実施形態２）
本実施形態における導電フィルムの製造技術について説明する。まず、前記実施形態１で説明した図６までの工程で形成した導電フィルム１０を準備する。すなわち、大きさが１０ｍｍ×１０ｍｍ程度の平面内に、厚さ方向に平行に多数の線状導体３を密に配置された陽極酸化層１が形成された導電フィルム１０を準備する。この線状導体３の長さは７０μｍ〜１８０μｍ、線状導体３の径は３０ｎｍ以上１０００ｎｍ、線状導体３のピッチは４０ｎｍ以上１２００ｎｍ以下である。このように、導電フィルム１０には、陽極酸化層１中に多数の線状導体３が、その径よりも小さな間隔で相互に平行に密に配置されている。
次いで、導電フィルム１０を加熱することによって、未硬化の熱硬化型樹脂層（有機樹脂層５）を溶融し、熱硬化させる。これにより、厚さ方向に延在する複数の線状導体３が設けられた有機樹脂層５を有し、複数の線状導体３が、有機樹脂層５を貫通して表面が露出した導電フィルム１０を形成することができる（図１３参照）。また、熱硬化により、導電フィルム１０の耐久性を向上することができる。
ここで、本実施形態では、導電フィルム１０の有機絶縁層５の弾性率が、無機絶縁層である陽極酸化層１より低く、１Ｐａ以上１０ＭＰａ以下となるようにしている。なお、このような条件の有機絶縁層５として、熱硬化型樹脂層（エポキシ系樹脂）を用いているが、シリコーンゴムを用いても良い。
このような導電フィルム１０は、狭ピッチの接続端子を有する半導体素子２０（半導体装置）の製造工程中における電気的特性テスト工程で、繰り返して用いられる接続部材として用いることができる。半導体素子２０は、周知の製造技術により形成され、例えばＭＩＳ（Metal Insulator Semiconductor）トランジスタが形成された素子形成面（主面）側がパッシベーション膜で覆われて、外部接続端子としての接続端子２１がエリアアレイ状（例えば、ピッチが１００μｍ以下）に配置された構造を有している。
半導体素子１０の最終工程などでは、図１３に示すように、配線基板３０上に、導電フィルム１０を介在させて、狭ピッチの接続端子２１を有する半導体素子２０の電気的特性テストを行う。ここで、本実施形態における導電フィルム１０を用いることによって、例えば、ピッチが１００μｍ以下の狭ピッチの接続端子２１を有する半導体素子２０であっても、電気的特性テストを行うことができる。
本発明は、電気的接続用フィルムとこれを用いた特に高密度接続構造を有する半導体装置の製造業に幅広く利用されるものである。
１ 陽極酸化層（無機絶縁層）
１ａ 間隙
２ 貫通孔
３ 線状導体
５ 有機絶縁層（熱硬化型樹脂層）
１０ 導電フィルム
２０ 半導体素子
２１ 接続端子
３０ 配線基板（部品）
３１ 接続端子
４０ 半導体装置

Claims (7)

  1. 以下の工程を含むことを特徴とする導電フィルムの製造方法：
    （ａ）金属を陽極酸化することによって、厚さ方向に延在する複数の孔が形成された陽極酸化層を準備する工程；
    （ｂ）前記複数の孔のそれぞれに導体を充填することによって、複数の線状導体を形成する工程；
    （ｃ）前記（ｂ）工程後、前記陽極酸化層の両面上のそれぞれに保護層を形成する工程；
    （ｄ）前記（ｃ）工程後、前記陽極酸化層を除去して、前記複数の線状導体間に間隙を形成する工程；
    （ｅ）前記間隙を充填するように、前記保護層間に有機絶縁層を形成する工程；
    （ｆ）前記（ｅ）工程の後、前記保護層を除去する工程。
  2. 厚さ方向に延在する複数の線状導体が設けられた有機絶縁層を有しており、
    前記複数の線状導体が、前記有機絶縁層を貫通して前記有機絶縁層の表面から露出しており、
    前記有機絶縁層は、未硬化状態の熱硬化型樹脂層であることを特徴とする導電フィルム。
  3. 請求項２記載の導電フィルムにおいて、
    前記熱硬化型樹脂層は、フィラー無しのエポキシ系樹脂であることを特徴とする導電フィルム。
  4. 請求項２または３記載の導電フィルムにおいて、
    前記線状導体の径が、３０ｎｍ以上１０００ｎｍ以下であることを特徴とする導電フィルム。
  5. 請求項２、３または４記載の導電フィルムにおいて、
    前記線状導体のピッチが、４０ｎｍ以上１２００ｎｍ以下であることを特徴とする導電フィルム。
  6. 第１接続端子を有する半導体素子と、
    第２接続端子を有する部品と、
    前記半導体素子と前記部品との間に介在し、前記半導体素子の第１接続端子と前記部品の第２接続端子とを電気的に接続する導電フィルムと、を有する半導体装置であって、
    前記導電フィルムは、厚さ方向に延在する複数の線状導体が設けられた有機絶縁層を有しており、前記複数の線状導体が、前記有機樹脂層を貫通して前記有機樹脂層の両面に露出しており、
    前記第１接続端子と前記第２接続端子は、前記線状導体が当接して、電気的に接続されていることを特徴とする半導体装置。
  7. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）金属を陽極酸化することによって、厚さ方向に延在する複数の孔が形成された陽極酸化層を準備する工程；
    （ｂ）前記複数の孔のそれぞれに導体を充填することによって、複数の線状導体を形成する工程；
    （ｃ）前記（ｂ）工程後、前記陽極酸化層の両面上のそれぞれに保護層を形成する工程；
    （ｄ）前記（ｃ）工程後、前記陽極酸化層を除去して、前記複数の線状導体間に間隙を形成する工程；
    （ｅ）前記間隙を充填するように、前記保護層間に未硬化の熱硬化型樹脂層を形成する工程；
    （ｆ）前記（ｅ）工程の後、前記保護層を除去する工程；
    （ｇ）前記熱硬化型樹脂層上に、接続端子を有する半導体素子を配置して加熱および加圧することによって、前記接続端子に前記線状導体を当接すると共に、前記熱硬化型樹脂層を硬化する工程。
JP2009243030A 2009-10-22 2009-10-22 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法 Pending JP2011091185A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009243030A JP2011091185A (ja) 2009-10-22 2009-10-22 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
US12/908,943 US20110095433A1 (en) 2009-10-22 2010-10-21 Conductive film, method of manufacturing the same, semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009243030A JP2011091185A (ja) 2009-10-22 2009-10-22 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011091185A true JP2011091185A (ja) 2011-05-06

Family

ID=43897694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009243030A Pending JP2011091185A (ja) 2009-10-22 2009-10-22 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20110095433A1 (ja)
JP (1) JP2011091185A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014527236A (ja) * 2011-12-23 2014-10-09 エルジー・ケム・リミテッド タッチパネルおよびそれを含むディスプレイ装置
JPWO2021261122A1 (ja) * 2020-06-23 2021-12-30
WO2023096312A1 (en) * 2021-11-26 2023-06-01 Point Engineering Co., Ltd. Micro bump array
WO2023146257A1 (ko) * 2022-01-28 2023-08-03 (주)포인트엔지니어링 마이크로 범프 및 이의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436963B2 (ja) * 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
JP2011151185A (ja) * 2010-01-21 2011-08-04 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
WO2012155272A1 (en) * 2011-05-17 2012-11-22 Mcmaster University Light emitting diodes and substrates
WO2017154422A1 (ja) * 2016-03-11 2017-09-14 日本碍子株式会社 接続基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014527236A (ja) * 2011-12-23 2014-10-09 エルジー・ケム・リミテッド タッチパネルおよびそれを含むディスプレイ装置
JPWO2021261122A1 (ja) * 2020-06-23 2021-12-30
WO2021261122A1 (ja) * 2020-06-23 2021-12-30 富士フイルム株式会社 構造体及び構造体の製造方法
KR20230015412A (ko) * 2020-06-23 2023-01-31 후지필름 가부시키가이샤 구조체 및 구조체의 제조 방법
JP7402981B2 (ja) 2020-06-23 2023-12-21 富士フイルム株式会社 構造体及び構造体の製造方法
KR102743983B1 (ko) * 2020-06-23 2024-12-18 후지필름 가부시키가이샤 구조체 및 구조체의 제조 방법
WO2023096312A1 (en) * 2021-11-26 2023-06-01 Point Engineering Co., Ltd. Micro bump array
WO2023146257A1 (ko) * 2022-01-28 2023-08-03 (주)포인트엔지니어링 마이크로 범프 및 이의 제조 방법

Also Published As

Publication number Publication date
US20110095433A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
JP2011090865A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP2011091185A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP4776247B2 (ja) 配線基板及びその製造方法
US10262930B2 (en) Interposer and method for manufacturing interposer
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
KR100913686B1 (ko) 이방성 전기 전도성 접착 필름, 이의 제조방법 및 이를 포함하는 반도체 장치
JP5367616B2 (ja) 配線基板及びその製造方法
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
JP6412587B2 (ja) 多層配線基板
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
US20140054072A1 (en) Printed circuit board and method for manufacturing the same
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5568169B2 (ja) 配線基板及びその製造方法
CN110913593A (zh) 电路板制备方法
KR100952297B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
JP6756996B1 (ja) 導電性部材の製造方法
JP5836751B2 (ja) 薄膜配線基板
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2007251101A (ja) 固体電解コンデンサ内蔵回路基板およびそれを用いたインターポーザおよびパッケージ
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
KR101162506B1 (ko) 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법
JP2015070101A (ja) 多層基板及びその製造方法
JP2014049580A (ja) 配線基板