[go: up one dir, main page]

JP2011091127A - Si SUBSTRATE WORKING METHOD - Google Patents

Si SUBSTRATE WORKING METHOD Download PDF

Info

Publication number
JP2011091127A
JP2011091127A JP2009242034A JP2009242034A JP2011091127A JP 2011091127 A JP2011091127 A JP 2011091127A JP 2009242034 A JP2009242034 A JP 2009242034A JP 2009242034 A JP2009242034 A JP 2009242034A JP 2011091127 A JP2011091127 A JP 2011091127A
Authority
JP
Japan
Prior art keywords
etching
substrate
mask
bias power
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009242034A
Other languages
Japanese (ja)
Inventor
Isao Doi
勲 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2009242034A priority Critical patent/JP2011091127A/en
Publication of JP2011091127A publication Critical patent/JP2011091127A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an Si substrate working method for accurately working an Si substrate using Si anisotropic dry etching. <P>SOLUTION: In the Si substrate working method of forming a recess on an Si substrate where an etching mask is formed by an Si anisotropic dry etching method of alternately repeating an etching step and a protective film forming step of forming a protective film, the etching step includes a first etching step and a second etching step to be performed after the first etching step. First bias power is applied to the Si substrate so as to remove the protective film formed on the bottom surface of the recess in the protective film forming step in the first etching step, and second bias power smaller than the first bias power is applied to the Si substrate in the second etching step. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、Si基板加工方法に関する。   The present invention relates to a Si substrate processing method.

近年、半導体微細加工技術は、集積回路の作製の他、機械構造の製作や機械構造と電子回路との集積に用いられるようになった。これら機械構造や機械構造と電子回路との集積により構成されるデバイスは、マイクロマシン、あるいはMEMS(Micro Electro Mechanical System)と呼ばれる。   In recent years, semiconductor microfabrication technology has come to be used not only for the production of integrated circuits but also for the production of mechanical structures and the integration of mechanical structures and electronic circuits. A device constituted by integration of these mechanical structures and mechanical structures and electronic circuits is called a micromachine or MEMS (Micro Electro Mechanical System).

上記の半導体微細加工技術の一つとして、シリコン(Si)基板上に溝などの構造物、特にトレンチ(深溝若しくは深穴)を高精度に形成することのできるエッチング技術が求められている。   As one of the above-mentioned semiconductor microfabrication techniques, there is a demand for an etching technique that can form a structure such as a groove, particularly a trench (deep groove or deep hole) with high accuracy on a silicon (Si) substrate.

特許文献1においては、トレンチエッチングを目的としたエッチング法が開示されている。このエッチング法は、エッチング工程と重合工程とを交互に繰り返すことによって、深溝若しくは深穴(以下、深溝等という)を形成するものである。エッチング工程は、シリコン基板表面に所望形状のエッチングマスクを形成した後、プラズマ化したSFとArの混合ガスを用い基板表面をドライエッチングして溝若しくは穴(以下、溝等という)を形成する。重合工程(保護膜形成工程)は、プラズマ化したCHFとArの混合ガスを用い、溝等の側壁に保護膜を形成する。エッチング工程及び重合工程において、基板電極に、イオン加速のために基板バイアスを生じるようにしている。 In Patent Document 1, an etching method for trench etching is disclosed. In this etching method, a deep groove or a deep hole (hereinafter referred to as a deep groove or the like) is formed by alternately repeating an etching process and a polymerization process. In the etching process, an etching mask having a desired shape is formed on the surface of the silicon substrate, and then the substrate surface is dry-etched using a plasma gas mixture of SF 6 and Ar to form grooves or holes (hereinafter referred to as grooves). . In the polymerization process (protective film forming process), a protective film is formed on the side wall of the groove or the like using plasma mixed gas of CHF 3 and Ar. In the etching process and the polymerization process, a substrate bias is generated on the substrate electrode for ion acceleration.

上記のエッチング法により、ドライエッチングによって形成された溝等の壁面がその後保護膜によって被覆され、次のドライエッチングの際にこの保護膜により前記壁面が保護されるため、極端なサイドエッチングやアンダーカットが防止され、見かけ上垂直な壁面を備えた溝等を形成することが記載されている。   By the above etching method, the wall surface of the groove or the like formed by dry etching is then covered with a protective film, and the protective film protects the wall surface during the next dry etching. Is described, and it is described that a groove or the like having an apparently vertical wall surface is formed.

特許文献2においては、シリコン基板に常時電力を印加してバイアス電位を与えつつエッチンググランドにおけるドライエッチングを進行させる工程と垂直な構造面に保護膜を形成させる工程とを順次繰り返して行うようにしたエッチング方法が示されている。このエッチング方法にあっては、形成される垂直構造面が十分に平滑で直角度に優れ、且つエッチング速度を速くしたものとなるような混合ガスの最適な混合割合が開示されている。   In Japanese Patent Laid-Open No. 2004-260260, a process of continuously performing dry etching on an etching ground while applying a bias potential by constantly applying electric power to a silicon substrate and a process of forming a protective film on a vertical structure surface are sequentially repeated. An etching method is shown. In this etching method, an optimal mixing ratio of a mixed gas is disclosed so that the vertical structure surface to be formed is sufficiently smooth, has an excellent squareness, and has a high etching rate.

特表平7−503815号公報JP 7-503815 A 特開2004−296474号公報JP 2004-296474 A

特許文献1及び2において、Si基板にエッチング工程と保護膜形成工程とを交互に行うエッチング方法は、Si異方性ドライエッチングとも呼ばれ、エッチングに伴いエッチングマスクは薄くなる。   In Patent Documents 1 and 2, an etching method in which an etching process and a protective film forming process are alternately performed on a Si substrate is also referred to as Si anisotropic dry etching, and the etching mask becomes thinner with the etching.

上記のエッチング方法においては、下記の式(1)に示すマスク選択比を考慮してエッチングマスクの当初の厚みを決定することが考えられる。   In the above etching method, it is conceivable to determine the initial thickness of the etching mask in consideration of the mask selectivity shown in the following formula (1).

マスク選択比=Siのエッチング量/エッチングマスクのエッチング量 (1)
式(1)のマスク選択比は、Si異方性ドライエッチングでもって、同一条件及び同一時間でSi及びエッチングマスクをエッチングした時のそれぞれのエッチング量から求めた比率を示す。マスク選択比は、主にエッチングマスクを形成する材料で決まるが、エッチングにより形成する形状にも依存する。例えば、直径5μm程度の微小な穴を形成する場合、穴が深くなるに従ってエッチング速度が小さくなり、これはマイクロローディング効果と呼ばれ、このマイクロローディング効果によりマスク選択比は小さくなる。
Mask selection ratio = Si etching amount / etching mask etching amount (1)
The mask selection ratio of the formula (1) indicates a ratio obtained from respective etching amounts when Si and etching mask are etched under the same conditions and the same time by Si anisotropic dry etching. The mask selection ratio is determined mainly by the material for forming the etching mask, but also depends on the shape formed by etching. For example, when a minute hole having a diameter of about 5 μm is formed, the etching rate becomes smaller as the hole becomes deeper, which is called a microloading effect, and the mask selection ratio becomes smaller due to the microloading effect.

Si異方性ドライエッチングを用いて、Si基板にトレンチ(深溝若しくは深穴)を形成する場合、式(1)から分かるように、エッチングマスクの材料によりマスク選択比の値が定まり、溝等を深くすると、エッチングマスクは厚くする必要がある。更には、マイクロローディング効果により、エッチングマスクをより厚くする場合も生じる。   When a trench (deep groove or deep hole) is formed in a Si substrate by using Si anisotropic dry etching, as can be seen from Equation (1), the value of the mask selectivity is determined by the material of the etching mask, When deeper, the etching mask needs to be thicker. Furthermore, the etching mask may be made thicker due to the microloading effect.

しかしながら、厚いエッチングマスクを形成する場合、例えばエッチングマスクが備える開口部の側壁面に傾きが生じ、エッチングマスク表面のパターンとSi基板に接している面のパターンとが異なったりして、エッチングマスクの精度が低下し、この結果、Si基板の加工精度が低下する。   However, when forming a thick etching mask, for example, the side wall surface of the opening provided in the etching mask is inclined, and the pattern on the surface of the etching mask differs from the pattern on the surface in contact with the Si substrate. The accuracy is lowered, and as a result, the processing accuracy of the Si substrate is lowered.

また、Si基板に深さが異なる、例えば段差を有する溝等を形成する際に用いるエッチングマスクには、フォトリソグラフィ処理を複数回行ってその段差に対応する段差を形成する必要がある。2回目以降のフォトリソグラフィ処理を行う際、最初に形成したエッチングマスクのパターンによっては、フォトレジスト膜を均一に形成することが困難となり、エッチングマスクの精度が低下する。この精度の低下はエッチングマスクの厚みが厚くなるに従って大きくなり、この結果、Si基板の加工精度が低下する。   In addition, it is necessary to perform a photolithography process a plurality of times to form a step corresponding to the step in an etching mask used when forming a groove having a different depth, for example, a groove having a step in the Si substrate. When performing the second and subsequent photolithography processes, it becomes difficult to form a photoresist film uniformly depending on the pattern of the etching mask formed first, and the accuracy of the etching mask is lowered. This decrease in accuracy increases as the thickness of the etching mask increases, and as a result, the processing accuracy of the Si substrate decreases.

特許文献1及び2においては、精度良くトレンチを形成する際のエッチングマスクに関して具体的な記載はない。   In Patent Documents 1 and 2, there is no specific description regarding an etching mask when forming a trench with high accuracy.

本発明は、上記の課題を鑑みてなされたものであって、その目的とするところは、Si異方性ドライエッチングを用いて精度良くSi基板を加工するSi基板加工方法を提供することである。   The present invention has been made in view of the above problems, and an object thereof is to provide a Si substrate processing method for processing a Si substrate with high accuracy using Si anisotropic dry etching. .

上記の課題は、以下の構成により解決される。   Said subject is solved by the following structures.

1.エッチングマスクが形成されたSi基板に、エッチング工程と保護膜を形成する保護膜形成工程とを交互に繰り返すSi異方性ドライエッチング方法により窪みを形成するSi基板加工方法において、
前記エッチング工程は、第1エッチング工程と該第1エッチング工程の後に行う第2エッチング工程とを有し、
前記第1エッチング工程では、前記保護膜形成工程で窪みの底面に形成された保護膜を除去できるように第1バイアス電力を前記Si基板に印加し、
前記第2エッチング工程では、前記第1バイアス電力より小さい第2バイアス電力を前記Si基板に印加することを特徴とするSi基板加工方法。
1. In a Si substrate processing method for forming a recess by an Si anisotropic dry etching method in which an etching process and a protective film forming process for forming a protective film are alternately repeated on an Si substrate on which an etching mask is formed.
The etching step includes a first etching step and a second etching step performed after the first etching step,
In the first etching step, a first bias power is applied to the Si substrate so that the protective film formed on the bottom surface of the depression in the protective film forming step can be removed,
In the second etching process, a second bias power smaller than the first bias power is applied to the Si substrate.

2.前記第2バイアス電力は、略ゼロであることを特徴とする前記1に記載のSi基板加工方法。   2. 2. The Si substrate processing method according to 1, wherein the second bias power is substantially zero.

3.前記エッチングマスクは、SiO膜で形成されていることを特徴とする前記1又は2に記載のSi基板加工方法。 3. 3. The Si substrate processing method according to 1 or 2, wherein the etching mask is formed of a SiO 2 film.

4.前記エッチングマスクは、段差を有していることを特徴とする前記1から3の何れか一項に記載のSi基板加工方法。   4). 4. The Si substrate processing method according to any one of 1 to 3, wherein the etching mask has a step.

本発明によれば、Si異方性ドライエッチングを行う際のエッチングマスクを薄くすることができるため、精度良くSi基板を加工することができる。   According to the present invention, since the etching mask for performing Si anisotropic dry etching can be thinned, the Si substrate can be processed with high accuracy.

インクジェット式記録ヘッドの例を示す図である。It is a figure which shows the example of an inkjet recording head. インクジェット式記録ヘッドの断面図である。2 is a cross-sectional view of an ink jet recording head. FIG. ノズルプレートに形成されたノズル周辺の断面図である。It is sectional drawing of the nozzle periphery formed in the nozzle plate. 小径部、第1の大径部及び第2の大径部を形成する工程を示す図である。It is a figure which shows the process of forming a small diameter part, a 1st large diameter part, and a 2nd large diameter part. バイアス電力と保護膜エッチング速度との関係を示す図である。It is a figure which shows the relationship between bias electric power and a protective film etching rate. バイアス電力とSiエッチング速度及びSiO膜エッチング速度との関係を示す図である。It is a diagram showing a relationship between bias power and the Si etching rate and the SiO 2 film etching rate. 従来のSi異方性ドライエッチング方法を用いた場合のバイアス電力とマスク選択比との関係を示す図である。It is a figure which shows the relationship between the bias electric power at the time of using the conventional Si anisotropic dry etching method, and a mask selection ratio. 段差のあるエッチングマスクを形成する工程を示す図である。It is a figure which shows the process of forming the etching mask with a level | step difference.

本発明を実施の形態に基づいて説明するが、本発明は該実施の形態に限らない。本発明は、Si基板に、エッチング工程と保護膜形成工程とを交互に繰り返すエッチング方法(Si異方性ドライエッチング)により、微小な孔や溝を精度良く形成する方法に関するものであって、インクジェット式記録ヘッドのSi基板を用いて形成するノズルプレートを例にして説明する。   Although the present invention will be described based on an embodiment, the present invention is not limited to the embodiment. The present invention relates to a method of accurately forming minute holes and grooves on an Si substrate by an etching method (Si anisotropic dry etching) in which an etching process and a protective film forming process are alternately repeated. A nozzle plate formed using a Si substrate of a recording head will be described as an example.

図1は液体吐出ヘッドの例であるインクジェット式記録ヘッド(以下、記録ヘッド100と称する。)を構成している、ノズルプレート1、ボディプレート2、圧電素子3を模式的に示している。   FIG. 1 schematically shows a nozzle plate 1, a body plate 2, and a piezoelectric element 3 constituting an ink jet recording head (hereinafter referred to as a recording head 100) which is an example of a liquid discharge head.

ノズルプレート1には、インク吐出のため吐出口(吐出面12における開口)を有するノズル11を複数個配列してある。また、ボディプレート2には、ノズルプレート1を貼り合わせることで、圧力室となる圧力室溝24、インク供給路となるインク供給路溝23及び共通インク室となる共通インク室溝22、並びにインク供給口21等の流路溝が形成されている。   In the nozzle plate 1, a plurality of nozzles 11 having ejection openings (openings in the ejection surface 12) for ink ejection are arranged. Further, the nozzle plate 1 is bonded to the body plate 2 so that the pressure chamber groove 24 serving as a pressure chamber, the ink supply path groove 23 serving as an ink supply path, the common ink chamber groove 22 serving as a common ink chamber, and the ink. A channel groove such as the supply port 21 is formed.

そして、ノズルプレート1のノズル11とボディプレート2の圧力室溝24とが一対一で対応するようにノズルプレート1とボディプレート2とを貼り合わせることで流路ユニットMを形成する。ここで、以後、上記で説明に使用した圧力室溝、供給路溝、共通インク室溝の各符号はそれぞれ圧力室、供給路、共通インク室にも使用する。   And the flow path unit M is formed by bonding the nozzle plate 1 and the body plate 2 so that the nozzle 11 of the nozzle plate 1 and the pressure chamber groove 24 of the body plate 2 correspond one-to-one. Hereafter, the reference numerals of the pressure chamber groove, the supply path groove, and the common ink chamber groove used in the above description are also used for the pressure chamber, the supply path, and the common ink chamber, respectively.

図2は、図1に示すノズルプレート1のY−Y’、及びボディプレート2のX−X’の位置での断面を模式的に示している。図2が示しているように、流路ユニットMに圧電素子3をインク吐出用アクチュエータとしてボディプレート2のノズルプレート1を接着する面と反対の各圧力室24の底部25の面に接着することで、記録ヘッド100が完成する。記録ヘッド100の各圧電素子3に駆動パルス電圧が印加され、圧電素子3から発生する振動が圧力室24の底部25に伝えられ、底部25の振動により圧力室24内の圧力を変動させることでノズル11からインク滴を吐出させる。   FIG. 2 schematically shows a cross section at the position of Y-Y ′ of the nozzle plate 1 and the position of X-X ′ of the body plate 2 shown in FIG. 1. As shown in FIG. 2, the piezoelectric element 3 is bonded to the flow path unit M to the surface of the bottom 25 of each pressure chamber 24 opposite to the surface to which the nozzle plate 1 of the body plate 2 is bonded. Thus, the recording head 100 is completed. A driving pulse voltage is applied to each piezoelectric element 3 of the recording head 100, and vibration generated from the piezoelectric element 3 is transmitted to the bottom 25 of the pressure chamber 24, and the pressure in the pressure chamber 24 is changed by the vibration of the bottom 25. Ink droplets are ejected from the nozzle 11.

ノズルプレート1の1つのノズル11の周辺に着目した図を図3に示す。説明のため、図3においては、図2に示す吐出面12に設けてある撥液層45を省略している。ノズル11は、吐出口を開口とする小径部13、吐出口から吐出する液体のノズル11への導入口として圧力室に開口している第1の大径部15及び小径部13と第1の大径部15とを連通する第2の大径部14から構成されている。   FIG. 3 shows a view focusing on the periphery of one nozzle 11 of the nozzle plate 1. For the sake of explanation, the liquid repellent layer 45 provided on the ejection surface 12 shown in FIG. 2 is omitted in FIG. The nozzle 11 has a small-diameter portion 13 having an opening as an opening, and a first large-diameter portion 15 and a small-diameter portion 13 that are opened in the pressure chamber as an inlet to the nozzle 11 for liquid discharged from the discharge port. The second large-diameter portion 14 communicates with the large-diameter portion 15.

ノズルプレート1を形成している基板Cは、小径部13と第2の大径部14との間にSiよりエッチングレートが遅い層であるエッチング停止層16を有するSi基板で、例えばSiO層を備えたSOI(Silicon On Insulator)基板がある。SOI基板を用いることで、SiとSiOとのエッチングレート差を用いて小径部13の長さ(ノズル長)を精度良く加工することができる。 The substrate C forming the nozzle plate 1 is a Si substrate having an etching stop layer 16 which is a layer having an etching rate slower than Si between the small diameter portion 13 and the second large diameter portion 14, for example, a SiO 2 layer. There is an SOI (Silicon On Insulator) substrate provided with. By using the SOI substrate, the length (nozzle length) of the small-diameter portion 13 can be processed with high accuracy using the etching rate difference between Si and SiO 2 .

エッチング停止層16を構成する材料としては、SiOの他、例えばAlなどの絶縁材料、Ni、Cr等の金属等が挙げられるが、これらに限定されない。また、エッチング停止層16を有していないSi基板をノズルプレート1の基材としてもよい。尚、本実施形態のエッチング停止層16であるSiO層の厚みは、0.2μmとしている。 Examples of the material constituting the etching stop layer 16 include, but are not limited to, SiO 2 , an insulating material such as Al 2 O 3, and a metal such as Ni and Cr. Further, a Si substrate that does not have the etching stop layer 16 may be used as the base material of the nozzle plate 1. Note that the thickness of the SiO 2 layer that is the etching stopper layer 16 of the present embodiment is 0.2 μm.

SOI基板(基板C)を用いて、小径部13、第2の大径部14及び第1の大径部15で構成するノズル11を製造する工程を図4に示す。   FIG. 4 shows a process of manufacturing the nozzle 11 composed of the small diameter portion 13, the second large diameter portion 14, and the first large diameter portion 15 using the SOI substrate (substrate C).

図4(a)は、両面にエッチングマスク61b、62aが形成されている基板Cの断面図を示す。基板Cは、エッチング停止層16、第1の大径部15及び第2の大径部14を形成する第1のSi層17及び小径部13を形成する第2のSi層18を備えている。第1のSi層17の表面には第1の大径部15及び第2の大径部14を形成するためのエッチングマスク61b、第2のSi層18の表面には小径部13を形成するためのエッチングマスク62aがそれぞれ形成されている。   FIG. 4A shows a cross-sectional view of the substrate C on which etching masks 61b and 62a are formed on both sides. The substrate C includes an etching stop layer 16, a first Si layer 17 that forms the first large diameter portion 15 and the second large diameter portion 14, and a second Si layer 18 that forms the small diameter portion 13. . An etching mask 61b for forming the first large diameter portion 15 and the second large diameter portion 14 is formed on the surface of the first Si layer 17, and a small diameter portion 13 is formed on the surface of the second Si layer 18. Etching masks 62a are formed respectively.

エッチングマスク61b、62aは、公知のフォトリソグラフィ処理(レジスト塗布、露光、現像)及びエッチング処理により形成することができる。エッチングマスク61b、62aを形成する材料は、基板Cの第1のSi層17及び第2のSi層18を後述の本発明のSi基板加工方法でエッチングマスクとなるものであれば特に限定されないが、例えばフォトレジストやSiOが挙げられ、SiOが好ましい。 The etching masks 61b and 62a can be formed by a known photolithography process (resist application, exposure, development) and an etching process. The material for forming the etching masks 61b and 62a is not particularly limited as long as the first Si layer 17 and the second Si layer 18 of the substrate C can be used as etching masks in the Si substrate processing method of the present invention described later. Examples thereof include a photoresist and SiO 2 , and SiO 2 is preferable.

SiOがエッチングマスクとして好ましい理由は、微細加工が容易である、熱酸化膜としてSi基板表面に均一な膜を容易に製作できる、装置・Si加工面の汚染の心配がない等が挙げられる。本実施の形態のエッチングマスクの材料は、SiOとする。エッチングマスク61bには、図4(a)に示すように、基板Cの第1のSi層17に形成する第2の大径部14及び第1の大径部15の深さに対応した段差が設けてある。 The reason why SiO 2 is preferable as an etching mask is that microfabrication is easy, a uniform film can be easily formed on the surface of the Si substrate as a thermal oxide film, and there is no concern about contamination of the device / Si processed surface. The material of the etching mask in this embodiment is SiO 2 . As shown in FIG. 4A, the etching mask 61b has a level difference corresponding to the depth of the second large diameter portion 14 and the first large diameter portion 15 formed in the first Si layer 17 of the substrate C. Is provided.

第2の大径部14となる穴を所定の深さに、本発明のSi基板加工方法を用いて第1のSi層17に形成する(図4(b))。本発明のSi基板加工方法を行うエッチング装置は、ICP型RIE装置が好ましく、例えば、エッチング工程のエッチングガスとして、6フッ化硫黄(SF)、保護膜形成(デポジション)工程のデポジションガスとしてフッ化炭素(C)を交互に使用する。 A hole to be the second large-diameter portion 14 is formed at a predetermined depth in the first Si layer 17 using the Si substrate processing method of the present invention (FIG. 4B). The etching apparatus for performing the Si substrate processing method of the present invention is preferably an ICP RIE apparatus. For example, sulfur hexafluoride (SF 6 ) is used as an etching gas in the etching process, and a deposition gas is formed in the protective film formation (deposition) process. Fluorocarbon (C 4 F 8 ) is used alternately.

ここで、ICP型RIE装置を使用して本発明のSi基板加工方法によるエッチングを行う場合の従来の条件の例を以下に示す。
(エッチング工程)
SF流量:130sccm
圧力:2.66Pa
高周波電力:600W
バイアス電力:25W
サイクル時間:13秒
(保護膜形成工程)
流量:85sccm
圧力:2.66Pa
高周波電力:600W
バイアス電力:0W
サイクル時間:5秒
エッチング工程は、SFプラズマ中のFラジカルとFイオンによるRIE(Reactive Ion Etching)反応によってSiがエッチングされる。保護膜形成工程ではCプラズマ中のCFxラジカル、及びそれらのイオンによる重合反応によってテフロン(登録商標)に近い組成を有するポリマー膜を穴内壁面に堆積し、この膜がエッチング工程で側壁面の保護膜として作用する。
Here, an example of conventional conditions when performing etching by the Si substrate processing method of the present invention using an ICP type RIE apparatus is shown below.
(Etching process)
SF 6 flow rate: 130 sccm
Pressure: 2.66 Pa
High frequency power: 600W
Bias power: 25W
Cycle time: 13 seconds (protective film formation process)
C 4 F 8 flow rate: 85 sccm
Pressure: 2.66 Pa
High frequency power: 600W
Bias power: 0W
Cycle time: 5 seconds In the etching process, Si is etched by RIE (Reactive Ion Etching) reaction with F radicals and F ions in SF 6 plasma. In the protective film formation process, a polymer film having a composition close to Teflon (registered trademark) is deposited on the inner wall surface of the hole by a polymerization reaction of CFx radicals in C 4 F 8 plasma and their ions, and this film is etched by the etching process. Acts as a protective film.

各エッチング工程の初期は、RIEのエッチング異方性により穴底面の保護膜が側壁面よりも先に除去される。その後、側壁面は、保護膜が残っている間、横方向エッチングから保護され、縦方向のSiのエッチングが進む。   At the beginning of each etching step, the protective film on the bottom surface of the hole is removed before the side wall surface due to the etching anisotropy of RIE. After that, the side wall surface is protected from the lateral etching while the protective film remains, and the vertical Si etching proceeds.

上記のエッチング工程の条件で、バイアス電力を変化させた場合のマスク選択比を図7に示し、図7より、マスク選択比は高々400程度である。   FIG. 7 shows the mask selection ratio when the bias power is changed under the above-described etching process conditions. From FIG. 7, the mask selection ratio is about 400 at most.

これに対して、本発明に係るSi基板加工方法は、従来のSi異方性ドライエッチングのエッチング工程を、第1エッチング工程と、これに続いて行う第2エッチング工程を有するようにし、それぞれのエッチング条件の具体例を以下に示す。尚、保護膜形成工程の条件は、従来と同じで良く、本実施の形態では上記と同じであるため以下での記載は省略する。
(第1エッチング工程)
SF流量:130sccm
圧力:2.66Pa
高周波電力:600W
第1バイアス電力:50W
サイクル時間:1.5秒
(第2エッチング工程)
SF流量:130sccm
圧力:2.66Pa
高周波電力:600W
第2バイアス電力:0W
サイクル時間:11.5秒
第1エッチング工程では、保護膜形成工程で第2の大径部14となる穴の底面に形成された保護膜を除去できるように基板Cにバイアス電力(第1バイアス電力)を印加する。次の第2エッチング工程では、基板Cに第1バイアス電力より小さい第2バイアス電力を印加し、第2バイアス電力はより好ましくは略ゼロであり、本実施の形態では、第2バイアス電力はゼロとしている。略ゼロとは、第2バイアス電力の値が、0(ゼロ)から3W未満である。
On the other hand, in the Si substrate processing method according to the present invention, the conventional Si anisotropic dry etching etching process includes a first etching process and a second etching process performed subsequently thereto. Specific examples of etching conditions are shown below. Note that the conditions for the protective film forming step may be the same as those in the prior art, and in the present embodiment, they are the same as described above, so the description below is omitted.
(First etching process)
SF 6 flow rate: 130 sccm
Pressure: 2.66 Pa
High frequency power: 600W
First bias power: 50W
Cycle time: 1.5 seconds (second etching process)
SF 6 flow rate: 130 sccm
Pressure: 2.66 Pa
High frequency power: 600W
Second bias power: 0W
Cycle time: 11.5 seconds In the first etching step, bias power (first bias) is applied to the substrate C so that the protective film formed on the bottom surface of the hole that becomes the second large diameter portion 14 in the protective film forming step can be removed. Power). In the next second etching step, a second bias power smaller than the first bias power is applied to the substrate C, and the second bias power is more preferably substantially zero. In the present embodiment, the second bias power is zero. It is said. Substantially zero means that the value of the second bias power is from 0 (zero) to less than 3 W.

ここで、バイアス電力と保護膜エッチング速度との関係を図5に示す。図5より、バイアス電力を大きくすると、これに比例して保護膜のエッチング速度が大きくなることが分かる。   Here, the relationship between the bias power and the protective film etching rate is shown in FIG. FIG. 5 shows that the etching rate of the protective film increases in proportion to the bias power.

また、バイアス電力とSiエッチング速度及びエッチングマスク61bであるSiO膜のエッチング速度との関係を図6に示す。図6より、Siエッチング速度は、バイアス電力に依存する度合いが少なく、バイアス電力を低下させてもエッチング速度は若干低下する程度である。これは、Siのエッチングが、主にラジカル分子による等方性エッチングであるからと考えられる。一方、SiO膜エッチング速度は、バイアス電力に大きく依存し、バイアス電力を低下させるとSiO膜エッチング速度が低下することが分かる。これは、SiO膜のエッチングが、主にイオンによる異方性エッチングであるからと考えられ、このようなバイアス電力を低下に伴うエッチング速度の低下は、エッチングマスク61bとなる材料であればSiO膜に限らない。 FIG. 6 shows the relationship between the bias power, the Si etching rate, and the etching rate of the SiO 2 film that is the etching mask 61b. From FIG. 6, the Si etching rate is less dependent on the bias power, and even if the bias power is decreased, the etching rate is slightly decreased. This is presumably because the etching of Si is isotropic etching mainly by radical molecules. On the other hand, the SiO 2 film etching rate largely depends on the bias power, and it can be seen that the SiO 2 film etching rate decreases when the bias power is decreased. This is considered because the etching of the SiO 2 film is mainly an anisotropic etching by ions. Such a decrease in the etching rate due to the decrease in the bias power is SiO 2 if it is a material to be the etching mask 61b. It is not limited to two films.

発明者らは、検討の結果得られた図5、図6より、従来のエッチング工程を第1のエッチング工程と第2のエッチング工程とにすることを創意した。   The inventors have invented the conventional etching process into a first etching process and a second etching process from FIGS. 5 and 6 obtained as a result of the examination.

第1エッチング工程は、従来のエッチング工程の初期に相当するように、穴底面に形成されている保護膜を除去することを目的する。穴底面に形成されている保護膜を除去することにより、底面のSi面を露出させ、底面を掘り下げるSiエッチングを容易にできるようにする。この時、図5に示すバイアス電力(第1バイアス電力)を調整することにより保護膜除去時間を調整することができ、バイアス電力を大きくするとより早く保護膜を除去することができる。例えば、バイアス電力を50Wとすると、1サイクル当たり形成される厚み75Åの保護膜は、1.5秒弱で除去できる。   The first etching step aims to remove the protective film formed on the bottom surface of the hole so as to correspond to the initial stage of the conventional etching step. By removing the protective film formed on the bottom surface of the hole, the Si surface at the bottom surface is exposed, and Si etching for digging up the bottom surface can be facilitated. At this time, the protective film removal time can be adjusted by adjusting the bias power (first bias power) shown in FIG. 5, and the protective film can be removed earlier by increasing the bias power. For example, when the bias power is 50 W, the protective film having a thickness of 75 mm formed per cycle can be removed in less than 1.5 seconds.

第2エッチング工程は、第1エッチング工程の後に行う工程であって、穴の底面の掘り下げを目的とする。Siエッチング速度は、図6より、バイアス電力(第2バイアス電力)に依存する度合いが少なく、バイアス電力をゼロとしても、バイアス電力50WのSiエッチング速度と比較して15%程度の低下に留まる。   The second etching step is a step performed after the first etching step, and aims to dig down the bottom surface of the hole. As shown in FIG. 6, the Si etching rate is less dependent on the bias power (second bias power), and even when the bias power is zero, the Si etching rate is only about 15% lower than the Si etching rate with a bias power of 50 W.

一方、SiO膜エッチング速度は、バイアス電力に大きく依存し、図6より、バイアス電力をゼロとすると、バイアス電力50WのSiO膜エッチング速度と比較して10%程度と著しく低下する。 On the other hand, the SiO 2 film etching rate greatly depends on the bias power. As shown in FIG. 6, when the bias power is zero, the SiO 2 film etching rate is remarkably reduced to about 10% as compared with the SiO 2 film etching rate with the bias power of 50 W.

第2エッチング工程においては、基板Cに第1バイアス電力より小さい第2バイアス電力を印加することにより、第1エッチング工程の条件と比較してSiのエッチング速度の低下に比較して、SiO膜エッチング速度を大幅に低下させることができる。このため、第1バイアス電力の場合と比較してマスク選択比を大きくすることができる。 In the second etching process, by applying a second bias power smaller than the first bias power to the substrate C, the SiO 2 film is compared with the decrease in the etching rate of Si compared to the conditions of the first etching process. The etching rate can be greatly reduced. For this reason, the mask selection ratio can be increased as compared with the case of the first bias power.

上記の第1エッチング工程及び第2エッチング工程に示した条件例では、Siエッチング速度は4.3μm/分、SiO膜エッチング速度は30Å/分となり、マスク選択比は、約1400となり、従来の400に比較して大幅に大きくすることができる。 In the condition examples shown in the first etching step and the second etching step, the Si etching rate is 4.3 μm / min, the SiO 2 film etching rate is 30 Å / min, and the mask selectivity is about 1400. Compared to 400, it can be significantly increased.

よって、本発明のSi基板加工方法においては、Siエッチング速度を大きく低下させることなくSiO膜エッチング速度を大幅に低下させることができ、エッチングマスク61bは、大幅にエッチング量が抑えられるため、薄くすることができ、精度良く第1のSi層17を加工することができる。また、同じエッチングマスク材料であってもマスク選択比が大きくなることから、例えばフォトレジストのように従来マスク選択比が小さいとして使用を見合わせていたエッチングマスク材料が選択肢に加わることができる。 Therefore, in the Si substrate processing method of the present invention, the SiO 2 film etching rate can be drastically reduced without greatly reducing the Si etching rate, and the etching mask 61b is greatly reduced in etching amount. The first Si layer 17 can be processed with high accuracy. Further, even if the same etching mask material is used, the mask selection ratio is increased. Therefore, for example, an etching mask material that has been used for a while because the mask selection ratio is low, such as a photoresist, can be added as an option.

更に、第1エッチング工程にて第2の大径部14となる穴の底面に形成された保護膜を早く除去することができ、又、第2エッチング工程にてSiエッチング速度が大きく低下しないため、第1のSi層17の加工効率は大きく低下することがなく、実用的な範囲内に十分収まる。   Furthermore, the protective film formed on the bottom surface of the hole that becomes the second large diameter portion 14 in the first etching step can be removed quickly, and the Si etching rate is not greatly reduced in the second etching step. The processing efficiency of the first Si layer 17 does not significantly decrease and falls within the practical range.

次に、図4(b)のエッチングマスク61bの不要なマスク部分Bを、例えばCHFを用いたドライエッチングにより除去し、エッチングマスク61bを第1の大径部15を形成するためのエッチングマスク61cとする(図4(c))。この後、上記と同じ本発明のSi基板加工方法により、第1のSi層17に対して、エッチング停止層16が露出するまでエッチングを行う。エッチング停止層16が第2の大径部14の底面全体に亘って露出した状態でエッチングを停止し、これで第2の大径部14、第1の大径部15の形成が完了する(図4(d))。 Next, an unnecessary mask portion B of the etching mask 61b in FIG. 4B is removed by dry etching using, for example, CHF 3 , and the etching mask 61b is used to form the first large diameter portion 15. 61c (FIG. 4C). Thereafter, etching is performed on the first Si layer 17 until the etching stop layer 16 is exposed by the same Si substrate processing method of the present invention as described above. Etching is stopped in a state where the etching stop layer 16 is exposed over the entire bottom surface of the second large-diameter portion 14, thereby completing the formation of the second large-diameter portion 14 and the first large-diameter portion 15 ( FIG. 4 (d)).

ここで、段差があるエッチングマスク61bの作製について図8を用いて説明する。基板Cの第1のSi層17の表面に、エッチングマスク61bとなる酸化膜61(SiO膜)を設け、更に、酸化膜61上に第1のフォトレジスト膜71を設ける(図8(a))。この後、所望のパターンを露光、現像を行い第1のフォトレジストパターン71aを形成する(図8(b))。 Here, the production of the etching mask 61b having a step will be described with reference to FIGS. An oxide film 61 (SiO 2 film) serving as an etching mask 61b is provided on the surface of the first Si layer 17 of the substrate C, and further, a first photoresist film 71 is provided on the oxide film 61 (FIG. 8A). )). Thereafter, a desired pattern is exposed and developed to form a first photoresist pattern 71a (FIG. 8B).

第1のフォトレジストパターン71aを用いて、酸化膜61をエッチングすることにより、酸化膜61aを形成する(図8(c))。酸化膜61aは、第2の大径部14を形成するためのSi面が露出する開口部を有する。この後、第1のフォトレジストパターン71aを除去する。   The oxide film 61a is etched using the first photoresist pattern 71a to form the oxide film 61a (FIG. 8C). The oxide film 61a has an opening through which the Si surface for forming the second large diameter portion 14 is exposed. Thereafter, the first photoresist pattern 71a is removed.

第1のフォトレジストパターン71aが除去された後、開口部を有する酸化膜61a上に第2のフォトレジスト膜72を設ける(図8(d))。その後、上記と同様に露光、現像を行って第2のフォトレジストパターン72aを形成する(図8(e))。   After the first photoresist pattern 71a is removed, a second photoresist film 72 is provided on the oxide film 61a having an opening (FIG. 8D). Thereafter, exposure and development are performed in the same manner as described above to form a second photoresist pattern 72a (FIG. 8E).

第2のフォトレジストパターン72aを用いて、酸化膜61aを所定の深さにエッチングすることにより、第1の大径部15を形成するための段差を有するエッチングマスク61bを形成する(図8(f))。この後、第2のフォトレジストパターン72aを除去する(図8(g))。   By etching the oxide film 61a to a predetermined depth using the second photoresist pattern 72a, an etching mask 61b having a step for forming the first large diameter portion 15 is formed (FIG. 8 ( f)). Thereafter, the second photoresist pattern 72a is removed (FIG. 8G).

以上より、第1のSi層に第1の大径部15及び第2の大径部14を形成するためのエッチングマスク61bが完成する。   As described above, the etching mask 61b for forming the first large diameter portion 15 and the second large diameter portion 14 in the first Si layer is completed.

本発明のSi基板加工方法を用いることにより酸化膜61を従来の方法と比較してより薄くするができるため、精度の良い開口を備えた酸化膜61aを形成することができる。   By using the Si substrate processing method of the present invention, the oxide film 61 can be made thinner than the conventional method, so that the oxide film 61a having an accurate opening can be formed.

また、図8(d)で示す第2のフォトレジスト膜72は、酸化膜61aが薄いため、開口の影響を受けにくく均一に設けることができ、精度のよい第2のフォトレジストパターン72aを形成することができる。よって、酸化膜61aに第2のフォトレジストパターン72aを用いて形成するエッチングマスク61bは、精度の良いものとすることができる。   Further, since the second photoresist film 72 shown in FIG. 8D has a thin oxide film 61a, the second photoresist film 72a can be provided uniformly without being affected by the opening, and a highly accurate second photoresist pattern 72a is formed. can do. Therefore, the etching mask 61b formed on the oxide film 61a using the second photoresist pattern 72a can be made with high accuracy.

酸化膜61a上に設ける第2のフォトレジスト膜72は、酸化膜61aに形成されている穴の大きさにもよるが、酸化膜61aの厚みが3μmを超えると、均一に設けるのが困難となる。このため、薄い酸化膜61からエッチングマスク61bを形成することができることは、Si基板を高精度に加工することができるばかりでなく、段差の段数がより多い複雑な形状を作製する上で非常に優位である。   Although the second photoresist film 72 provided on the oxide film 61a depends on the size of the hole formed in the oxide film 61a, it is difficult to provide the second photoresist film 72 uniformly when the thickness of the oxide film 61a exceeds 3 μm. Become. For this reason, the ability to form the etching mask 61b from the thin oxide film 61 not only enables the Si substrate to be processed with high accuracy, but also makes it very difficult to produce a complicated shape having a larger number of steps. It is an advantage.

図4(d)の第2の大径部14、第1の大径部15の形成完了後、基板Cの第2のSi層18の面に形成したエッチングマスク62aを用いて、エッチング停止層16が露出するまで第2のSi層18に本発明に係るSi基板加工方法を用いてエッチングを行い、小径部13を形成する(図4(e))。この後、基板Cを希釈フッ酸溶液に浸漬して、エッチングマスク61c、60a及びエッチング停止層16を除去する。エッチング停止層16の除去により小径部13と第2の大径部14、第1の大径部15とが連通してノズルが形成でき、ノズルプレート1が完成する(図4(f))。   After the formation of the second large diameter portion 14 and the first large diameter portion 15 in FIG. 4D is completed, an etching stop layer is formed using the etching mask 62a formed on the surface of the second Si layer 18 of the substrate C. Etching is performed on the second Si layer 18 using the Si substrate processing method according to the present invention until 16 is exposed to form the small diameter portion 13 (FIG. 4E). Thereafter, the substrate C is immersed in a diluted hydrofluoric acid solution, and the etching masks 61c and 60a and the etching stop layer 16 are removed. By removing the etching stop layer 16, the small diameter portion 13, the second large diameter portion 14, and the first large diameter portion 15 communicate with each other to form a nozzle, thereby completing the nozzle plate 1 (FIG. 4F).

第1のSi層17及び第2のSi層18それぞれの厚みが決まっているSOI基板により、第1の大径部及び第2の大径部の深さ及び小径部の長さ(ノズル長)が精度良く形成されるのは勿論であり、更に、本発明のSi基板加工方法により、第1の大径部、第2の大径部及び小径部13の形状を所望の形状により忠実に形成することができる。   The depth of the first large-diameter portion and the second large-diameter portion and the length of the small-diameter portion (nozzle length) by the SOI substrate in which the thickness of each of the first Si layer 17 and the second Si layer 18 is determined. Of course, the first large-diameter portion, the second large-diameter portion, and the small-diameter portion 13 are faithfully formed in a desired shape by the Si substrate processing method of the present invention. can do.

この後、後述する撥液層45を、エッチングマスク62aを除去した吐出面12に設けるのが好ましい。   Thereafter, a liquid repellent layer 45 described later is preferably provided on the ejection surface 12 from which the etching mask 62a has been removed.

撥液層45に関して説明する。図1に示すノズルプレート1の吐出孔が存在する吐出面12に撥液層45を設けるのが好ましい。撥液層45を設けることで、吐出孔から液体が吐出面12に馴染むことによる染み出しや広がりを抑制することができる。具体的には、例えば液体が水性であれば撥水性を有する材料が用いられ、液体が油性であれば撥油性を有する材料が用いられるが、一般に、FEP(四フッ化エチレン、六フッ化プロピレン)、PTFE(ポリテトラフロロエチレン)、フッ素シロキサン、フルオロアルキルシラン、アモルファスパーフルオロ樹脂等のフッ素樹脂等が用いられることが多く、塗布や蒸着等の方法で吐出面12に成膜されている。膜厚の厚みは、特に限定されるものではないが、概ね0.1μmから3μmとするのが好ましい。   The liquid repellent layer 45 will be described. It is preferable to provide the liquid repellent layer 45 on the ejection surface 12 where the ejection holes of the nozzle plate 1 shown in FIG. By providing the liquid repellent layer 45, it is possible to suppress the seepage and spread due to the liquid getting into the discharge surface 12 from the discharge hole. Specifically, for example, a material having water repellency is used if the liquid is aqueous, and a material having oil repellency is used if the liquid is oily. Generally, FEP (ethylene tetrafluoride, propylene hexafluoride) is used. ), PTFE (polytetrafluoroethylene), fluorosiloxane such as fluorosiloxane, fluoroalkylsilane, amorphous perfluororesin, and the like are often used, and the film is formed on the discharge surface 12 by a method such as coating or vapor deposition. The thickness of the film is not particularly limited, but is preferably about 0.1 μm to 3 μm.

尚、撥液層45は、ノズルプレート1の吐出面12に直接成膜してもよいし、撥液層45の密着性を向上させるために中間層を介して成膜することも可能である。   The liquid repellent layer 45 may be formed directly on the ejection surface 12 of the nozzle plate 1 or may be formed via an intermediate layer in order to improve the adhesion of the liquid repellent layer 45. .

次に図1に示す様なボディプレート2を製造する。例えば、Si基板を用いて、公知のフォトリソグラフィ処理(レジスト塗布、露光、現像)及びSi異方性ドライエッチング方法を用いて、ノズル11にそれぞれ連通する複数の圧力室となる圧力室溝24、この圧力室にそれぞれ連通する複数のインク供給路となるインク供給溝23及びこのインク供給に連通する共通インク室となる共通インク室溝22、並びにインク供給口21等の流路溝を形成する。このSi異方性ドライエッチング方法を本発明のSi基板加工方法を用いてより精度が良いものとすることができる。この後、用意したノズルプレート1とボディプレート2とを接着剤等を用いて貼り合わせ、更にボディプレート2の各圧力室24の背面に圧力発生手段である圧電素子3を取り付けて記録ヘッド100が完成する。   Next, a body plate 2 as shown in FIG. 1 is manufactured. For example, a pressure chamber groove 24 serving as a plurality of pressure chambers respectively communicating with the nozzle 11 using a known photolithography process (resist application, exposure, development) and a Si anisotropic dry etching method using a Si substrate, A plurality of ink supply grooves 23 serving as a plurality of ink supply paths communicating with the pressure chambers, a common ink chamber groove 22 serving as a common ink chamber communicating with the ink supply, and a flow path groove such as an ink supply port 21 are formed. This Si anisotropic dry etching method can be made more accurate by using the Si substrate processing method of the present invention. Thereafter, the prepared nozzle plate 1 and the body plate 2 are bonded together using an adhesive or the like, and the piezoelectric element 3 as pressure generating means is attached to the back surface of each pressure chamber 24 of the body plate 2 so that the recording head 100 can be used. Complete.

(実施例1)
図4、図8に沿ってノズルプレート1を製造した。本発明のSi基板加工方法は、ICP型RIE装置を用い、加工条件は、上記の(第1エッチング工程)、(第2エッチング工程)及び(保護膜形成工程)で示した内容と同じとした。
Example 1
The nozzle plate 1 was manufactured according to FIGS. The Si substrate processing method of the present invention uses an ICP type RIE apparatus, and the processing conditions are the same as the contents shown in the above (first etching step), (second etching step) and (protective film forming step). .

基板Cは、SOIシリコン(Si)ウェハ/直径φ100mm、厚み350μmであり、詳細は以下に示す。   The substrate C is an SOI silicon (Si) wafer / diameter of φ100 mm and a thickness of 350 μm, and details will be described below.

第1のSi層17 厚さ:350μm
エッチング停止層16(SiO)厚さ:0.2μm
第2のSi層18 厚さ:5μm
両面の酸化膜(SiO)61、62 厚さ:7000Å
図8に示したようにフォトリソグラフィ処理及びエッチング処理によりエッチングマスク61bを得た。エッチングマスクパターンは、第1の大径部15の直径φ100μm、第2の大径部14の直径φ60μmとなるようにした。
First Si layer 17 Thickness: 350 μm
Etching stop layer 16 (SiO 2 ) thickness: 0.2 μm
Second Si layer 18 Thickness: 5 μm
Oxide films (SiO 2 ) 61, 62 on both sides Thickness: 7000 mm
As shown in FIG. 8, an etching mask 61b was obtained by photolithography and etching. The etching mask pattern was such that the first large diameter portion 15 had a diameter φ100 μm and the second large diameter portion 14 had a diameter φ60 μm.

エッチングマスク61bの厚さは、図8(g)及び図4(a)中のA部は7000Å、B部は2500Åとした。   The thickness of the etching mask 61b in FIG. 8 (g) and FIG. 4 (a) was 7000 mm for the A portion and 2500 mm for the B portion.

図4(b)に示すように、本発明のSi基板加工方法を用いて第1のSi層17を直径φ60μm、深さ168μmエッチングした。エッチングのサイクルは230回であった。このエッチング終了時のエッチングマスク61bの厚みは、A部は5600Å、B部は1100Åであった。   As shown in FIG. 4B, the first Si layer 17 was etched by a diameter φ of 60 μm and a depth of 168 μm using the Si substrate processing method of the present invention. The etching cycle was 230 times. The thickness of the etching mask 61b at the end of this etching was 5600 mm for the A portion and 1100 mm for the B portion.

図4(c)に示すように、図4(b)に示すB部の酸化膜が無くなるまでCHFを用いてエッチングした。このエッチング終了時のエッチングマスク61cのA部の厚みは4100Åであった。 As shown in FIG. 4C, etching was performed using CHF 3 until the oxide film in the B portion shown in FIG. The thickness of part A of the etching mask 61c at the end of this etching was 4100 mm.

図4(d)に示すように、本発明のSi基板加工方法を用いて底面がエッチング停止層16に達するまでエッチングし直径φ100μmの穴を形成する。エッチングのサイクルは370回であった。このエッチング終了時のエッチングマスク61cのA部の厚みは1800Åであった。   As shown in FIG. 4D, etching is performed using the Si substrate processing method of the present invention until the bottom surface reaches the etching stop layer 16 to form a hole having a diameter of 100 μm. The etching cycle was 370 times. The thickness of part A of the etching mask 61c at the end of this etching was 1800 mm.

ここまでの総エッチングサイクルは600回で所用時間は180分である。   The total etching cycle so far is 600 times and the required time is 180 minutes.

図4(e)に示すように、本発明のSi基板加工方法でエッチングマスク62aを用いて第1のSi層17を直径φ5μmの穴を形成し、底面がエッチング停止層16に達するまでエッチングし、小径部13を形成した。   As shown in FIG. 4E, the Si substrate processing method of the present invention is used to form a hole with a diameter of 5 μm in the first Si layer 17 using the etching mask 62 a and etch until the bottom surface reaches the etching stop layer 16. The small diameter part 13 was formed.

図4(e)に示すように、残ったエッチングマスク62a、61c及びエッチング停止層16を希釈フッ酸に浸漬し除去し、ノズルプレート1を得た。   As shown in FIG. 4E, the remaining etching masks 62a and 61c and the etching stop layer 16 were removed by immersing them in diluted hydrofluoric acid, whereby the nozzle plate 1 was obtained.

基板Cの表面を観察したところ、第1の大径部15、第2の大径部14の形状は特に開口端部が広がること無く本来の形状に近い状態であり、エッチングマスク61cのマスキングが十分機能して平坦面はSiウェハ本来の滑らかな状態であり、良好な結果が得られた。
(比較例1)
図4、図8に沿ってノズルプレート1を製造した。従来のSi異方性ドライエッチングは、ICP型RIE装置を用い、加工条件は、上記の(エッチング工程)及び(保護膜形成工程)で示した内容と同じとした。
When the surface of the substrate C is observed, the shapes of the first large-diameter portion 15 and the second large-diameter portion 14 are in a state close to the original shape without any particular expansion of the opening end, and the etching mask 61c is not masked. It functioned sufficiently and the flat surface was the original smooth state of the Si wafer, and good results were obtained.
(Comparative Example 1)
The nozzle plate 1 was manufactured according to FIGS. In the conventional Si anisotropic dry etching, an ICP type RIE apparatus is used, and the processing conditions are the same as the contents shown in the above (etching process) and (protective film forming process).

基板Cは、SOIシリコン(Si)ウェハ/直径φ100mm、厚み350μmであり、詳細は以下に示す。   The substrate C is an SOI silicon (Si) wafer / diameter of φ100 mm and a thickness of 350 μm, and details will be described below.

第1のSi層17 厚さ:350μm
エッチング停止層16(SiO)厚さ:0.2μm
第2のSi層18 厚さ:5μm
両面の酸化膜61、62(SiO) 厚さ:18000Å
図8に示したようにフォトリソグラフィ処理及びエッチング処理によりエッチングマスク61bを得た。エッチングマスクパターンは、第1の大径部15の直径φ100μm、第2の大径部14の直径φ60μmとなるようにした。
First Si layer 17 Thickness: 350 μm
Etching stop layer 16 (SiO 2 ) thickness: 0.2 μm
Second Si layer 18 Thickness: 5 μm
Oxide films 61, 62 on both sides (SiO 2 ) Thickness: 18000 mm
As shown in FIG. 8, an etching mask 61b was obtained by photolithography and etching. The etching mask pattern was such that the first large diameter portion 15 had a diameter φ100 μm and the second large diameter portion 14 had a diameter φ60 μm.

エッチングマスク61bの厚さは、図8(g)及び図4(a)中のA部は18000Å、B部は7500Åとした。   The thickness of the etching mask 61b in FIG. 8 (g) and FIG. 4 (a) was 18000 mm for the A portion and 7500 mm for the B portion.

図4(b)に示すように、従来のSi異方性ドライエッチングを用いて第1のSi層17を直径φ60μm、深さ168μmエッチングした。エッチングのサイクルは210回であった。このエッチング終了時のエッチングマスク61bの厚みは、A部は11490Å、B部は990Åであった。   As shown in FIG. 4B, the first Si layer 17 was etched by a diameter of 60 μm and a depth of 168 μm using conventional Si anisotropic dry etching. The etching cycle was 210 times. The thickness of the etching mask 61b at the end of this etching was 11490 mm for the A portion and 990 mm for the B portion.

図4(c)に示すように、図4(b)に示すB部の酸化膜が無くなるまでCHFを用いてエッチングした。このエッチング終了時のエッチングマスク61cのA部の厚みは10000Åであった。 As shown in FIG. 4C, etching was performed using CHF 3 until the oxide film in the B portion shown in FIG. The thickness of part A of the etching mask 61c at the end of this etching was 10,000 mm.

図4(d)に示すように、従来のSi異方性ドライエッチングを用いて底面がエッチング停止層16に達するまでエッチングし直径φ100μmの穴を形成する。エッチングのサイクルは315回であった。このエッチング終了時のエッチングマスク61cのA部の厚みは225Åであった。   As shown in FIG. 4D, etching is performed using conventional Si anisotropic dry etching until the bottom surface reaches the etching stop layer 16 to form a hole having a diameter of 100 μm. The etching cycle was 315 times. The thickness of part A of the etching mask 61c at the end of this etching was 225 mm.

ここまでの総エッチングサイクルは525回で所用時間は157.5分である。   The total etching cycle so far is 525 times and the required time is 157.5 minutes.

図4(e)に示すように、従来のSi異方性ドライエッチングでエッチングマスク62aを用いて第1のSi層17を直径φ5μmの穴を形成し、底面がエッチング停止層16に達するまでエッチングし、小径部13を形成した。   As shown in FIG. 4 (e), a hole having a diameter of 5 μm is formed in the first Si layer 17 using the etching mask 62 a by conventional Si anisotropic dry etching, and etching is performed until the bottom surface reaches the etching stop layer 16. And the small diameter part 13 was formed.

図4(e)に示すように、残ったエッチングマスク62a、61c及びエッチング停止層16を希釈フッ酸に浸漬し除去し、ノズルプレートを得た。   As shown in FIG. 4E, the remaining etching masks 62a and 61c and the etching stopper layer 16 were removed by immersion in diluted hydrofluoric acid to obtain a nozzle plate.

基板Cの表面を観察したところ、第1の大径部15、第2の大径部14の形状は開口端部に数μm程度の広がりが認められ、また、エッチングマスク61cのマスキングが不十分であったため、平坦面はSiウェハ本来の滑らかな状態と異なり細かな凹凸が認められ、良好な結果が得られなかった。
(結果)
当初エッチングマスク61bの厚み(A部)は、実施例1の方が7000Å、比較例1の方が18000Åと、比較例1の方が厚い。しかし、図4(d)の第1のSi層17のエッチング完了時において、エッチングマスク61cの残りの厚さは、実施例1の方が1800Å、比較例1の方が225Åと逆転し、且つ、大きな差が生じ、製造したノズルプレートの品質においても差が生じた。また、第1の大径部15及び第2の大径部14を形成するための所用時間は、実施例1が180分、比較例1が157.5分で実施例1の方が約15%長いが十分実用的な範囲内であった。これより、本発明が大きな効果をもたらすことが確認できた。
When the surface of the substrate C is observed, the shape of the first large diameter portion 15 and the second large diameter portion 14 is found to be spread about several μm at the opening end, and the masking of the etching mask 61c is insufficient. Therefore, fine irregularities were recognized on the flat surface unlike the original smooth state of the Si wafer, and good results were not obtained.
(result)
The thickness (A part) of the initial etching mask 61b is 7000 mm in Example 1 and 18000 mm in Comparative Example 1, which is thicker in Comparative Example 1. However, when the etching of the first Si layer 17 in FIG. 4D is completed, the remaining thickness of the etching mask 61c is reversed to 1800 mm in Example 1 and 225 mm in Comparative Example 1, and There was a big difference, and there was also a difference in the quality of the manufactured nozzle plate. The required time for forming the first large-diameter portion 15 and the second large-diameter portion 14 is 180 minutes for Example 1, 157.5 minutes for Comparative Example 1, and about 15 for Example 1. % Long but well within the practical range. From this, it was confirmed that the present invention has a great effect.

1 ノズルプレート
2 ボディプレート
3 圧電素子
11 ノズル
12 吐出面
13 小径部
14 第2の大径部
15 第1の大径部
16 エッチング停止層
17 第1のSi層
18 第2のSi層
21 インク供給口
22 共通インク室(溝)
23 インク供給路(溝)
24 圧力室(溝)
45 撥液層
61、61a 酸化膜
61b、61c、62a エッチングマスク
100 記録ヘッド
C 基板
DESCRIPTION OF SYMBOLS 1 Nozzle plate 2 Body plate 3 Piezoelectric element 11 Nozzle 12 Discharge surface 13 Small diameter part 14 2nd large diameter part 15 1st large diameter part 16 Etching stop layer 17 1st Si layer 18 2nd Si layer 21 Ink supply口 22 Common ink chamber (groove)
23 Ink supply path (groove)
24 Pressure chamber (groove)
45 Liquid repellent layer 61, 61a Oxide film 61b, 61c, 62a Etching mask 100 Recording head C Substrate

Claims (4)

エッチングマスクが形成されたSi基板に、エッチング工程と保護膜を形成する保護膜形成工程とを交互に繰り返すSi異方性ドライエッチング方法により窪みを形成するSi基板加工方法において、
前記エッチング工程は、第1エッチング工程と該第1エッチング工程の後に行う第2エッチング工程とを有し、
前記第1エッチング工程では、前記保護膜形成工程で窪みの底面に形成された保護膜を除去できるように第1バイアス電力を前記Si基板に印加し、
前記第2エッチング工程では、前記第1バイアス電力より小さい第2バイアス電力を前記Si基板に印加することを特徴とするSi基板加工方法。
In a Si substrate processing method for forming a recess by an Si anisotropic dry etching method in which an etching process and a protective film forming process for forming a protective film are alternately repeated on an Si substrate on which an etching mask is formed.
The etching step includes a first etching step and a second etching step performed after the first etching step,
In the first etching step, a first bias power is applied to the Si substrate so that the protective film formed on the bottom surface of the depression in the protective film forming step can be removed,
In the second etching process, a second bias power smaller than the first bias power is applied to the Si substrate.
前記第2バイアス電力は、略ゼロであることを特徴とする請求項1に記載のSi基板加工方法。   The Si substrate processing method according to claim 1, wherein the second bias power is substantially zero. 前記エッチングマスクは、SiO膜で形成されていることを特徴とする請求項1又は2に記載のSi基板加工方法。 The Si substrate processing method according to claim 1, wherein the etching mask is formed of a SiO 2 film. 前記エッチングマスクは、段差を有していることを特徴とする請求項1から3の何れか一項に記載のSi基板加工方法。   The Si substrate processing method according to claim 1, wherein the etching mask has a step.
JP2009242034A 2009-10-21 2009-10-21 Si SUBSTRATE WORKING METHOD Pending JP2011091127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009242034A JP2011091127A (en) 2009-10-21 2009-10-21 Si SUBSTRATE WORKING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009242034A JP2011091127A (en) 2009-10-21 2009-10-21 Si SUBSTRATE WORKING METHOD

Publications (1)

Publication Number Publication Date
JP2011091127A true JP2011091127A (en) 2011-05-06

Family

ID=44109137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009242034A Pending JP2011091127A (en) 2009-10-21 2009-10-21 Si SUBSTRATE WORKING METHOD

Country Status (1)

Country Link
JP (1) JP2011091127A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207774A (en) * 2015-04-20 2016-12-08 キヤノン株式会社 Processing method of silicon wafer
WO2017061636A1 (en) * 2015-10-06 2017-04-13 주식회사 스탠딩에그 Mems device preparation method, mems package and user terminal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207774A (en) * 2015-04-20 2016-12-08 キヤノン株式会社 Processing method of silicon wafer
WO2017061636A1 (en) * 2015-10-06 2017-04-13 주식회사 스탠딩에그 Mems device preparation method, mems package and user terminal

Similar Documents

Publication Publication Date Title
JPWO2008155986A1 (en) Method for manufacturing nozzle plate for liquid discharge head, nozzle plate for liquid discharge head, and liquid discharge head
US8518725B2 (en) Structure manufacturing method and liquid discharge head substrate manufacturing method
TW200806567A (en) Method of deep etching
US10964547B2 (en) Method of fabricating semiconductor structure
JP2016117155A (en) Processing method of substrate and manufacturing method of liquid discharge head
JP4819894B2 (en) Suitable method for etching hydrophilic trenches in a substrate
KR100925054B1 (en) Wafer Etching Method
JP5012484B2 (en) Method for manufacturing nozzle plate for liquid discharge head, nozzle plate for liquid discharge head, and liquid discharge head
JP2011091127A (en) Si SUBSTRATE WORKING METHOD
JP2011011425A (en) Method for manufacturing nozzle plate for liquid discharging head
RU2422289C1 (en) Method of producing fluid exhaust head
JP2016117174A (en) Silicon substrate processing method and liquid discharge head
JP2009012328A (en) Ink jet orifice plate and manufacturing method therefor
WO2008075715A1 (en) Method of producing nozzle plate for liquid discharge head, nozzle plate for liquid discharge head, and liquid discharge head
US8808553B2 (en) Process for producing a liquid ejection head
JP4693496B2 (en) Liquid discharge head and manufacturing method thereof
JP2012200799A (en) Method of manufacturing silicon structure
JP2007301785A (en) Boring method and method for manufacturing nozzle for liquid delivering apparatus
JP2015023092A (en) Processing method of substrate
JP7683681B2 (en) Manufacturing method of nozzle plate
JP2008110560A (en) Nozzle plate for liquid delivery head, and method for manufacturing nozzle plate for liquid delivering head
JP2007210242A (en) Inkjet recording head and its manufacturing method
JP2008282967A (en) Microstructure processing method
RU2672033C1 (en) Method for formation of silica areas in silicon plate
JP2007136875A (en) Substrate for inkjet recording head