JP2011082235A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011082235A JP2011082235A JP2009231195A JP2009231195A JP2011082235A JP 2011082235 A JP2011082235 A JP 2011082235A JP 2009231195 A JP2009231195 A JP 2009231195A JP 2009231195 A JP2009231195 A JP 2009231195A JP 2011082235 A JP2011082235 A JP 2011082235A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- barrier metal
- film
- dielectric constant
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 126
- 229910052751 metal Inorganic materials 0.000 claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 abstract description 22
- 239000010949 copper Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 30
- 238000005229 chemical vapour deposition Methods 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000007789 gas Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910017464 nitrogen compound Inorganic materials 0.000 description 4
- 150000002830 nitrogen compounds Chemical class 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000011835 investigation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 高信頼性を有するデュアルダマシン構造を用いた半導体装置及びその製造方法を提供することができる。
【解決手段】 半導体基板上に形成された第一の絶縁膜と、前記第一の絶縁膜に形成されたコンタクトと、前記第一の絶縁膜上に形成され、前記第一の絶縁膜よりも誘電率の低い第二の絶縁膜と、前記第二の絶縁膜に形成され、前記コンタクトと電気的に接続される配線とを備え、前記コンタクト底面及び、前記配線の側面に第一のバリアメタルが形成され、前記コンタクト側面及び前記第一のバリアメタル上に第二のバリアメタルが形成されている。
【選択図】図１
【解決手段】 半導体基板上に形成された第一の絶縁膜と、前記第一の絶縁膜に形成されたコンタクトと、前記第一の絶縁膜上に形成され、前記第一の絶縁膜よりも誘電率の低い第二の絶縁膜と、前記第二の絶縁膜に形成され、前記コンタクトと電気的に接続される配線とを備え、前記コンタクト底面及び、前記配線の側面に第一のバリアメタルが形成され、前記コンタクト側面及び前記第一のバリアメタル上に第二のバリアメタルが形成されている。
【選択図】図１
Description
本発明は、半導体装置特に銅を用いたデュアルダマシン配線構造を有する半導体装置及びその製造方法に関する。
半導体装置の微細化に伴い、コンタクトとその上部に形成される配線構造との整列マージンが足りなくなってきている。これにより、コンタクトプラグと上部構造を同時に形成することが可能なデュアルダマシン工程が適用されている（例えば、特許文献１参照）。
デュアルダマシン工程では、コンタクトホール及び配線溝を形成してからコンタクトホール及び配線溝の側壁にバリアメタルが形成される。コンタクトホール及び配線溝の微細化に伴い高アスペクト比の構造に埋め込み性良く均一にバリアメタルを形成し、信頼度の高い配線構造を形成することが求められている。
高信頼性を有するデュアルダマシン構造を用いた半導体装置及びその製造方法を提供する。
本発明の一態様による半導体装置は、半導体基板上に形成された第一の絶縁膜と、前記第一の絶縁膜に形成されたコンタクトと、前記第一の絶縁膜上に形成され、前記第一の絶縁膜よりも誘電率の低い第二の絶縁膜と、前記第二の絶縁膜に形成され、前記コンタクトと電気的に接続される配線とを備え、前記コンタクト底面及び、前記配線の側面に第一のバリアメタルが形成され、前記コンタクト側面及び前記第一のバリアメタル上に第二のバリアメタルが形成されていることを特徴とする。
本発明の一態様による半導体装置の製造方法は、半導体基板上に第一の絶縁膜を形成する工程と、前記第一の絶縁膜上に前記第一の絶縁膜よりも誘電率の低い第二の絶縁膜を形成する工程と、前記第二の絶縁膜をエッチングして配線溝を形成する工程と、前記第一の絶縁膜をエッチングして前記配線溝に接続されるコンタクトホールを形成する工程と、前記コンタクトホールを形成後、ＰＶＤにより前記配線溝の側面及び前記コンタクトホールの底面に第一のバリアメタルを形成する工程と、前記第一のバリアメタル上及び前記コンタクトホール側面にＣＶＤにより第二のバリアメタルを形成する工程とを備えることを特徴とする。
高信頼性を有するデュアルダマシン構造を用いた半導体装置及びその製造方法を提供することができる。
本発明の実施形態の説明に先立ち、発明者らが本発明をなすに至った経緯について図９乃至図１１を用いて説明する。
まず、図９（ａ）に示すように、トランジスタ領域２０１が形成されたシリコン基板２０２上にライナー（Liner）絶縁膜２０３、ライナー絶縁膜２０３上に層間絶縁膜２０４を形成し、ＣＭＰ（Chemical Mechanical Polishing）工程により層間絶縁膜２０４の表面を平坦化する。
続いて、図９（ｂ）に示すように、平坦化された層間絶縁膜２０４上にレジスト（図示せず）を塗布し、リソグラフィ工程を経てコンタクトホールを形成するためのパターンを形成する。その後、パターンが形成されたレジストをマスクとして層間絶縁膜２０４及びライナー絶縁膜２０３をＲＩＥ（Reactive Ion Etching）等を用いてエッチングし、コンタクトホール２０５を形成する。
次いで、コンタクトホール２０５の底面及び側面に例えば、チタン（Ｔｉ）等からなる第一のバリアメタル２０６を形成する工程となるが、近年の半導体装置の微細化によって、このコンタクトホール２０５のアスペクト比は増加している。アスペクト比の高いコンタクトホール２０５の側面に均一に第一のバリアメタル２０６を形成するためにはＣＶＤ（Chemical Vapor Deposition）法を用いて成膜を行うことが好ましい。
上記に示した理由から、図９（ｃ）に示すように、ＣＶＤ法を用いて第一のバリアメタル２０６を形成し、その後、第一のバリアメタル２０６上にＣｕシードをスパッタリングにより形成し、めっき法によりコンタクトホール２０５内部及び第一のバリアメタル２０６上に第一の銅膜２０７を形成する。
その後、図１０（ａ）に示すように、ＣＭＰ工程により第一の銅膜２０７の表面を平坦化し、平坦化された第一の銅膜２０７上にＣｕの拡散防止機能を有する第一の絶縁性バリア膜２０８を形成することによって、Ｃｕを充填したコンタクト構造が実現される。ここで、第一の絶縁性バリア膜２０８は、例えば、ＳｉＮ、ＳｉＣＮ、ＳｉＣ等からなる。
続いて、図１０（ｂ）に示すように、第一の絶縁性バリア膜２０８上にシリコン酸化膜よりも低誘電率を有する低誘電率絶縁膜２０９を形成し、その低誘電率絶縁膜２０９上にハードマスクとして使用するマスク絶縁膜２１０を形成する。ここで、低誘電率絶縁膜２０９は例えば、ＳｉＯＣ膜等からなり、マスク絶縁膜２１０はＳｉＮ膜等からなる。
次いで、図１０（ｃ）に示すように、マスク絶縁膜２１０上にレジスト（図示せず）を塗布し、リソグラフィ工程を経て配線を形成するためのパターンを形成する。その後、パターンが形成されたレジストをエッチングによりマスク絶縁膜２１０に転写し、そのマスク絶縁膜２１０をマスクとして低誘電率絶縁膜２０９及び絶縁性バリア膜２０８をＲＩＥ等を用いてエッチングし、配線溝２１１を形成する。
その後、図１１（ａ）に示すように、配線溝２１１の底面及び側面に例えば、チタン等からなる第二のバリアメタル２１２を形成し、その後、第二のバリアメタル２１２上にＣｕシードをスパッタリングにより形成し、めっき法により配線溝２１１内部及び第二のバリアメタル２１２上に第二の銅膜２１３を形成する。
次に、図１１（ｂ）に示すように、ＣＭＰ工程により第二の銅膜２１３の表面を平坦化し、平坦化された第二の銅膜２１３上にＣｕの拡散防止機能を有する第二の絶縁性バリア膜２１４を形成することによって、Ｃｕを充填した配線構造が実現される。ここで、第二の絶縁性バリア膜２１４は、例えば、ＳｉＮ、ＳｉＣＮ、ＳｉＣ等からなる。
上記に示したようなプロセスシーケンスはコンタクト構造と配線構造を別々に形成している。具体的にはＣｕをコンタクトホールに埋め込みＣＭＰ工程により平坦化した後、ＣＵを配線溝に埋め込みＣＭＰ工程により平坦化するため、製造工程数が増加してしまう問題がある。さらに、コンタクト構造に用いる金属膜に従来用いていたタングステン（Ｗ）よりも抵抗値の低いＣｕを使用しているにもかかわらず、コンタクト（第一の銅膜２０７）と配線（第二の銅膜２１３）との間に第二のバリアメタル２１２が存在しているため、抵抗値が高くなってしまう。
これらの問題からコンタクト構造と配線構造とを一括で形成するデュアルダマシンプロセスが必要となってくる。デュアルダマシンプロセスはコンタクトホール２０５及び配線溝２１１を形成した後に、それぞれの内壁にバリアメタルを一括して形成するものである。前述したように、高アスペクト比のコンタクトホール２０５の内壁にはＣＶＤ法を用いることが好ましい。しかし、発明者らの検討の結果、このＣＶＤ法に用いる原料ガスが低誘電率絶縁膜２０９中に拡散してしまうことが明らかになった。
ＣＶＤ法に用いる原料ガスが低誘電率絶縁膜２０９中に拡散すると低誘電率絶縁膜２０９の絶縁耐性が劣化し、隣接した配線間のリーク電流の向上やＴＤＤＢ（Time Dependent Dielectric Breakdown）耐圧の劣化等が懸念される。従って、デュアルダマシンプロセスを採用する際にＣＶＤ法に用いる原料ガスが低誘電率絶縁膜２０９中に拡散することを抑制する構造及び製造方法が求められる。
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置を模式的に示した断面図である。図１を用いて本発明の第１の実施形態に係る半導体装置について説明する。
図１は本発明の第１の実施形態に係る半導体装置を模式的に示した断面図である。図１を用いて本発明の第１の実施形態に係る半導体装置について説明する。
図１に示すように、トランジスタ領域１０１が形成されたシリコン基板１０２上にライナー絶縁膜１０３、ライナー絶縁膜１０３上に層間絶縁膜１０４、層間絶縁膜１０４上にＣｕ拡散防止機能を有する第一の絶縁性バリア膜１０５、第一の絶縁性バリア膜１０５上に低誘電率絶縁膜１０６が形成されている。低誘電率絶縁膜１０６は例えば、層間絶縁膜１０４にシリコン酸化膜を用いる場合、シリコン酸化膜よりも低誘電率を有する絶縁膜である。
前記のシリコン基板１０２上に形成された膜をそれぞれ貫通してトランジスタ領域１０１上に接続されているコンタクト及び配線１０７が形成されている。コンタクト及び配線１０７の周囲、すなわちコンタクト及び配線１０７とシリコン基板１０２上に形成されたそれぞれの膜との間には第一のバリアメタル１０８が形成されている。また、第一のバリアメタル１０８と低誘電率絶縁膜１０６との間には第二のバリアメタル１０９が選択的に形成されている。また、低誘電率絶縁膜１０６上、コンタクト及び配線１０７上にはＣｕ拡散防止機能を有する第二の絶縁性バリア膜１１０が形成されている。第一のバリアメタル１０８は例えば、チタン等の金属膜からなり、第二のバリアメタル１０９は、例えば、チタンやタンタル（Ｔａ）及びそれらの窒素化合物等からなる。
ここで、第二のバリアメタル１０９は第一のバリアメタル１０８と低誘電率絶縁膜１０６との間のみに形成されている必要はなく、少なくとも第二のバリアメタル１０９は第一のバリアメタル１０８と低誘電率絶縁膜１０６との間に形成されていれば構わない。具体的には、第二のバリアメタル１０９はコンタクトの上部側面や配線の底部に形成されていても構わない。本実施形態において、コンタクトの上部とはコンタクトの高さ方向においてコンタクト上面からコンタクトの高さの１／６以下の領域のことを指す。
本実施形態では、低誘電率絶縁膜１０６の側壁に第一のバリアメタル１０８及び第二のバリアメタル１０９が形成されている。このような構造にすることにより、低誘電率絶縁膜１０６中に絶縁耐性を低下させるような物質が拡散することを効果的に抑制できるため、信頼性の高い半導体装置を実現することが可能となる。
続いて、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。図２乃至図４は本発明の第１の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。
まず、図２（ａ）に示すように、トランジスタ領域１０１が形成されたシリコン基板１０２上にライナー絶縁膜１０３、ライナー絶縁膜１０３上に層間絶縁膜１０４を形成し、ＣＭＰ工程により層間絶縁膜１０４の表面を平坦化する。
続いて、図２（ｂ）に示すように、平坦化された層間絶縁膜１０４上にＣｕ拡散防止機能を有する第一の絶縁性バリア膜１０５を形成し、その第一の絶縁性バリア膜１０５上にシリコン酸化膜よりも低誘電率を有する低誘電率絶縁膜１０６を形成する。低誘電率絶縁膜１０６を形成した後、低誘電率絶縁膜１０６上に第一のハードマスク１１１と第二のハードマスク１１２を形成する。このとき、第一のハードマスク１１１と第二のハードマスク１１２はエッチング加工の際に選択比がとれるもの、例えば、第一のハードマスク１１１にシリコン酸化膜を、第二のハードマスク１１２にシリコン窒化膜を使用する。
次に、図２（ｃ）に示すように、第二のハードマスク１１２上にレジスト（図示せず）を塗布し、リソグラフィ工程を経て配線溝を形成するためのパターンを形成する。その後、パターンが形成されたレジストをマスクとして第一のハードマスク１１１、低誘電率絶縁膜１０６及び第一の絶縁性バリア膜１０５をＲＩＥ等を用いてエッチングし、配線溝を形成する。
次いで、図３（ａ）に示すように、第二のハードマスク１１２を除去した後に配線溝内及び第一のハードマスク１１１上にレジスト（図示せず）を塗布し、リソグラフィ工程を経てコンタクトホールを形成するためのパターンを形成する。このパターンをマスクとして層間絶縁膜１０４及びライナー絶縁膜１０３をＲＩＥ等を用いてエッチングし、コンタクトホールを形成することでコンタクトホールと配線溝とのデュアルダマシン構造が形成される。
続くデュアルダマシン構造の内壁へのバリアメタルの成膜工程において、従来のプロセスではＰＶＤ（Physical Vapor Deposition）あるいはＣＶＤ のいずれか一方の方法によってバリアメタルを成膜するが、本実施形態ではＰＶＤによって第二のバリアメタル１０９を形成した後ＣＶＤによって第一のバリアメタル１０８を形成している。以下にその詳細について説明する。
図３（ｂ）に示すように、ＰＶＤによって第二のバリアメタル１０９を成膜すると、コンタクトホールが高アスペクトであるため配線溝の側壁と配線底部及びコンタクトホール底面に選択的に第二のバリアメタル１０９が形成される。この時、配線溝の内壁に形成された第二のバリアメタル１０９に連続して、コンタクトホール上部側壁に第二のバリアメタル１０９が形成されても構わない。この第二のバリアメタル１０９はＰＶＤによって形成されているためＣＶＤによるバリアメタル成膜時の低誘電率絶縁膜１０６へのＣＶＤガスの拡散を回避することができる。第二のバリアメタル１０９は、例えば、チタン（Ｔｉ）やタンタル（Ｔａ）及びそれらの窒素化合物等を用いることができる。第二のバリアメタル１０９の厚さは１、２ｎｍ程度であるため、第二のバリアメタル１０９を形成することによるＣｕ配線の体積減少に関する影響は無視できる程度のものである。
また、本実施形態では、コンタクトホールの底部に第一のバリアメタル１０８、第二のバリアメタル１０９が積層して形成されているため、問題となるトランジスタ領域１０１への銅の拡散をより効果的に抑制することができる。
第二のバリアメタル１０９形成後、図３（ｃ）に示すように、第一のハードマスク１１１、第二のバリアメタル１０９上及びコンタクトホール内壁に第一のバリアメタル１０８をＣＶＤによって形成する。第一のバリアメタル１０８はＣＶＤを用いて形成されるため、高アスペクト比のコンタクトホール内や配線溝に対しても均一に成膜することができる。本実施形態では、第一のバリアメタル１０８をＣＶＤで形成する前に第二のバリアメタル１０９を形成しているため、ＣＶＤに用いる原料ガスが低誘電率絶縁膜１０６中に拡散していくことを抑制することができる。
続いて、図４（ａ）に示すように、第一のハードマスク１１１上、デュアルダマシン構造の底面及び側面に形成された第一のバリアメタル１０８上にＣｕシードをスパッタリングにより形成し、めっき法によりデュアルダマシン構造内部にコンタクト及び配線１０７を形成する。
コンタクト及び配線１０７を形成後、ＣＭＰ工程によりデュアルダマシン構造内部及び第一のバリアメタル１０８上に形成されたＣｕ膜の表面を平坦化し、低誘電率絶縁膜１０６を露出させる。次いで、露出した低誘電率絶縁膜１０６及びデュアルダマシン構造内部のＣｕ膜上に、図４（ｂ）に示すように、第二の絶縁性バリア膜１１０を形成し本実施形態のデュアルダマシン配線構造が完成する。
前記した本発明の第一の実施形態によれば、以下のような効果が得られる。すなわち、第一のバリアメタル１０８をＣＶＤで形成する前に第二のバリアメタル１０９を形成しているため、ＣＶＤに用いる原料ガスが低誘電率絶縁膜１０６中に拡散していくことを抑制することができる。これにより、低誘電率絶縁膜１０６の絶縁耐性が劣化することを抑制することができ、高信頼性の半導体装置を提供することができる。
（第２の実施形態）
図５は本発明の第２の実施形態に係る半導体装置を模式的に示した断面図である。図５を用いて本発明の第２の実施形態に係る半導体装置について説明する。本発明の第２の実施形態に係る半導体装置は、第一のバリアメタルとＣｕ膜との間にライナー材１１３が形成されている点で前記した第一の実施形態と異なる。その他の部分については前記した第一と同じ構成であるため、第一の実施形態と重複した箇所には同じ符号を用いる。
図５は本発明の第２の実施形態に係る半導体装置を模式的に示した断面図である。図５を用いて本発明の第２の実施形態に係る半導体装置について説明する。本発明の第２の実施形態に係る半導体装置は、第一のバリアメタルとＣｕ膜との間にライナー材１１３が形成されている点で前記した第一の実施形態と異なる。その他の部分については前記した第一と同じ構成であるため、第一の実施形態と重複した箇所には同じ符号を用いる。
図５に示すように、トランジスタ領域１０１が形成されたシリコン基板１０２上にライナー絶縁膜１０３、ライナー絶縁膜１０３上に層間絶縁膜１０４、層間絶縁膜１０４上にＣｕ拡散防止機能を有する第一の絶縁性バリア膜１０５、第一の絶縁性バリア膜１０５上に低誘電率絶縁膜１０６が形成されている。低誘電率絶縁膜１０６はシリコン酸化膜よりも低誘電率を有する絶縁膜である。
前記のシリコン基板１０２上に形成された膜をそれぞれ貫通してトランジスタ領域１０１上に接続されているコンタクト及び配線１０７が形成されている。コンタクト及び配線１０８の周囲、すなわちコンタクト及び配線１０７とシリコン基板１０２上に形成されたそれぞれの膜との間にはライナー材１１３が形成され、そのライナー材１１３とシリコン基板１０２上に形成されたそれぞれの膜との間には第一のバリアメタル１０８が形成されている。また、第一のバリアメタル１０８と低誘電率絶縁膜１０６との間には第二のバリアメタル１０９が選択的に形成されている。また、低誘電率絶縁膜１０６上、コンタクト及び配線１０７上にはＣｕ拡散防止機能を有する第二の絶縁性バリア膜１１０が形成されている。第一のバリアメタル１０８は例えば、チタン等の金属膜からなり、第二のバリアメタル１０９は、例えば、チタンやタンタル及びそれらの窒素化合物等からなる。
ここで、第二のバリアメタル１０９は第一のバリアメタル１０８と低誘電率絶縁膜１０６との間のみに形成されている必要はなく、少なくとも第二のバリアメタル１０９は第一のバリアメタル１０８と低誘電率絶縁膜１０６との間に形成されていれば構わない。
本実施形態では、低誘電率絶縁膜１０６の側壁に第一のバリアメタル１０８及び第二のバリアメタル１０９が形成されている。このような構造にすることにより、低誘電率絶縁膜１０６中に絶縁耐性を低下させるような物質が拡散することを効果的に抑制できるため、信頼性の高い半導体装置を実現することが可能となる。
続いて、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。図６乃至図８は本発明の第２の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。
まず、図６（ａ）に示すように、トランジスタ領域１０１が形成されたシリコン基板１０２上にライナー絶縁膜１０３、ライナー絶縁膜１０３上に層間絶縁膜１０４を形成し、ＣＭＰ工程により層間絶縁膜１０４の表面を平坦化する。
続いて、図６（ｂ）に示すように、平坦化された層間絶縁膜１０４上にＣｕ拡散防止機能を有する第一の絶縁性バリア膜１０５を形成し、その第一の絶縁性バリア膜１０５上にシリコン酸化膜よりも低誘電率を有する低誘電率絶縁膜１０６を形成する。低誘電率絶縁膜１０６を形成した後、低誘電率絶縁膜１０６上に第一のハードマスク１１１と第二のハードマスク１１２を形成する。このとき、第一のハードマスク１１１と第二のハードマスク１１２はエッチング加工の際に選択比がとれるもの、例えば、第一のハードマスク１１１にシリコン酸化膜を、第二のハードマスク１１２にシリコン窒化膜を使用する。
次に、図６（ｃ）に示すように、第二のハードマスク１１２上にレジスト（図示せず）を塗布し、リソグラフィ工程を経て配線溝を形成するためのパターンを形成する。その後、パターンが形成されたレジストをマスクとして第一のハードマスク１１１、低誘電率絶縁膜１０６及び第一の絶縁性バリア膜１０５をＲＩＥ等を用いてエッチングし、配線溝を形成する。
次いで、図７（ａ）に示すように、第二のハードマスク１１２を除去した後に配線溝内及び第一のハードマスク１１１上にレジスト（図示せず）を塗布し、リソグラフィ工程を経てコンタクトホールを形成するためのパターンを形成する。このパターンをマスクとして層間絶縁膜１０４及びライナー絶縁膜１０３をＲＩＥ等を用いてエッチングし、コンタクトホールを形成することでコンタクトホールと配線溝とのデュアルダマシン構造が形成される。
次に、図７（ｂ）に示すように、ＰＶＤによって第二のバリアメタル１０９を成膜すると、配線溝の内壁及びコンタクトホール底面に選択的に第二のバリアメタル１０９が形成される。この時、配線溝の内壁に形成された第二のバリアメタル１０９に連続して、コンタクトホール上部側壁に第二のバリアメタル１０９が形成されても構わない。第二のバリアメタル１０９は、例えば、チタンやタンタル及びそれらの窒素化合物等を用いることができる。第二のバリアメタル１０９の厚さは１、２ｎｍ程度であるため、第二のバリアメタル１０９を形成することによるＣｕ配線の体積減少に関する影響は無視できる程度のものである。
第二のバリアメタル１０９形成後、図７（ｃ）に示すように、第一のハードマスク１１１、第二のバリアメタル１０９上及びコンタクトホール内壁に第一のバリアメタル１０８をＣＶＤによって形成する。第一のバリアメタル１０８はＣＶＤを用いて形成されるため、高アスペクト比のコンタクトホール内や配線溝に対しても均一に成膜することができる。本実施形態では、第一のバリアメタル１０８をＣＶＤで形成する前に第二のバリアメタル１０９を形成しているため、ＣＶＤに用いる原料ガスが低誘電率絶縁膜１０６中に拡散していくことを抑制することができる。
続いて、図８（ａ）に示すように、第一のハードマスク１１１上、デュアルダマシン構造の底面及び側面に形成された第一のバリアメタル１０８上にライナー材１１３をＰＶＤ或いはＣＶＤによって形成する。ライナー材１１３をＣＶＤによって形成する場合、ＣＶＤに用いる原料ガスが低誘電率絶縁膜１０６中に拡散することが懸念されるが、本実施形態では配線溝の側壁に第一のバリアメタル１０８及び第二のバリアメタル１０９が二重に形成されているため、ＣＶＤに用いる原料ガスが低誘電率絶縁膜１０６中に拡散していくことをより効果的に抑制することができる。
ライナー材１１３の形成後、図８（ｂ）に示すように、ライナー材１１３上にＣｕシードをスパッタリングにより形成し、めっき法によりデュアルダマシン構造内部にコンタクト及び配線１０７を形成する。また、本実施形態ではライナー材１１３が形成されているためコンタクトホール及び配線溝内部にＣｕ膜を容易に形成することができる。
コンタクト及び配線１０７を形成後、ＣＭＰ工程によりデュアルダマシン構造内部及びライナー材１１３上に形成されたＣｕ膜の表面を平坦化し、低誘電率絶縁膜１０６を露出させる。次いで、露出した低誘電率絶縁膜１０６及びデュアルダマシン構造内部のＣｕ膜上に、図８（ｃ）に示すように、第二の絶縁性バリア膜１１０を形成し本実施形態のデュアルダマシン配線構造が完成する。
前記した本発明の第二の実施形態によれば、以下のような効果が得られる。すなわち、ライナー材１１３を形成する前に配線溝の側壁に第一のバリアメタル１０８及び第二のバリアメタル１０９が二重に形成されているため、ＣＶＤに用いる原料ガスが低誘電率絶縁膜１０６中に拡散していくことをより効果的に抑制することができる。また、ライナー材１１３が形成されているためコンタクトホール及び配線溝内部にＣｕ膜を容易に形成することができる。これにより、低誘電率絶縁膜１０６の絶縁耐性が劣化することを抑制することができ、高信頼性の半導体装置を提供することができる。
以上、本発明の実施形態を詳述してきたが、具体的な構成は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。
１０１、２０１ トランジスタ領域
１０２、２０２ シリコン基板
１０３、２０３ ライナー絶縁膜
１０４、２０４ 層間絶縁膜
１０５、２０８ 第一の絶縁性バリア膜
１０６、２０９ 低誘電率絶縁膜
１０７ コンタクト及び配線
１０８、２０６ 第一のバリアメタル
１０９、２１２ 第二のバリアメタル
１１０、２１４ 第二の絶縁性バリア膜
１１１ 第一のハードマスク
１１２ 第二のハードマスク
１１３ ライナー材
２０５ コンタクトホール
２０７ 第一の銅膜
２１０ マスク絶縁膜
２１１ 配線溝
２１３ 第二の銅膜
１０２、２０２ シリコン基板
１０３、２０３ ライナー絶縁膜
１０４、２０４ 層間絶縁膜
１０５、２０８ 第一の絶縁性バリア膜
１０６、２０９ 低誘電率絶縁膜
１０７ コンタクト及び配線
１０８、２０６ 第一のバリアメタル
１０９、２１２ 第二のバリアメタル
１１０、２１４ 第二の絶縁性バリア膜
１１１ 第一のハードマスク
１１２ 第二のハードマスク
１１３ ライナー材
２０５ コンタクトホール
２０７ 第一の銅膜
２１０ マスク絶縁膜
２１１ 配線溝
２１３ 第二の銅膜
Claims (6)
- 半導体基板上に形成された第一の絶縁膜と、
前記第一の絶縁膜に形成されたコンタクトと、
前記第一の絶縁膜上に形成され、前記第一の絶縁膜よりも誘電率の低い第二の絶縁膜と、
前記第二の絶縁膜に形成され、前記コンタクトと電気的に接続される配線とを備え、
前記コンタクト底面及び、前記配線の側面に第一のバリアメタルが形成され、前記コンタクト側面及び前記第一のバリアメタル上に第二のバリアメタルが形成されていることを特徴とする半導体装置。 - 前記コンタクトの上部側面に前記第一のバリアメタルが形成されていることを特徴とする請求項１記載の半導体装置。
- 前記第一のバリアメタルはＰＶＤにより形成され、前記第二のバリアメタルはＣＶＤにより形成されていることを特徴とする請求項１記載の半導体装置。
- 前記配線及びコンタクトと前記第一のバリアメタルとの間にはライナー材が形成されていることを特徴とする請求項１記載の半導体装置。
- 半導体基板上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜上に前記第一の絶縁膜よりも誘電率の低い第二の絶縁膜を形成する工程と、
前記第二の絶縁膜をエッチングして配線溝を形成する工程と、
前記第一の絶縁膜をエッチングして前記配線溝に接続されるコンタクトホールを形成する工程と、
前記コンタクトホールを形成後、ＰＶＤにより前記配線溝の側面及び前記コンタクトホールの底面に第一のバリアメタルを形成する工程と、
前記第一のバリアメタル上及び前記コンタクトホール側面にＣＶＤにより第二のバリアメタルを形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記第二のバリアメタル上にライナー材をＣＶＤで形成する工程をさらに備えることを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009231195A JP2011082235A (ja) | 2009-10-05 | 2009-10-05 | 半導体装置及びその製造方法 |
| US12/897,941 US20110108987A1 (en) | 2009-10-05 | 2010-10-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009231195A JP2011082235A (ja) | 2009-10-05 | 2009-10-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011082235A true JP2011082235A (ja) | 2011-04-21 |
Family
ID=43973551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009231195A Pending JP2011082235A (ja) | 2009-10-05 | 2009-10-05 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110108987A1 (ja) |
| JP (1) | JP2011082235A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210384140A1 (en) * | 2020-06-08 | 2021-12-09 | Nanya Technology Corporation | Semiconductor device with adjustment layers and method for fabricating the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824599A (en) * | 1996-01-16 | 1998-10-20 | Cornell Research Foundation, Inc. | Protected encapsulation of catalytic layer for electroless copper interconnect |
| US6731006B1 (en) * | 2002-12-20 | 2004-05-04 | Advanced Micro Devices, Inc. | Doped copper interconnects using laser thermal annealing |
| KR100688055B1 (ko) * | 2004-05-10 | 2007-02-28 | 주식회사 하이닉스반도체 | 저온 장벽금속층을 이용한 금속배선 제조 방법 |
| JP5134193B2 (ja) * | 2005-07-15 | 2013-01-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100729126B1 (ko) * | 2005-11-15 | 2007-06-14 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 및 그 형성 방법 |
| JP2008186926A (ja) * | 2007-01-29 | 2008-08-14 | Fujitsu Ltd | 半導体装置とその製造方法 |
| KR100965031B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 |
-
2009
- 2009-10-05 JP JP2009231195A patent/JP2011082235A/ja active Pending
-
2010
- 2010-10-05 US US12/897,941 patent/US20110108987A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20110108987A1 (en) | 2011-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9941199B2 (en) | Two step metallization formation | |
| JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| JP3887282B2 (ja) | 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法 | |
| CN100429772C (zh) | 半导体装置及其制造方法 | |
| JP2007142421A (ja) | 半導体素子及びこの製造方法 | |
| JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5193542B2 (ja) | 半導体装置の製造方法 | |
| JP4878434B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007294625A (ja) | 半導体装置の製造方法 | |
| US10923423B2 (en) | Interconnect structure for semiconductor devices | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| JP5272221B2 (ja) | 半導体装置 | |
| JP2011082235A (ja) | 半導体装置及びその製造方法 | |
| JP2010165760A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20060226549A1 (en) | Semiconductor device and fabricating method thereof | |
| WO2011030476A1 (ja) | 半導体装置の製造方法 | |
| JP4797821B2 (ja) | 半導体装置の製造方法 | |
| JP2006196642A (ja) | 半導体装置およびその製造方法 | |
| US20130045595A1 (en) | Method for processing metal layer | |
| JP2015133382A (ja) | 半導体装置の製造方法 | |
| US20070210406A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2011171432A (ja) | 半導体装置およびその製造方法 | |
| KR20070013894A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2007081284A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |