JP2011077092A - リードフレームおよびそれを用いた半導体装置の製造方法 - Google Patents
リードフレームおよびそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011077092A JP2011077092A JP2009224055A JP2009224055A JP2011077092A JP 2011077092 A JP2011077092 A JP 2011077092A JP 2009224055 A JP2009224055 A JP 2009224055A JP 2009224055 A JP2009224055 A JP 2009224055A JP 2011077092 A JP2011077092 A JP 2011077092A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- semiconductor device
- sealing
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000007789 sealing Methods 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 38
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体素子の搭載面の裏面側のタイバー5に、溝状の肉薄部7が形成され、溝状の肉薄部はクレードル部2まで延出され、その端部が貫通孔12により半導体素子の搭載面と連通しているリードフレーム1を用意する。そして、リードフレームの搭載面のダイパッド4上に半導体素子を搭載し、半導体素子の電極とリードフレームのインナーリード3とを接続する。貫通孔が封止金型のキャビティ内に位置するように挟持し、肉薄部とキャビティ内に封止樹脂を注入し、リードフレームを一括封止する。その後、タイバーおよび封止樹脂の一部を切断除去し、個々の半導体装置に個片化し、半導体装置を完成する。
【選択図】図1
Description
Claims (2)
- 半導体素子を搭載するダイパッドと、前記半導体素子の電極と接続されるインナーリードと、該インナーリードを連結するタイバーとを備えたリードフレームにおいて、
前記タイバーの一方の面に、溝状の肉薄部が形成され、該溝状の肉薄部はクレードル部まで延出され、その端部が貫通孔により他方の面と連通していることを特徴とするリードフレーム。 - ダイパッドに半導体素子を搭載し、該半導体素子の電極とインナーリードとを接続し、前記半導体素子の搭載面側を樹脂により一括封止した後、個々の半導体装置に個片化する半導体装置の製造方法において、
前記半導体素子の搭載面の裏面側の前記タイバーに、溝状の肉薄部が形成され、該溝状の肉薄部はクレードル部まで延出され、その端部が貫通孔により前記半導体素子の搭載面と連通しているリードフレームを用意する工程と、
該リードフレームの前記搭載面のダイパッド上に半導体素子を搭載し、該半導体素子の電極と前記リードフレームのインナーリードとを接続する工程と、
前記貫通孔がキャビティ内に位置するように封止用金型で前記リードフレームを挟持し、前記肉薄部および前記キャビティ内に封止樹脂を注入し、前記リードフレームを一括封止する工程と、
前記タイバーおよび封止樹脂の一部を切断除去し、個々の半導体装置に個片化する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009224055A JP2011077092A (ja) | 2009-09-29 | 2009-09-29 | リードフレームおよびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009224055A JP2011077092A (ja) | 2009-09-29 | 2009-09-29 | リードフレームおよびそれを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011077092A true JP2011077092A (ja) | 2011-04-14 |
Family
ID=44020812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009224055A Pending JP2011077092A (ja) | 2009-09-29 | 2009-09-29 | リードフレームおよびそれを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011077092A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011258680A (ja) * | 2010-06-08 | 2011-12-22 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2014017390A (ja) * | 2012-07-10 | 2014-01-30 | Apic Yamada Corp | リードフレーム、プリモールドリードフレーム、半導体装置、プリモールドリードフレームの製造方法、および、半導体装置の製造方法 |
EP2704192A3 (en) * | 2012-08-31 | 2017-06-14 | NXP USA, Inc. | Leadframes, air-cavity packages, and electronic devices with offset vent holes, and methods of their manufacture |
CN111524906A (zh) * | 2020-04-26 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 导电组件及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244399A (ja) * | 2000-03-02 | 2001-09-07 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
JP2002246530A (ja) * | 2001-02-15 | 2002-08-30 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
JP2008091956A (ja) * | 2007-12-26 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
2009
- 2009-09-29 JP JP2009224055A patent/JP2011077092A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244399A (ja) * | 2000-03-02 | 2001-09-07 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
JP2002246530A (ja) * | 2001-02-15 | 2002-08-30 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
JP2008091956A (ja) * | 2007-12-26 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011258680A (ja) * | 2010-06-08 | 2011-12-22 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2014017390A (ja) * | 2012-07-10 | 2014-01-30 | Apic Yamada Corp | リードフレーム、プリモールドリードフレーム、半導体装置、プリモールドリードフレームの製造方法、および、半導体装置の製造方法 |
EP2704192A3 (en) * | 2012-08-31 | 2017-06-14 | NXP USA, Inc. | Leadframes, air-cavity packages, and electronic devices with offset vent holes, and methods of their manufacture |
CN111524906A (zh) * | 2020-04-26 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 导电组件及显示装置 |
CN111524906B (zh) * | 2020-04-26 | 2021-04-02 | 深圳市华星光电半导体显示技术有限公司 | 导电组件及显示装置 |
WO2021217710A1 (zh) * | 2020-04-26 | 2021-11-04 | 深圳市华星光电半导体显示技术有限公司 | 导电组件及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183630B1 (en) | Lead frame with plated end leads | |
US8674487B2 (en) | Semiconductor packages with lead extensions and related methods | |
US6724072B2 (en) | Lead frame, resin sealing mold and method for manufacturing a semiconductor device using the same | |
JP5997971B2 (ja) | リードフレーム | |
JP2001320007A (ja) | 樹脂封止型半導体装置用フレーム | |
US9337130B2 (en) | Leadframe strip and leadframes | |
US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
US20030203541A1 (en) | Lead frame and method for fabricating resin-encapsulated semiconductor device using the same | |
CN111312682B (zh) | 紧凑型引线框封装件 | |
TWI611539B (zh) | 半導體裝置及其製造方法 | |
US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US6979886B2 (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
JP6357415B2 (ja) | 半導体装置の製造方法 | |
JP2019160882A (ja) | 半導体装置およびその製造方法 | |
JP2011077092A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US8110447B2 (en) | Method of making and designing lead frames for semiconductor packages | |
CN107104089B (zh) | 引线框、以及半导体封装的制造方法 | |
JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP5098899B2 (ja) | 半導体装置の製造方法 | |
JP2013235896A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5534559B2 (ja) | モールドパッケージの製造方法 | |
JP2008060193A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |