[go: up one dir, main page]

JP2011077092A - リードフレームおよびそれを用いた半導体装置の製造方法 - Google Patents

リードフレームおよびそれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP2011077092A
JP2011077092A JP2009224055A JP2009224055A JP2011077092A JP 2011077092 A JP2011077092 A JP 2011077092A JP 2009224055 A JP2009224055 A JP 2009224055A JP 2009224055 A JP2009224055 A JP 2009224055A JP 2011077092 A JP2011077092 A JP 2011077092A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
semiconductor device
sealing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009224055A
Other languages
English (en)
Inventor
Takayoshi Koga
隆義 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2009224055A priority Critical patent/JP2011077092A/ja
Publication of JP2011077092A publication Critical patent/JP2011077092A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】一括樹脂封止の際、裏面側に空気溜まりができないリードフレームおよびそれを用いた半導体装置の製造方法を提供する。
【解決手段】半導体素子の搭載面の裏面側のタイバー5に、溝状の肉薄部7が形成され、溝状の肉薄部はクレードル部2まで延出され、その端部が貫通孔12により半導体素子の搭載面と連通しているリードフレーム1を用意する。そして、リードフレームの搭載面のダイパッド4上に半導体素子を搭載し、半導体素子の電極とリードフレームのインナーリード3とを接続する。貫通孔が封止金型のキャビティ内に位置するように挟持し、肉薄部とキャビティ内に封止樹脂を注入し、リードフレームを一括封止する。その後、タイバーおよび封止樹脂の一部を切断除去し、個々の半導体装置に個片化し、半導体装置を完成する。
【選択図】図1

Description

本発明はリードフレーム及びそれを用いた半導体装置の製造方法に関し、特に半導体素子を搭載した面を一括樹脂封止する半導体装置に用いられるリードフレームおよび半導体装置に関する。
近年、電子機器の小型化に伴い、半導体装置の小型化が強く要求されている。そのため、複数個の半導体素子をリードフレーム等に搭載し、一括樹脂封止した後、封止樹脂とリードフレームを切断して個々の半導体装置に個片化する半導体装置の製造方法が用いられている。
従来のこの種の半導体装置の製造方法に用いられるリードフレーム1の半導体素子を搭載する面の反対側の平面図を図3に、図3のリードフレーム1の部分拡大図を図4にそれぞれ示す。図において、2はリードフレーム1の強度を保つために長手方向の両端に形成されているクレードル部、3は半導体素子の電極と接続されるインナーリード、4は搭載面側に半導体素子を搭載するダイパッド、5はタイバー、6は半導体素子を搭載後、封止樹脂により一括封止される樹脂封止エリア、7はタイバー5の半導体素子を搭載する面と反対側を溝状にハーフエッチングして形成した肉薄部(斜線部)である。なお、図3では、インナーリード3、ダイパッド4、肉薄部7は、一部のみ表示している。
このような構造のリードフレーム1を用いて半導体装置を製造する場合、まず半導体素子(図示しない)をダイパッド4の搭載面上に搭載し、半導体素子の電極とインナーリード3を金線等を用いて接続する。その後、半導体素子の搭載面側を封止樹脂により一括封止する。
樹脂封止の説明図を図5に示す。図5において、8はリードフレーム1の半導体素子を搭載する面と反対側に貼り付けるポリイミド等からなるバックテープ、9は樹脂封止のために用いられる封止用金型の上金型、10は上金型9に形成されたキャビティ部、11はキャビティ部10につながるエアベントである。樹脂封止工程は、上金型9と図示しない下金型によってリードフレーム1を挟持し、封止樹脂を図3の矢印先端部側(紙面の下側)から注入し、封止樹脂を矢印方向(紙面下から上方向)に流動させて行われる。図5は、リードフレーム1を封止用金型で挟持した状態で、リードフレーム1のダイパッド4中央部を通り、封止樹脂を注入する側と反対側のキャビティ部10の断面図である。図5に示すように、上金型9は、エアベント11に連通するように挟持されている。なお、図5には、ダイバッド4上に搭載される半導体素子は図示していない。
このような樹脂封止工程では、キャビティ部10内を注入樹脂が流動すると共に、リードフレーム1の裏面側では、肉薄部7とバックテープ8との間の狭い隙間を注入樹脂が流動することになる。しかし、このような狭い隙間を樹脂が流動する場合、空気溜まりが生じやすい。そのような問題を解決するため、特許文献1には、空気を排出するための窪みを下金型に形成する技術が開示されている。
特開2008−91956号公報
特許文献1に記載されているような下金型に窪みを設ける方法では、下金型の加工を要し、コスト高となってしまう。本発明は、一括樹脂封止の際、裏面側に空気溜まりができないリードフレームおよびそれを用いた半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本願第1の発明のリードフレームは、半導体素子を搭載するダイパッドと、前記半導体素子の電極と接続されるインナーリードと、該インナーリードを連結するタイバーとを備えたリードフレームにおいて、前記タイバーの一方の面に、溝状の肉薄部が形成され、該溝状の肉薄部はクレードル部まで延出され、その端部が貫通孔により他方の面と連通していることを特徴とする。
また本願第2の発明の半導体装置の製造方法は、ダイパッドに半導体素子を搭載し、該半導体素子の電極とインナーリードとを接続し、前記半導体素子の搭載面側を樹脂により一括封止した後、個々の半導体装置に個片化する半導体装置の製造方法において、前記半導体素子の搭載面の裏面側の前記タイバーに、溝状の肉薄部が形成され、該溝状の肉薄部はクレードル部まで延出され、その端部が貫通孔により前記半導体素子の搭載面と連通しているリードフレームを用意する工程と、該リードフレームの前記搭載面のダイパッド上に半導体素子を搭載し、該半導体素子の電極と前記リードフレームのインナーリードとを接続する工程と、前記貫通孔がキャビティ内に位置するように封止用金型で前記リードフレームを挟持し、前記肉薄部および前記キャビティ内に封止樹脂を注入し、前記リードフレームを一括封止する工程と、前記タイバーおよび封止樹脂の一部を切断除去し、個々の半導体装置に個片化する工程と、を含むことを特徴とする。
本発明によれば、肉薄部7をクレードル部2まで延出し、その先端部に貫通孔12を設けることで、肉薄部7とバックテープ8との隙間に封止樹脂が注入される際、この隙間に残る空気が、貫通孔を通り上金型9のキャビティ部10に排気され、さらにエアベント11を通り外部に排出することができ、肉薄部7の樹脂の未充填を防ぐことができる。
また、本発明によれば、リードフレーム1の肉薄部をクレードル部2に延出し、貫通孔13を形成するのみで効果を得ることができ、下金型の追加の加工を必要とせず、従来の金型のみで実施することができる。また、クレードル部2に延出する肉薄部7は、従来の肉薄部7と同時に形成することができ、貫通孔は、リードフレームエッチングと同時に形成することができ、追加の加工の必要がなく、コストアップを伴うこともないという利点もある。
本発明のリードフレームの部分拡大図である。 本発明のリードフレームを用いた樹脂封止工程の説明図である。 従来のリードフレームの説明図である。 従来のリードフレームの部分拡大図である。 従来のリードフレームを用いた樹脂封止工程の説明図である。
本発明のリードフレーム1は、従来のリードフレームの半導体素子の搭載側と反対側(裏面側)に形成されていた肉薄部7を、樹脂封止工程で封止用金型のキャビティ部内に配置される範囲で、クレードル部2まで延出し、その先端部に貫通孔12を形成している。その結果、樹脂封止の際、肉薄部7に残る空気が貫通孔12を通り上金型9に形成されているキャビティ部10に排気され、さらにエアベント11を通り外部に排出されることになる。以下、本発明のリードフレームおよびそれを用いた半導体装置の製造方法について、詳細に説明する。
まず、第1の発明であるリードフレーム1について説明する。図1は、本発明のリードフレーム1の部分拡大図である。図において、2はリードフレーム1の強度を保つために両端に形成されているクレードル部、3はクレードル部2に接続し、半導体素子の電極と接続されるインナーリード、4は半導体素子を搭載するダイパッド、5はタイバー、6は半導体素子を搭載後、封止樹脂により封止される樹脂封止エリア、7はタイバー5の半導体素子を搭載する面と反対側を溝状にハーフエッチングして形成した肉薄部、12は貫通孔である。
本発明のリードフレーム1は、図3で説明した従来のリードフレームと比較して、肉薄部7がクレードル部2に延出している点と、その延出された肉薄部7の先端に貫通孔12が形成されている点が相違する。また、貫通孔12が形成される位置が、このリードフレームを用いて半導体装置を形成する際の樹脂封止工程で、上金型9に形成されているキャビティ部10内に配置される範囲としている。このように構成することで、以下に説明する半導体装置の製造工程における樹脂封止の際、半導体装置形成領域に位置する肉薄部7の未充填を防止することが可能となる。
なお、肉薄部7の形成は、従来の肉薄部7の形成と同時に、ハーフエッチング等の周知の方法により行うことが可能である。また、貫通孔12は、インナーリード等の加工と同時に形成することができる。
次に本発明のリードフレームを用いた半導体装置の製造方法について説明する。従来例同様、リードフレーム1のダイパット4の搭載面上に図示しない半導体素子を搭載する。半導体素子の搭載面は、肉薄部7が形成されている面と反対側となる。半導体素子の電極とリードフレーム3を金線等を用いて接続する。その後、半導体素子の搭載面側を一括封止する。
この封止工程は、図2に示すように、リードフレーム1の裏面にポリイミド等からなるバックテープ8を貼り付け、封止用金型で挟持する。この際、貫通孔12が上金型9に形成されたキャビティ部10内に開口するように挟持される。上金型9には、キャビティ部10につながるエアベント11が形成されている。
このような樹脂封止工程では、キャビティ部10内を注入樹脂が流動すると共に、リードフレーム1の裏面側の肉薄部7とバックテープ8との間の狭い隙間に封止樹脂が流れ込む。この狭い隙間に存在する空気は、注入された封止樹脂に押され、肉薄部7の先端方向へ流れる。そしてその先端部で、貫通孔12を通して、キャビティ部10に流れ込む。このキャビティ部10内に流れ込んだ空気は、通常通り、エアベント11を通して封止金型の外部に排出される。このように本発明のリードフレームを用いると、裏面側の肉薄部7とバックテープ8との間の狭い隙間の樹脂の未充填を防止することができる。
その後、通常の半導体装置の製造工程に従い、封止樹脂と共にダイバー5の部分を、ダイシングソーを用いて格子状に切断することで、個片化され、半導体装置を完成する。
1:リードフレーム、2:クレードル部、3:インナーリード、4:ダイパッド、5:タイバー、6:樹脂封止領域、7:肉薄部、8:バックテープ、9:上金型、10:キャビティ部、11:エアベント、12:貫通孔

Claims (2)

  1. 半導体素子を搭載するダイパッドと、前記半導体素子の電極と接続されるインナーリードと、該インナーリードを連結するタイバーとを備えたリードフレームにおいて、
    前記タイバーの一方の面に、溝状の肉薄部が形成され、該溝状の肉薄部はクレードル部まで延出され、その端部が貫通孔により他方の面と連通していることを特徴とするリードフレーム。
  2. ダイパッドに半導体素子を搭載し、該半導体素子の電極とインナーリードとを接続し、前記半導体素子の搭載面側を樹脂により一括封止した後、個々の半導体装置に個片化する半導体装置の製造方法において、
    前記半導体素子の搭載面の裏面側の前記タイバーに、溝状の肉薄部が形成され、該溝状の肉薄部はクレードル部まで延出され、その端部が貫通孔により前記半導体素子の搭載面と連通しているリードフレームを用意する工程と、
    該リードフレームの前記搭載面のダイパッド上に半導体素子を搭載し、該半導体素子の電極と前記リードフレームのインナーリードとを接続する工程と、
    前記貫通孔がキャビティ内に位置するように封止用金型で前記リードフレームを挟持し、前記肉薄部および前記キャビティ内に封止樹脂を注入し、前記リードフレームを一括封止する工程と、
    前記タイバーおよび封止樹脂の一部を切断除去し、個々の半導体装置に個片化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2009224055A 2009-09-29 2009-09-29 リードフレームおよびそれを用いた半導体装置の製造方法 Pending JP2011077092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009224055A JP2011077092A (ja) 2009-09-29 2009-09-29 リードフレームおよびそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009224055A JP2011077092A (ja) 2009-09-29 2009-09-29 リードフレームおよびそれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011077092A true JP2011077092A (ja) 2011-04-14

Family

ID=44020812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009224055A Pending JP2011077092A (ja) 2009-09-29 2009-09-29 リードフレームおよびそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011077092A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258680A (ja) * 2010-06-08 2011-12-22 Renesas Electronics Corp 半導体装置の製造方法
JP2014017390A (ja) * 2012-07-10 2014-01-30 Apic Yamada Corp リードフレーム、プリモールドリードフレーム、半導体装置、プリモールドリードフレームの製造方法、および、半導体装置の製造方法
EP2704192A3 (en) * 2012-08-31 2017-06-14 NXP USA, Inc. Leadframes, air-cavity packages, and electronic devices with offset vent holes, and methods of their manufacture
CN111524906A (zh) * 2020-04-26 2020-08-11 深圳市华星光电半导体显示技术有限公司 导电组件及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244399A (ja) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2002246530A (ja) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2008091956A (ja) * 2007-12-26 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244399A (ja) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2002246530A (ja) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2008091956A (ja) * 2007-12-26 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258680A (ja) * 2010-06-08 2011-12-22 Renesas Electronics Corp 半導体装置の製造方法
JP2014017390A (ja) * 2012-07-10 2014-01-30 Apic Yamada Corp リードフレーム、プリモールドリードフレーム、半導体装置、プリモールドリードフレームの製造方法、および、半導体装置の製造方法
EP2704192A3 (en) * 2012-08-31 2017-06-14 NXP USA, Inc. Leadframes, air-cavity packages, and electronic devices with offset vent holes, and methods of their manufacture
CN111524906A (zh) * 2020-04-26 2020-08-11 深圳市华星光电半导体显示技术有限公司 导电组件及显示装置
CN111524906B (zh) * 2020-04-26 2021-04-02 深圳市华星光电半导体显示技术有限公司 导电组件及显示装置
WO2021217710A1 (zh) * 2020-04-26 2021-11-04 深圳市华星光电半导体显示技术有限公司 导电组件及显示装置

Similar Documents

Publication Publication Date Title
US7183630B1 (en) Lead frame with plated end leads
US8674487B2 (en) Semiconductor packages with lead extensions and related methods
US6724072B2 (en) Lead frame, resin sealing mold and method for manufacturing a semiconductor device using the same
JP5997971B2 (ja) リードフレーム
JP2001320007A (ja) 樹脂封止型半導体装置用フレーム
US9337130B2 (en) Leadframe strip and leadframes
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US20030203541A1 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device using the same
CN111312682B (zh) 紧凑型引线框封装件
TWI611539B (zh) 半導體裝置及其製造方法
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
JP6357415B2 (ja) 半導体装置の製造方法
JP2019160882A (ja) 半導体装置およびその製造方法
JP2011077092A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8110447B2 (en) Method of making and designing lead frames for semiconductor packages
CN107104089B (zh) 引线框、以及半导体封装的制造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5098899B2 (ja) 半導体装置の製造方法
JP2013235896A (ja) 半導体装置の製造方法及び半導体装置
JP5534559B2 (ja) モールドパッケージの製造方法
JP2008060193A (ja) リードフレームおよびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219