JP2011057479A - Template, method for manufacturing the template, crystal grown by using the template, and method and apparatus for producing the crystal - Google Patents
Template, method for manufacturing the template, crystal grown by using the template, and method and apparatus for producing the crystal Download PDFInfo
- Publication number
- JP2011057479A JP2011057479A JP2009206635A JP2009206635A JP2011057479A JP 2011057479 A JP2011057479 A JP 2011057479A JP 2009206635 A JP2009206635 A JP 2009206635A JP 2009206635 A JP2009206635 A JP 2009206635A JP 2011057479 A JP2011057479 A JP 2011057479A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- groove
- template
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】本発明は、サファイア基板の厚みに関係なく、GaN結晶のクラックを抑制し、結晶品質を向上させることができるテンプレートの提供を目的とするものである。
【解決手段】板状の結晶基板22と、前記結晶基板22の表面に格子定数または熱膨張係数の異なる結晶薄膜23と、を備え、前記結晶薄膜23に前記結晶基板22を露出させる第1の溝24を設け、前記露出した前記結晶基板の第2の溝25を設けることで、所期の目的を達成するものである。
【選択図】図2An object of the present invention is to provide a template capable of suppressing the cracking of a GaN crystal and improving the crystal quality regardless of the thickness of the sapphire substrate.
A plate-like crystal substrate 22 and a crystal thin film 23 having a different lattice constant or thermal expansion coefficient on the surface of the crystal substrate 22 are provided, and the crystal substrate 22 is exposed to the crystal thin film 23. The intended purpose is achieved by providing the groove 24 and providing the exposed second groove 25 of the crystal substrate.
[Selection] Figure 2
Description
本発明は、結晶の製造に関するものである。 The present invention relates to the production of crystals.
厚みが200μm以上のGaN結晶基板を製造する方法として、HVPEやMOCVDなどの気相成長法やNaフラックス法などの液相成長法により、テンプレート上にGaN結晶の厚膜を成長した後、テンプレートから分離し、ワイヤーソーなどでスライスしたりすることで、GaN結晶基板を得る方法がある。 As a method of manufacturing a GaN crystal substrate having a thickness of 200 μm or more, a GaN crystal thick film is grown on the template by a vapor phase growth method such as HVPE or MOCVD or a liquid phase growth method such as a Na flux method. There is a method of obtaining a GaN crystal substrate by separating and slicing with a wire saw or the like.
Naフラックス法などの液層成長により製造されたGaN結晶は、HVPE法などの気相成長法により得られたGaN結晶に比べて、転位密度が少なく、またXRDの半値幅が小さいなど、結晶性に優れていることが特徴である。 GaN crystals produced by liquid layer growth such as Na flux method have lower dislocation density and smaller half width of XRD than GaN crystals obtained by vapor phase growth method such as HVPE method. It is characterized by superiority.
GaN結晶基板の製造に使用するテンプレートは、サファイアやSiCなどベースとなる基板の表面に、MOCVDなどの気相成長により数〜数十μmのGaN結晶薄膜を結晶成長させることで製造していた。 A template used for manufacturing a GaN crystal substrate has been manufactured by growing a GaN crystal thin film of several to several tens of μm on the surface of a base substrate such as sapphire or SiC by vapor phase growth such as MOCVD.
現在、GaN結晶基板のサイズは2〜3インチであり、製造時のGaN結晶基板の割れの低減や、GaN結晶基板の結晶格子の曲率半径の拡大が望まれている。 At present, the size of the GaN crystal substrate is 2 to 3 inches, and it is desired to reduce the cracking of the GaN crystal substrate during manufacturing and to increase the radius of curvature of the crystal lattice of the GaN crystal substrate.
この内、GaN結晶基板の割れは、サファイア基板と、その上面に結晶成長させたGaN結晶との熱膨張係数や格子定数の違いにより、水平方向への応力が発生し、その結果、割れ等のクラックが発生してしまうことがあった。このような基板の上面に形成したGaN結晶の割れを抑える手段としては、サファイア基板に発生する応力によるストレスを利用し、過度にこのストレスが発生した場合は、サファイア基板の下面に設けた欠き溝から割れを誘発し、サファイア基板を割ってしまうことで、GaN結晶のストレスを低減させるもの等が提案されている(例えば、これに類似する技術は下記特許文献1に記載されている)。
Of these, cracks in the GaN crystal substrate cause horizontal stress due to differences in the thermal expansion coefficient and lattice constant between the sapphire substrate and the GaN crystal grown on the top surface. Cracks sometimes occurred. As a means to suppress cracking of the GaN crystal formed on the upper surface of such a substrate, the stress caused by the stress generated in the sapphire substrate is used, and when this stress occurs excessively, the notch groove provided on the lower surface of the sapphire substrate is used. In order to reduce the stress of the GaN crystal by inducing cracks and breaking the sapphire substrate, a technique for reducing the stress of the GaN crystal has been proposed (for example, a similar technique is described in
また、GaN結晶の結晶格子の曲率半径は、結晶成長初期のサファイア基板とGaN結晶との格子定数の違いにより、テンプレートに反りが発生し、曲率半径が小径化する。このようなGaN結晶の結晶格子の曲率半径の長径化(反りの抑制)の手段としては、厚さ1mm以上の基板を用いる方法が提案されている(例えば、これに類似する技術は下記特許文献2)。 Further, the curvature radius of the crystal lattice of the GaN crystal is warped in the template due to the difference in the lattice constant between the sapphire substrate and the GaN crystal at the initial stage of crystal growth, and the radius of curvature is reduced. As means for increasing the radius of curvature of the crystal lattice of GaN crystal (suppressing warpage), a method using a substrate having a thickness of 1 mm or more has been proposed (for example, a similar technique is disclosed in the following patent document). 2).
上記従来例における課題は、結晶の品質が劣化してしまうことであった。 The problem in the conventional example is that the quality of the crystal deteriorates.
すなわち、従来例においては、テンプレートの上面に成長させたGaN結晶に対する応力を低減するために、上述のごとくテンプレートの基板の下面(GaN結晶薄膜が形成されていない面)に予め割れを誘発する欠き溝を形成しておき、基板に過度の応力が働いた場合には、基板がこの欠き溝から割れるようにしていた。 That is, in the conventional example, in order to reduce the stress on the GaN crystal grown on the upper surface of the template, as described above, the lack of inducing cracks in advance on the lower surface of the template substrate (the surface on which the GaN crystal thin film is not formed). A groove was formed, and when excessive stress was applied to the substrate, the substrate was broken from the notched groove.
サファイア基板とGaN結晶との熱膨張率との差により生じる応力は、サファイア基板の上面で引張応力が最大となり、下面で最小となる。また、サファイア基板を厚くすると裏面の引張応力は更に低下し、やがて、圧縮応力が発生するようになる。このように、サファイア基板を厚くするに従い、下面に形成した切欠きは有効に機能せず、切欠きの位置から割れが発生しにくくなる。その結果、割れは切欠の位置以外からも発生するようになり、その結果、サファイア基板上面に設けた割れ伝播防止用のマスク等には伝わらずGaN結晶に割れ(クラック)が発生してしまう。 The stress caused by the difference between the thermal expansion coefficients of the sapphire substrate and the GaN crystal has a maximum tensile stress on the upper surface of the sapphire substrate and a minimum on the lower surface. Further, when the sapphire substrate is thickened, the tensile stress on the back surface is further reduced, and eventually, compressive stress is generated. Thus, as the sapphire substrate is made thicker, the notch formed on the lower surface does not function effectively, and cracks are less likely to occur from the position of the notch. As a result, cracking occurs from other than the position of the notch, and as a result, cracking (cracking) occurs in the GaN crystal without being transmitted to the crack propagation prevention mask provided on the upper surface of the sapphire substrate.
そこで本発明は、GaN結晶のクラックを抑制し結晶品質を向上させることができるテンプレートの提供を目的とするものである。 Accordingly, an object of the present invention is to provide a template that can suppress cracks in a GaN crystal and improve crystal quality.
この目的を達成するために本発明は、板状の結晶基板と、この結晶基板の上面に形成された結晶薄膜と、を備え、
前記結晶薄膜に前記結晶基板を露出させる第1の溝を設け、この第1の溝によって露出した前記結晶基板の上面に第2の溝を設けたので、所期の目的を達成するものである。
To achieve this object, the present invention comprises a plate-like crystal substrate, and a crystal thin film formed on the upper surface of the crystal substrate,
Since the first groove for exposing the crystal substrate is provided in the crystal thin film, and the second groove is provided on the upper surface of the crystal substrate exposed by the first groove, the intended purpose is achieved. .
本発明によれば、板状の結晶基板と、この結晶基板の上面に形成された結晶薄膜と、を備え、前記結晶薄膜に前記結晶基板を露出させる第1の溝を設け、この第1の溝によって露出した前記結晶基板の上面に第2の溝を設けたので、前記結晶薄膜に成長させる厚膜結晶のクラック等を抑制し品質を向上することができる。 According to the present invention, a plate-like crystal substrate and a crystal thin film formed on an upper surface of the crystal substrate are provided, and the first groove that exposes the crystal substrate is provided in the crystal thin film. Since the second groove is provided on the upper surface of the crystal substrate exposed by the groove, it is possible to improve the quality by suppressing cracks and the like of the thick film crystal grown on the crystal thin film.
本発明は、結晶基板の上面に割れを誘発させるための割り溝を形成することで、結晶基板の厚みに影響されることなく、割れを誘発することができるものである。また、第2の溝の深さを溝幅より長くとることで結晶厚膜への割れ伝播防止機能を付加できる。これにより、厚膜結晶の曲率改善を図るために、結晶基板を厚くした場合においても、厚膜結晶にクラックを生じさせることなく品質向上を図ることができる。 According to the present invention, a split groove for inducing a crack is formed on the upper surface of the crystal substrate, whereby the crack can be induced without being affected by the thickness of the crystal substrate. In addition, by making the depth of the second groove longer than the groove width, a function of preventing crack propagation to the thick crystal film can be added. Thereby, in order to improve the curvature of the thick film crystal, the quality can be improved without causing cracks in the thick film crystal even when the crystal substrate is thickened.
本発明は、前記結晶基板の上面に前記結晶基板と格子定数または熱膨張係数の異なる結晶薄膜とを備えテンプレートとして有効であるが、特に、結晶薄膜がIII族窒元素化物結晶薄膜で中でもGaN結晶、結晶基板がサファイア基板の場合に、特に有効である。 The present invention is effective as a template having the crystal substrate and a crystal thin film having a different lattice constant or thermal expansion coefficient on the upper surface of the crystal substrate, and in particular, the crystal thin film is a group III nitride element crystal thin film, especially a GaN crystal. This is particularly effective when the crystal substrate is a sapphire substrate.
以下、本発明の一実施形態を、テンプレートの結晶基板をサファイア、結晶薄膜を窒化ガリウム(以下GaN)そして、テンプレート上に成長させる結晶厚膜を窒化ガリウム(GaN)結晶、結晶厚膜成長法をNaフラックス法として説明する。但し、本発明は、これに限定されるもではなく、例えば、本発明において、板状の結晶基板と、結晶基板の上面に格子定数または熱膨張係数の異なる結晶薄膜からなるテンプレート上に、結晶基板と格子定数または熱膨張係数の異なる厚膜結晶を、Naフラックス法以外の液相成長法や気相成長法を用いる場合等であっても、下記の記載を参考にして同様に製造できることが可能である。 Hereinafter, an embodiment of the present invention will be described in which a template crystal substrate is sapphire, a crystal thin film is gallium nitride (hereinafter referred to as GaN), a crystal thick film to be grown on the template is gallium nitride (GaN) crystal, and a crystal thick film growth method is used. This will be described as the Na flux method. However, the present invention is not limited to this. For example, in the present invention, a crystal is formed on a template made of a plate-like crystal substrate and a crystal thin film having a different lattice constant or thermal expansion coefficient on the upper surface of the crystal substrate. A thick film crystal having a lattice constant or thermal expansion coefficient different from that of the substrate can be produced in the same manner with reference to the following description even when a liquid phase growth method or a vapor phase growth method other than the Na flux method is used. Is possible.
(実施の形態)
以下、図面を参照しながら、本発明の形態について説明する。
(Embodiment)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、III族窒化物結晶成長装置の構成図である。この装置を用いることで、NaフラックスLPE法により、テンプレート上に厚膜のGaN結晶(以降、GaN厚膜結晶)を成長させることができる。 FIG. 1 is a configuration diagram of a group III nitride crystal growth apparatus. By using this apparatus, a thick GaN crystal (hereinafter referred to as a GaN thick film crystal) can be grown on the template by the Na flux LPE method.
まず、結晶を成長させるテンプレート1と、このテンプレート1と、金属ガリウムとナトリウムとを所定の量に計って坩堝2に入れる。なお、金属ガリウムとナトリウムとは、加熱によって液化し、この図1に示す結晶化材料3となる。
First, a
つぎに、この坩堝2を、密閉性の結晶成長容器4に入れ、その後、この結晶成長容器4を育成炉5に入れる。育成炉5は、内面を断熱材6で覆っていて、その内部に、結晶成長容器4を加熱するためのヒーター(加熱手段の一例)7を備えた電気炉となっていて、内部の温度を、熱電対8で測定しながら管理している。また、育成炉5は、その全体を揺動可能にする駆動部9を備えた構成となっている。
Next, the
この育成炉5の外部より、原料ガスである窒素を、原料ガス供給部11を介して育成炉5に収納された結晶成長容器4内に供給するようになっている。
Nitrogen, which is a source gas, is supplied from the outside of the
原料ガス供給部11は、原料ガスボンベ10と、この原料ガスボンベ10と結晶成長容器4を接続する接続配管12と、この接続配管12内の圧力を調整する圧力調整器13と、接続配管12内のバルブ調整としてのストップバルブ14と、接続配管12内のガス抜きを行うリーク弁15と、接続配管12の切り離し部分16と、を備えた構成となっている。
The source
上述のように構成された装置で、結晶を育成するのであるが、その工程としては、まず、上述のごとく、坩堝2内にガリウムとナトリウム原料を入れ、この坩堝2に、原料ガスとしての窒素を原料ガスボンベ10から、窒素雰囲気圧力50気圧で供給する。その状態で育成炉5によって、育成温度850℃に坩堝2を加熱し、テンプレート21上にGaN結晶の育成を行う。
The crystal is grown by the apparatus configured as described above. As the process, first, as described above, gallium and sodium raw materials are put into the
次に、本発明の実施の形態における特徴点を説明する。 Next, feature points in the embodiment of the present invention will be described.
<テンプレート概要>
本発明によるテンプレート21を図2に示す。図2の(a)は断面図、図2(b)は上面図を示す。
<Template overview>
A template 21 according to the invention is shown in FIG. 2A is a cross-sectional view, and FIG. 2B is a top view.
テンプレート21は、板状のサファイア基板22と、サファイア基板22の上面にGaN結晶薄膜23とを備える。さらに、サファイア基板22を露出させる第1の溝24と、第1の溝24のサファイア基板22の上面に第2の溝25を設け、この上面の第2の溝25と相対する下面の位置に第3の溝26を設ける。
The template 21 includes a plate-
<サファイア基板>
サファイア基板22は、GaN結晶薄膜23を形成させるための基板である。GaN結晶薄膜を形成する面は、(0001)面(C面)、(11−20)面(A面)、(1−102)面(R面)、(1−100)面であれば良いが、中でも(0001)面(C面)が望ましい。基板の材料は、サファイア(Al2O3)以外にもスピネル(Mg2Al2O3)、6H―SiCや水晶などGaN系結晶が成長可能なものであれば良い。サファイア基板22の厚さは、特に規定されるもではないが、曲率半径6m以上のGaN結晶厚膜を成長させるためには、1.0mm以上の厚みが好ましく、曲率半径20m以上のGaN結晶厚膜を成長させるためには、2.0mm以上の厚みが好ましい。
<Sapphire substrate>
The
一方、サファイア基板自体のコストやGaN結晶厚膜の成長後のファイア基板1の除去加工時間の観点からは、厚み約5mm以下が好ましい。
On the other hand, from the viewpoint of the cost of the sapphire substrate itself and the removal processing time of the
<GaN結晶薄膜>
GaN結晶薄膜23は、n型不純物をドープしない(ノンドープ)GaN結晶か、n型不純物を1×1020/cm3以下の範囲で含むGaN結晶が好ましい。GaN結晶膜厚23の厚みは、7μmから50μmが好ましい。GaN結晶薄膜23が7μmより薄い場合は、GaN厚膜結晶27の結晶成長初期に融解等で無くなる場合があり、また、GaN結晶薄膜27を50μm以上厚くするためには、成膜時間等が長くなり、コスト等の面から不利となる。
<GaN crystal thin film>
The GaN crystal
<第1の溝の形状>
第1の溝24は、GaN結晶薄膜23を分離し、サファイア基板22との熱膨張率の差によるストレスを低減することと、第2の溝25を形成するあたり予めサファイア基板21を露出させるために設ける。
<Shape of the first groove>
The
第1の溝24の溝幅は、0.05mmから0.5mmが好ましく、さらには、0.1mmから0.3mmがより好ましい。溝幅が狭いと、第2の溝25を加工する際、位置合わせ等が難しく、GaN結晶薄膜23を傷つける場合ある。また、溝幅が広いと、溝部上に成長させるGaN結晶厚膜27が接合できないことがある。Naフラックス法による結晶成長においては、HVPE等の気相成長法に比較して、横方向(溝方向)に非常に成長しやすい特性があるため、0.5mm以上でも結晶を繋ぐことは可能である。
The groove width of the
第1の溝24の両端部からは、GaN結晶厚膜27の成長にともない横方向(サファイア基板21と平行な方向)にも成長させ、第1の溝24を被覆させる必要がある。そのため、第1の溝24の形成は、GaN結晶薄膜23の第1の溝24の近傍にチッピング、加工変質層またはアモルファス化を生じさせない、すなわち、溝端面部も結晶性を保った状態にすることが必要である。そのためには、ダイシング等に機械研削加工やレーザ加工等よりも、エッチングやマスク等を用いた工法が望ましい。
From both ends of the
<第2の溝の形状>
第2の溝25は、GaN結晶厚膜27の成長後にサファイア基板22との熱膨張率の差により発生する圧縮応力を緩和するために、サファイア基板22に割れを誘発させるとともに、発生した割れがGaN厚膜結晶7に伝播しないようにするために設ける。位置は、サファイア基板22の上面の第1の溝24の位置に形成される。溝幅は、第1の溝24の溝幅以下であれば良い。
<Second groove shape>
The
確実に割れを発生させるため、溝の深さは、サファイア基板22の引張応力が強く発生する約0.5mmまでが好ましい。理由は、サファイア基板22の引張応力が、GaN結晶薄膜23との境界の近傍で強く、下面に近づくに従い弱くなるためである。
In order to surely generate cracks, the depth of the groove is preferably up to about 0.5 mm where the tensile stress of the
割れをGaN厚膜結晶に伝播しないようにするために、溝部にGaN結晶が成長しないようにする必要があり、溝幅より溝深さが深いことが好ましい。 In order to prevent the crack from propagating to the GaN thick film crystal, it is necessary to prevent the GaN crystal from growing in the groove portion, and the groove depth is preferably deeper than the groove width.
溝の先端形状は、平坦、半円形、三角形等であれば良いが、割れ易くするためには、鋭角に近い形状が好ましい。 The tip shape of the groove may be flat, semicircular, triangular or the like, but a shape close to an acute angle is preferable in order to make it easy to break.
<第3の溝の形状>
第3の溝26は、第2の溝25との間隔を狭くすることにより、より第2の溝25の先端の応力集中の度合いを高くし、サファイア基板を確実に割るために設ける。位置は、サファイア基板22の下面に、第2の溝25とほぼ相対する位置に形成されることが好ましい。溝幅は特に規定されない。先端の形状は、第2の溝25と同様であり、平坦、半円形、三角形等であれば良いが、応力集中をより高め、割れ易くするためには、先端の形状が鋭角に近い方が良い。
<Third groove shape>
The
第3の溝26の先端位置は、溝先端の応力集中に影響を与えるため、サファイア基板1の割れ易さに関係する。サファイア基板22は、GaN厚膜27の結晶成長初期に、GaN厚膜27とサファイア基板22との格子定数の違いから圧縮応力を受け、結晶成長終了後の降温時に、GaN厚膜27とサファイア基板22との熱膨張率の差から引張応力を受ける。従って、先端位置は、GaN厚膜27の結晶成長中に割れが発生せず、結晶成長終了後の降温時に割れが発生するような位置に調整することが好ましい。事前の実験により位置を求めることが望ましいが、大よその値として、結晶成長初期の圧縮応力によりサファイア基板22が割れないためには、第2の溝25と第3の溝26との間隔は、2インチ基板で約0.25mm以上、3インチ基板で約0.3mm以上あることが好ましい。第2の溝25の先端位置と第3の溝26の先端位置は、また、結晶成長終了後の降温時に割れを発生さるためには、GaN厚膜結晶27の厚みの1/2且つサファイア基板22の厚みの1/2以下であることが好ましい。
Since the tip position of the
第3の溝26は、第2の溝25から発生する割れを、より確認に発生させると同時に基板を割り切るために設けるもので、第2の溝25の形状やサファイア基板22の厚さ等によっては、設けなくてもよい。
The
<第1の溝のパターン>
図2(b)に、テンプレート21の上面図を示す。
GaN結晶薄膜23は、第1の溝24により複数の領域に分割されている。
第1の溝24の方向は、GaN結晶薄膜23とサファイア基板22との境界線の線分が、GaN結晶薄膜の(11−20)と平行になるように設ける。これは、GaN結晶薄膜23にGaN結晶厚膜27を成長させる場合、(11−20)面の成長速度が(1−100)面の成長速度に比較して早いため、第1の溝24を被覆するのに有効である。さらに、GaN結晶薄膜の(11−20)面は、サファイア基板22の(10−10)面とほぼ平行になる。サファイア基板の(11−20)面は、明確な「へき開性」はないが、非常に割れ易い面であり、割れを誘発させるのに有利である。
<First groove pattern>
FIG. 2B shows a top view of the template 21.
The GaN crystal
The direction of the
第1の溝24の方向は、2方向または3方向に設ける。3方向に設ける場合は、3方向の溝が1点で交わらないようにする。3方向の線を1点で交わるように配置すると、交点の溝幅は最大で溝幅の2倍になり、GaN結晶の成長時に接合しなくなることがある。第1の溝24の本数は、各方向で複数も受けてもよい。各方向における溝の中心間の間隔は、10mmから50mmが好ましい。
The direction of the
<テンプレートの製造方法>
次に、テンプレートの製造方法は、例えば、次のようにして実施する。
<Template manufacturing method>
Next, the template manufacturing method is performed as follows, for example.
まず、図3を用いて、第1の溝の形成方法について説明する。 First, a method for forming the first groove will be described with reference to FIG.
図3は、第1の溝の形成工程の断面図を示す。その内、図3(a)は基板準備工程、図3(b)はマスク材パターニング工程を示す。図3(c)はGaN結晶薄膜成長工程、図3(d)はマスク材エッチング工程を示す。 FIG. 3 shows a cross-sectional view of the first groove forming step. 3A shows a substrate preparation process, and FIG. 3B shows a mask material patterning process. FIG. 3C shows a GaN crystal thin film growth process, and FIG. 3D shows a mask material etching process.
まず、図3(a)に示すようなサファイア基板22を用意する。サファイア基板の厚みは、ハンドリングのし易さから0.2mm以上で、5mm以下が望ましい。また、図3(a)中には図示されていないが、サファイア基板22の表面に、予め1um程度のGaNバッファ層を形成しておいても良い。
First, a
次に、図3(b)に示すように、サファイア基板22の上面に、マスク材30として二酸化ケイ素(SiO2)膜を約0.5μm成膜する。マスク材30としては、SiO2以外に、Mo、Ta、Ptなどの高融点金属材料を用いても良い。しかしながら、SiO2はエッチング性に優れるため、プロセスが容易である。また、マスク材30の幅は0.05mmから0.5mmが好ましい。
Next, as shown in FIG. 3B, a silicon dioxide (SiO 2) film is formed on the upper surface of the
次に、図3(c)に示すように、HVPE法あるいはMOCVD法などの気相成長により、サファイア基板22上にGaN結晶薄膜23を成膜する。成膜温度は、約1100℃で7μmから50μmのアンドープGaN結晶薄膜23を成長させる。結果として、GaN結晶薄膜23はマスク材30の上には成長しないため、複数の領域に分割されたGaN結晶薄膜23を形成することができる。
Next, as shown in FIG. 3C, a GaN crystal
次に、図3(d)に示すように、マスク材30であるSiO2膜をフッ酸でエッチング除去する。これにより、サファイア基板22の上面が露出する。
Next, as shown in FIG. 3D, the
次に、図4を用いて、第2の溝及び第3の溝の形成方法について説明する。 Next, a method for forming the second groove and the third groove will be described with reference to FIGS.
図4は、第2の溝及び第3の溝の形成工程の断面図を示す。 FIG. 4 shows a cross-sectional view of the formation process of the second groove and the third groove.
図4(a)に示すように、サファイア基板22の上面にダイシングにより第2の溝25を形成する。ダイシング以外にスクライバー、レーザ、エッチング等を用いて加工しても良い。但し、GaN結晶薄膜23を加工しないようにすることが重要である。
As shown in FIG. 4A, the
次に、図4(b)に示すように、サファイアダイシングによりサファイア基板3の下面の第2の溝25に相対する位置に第3の溝26を形成する。ダイシング以外にレーザ、エッチング等を用いて加工しても良い。さらに、図4(b)に示すように、サファイアダイシングによりサファイア基板3の下面の第2の溝25に相対する位置に第3の溝26を形成する。なお、ダイシング以外に、レーザー、エッチング等を用いて加工しても良い。また、加工後に600℃から1000℃程度のアニール処理を行い、マイクロクラック等や加工歪みを低減しても良い。
Next, as shown in FIG. 4B, a
以上のように製造したテンプレート21は、応力を低減することができるため、テンプレート21自体の反りを抑制し、またGaN単結晶薄膜23の亀裂やクラックを防止することができる。
Since the template 21 manufactured as described above can reduce stress, the warpage of the template 21 itself can be suppressed, and cracks and cracks of the GaN single crystal
<GaN結晶厚膜の製造方法>
続いて、この実施の形態1のテンプレート21上に、GaN結晶厚膜を成長させる工程について説明する。成長方法は、図1に示す装置を用いて、液相成長法であるNaフラックス法を用いている。
<Method for producing GaN crystal thick film>
Subsequently, a process of growing a GaN crystal thick film on the template 21 of the first embodiment will be described. The growth method uses the Na flux method, which is a liquid phase growth method, using the apparatus shown in FIG.
図5を用いて、GaN結晶厚膜の成長工程について説明する。 The growth process of the GaN crystal thick film will be described with reference to FIG.
図5は、GaN結晶厚膜の成長工程の断面図を示す。 FIG. 5 shows a cross-sectional view of the growth process of the GaN crystal thick film.
図5(a)は、GaN結晶厚膜27の成長初期の状態を示す。GaN結晶厚膜27は、GaN結晶薄膜23を種結晶として成長する。GaN結晶厚膜3とサファイア基板22には格子定数の差が有る。そのため、GaN結晶薄膜23及びGaN結晶厚膜27には引張応力、サファイア基板22には圧縮応力が生じ、テンプレート21の表面が凹になるように反る。これにより、GaN結晶厚膜27の結晶格子の曲率半径が決定される。
FIG. 5A shows the initial growth state of the GaN crystal
一方、第1の溝24の部分は、左右のGaN結晶厚膜27は結合しておらず不連続の状態である。そのため、第1の溝24の部分では、GaN結晶厚膜27の引張応力が開放された状態となり、部分的に結晶格子の反りを緩和するように左右で結晶方位がずれる。これにより、GaN結晶厚膜27全体では、擬似的に結晶格子の反りを緩和するようになり、曲率半径の長くする改善効果を生む。
On the other hand, the left and right GaN crystal
第1の溝24においては、溝の両側のGaN薄膜2からA軸方向<11−20>にGaN結晶厚膜が成長するため、第2の溝25にNaクラックス31を含んだ状態で結合する。ちなみに、<0001>C軸方向成長(縦方向成長)と<11−20>A軸方向成長(横方向成長)との成長速度の比は、2:1程度である。
In the
図5(b)は、GaN結晶厚膜27の結晶成長後の状態を示している。例えば、第1の溝24の幅が0.5mmであれば、GaN結晶厚膜27が1mm成長した時点で完全に接合し、幅が0.1mmであれば、GaN結晶厚膜27が0.2ミリ成長した時点で完全に接合する。
FIG. 5B shows a state after the crystal growth of the GaN crystal
その際、第2の溝25には、GaN結晶厚膜27は成長していない。そのため、第2の溝25は空隙の状態で残る。この空隙は、Naフラックス法による結晶成長の場合、フラックスであるNaが充填された状態になり、HVPE等の気相成長法の場合は空隙の状態になる。これにより、第2の溝25は、GaN結晶厚膜27の成長後に発生するサファイア基板22の割れを、GaN結晶厚膜27に伝播するのを防止する効果を生む。
At this time, the GaN crystal
一方、第1の溝24の上部、つまり隣り合うGaN結晶厚膜27の会合部は、結晶方位が僅かにずれた結晶が会合する。そのため、会合部の半値幅は、溝部以外の部分に比較し大きくなる。よって、第1の溝24の上部にレーザダイオード等のデバイスを製造するとデバイス特性を劣化する要因となりうるが、デバイスプロセスにおいて第1の溝24の上部にデバイスチップを配置しないようにフォトマスク設計を行なえば良い。
On the other hand, at the upper portion of the
図5(C)は、GaN結晶厚膜27の結晶成長後の降温状態を示している。GaN結晶厚膜27の結晶成長温度である850℃から室温に冷却していくと、サファイア基板22とGaN結晶厚膜27との熱膨張係数とが異なることから、サファイア基板22に引張応力とGaN結晶厚膜27に圧縮応力が生じる。サファイア基板22の引張応力は、GaN結晶薄膜23との境界に近い部分で大きく、裏面方向になるに従い小さくなる。第2の溝25の先端部分の引張応力が応力集中の効果を含めて、サファイア基板7の引張強度を超えると、割れ28が発生する。割れ28は、サファイア基板22を伝播し第3の溝26に到達し、サファイア基板7が分離される。一方、割れ28は、第2の溝25がNaフラックス(気相成長法では空隙)で充填されているため、GaN結晶厚膜27には伝播しない。これにより、GaN結晶厚膜27の圧縮応力は低下する。
FIG. 5C shows a temperature drop state after crystal growth of the GaN crystal
次に図6用いて、GaN結晶基板の切り出し工程について説明する。 Next, the cutting process of the GaN crystal substrate will be described with reference to FIG.
図6は、GaN結晶基板29の切り出し加工後の断面図を示す。サファイア基板22をワイヤーソー等により分離切(点線部)する。これにより、割れが無い(クラックフリー)のGaN結晶基板29を得ることができる。
FIG. 6 shows a cross-sectional view of the
その後、GaN結晶基板29の表面を研摩加工及CMPP加工することで、レーザダイオードや発光ダイオードなどの電子デバイス用の基板として用いることができる。
Thereafter, the surface of the
このように、実施の形態で説明したテンプレートは、溝の端部においても結晶性を保った第1の溝を形成し、第1の溝の結晶基板に割れを誘発させるための第2の溝(割り溝)を形成することを特徴する。これにより、第1の溝の部分に成長させた結晶厚膜の結晶性の劣化を抑制できる。 As described above, the template described in the embodiment forms the first groove having crystallinity at the end of the groove, and the second groove for inducing cracks in the crystal substrate of the first groove. It is characterized by forming (dividing groove). Thereby, it is possible to suppress the deterioration of the crystallinity of the thick crystal film grown in the first groove portion.
また、第2の溝により、結晶基板の厚みに影響されること無く、結晶基板の割れを誘発することができ、同時に、第2の溝の深さを溝幅より長くとることで結晶厚膜への割れ伝播防止機能も付加できる。 Further, the second groove can induce cracking of the crystal substrate without being affected by the thickness of the crystal substrate, and at the same time, the crystal thick film can be formed by making the depth of the second groove longer than the groove width. A crack propagation prevention function can also be added.
さらに、第3の溝を付加することで、第2の溝と第3の溝の応力集中をより高めることができ、確実に結晶基板の割れを誘発させることが可能になる。したがって、厚膜結晶の曲率改善を図るために、例えば、結晶基板を厚くした場合においても、厚膜結晶にクラックを生じさせることなく、品質向上を図ることができる。 Furthermore, by adding the third groove, the stress concentration in the second groove and the third groove can be further increased, and the crystal substrate can be reliably cracked. Therefore, in order to improve the curvature of the thick film crystal, for example, even when the crystal substrate is thickened, quality can be improved without causing cracks in the thick film crystal.
本発明のテンプレートと、このテンプレートの製造方法と、このテンプレートを用いて成長した結晶と、この結晶の製造方法および製造装置は、結晶格子の曲率半径を改善した結晶基板をクラックレスで得ることができ、結晶の品質を向上することができる。したがって、たとえば、III族窒化物結晶の製造方法として広く活用が期待されるものである。 The template of the present invention, the manufacturing method of the template, the crystal grown using the template, and the manufacturing method and manufacturing apparatus of the crystal can obtain a crystal substrate with an improved curvature radius of the crystal lattice without cracks. And the quality of the crystal can be improved. Therefore, for example, it is expected to be widely used as a method for producing a group III nitride crystal.
1 テンプレート
2 坩堝
3 結晶化材料
4 結晶成長容器
5 育成炉
6 断熱材
7 ヒーター
8 熱電対
9 駆動部
10 原料ガスボンベ
11 原料ガス供給部
12 接続配管
13 圧力調整器
14 ストップバルブ
15 リーク弁
16 切り離し部分
21 テンプレート
22 サファイア基板
23 GaN結晶薄膜
24 第1の溝
25 第2の溝
26 第3の溝
27 GaN結晶厚膜
28 割れ
29 GaN結晶基板
30 マスク材
31 Naフラックス
DESCRIPTION OF
Claims (18)
前記結晶薄膜に前記結晶基板を露出させる第1の溝を設け、この第1の溝によって露出した前記結晶基板の上面に第2の溝を設けたテンプレート。 A plate-like crystal substrate, and a crystal thin film formed on the upper surface of the crystal substrate,
A template in which a first groove for exposing the crystal substrate is provided in the crystal thin film, and a second groove is provided on the upper surface of the crystal substrate exposed by the first groove.
前記結晶薄膜に前記結晶基板を露出させる第1の溝を設ける第1の工程と、
この第1の溝によって露出した前記結晶基板の上面に第2の溝を設ける第2の工程と、
を備えたテンプレートの製造方法。 A method for producing a template comprising a plate-like crystal substrate and a crystal thin film formed on an upper surface of the crystal substrate, the template being used for crystal growth,
Providing a first groove for exposing the crystal substrate to the crystal thin film;
A second step of providing a second groove on the upper surface of the crystal substrate exposed by the first groove;
A template manufacturing method comprising:
を備えた請求項11に記載の製造方法。 Providing a third groove on the lower surface of the crystal substrate corresponding to the position of the second groove;
The manufacturing method of Claim 11 provided with these.
坩堝に、前記テンプレートと、III族窒元素化物結晶薄膜の原料である金属ガリウムとナトリウムと、を収納し、この坩堝を、加熱手段により所定の温度で加熱し、原料ガス供給手段により所定の気圧の窒素雰囲気下にした状態で、前記テンプレート上に結晶を成長する結晶製造方法。 A method for producing a crystal using the template according to any one of claims 1 to 10, wherein a group III nitride element crystal is grown on the template by a Na flux growth method,
In the crucible, the above-mentioned template and metallic gallium and sodium, which are raw materials for the group III nitride element crystal thin film, are housed, the crucible is heated at a predetermined temperature by a heating means, and a predetermined pressure is supplied by a raw material gas supply means. A method for producing a crystal, comprising growing a crystal on the template in a nitrogen atmosphere.
この育成炉内に配置された結晶成長容器と、
この結晶成長容器を加熱する加熱手段と、
前記結晶成長容器内に原料ガスを供給する原料ガス供給部と、
前記結晶成長容器内に設けた坩堝と、を備え、
前記坩堝内には、請求項1から10のいずれか一つに記載のテンプレートを設けた結晶製造装置。 A growth furnace,
A crystal growth vessel disposed in the growth furnace;
Heating means for heating the crystal growth vessel;
A source gas supply unit for supplying a source gas into the crystal growth vessel;
A crucible provided in the crystal growth vessel,
The crystal manufacturing apparatus provided with the template according to claim 1 in the crucible.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009206635A JP5444969B2 (en) | 2009-09-08 | 2009-09-08 | template |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009206635A JP5444969B2 (en) | 2009-09-08 | 2009-09-08 | template |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011057479A true JP2011057479A (en) | 2011-03-24 |
JP5444969B2 JP5444969B2 (en) | 2014-03-19 |
Family
ID=43945575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009206635A Expired - Fee Related JP5444969B2 (en) | 2009-09-08 | 2009-09-08 | template |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5444969B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015159342A1 (en) * | 2014-04-14 | 2015-10-22 | 株式会社サイオクス | Nitride semiconductor single crystal substrate manufacturing method |
WO2015193955A1 (en) * | 2014-06-16 | 2015-12-23 | 株式会社サイオクス | Method for manufacturing nitride semiconductor single crystal substrate |
JP2017530081A (en) * | 2014-09-11 | 2017-10-12 | シックスポイント マテリアルズ, インコーポレイテッド | Group III nitride crystal growth substrate and manufacturing method thereof |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60960B2 (en) * | 1979-12-17 | 1985-01-11 | 松下電器産業株式会社 | Method for manufacturing gallium nitride light emitting device array |
JPH07131069A (en) * | 1993-11-06 | 1995-05-19 | Nichia Chem Ind Ltd | Method for manufacturing gallium nitride compound semiconductor chip |
JPH1140849A (en) * | 1997-07-17 | 1999-02-12 | Mitsubishi Cable Ind Ltd | Gan crystal-growing substrate and its use |
JPH11274559A (en) * | 1998-03-23 | 1999-10-08 | Sanyo Electric Co Ltd | Gallium nitride semiconductor wafer and manufacture thereof |
JP2002164296A (en) * | 2000-09-18 | 2002-06-07 | Mitsubishi Cable Ind Ltd | Semiconductor substrate and method of manufacturing the same |
JP2004158500A (en) * | 2002-11-01 | 2004-06-03 | Nichia Chem Ind Ltd | Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and method of manufacturing them |
JP2005012171A (en) * | 2003-03-20 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Group III nitride substrate manufacturing method and semiconductor device |
JP2005276951A (en) * | 2004-03-23 | 2005-10-06 | Univ Meijo | Heteroepitaxial growth method and crystalline thin film |
JP2007254175A (en) * | 2006-03-20 | 2007-10-04 | Univ Of Tokushima | Group III nitride semiconductor thin film and group III nitride semiconductor light emitting device |
JP2007314360A (en) * | 2006-05-23 | 2007-12-06 | Mitsubishi Cable Ind Ltd | Template substrate |
JP2008222512A (en) * | 2007-03-14 | 2008-09-25 | Ngk Insulators Ltd | Method for growing group iii metal nitride single crystal and template substrate |
WO2009093753A1 (en) * | 2008-01-24 | 2009-07-30 | Ngk Insulators, Ltd. | Method for manufacturing iii metal nitride single crystal |
-
2009
- 2009-09-08 JP JP2009206635A patent/JP5444969B2/en not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60960B2 (en) * | 1979-12-17 | 1985-01-11 | 松下電器産業株式会社 | Method for manufacturing gallium nitride light emitting device array |
JPH07131069A (en) * | 1993-11-06 | 1995-05-19 | Nichia Chem Ind Ltd | Method for manufacturing gallium nitride compound semiconductor chip |
JPH1140849A (en) * | 1997-07-17 | 1999-02-12 | Mitsubishi Cable Ind Ltd | Gan crystal-growing substrate and its use |
JPH11274559A (en) * | 1998-03-23 | 1999-10-08 | Sanyo Electric Co Ltd | Gallium nitride semiconductor wafer and manufacture thereof |
JP2002164296A (en) * | 2000-09-18 | 2002-06-07 | Mitsubishi Cable Ind Ltd | Semiconductor substrate and method of manufacturing the same |
JP2004158500A (en) * | 2002-11-01 | 2004-06-03 | Nichia Chem Ind Ltd | Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and method of manufacturing them |
JP2005012171A (en) * | 2003-03-20 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Group III nitride substrate manufacturing method and semiconductor device |
JP2005276951A (en) * | 2004-03-23 | 2005-10-06 | Univ Meijo | Heteroepitaxial growth method and crystalline thin film |
JP2007254175A (en) * | 2006-03-20 | 2007-10-04 | Univ Of Tokushima | Group III nitride semiconductor thin film and group III nitride semiconductor light emitting device |
JP2007314360A (en) * | 2006-05-23 | 2007-12-06 | Mitsubishi Cable Ind Ltd | Template substrate |
JP2008222512A (en) * | 2007-03-14 | 2008-09-25 | Ngk Insulators Ltd | Method for growing group iii metal nitride single crystal and template substrate |
WO2009093753A1 (en) * | 2008-01-24 | 2009-07-30 | Ngk Insulators, Ltd. | Method for manufacturing iii metal nitride single crystal |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015159342A1 (en) * | 2014-04-14 | 2015-10-22 | 株式会社サイオクス | Nitride semiconductor single crystal substrate manufacturing method |
JPWO2015159342A1 (en) * | 2014-04-14 | 2017-04-13 | 住友化学株式会社 | Manufacturing method of nitride semiconductor single crystal substrate |
US10100434B2 (en) | 2014-04-14 | 2018-10-16 | Sumitomo Chemical Company, Limited | Nitride semiconductor single crystal substrate manufacturing method |
WO2015193955A1 (en) * | 2014-06-16 | 2015-12-23 | 株式会社サイオクス | Method for manufacturing nitride semiconductor single crystal substrate |
JPWO2015193955A1 (en) * | 2014-06-16 | 2017-04-27 | 住友化学株式会社 | Manufacturing method of nitride semiconductor single crystal substrate |
JP2017530081A (en) * | 2014-09-11 | 2017-10-12 | シックスポイント マテリアルズ, インコーポレイテッド | Group III nitride crystal growth substrate and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5444969B2 (en) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2077345B1 (en) | Method for manufacturing gallium nitride single crystalline substrate using self-split | |
US7790489B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
JP4823856B2 (en) | Method for producing AlN group III nitride single crystal thick film | |
JP6212203B2 (en) | Manufacturing method of nitride semiconductor single crystal substrate | |
US20120164058A1 (en) | Method for manufacturing gallium nitride crystal and gallium nitride wafer | |
JP5509680B2 (en) | Group III nitride crystal and method for producing the same | |
CN101925695A (en) | Group III nitride single crystal ingot, group III nitride single crystal substrate, method for manufacturing group III nitride single crystal ingot, and method for manufacturing group III nitride single crystal substrate | |
CN113166971B (en) | Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate | |
JP2006312571A (en) | METHOD FOR PRODUCING Ga2O3-BASED CRYSTAL | |
JP2017200858A (en) | Nitride crystal substrate manufacturing method and crystal growth substrate | |
JP5445105B2 (en) | Method for producing group III nitride crystal and group III nitride crystal | |
JP5444969B2 (en) | template | |
US11908688B2 (en) | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate and layered structure | |
JP2016023123A (en) | Gallium nitride substrate | |
KR100558436B1 (en) | Method of manufacturing gallium nitride single crystal substrate | |
JP2006179898A (en) | Gallium nitride semiconductor and method for manufacturing same | |
JP2007266559A (en) | METHOD OF FORMING AlN-BASED GROUP III NITRIDE CRYSTAL, AND AlN-BASED GROUP III NITRIDE THICK FILM | |
JP2005251961A (en) | Group III nitride single crystal wafer and method of manufacturing semiconductor device using the same | |
JP2011046548A (en) | Template, method for producing the template, crystal grown using the template, and method and apparatus for producing the crystal | |
KR100519326B1 (en) | method for fabricating substate of GaN semiconductor laser diode | |
JP2011195388A (en) | Group iii nitride semiconductor crystal, method for producing the same, and ground substrate for growing group iii nitride semiconductor crystal | |
KR20170036055A (en) | Substrates for group nitride crystals and their fabrication method | |
JP2017214232A (en) | Method of manufacturing nitride compound semiconductor substrate | |
JP2013209271A (en) | Manufacturing method of periodic table group 13 metal nitride semiconductor substrate, and groundwork substrate used for the manufacturing method | |
KR20240106043A (en) | Method for manufacturing GaN substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120620 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121217 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5444969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |