[go: up one dir, main page]

JP2011055002A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2011055002A
JP2011055002A JP2010270228A JP2010270228A JP2011055002A JP 2011055002 A JP2011055002 A JP 2011055002A JP 2010270228 A JP2010270228 A JP 2010270228A JP 2010270228 A JP2010270228 A JP 2010270228A JP 2011055002 A JP2011055002 A JP 2011055002A
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
anode electrode
sbd
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010270228A
Other languages
English (en)
Other versions
JP5015313B2 (ja
Inventor
Shinichi Kinouchi
伸一 木ノ内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010270228A priority Critical patent/JP5015313B2/ja
Publication of JP2011055002A publication Critical patent/JP2011055002A/ja
Application granted granted Critical
Publication of JP5015313B2 publication Critical patent/JP5015313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

【課題】絶縁破壊電界強度が高く、逆回復電流が回路に流れない半導体モジュールを提供する。
【解決手段】半導体モジュール20は、スイッチング素子23と、スイッチング素子23と逆並列に接続された還流ダイオード10とを備える。還流ダイオード10は、炭化珪素を主材料として形成されたn型半導体層4,6と、n型半導体層4の一方の面の表層部に形成されたp型半導体層5と、n型半導体層4の一方の面およびp型半導体層5に接合されたアノード電極1,3と、n型半導体層6の他方の面に接合されたカソード電極7とを有する。
【選択図】図1

Description

本発明は、ダイオードの電極構造に関する。
従来、珪素(Si)を主材料とするPiNダイオードが、還流ダイオード(FWDi(Free Wheeling Diode))として使用されてきた。還流ダイオードFWDiとは、負荷にインダクタンス成分のあるインバーター等の回路において、その回路に接続されたパワーデバイスがターンオフ(開放)したときに負荷のインダクタンスに蓄えられた電流エネルギーを循環または消散させ、回路全体を保護する目的で回路に組み込まれたダイオードであり、転流ダイオードとも呼ばれる。スイッチング回路等においても側路に使用される。PiNダイオードを還流ダイオードFWDiとして利用する理由は、PiNダイオードはバイポーラ型のダイオードであり、順方向バイアスで大電流を通電させる場合に、伝導度変調により電圧降下を低くできるからである。ところがPiNダイオードを利用すると、順方向バイアス状態から急峻に逆バイアス状態に至る過程で伝導度変調によりPiNダイオードに残留したキャリアが逆回復電流として回路へ流れてしまう。Siを主材料とするPiNダイオードでは残留するキャリアの寿命が長いため、多くの残留キャリアが存在するからである。
一方、Siを主材料とするショットキーバリアダイオード(SBD)を還流ダイオード(FWDi)として用いると、大きな逆回復電流が回路に流れるという問題は生じない。ショットキーバリアダイオード(SBD)は、ユニポーラ型のダイオードであり、伝導度変調によるキャリアをほとんど有しないからである。このショットキーバリアダイオード(SBD)とは、金属と半導体とを接合させたダイオードをいい、接合点であるショットキー界面の電位障壁(ショットキーバリア)を利用して整流性を持たせたダイオードである。
しかし、このようなショットキーバリアダイオード(SBD)を用いると、次は新たな問題が生じる。まずショットキーバリアダイオードの構成から簡単に説明する。図4は、従来のショットキーバリアダイオード40の断面図である。ショットキーバリアダイオード40は、外部導体(図示せず)と接続される平坦な第1のアノード電極41と、第1のアノード電極41に隣接する第2のアノード電極43と、第2のアノード電極43に接合する半導体層であるSi(珪素)のn型エピタキシャル層44と、n型Si基板46と、外部導体(図示せず)と接続されるカソード電極47とを含む。このショットキーバリアダイオード40では、第2のアノード電極43の下にさらにp型半導体層45が形成されている。これはいわゆる接合障壁制御ショットキー構造(JBS(Junction Barrier controlled Schottky)構造)と呼ばれる。
Siを主材料とするショットキーバリアダイオード(SBD)40の問題とは、絶縁破壊を起こす電界強度が低いことである。これは、高耐圧にすることが困難なことを意味する。逆回復電流が回路に流れない、高耐圧のショットキーバリアダイオード(SBD)を作製すると、通電時に大きな抵抗が生じるため、実用的な範囲では耐圧200V程度が限界である。
また、従来のショットキーバリアダイオード(SBD)では、所望の電気的特性を発揮させることができないため、回路に利用可能な半導体モジュールに搭載することが困難である。これは順方向に電流が流れる際の経路であるショットキー電極界面48が、本来予定されている電気的特性を得ることができないことに起因する。例えば、第1のアノード電極41と接続される外部導体(図示せず)に埃等が付着し凹凸がある場合を考えると、第1のアノード電極41は平坦であるため、外部導体と接続される際に第1のアノード電極41の凸部分がショットキー界面48に局所的に強い圧力を加え、ショットキー電極界面48の電気的特性を劣化させてしまう。また外部導体と第1のアノード電極41を超音波によりワイヤボンディングする場合を考えると、ショットキー界面48に直接超音波が伝わりショットキー界面48の構造が変化することにより、その電気的特性が変化する場合がある。
本発明の目的は、絶縁破壊電界強度が高く、逆回復電流が回路に流れない半導体モジュールを提供することである。
本発明による半導体モジュールは、スイッチング素子と、前記スイッチング素子と逆並列に接続された還流ダイオードと、を備え、
前記還流ダイオードは、炭化珪素を主材料として形成されたn型半導体層と、前記n型半導体層の一方の面の表層部に形成されたp型半導体層と、前記n型半導体層の一方の面および前記p型半導体層に接合されたアノード電極と、前記n型半導体層の他方の面に接合されたカソード電極と、を有する。
本発明によれば、n型半導体層を炭化珪素SiCを主材料として形成することにより、高い絶縁破壊電界強度を持ち、かつ高耐圧なショットキーバリアダイオード(SBD)を得ることができる。このようなショットキーバリアダイオード(SBD)を還流ダイオードFWDiとして回路に組み込むことにより、逆回復電流およびそれにより生じていたエネルギー損失を激減できる。また過電流から素子破壊の危険性も大きく減らすことができる。
本発明のショットキーバリアダイオード(SBD)と、圧接によりショットキーバリアダイオード(SBD)に接続された外部導体の断面図である。 ショットキーバリアダイオード(SBD)を搭載した圧接型半導体モジュールの断面図である。 圧接型半導体モジュールの回路図である。 従来のショットキーバリアダイオードの断面図である。 製造過程にあるショットキーバリアダイオード(SBD)を示す図である。
実施の形態1.
図1は、本発明のショットキーバリアダイオード(SBD)10と、圧接によりショットキーバリアダイオード(SBD)10に接続された外部導体12−1、12−2の断面図である。ショットキーバリアダイオード(SBD)10とは、金属と半導体とを接合させたダイオードをいう。
本実施の形態によるショットキーバリアダイオード(SBD)10の特徴は、外部導体12−1に接続するアノード電極1の厚さに凹凸を設け、アノード電極1の凸部分2がp型半導体層5に、凹部分がn型半導体層であるn型エピタキシャル層4に対応する(上下の関係になる)よう配置したことである。ここで凹凸とは、周囲の高さ方向の起伏の状態から相対的に定まる表面の状態であって、例えば、ある領域の最も高い位置と最も低い位置の中央値を基準値として、基準値よりも高い部分を凸部分、基準値よりも低い部分を凹部分などと定義することができる。このように配置したことにより、外部導体12−1に凹凸が存在していてもその凸部分がショットキー界面8に強い圧力を加えることはなく、したがってショットキーバリアダイオード(SBD)10の本来の電気的特性を得ることができる。
本発明によるショットキーバリアダイオード(SBD)10を詳しく説明する。ショットキーバリアダイオード(SBD)10は、少なくとも第1のアノード電極1と、第2のアノード電極3と、n型エピタキシャル層4と、p型半導体層5と、n型半導体基板6と、カソード電極7とから構成されている。
各構成要素を説明すると、第1のアノード電極1は、ショットキーバリアダイオード(SBD)10と外部導体12−1との接続を確保するための電極である。第1のアノード電極1は、その一方の側で外部導体12−1と接続し、他方の側では第2のアノード電極3と接合している。第1のアノード電極1が外部導体12−1と接続する側の厚さには、凹凸が設けられている。このアノード電極1の凸部分2が外部導体12−1と電気的な接続を確保するのに利用される。図1によれば、第1のアノード電極1に付された凹凸の凸部分2および凹部分は、いずれも直角の輪郭を有するように記載されているが、必ずしも直角に限られない。凹凸であればその形状は問わない。
次に第2のアノード電極3は、平坦な板状の電極であり、一方の面は第1のアノード電極1と接合し、他方の面はn型エピタキシャル層4およびp型半導体層5と接合する。他方の面は、n型エピタキシャル層4と接合する領域と、p型半導体層5と接合する領域とに分けることができる。本実施の形態では、単に「アノード電極」と言及するときは第1のアノード電極1および第2のアノード電極3のいずれをも指すとする。なお、第2のアノード電極3を省略して、第1のアノード電極1の他方の側をn型エピタキシャル層4およびp型半導体層5と接合するよう構成してもよい。
続いて、n型エピタキシャル層4は、例えばSi等を主材料として形成された低濃度の半導体層である。上述のように、ショットキーバリアダイオード(SBD)10は金属と半導体とを接合させたダイオードであるところ、アノード電極が「金属」に、n型エピタキシャル層4が「半導体」に相当する。アノード電極とn型エピタキシャル層4との接合面は、ショットキー界面8と呼ばれる。n型エピタキシャル層4は、他方でn型半導体基板6と接合している。
p型半導体層5は、例えばSiを主材料としたp型半導体層である。p型半導体層5は第2のアノード電極3の下に形成されており、その接合面もまた、ショットキー界面9と呼ばれる。このp型半導体層5は、ショットキー界面8での電界の増大を防止するために設けられている。すなわちp型半導体層5によれば、逆バイアス時には、ショットキー界面8のn型エピタキシャル層4側の電界強度を減少させリーク電流を減らすことができる。
n型半導体基板6は、高濃度の材料、例えばSiを主材料としたn型半導体基板である。n型半導体基板6は、一方でn型エピタキシャル層4と接合し、他方でカソード電極7と接合している。
カソード電極7は、ショットキーバリアダイオード(SBD)10と外部導体12−2との接続を確保するための電極である。カソード電極7は、その一方の側で外部導体12−2と接続し、他方の側ではn型半導体基板6と接合している。
以上のように構成されたショットキーバリアダイオード(SBD)10内を流れる電流は、アノード電極からショットキー界面8、n型エピタキシャル層4およびn型半導体基板6を介してカソード電極7へ至る。
上述のように、p型半導体層5が第2のアノード電極3の下に形成されている構造は、接合障壁制御ショットキー構造(JBS(Junction Barrier controlled Schottky)構造)と呼ばれている。上記p型半導体層5の説明において言及したように、JBS構造ではp型半導体層5は逆方向バイアス時のショットキーバリアダイオード(SBD)10の特性に深い関連がある。一方JBS構造を有するショットキーバリアダイオード(SBD)10では、ショットキー界面8が電流制御の基本的な役割を担っている。順方向バイアス時には、ショットキー界面8を通って電流が流れるからである。文献(「Rhoderick,E.H. And Williams,R.H. 著Metal Semiconductor Contacts, 2nd edition, Chap. 1, Oxford University Press (1988)」)に記載されているように、ショットキーバリアダイオード(SBD)10の電気的特性は、ショットキー界面8の構造に鋭敏に依存する。したがって、ショットキーバリアダイオード(SBD)10に電極を接続する等の場合には、ショットキー界面8の構造を変化させないよう留意する必要がある。
そこで、第1のアノード電極1の凸部分2がp型半導体層5の上部(第1のアノード電極1の電極面に垂直な方向)に位置するように配置する。換言すれば、第1のアノード電極1の凹部分がn型エピタキシャル層4のショットキー界面8の上(外部導体12−1側)に位置するように配置する。このとき、アノード電極の凸部分2の上部が平坦であって、第1のアノード電極1の凸部分2の幅をWa、p型半導体層5の幅をWpとすると、Wa≦Wpである。この条件を満たす限り、凸部分2に埃等による圧力が加えられてもショットキー界面8の構造に影響を与えないからである。凸部分2の上部が平坦でない場合には上述のようにして所定の基準値を求め、その基準値よりも高い部分を凸部分、基準値よりも低い部分を凹部分などと定義して、凸部分2の幅およびp型半導体層5の幅を定めてもよい。なお、図1は断面図であることから、「幅」という語は「大きさ」である言い換えることができる。したがって、第1のアノード電極1の凸部分2の大きさが、p型半導体層5の大きさ以下であるということができる。
このような電極構造は、以下のような製造プロセスで実現される。まず、p型半導体層5の形成までのプロセスは、蒸着、結晶成長、イオン注入等の周知の技術を利用して行われるのでその詳細な説明は省略する。図5は、製造過程にあるショットキーバリアダイオード(SBD)10(図1)を示す。p型半導体層5(図1)が形成されると、第2のアノード電極3(図1)を形成に際して、Siウェハー52上のダイオード素子領域54外にアラインメントマーカ56が形成される。アラインメントマーカ56は、p型半導体層5(図1)の形状と、第1のアノード電極1(図1)の形状の位置合わせのために用いられる。
具体的に説明すると、第2のアノード電極3(図1)を形成する前に、フォトレジストをSiウェハー52上にスピンコートでコーティングし、顕微鏡等により第2のアノード電極3(図1)用のマスクをp型半導体層5(図1)の形状に合わせて露光し、現像する。第2のアノード電極3(図1)用のマスクには、アラインメントマーカ56のパターンが施されている。現像が終了すると、電子ビーム蒸着等により、パターニングされたフォトレジスト上に第2のアノード電極3(図1)用の金属(例えば、Al)を蒸着させ、続いて第1のアノード電極1(図1)用金属(例えば、Al)を第2のアノード電極3(図1)用金属の上に蒸着する。そしてフォトレジストを有機溶剤等で除去することにより、p型半導体層5(図1)上に、第2のアノード電極3(図1)と、凸部分2(図1)がまだ存在しない第1のアノード電極1(図1)が形成される。このとき、アラインメントマーカ56もダイオード素子領域54外に形成されている。アラインメントマーカ56とp型半導体層5(図1)の形状の相対位置は確定しているので、第1のアノード電極1(図1)に凸部分2(図1)を与えるためのマスクパターンをその相対位置に対応するように作製する。これにより、第1のアノード電極1の凸部分2(図1)のパターンと、p型半導体層5(図1)の形状のパターンとを合わせることができる。
再びフォトレジストをSiウェハー52上にスピンコートでコーティングし、顕微鏡等により凸部分2(図1)を第1のアノード電極1(図1)に与えるためのマスクをアラインメントマーカ56に合わせ、露光し、現像する。その後電子ビーム蒸着等で、パターニングされたフォトレジスト上に第1のアノード電極1(図1)用の金属を蒸着する。このフォトレジストを除去すれば、凸部分2(図1)を有する第1のアノード電極1(図1)が形成されている。なお、蒸着時間を変えることにより、凸部分2(図1)の高さを変化させることができる。凸部分2(図2)が外部導体12−1(図1)に圧接される際には、圧力により凸部分2(図2)は多少変形するが、その程度は微小であることから変形は無視でき、凸部分2(図2)は十分な強度を有する。
再び図1を参照して、このような構造によれば、仮に外部導体12−1に埃等が付着し凹凸が生じても外部導体接続時にショットキー界面8の構造を変化させることはない。その理由は、埃等による外部導体12−1の凸部分が第1のアノード電極1の凹部分に対峙する場合には、外部導体12−1の凸部分が第1のアノード電極1の凹部分にはまり込むため、外部導体12−1の凸部分がショットキー界面8に強い圧力を加えることはないからである。このとき外部導体22−1の底面が第1のアノード電極1の凹部に接触しないようにする。超音波によりボンディングを行う場合には、超音波は第1のアノード電極1の凸部分を伝わるので、ショットキー界面8に局所的に強い圧力を加えることなくボンディングできる。一方、外部導体12−1の凸部分が第1のアノード電極1の凸部分に接触する場合には、ショットキー界面9の構造は電流の制御に影響を与えることはないので外部導体12−1の凸部分がショットキー界面9に強い圧力を加えても問題はない。その場合には少なくとも第2のアノード電極3とp型半導体層5とが電気的に接続されてさえいればよいからである。なお上述のようにWa≦Wpでない場合であっても、WaとWpとの差が十分小さければ従来のようにショットキー界面8に強い圧力はかからないので、ショットキー界面8の構造を変化させることなくショットキーバリアダイオード(SBD)10を製造できる。
以上のようにJBS構造を持つショットキーバリアダイオード(SBD)10において、第1のアノード電極1の、p型半導体層5に対応する部分の厚さをn型エピタキシャル層4に対応する部分の厚さより厚くすることにより、ショットキーバリアダイオード(SBD)10を外部導体12−1および12−2と接続してもショットキーバリアダイオード(SBD)10の持つ本来の電気特性を得ることができ、製品の作製工程時の歩留まりを向上できる。なお、これまでの説明はショットキーバリアダイオード(SBD)10の構造に関する第1の特徴の説明であるから、いうまでもなくp型半導体層5、n型エピタキシャル層4およびn型基板6がSiではない、他の周知の材料から形成されている場合でも上述した効果が得られる。
実施の形態2.
続いて本発明の実施の形態2を説明する。実施の形態2の特徴は、実施の形態1のショットキーバリアダイオード(SBD)10において、n型エピタキシャル層4を炭化珪素(SiC)を主材料としたn型SiC半導体層としたことである。SiCを用いたことによりSiの約10倍の絶縁破壊電界強度が得られ、同時に、実施の形態1で説明した構造のショットキーバリアダイオード(SBD)10を利用することにより、ショットキー界面8が安定で、かつ半導体モジュールに搭載し所望の電気的特性を発揮できる。
ショットキーバリアダイオード(SBD)10を適用した半導体モジュールの例を説明する。図2は、ショットキーバリアダイオード(SBD)10を搭載した圧接型半導体モジュール20の断面図である。圧接型半導体モジュール20は、ショットキーバリアダイオード(SBD)10と、スイッチング素子23と、ショットキーバリアダイオード(SBD)10およびスイッチング素子23を狭持する外部導体22−1および22−2と、これらの構成要素を固定して一体化する絶縁モジュール筐体26−1および26−2とを含む。
ショットキーバリアダイオード(SBD)10は、実施の形態1のショットキーバリアダイオードであり、n型エピタキシャル層4(図1)だけでなくp型半導体層5(図1)およびn型基板6(図1)も、SiCを主材料として形成されている。これは現在の技術で作製が容易だからであるが、他の適当な方法によりp型半導体層5(図1)およびn型基板6(図1)を別の材料により形成してもよい。
外部導体22−1および22−2は、ショットキーバリアダイオード(SBD)10に圧接されており、外部導体12−1および12−2(図1)に対応する。スイッチング素子23は、例えばIGBT(Insulated Gate Bipolar Transistor)、またはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等、回路のスイッチングを行う半導体スイッチング素子である。図2には、1つのショットキーバリアダイオード(SBD)10と1つのスイッチング素子23が示されているが、それぞれ複数個であってもよい。
図3の回路図を参照して、圧接型半導体モジュール20を説明する。図3は、圧接型半導体モジュール20の回路図である。図1および図2と同じ構成要素には同じ参照番号を付している。圧接型半導体モジュール20では、ショットキーバリアダイオード(SBD)10とスイッチング素子23とは逆並列に接続されている。図1を参照して説明したように、電流は、ショットキーバリアダイオード(SBD)10内を外部導体22−1側の第1のアノード電極1からカソード電極7へと流れる。一方、スイッチング素子23が例えばIGBTとすると、電極24−1がコレクタ電極、電極24−2がエミッタ電極、電極24−3がゲート電極となるよう構成されている。このようにショットキーバリアダイオード(SBD)10とスイッチング素子23とが逆並列に接続されていることにより、ショットキーバリアダイオード(SBD)10は還流ダイオードFWDiとして機能する。
このように、SiCを主材料としたn型エピタキシャル層4(図1)を形成することにより、高い絶縁破壊電界強度を持ち、かつ高耐圧なショットキーバリアダイオード(SBD)10およびそれを利用した半導体モジュール20を得ることができる。また、このようなショットキーバリアダイオード(SBD)10を還流ダイオードFWDiとして回路に組み込むことにより、逆回復電流およびそれにより生じていたエネルギー損失を激減できる。さらに、スイッチング素子23がオンする時(スイッチング時)にその素子に流れる電流に逆回復電流が重畳しないので、過電流から素子破壊の危険性も大きく減らすことができる。また、圧接型半導体モジュール20はショットキーバリアダイオード(SBD)10を組み込んでいることから、当然に上述した実施の形態1に基づく効果を得ることもできる。
1 第1のアノード電極、 2 凸部分、 3 第2のアノード電極、
4 n型エピタキシャル層、 5 p型SiC半導体層、 6 n型SiC基板、
7 カソード電極、 8 ショットキー界面、 9 ショットキー界面、
10 ショットキーバリアダイオード(SBD)、
22−1,22−2 外部導体。

Claims (3)

  1. スイッチング素子と、
    前記スイッチング素子と逆並列に接続された還流ダイオードと、を備え、
    前記還流ダイオードは、
    炭化珪素を主材料として形成されたn型半導体層と、
    前記n型半導体層の一方の面の表層部に形成されたp型半導体層と、
    前記n型半導体層の一方の面および前記p型半導体層に接合されたアノード電極と、
    前記n型半導体層の他方の面に接合されたカソード電極と、
    を有する半導体モジュール。
  2. アノード電極は、一方の面に凹凸が付され、他方の面が平坦であり、金属で形成され、
    n型半導体層の一方の面およびp型半導体層と前記アノード電極の他方の面とが接合され、
    前記アノード電極の凸部分が、前記p型半導体層の上に位置するよう配置されたことを特徴とする請求項1記載の半導体モジュール。
  3. アノード電極の凸部分上部が平坦であり、
    前記平坦な凸部分上部の大きさは、p型半導体層の大きさ以下であることを特徴とする請求項2記載の半導体モジュール。
JP2010270228A 2010-12-03 2010-12-03 半導体モジュール Expired - Fee Related JP5015313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010270228A JP5015313B2 (ja) 2010-12-03 2010-12-03 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010270228A JP5015313B2 (ja) 2010-12-03 2010-12-03 半導体モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000286935A Division JP4744682B2 (ja) 2000-09-21 2000-09-21 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
JP2011055002A true JP2011055002A (ja) 2011-03-17
JP5015313B2 JP5015313B2 (ja) 2012-08-29

Family

ID=43943621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010270228A Expired - Fee Related JP5015313B2 (ja) 2010-12-03 2010-12-03 半導体モジュール

Country Status (1)

Country Link
JP (1) JP5015313B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026664A (ja) * 2013-07-25 2015-02-05 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード
JP2000058873A (ja) * 1998-08-12 2000-02-25 Rohm Co Ltd ショットキーバリア半導体装置
JP2000101101A (ja) * 1998-09-21 2000-04-07 Hitachi Ltd SiCショットキーダイオード
JP2000294802A (ja) * 1999-04-09 2000-10-20 Fuji Electric Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード
JP2000058873A (ja) * 1998-08-12 2000-02-25 Rohm Co Ltd ショットキーバリア半導体装置
JP2000101101A (ja) * 1998-09-21 2000-04-07 Hitachi Ltd SiCショットキーダイオード
JP2000294802A (ja) * 1999-04-09 2000-10-20 Fuji Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026664A (ja) * 2013-07-25 2015-02-05 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5015313B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US10573762B2 (en) Vertical gallium nitride Schottky diode
JP6930197B2 (ja) 半導体装置および半導体装置の製造方法
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US7964911B2 (en) Semiconductor element and electrical apparatus
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
US20110057231A1 (en) Semiconductor device and method for manufacturing of the same
CN104112768B (zh) 半导体装置及其终端区结构
CN103311289A (zh) 高电子迁移率晶体管及其制造方法
JP2010050441A (ja) 半導体装置
US9324809B2 (en) Method and system for interleaved boost converter with co-packaged gallium nitride power devices
KR101273108B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6384944B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4744682B2 (ja) ショットキーバリアダイオード
JP6150542B2 (ja) 半導体装置および半導体装置の製造方法
JP5015313B2 (ja) 半導体モジュール
JP2009224641A (ja) 炭化珪素半導体装置およびその製造方法
JP7029778B2 (ja) 半導体素子及びその製造方法
JP2010050315A (ja) ショットキーバリアダイオード
TW548845B (en) Schottky barrier diode and method for producing the same
JP2023104023A (ja) 半導体装置およびその製造方法
JP5566798B2 (ja) 半導体整流素子
JP2020047672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2005101158A (ja) ショットキーバリアダイオード素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees