[go: up one dir, main page]

JP2011041387A - Dc-dc conversion circuit - Google Patents

Dc-dc conversion circuit Download PDF

Info

Publication number
JP2011041387A
JP2011041387A JP2009185692A JP2009185692A JP2011041387A JP 2011041387 A JP2011041387 A JP 2011041387A JP 2009185692 A JP2009185692 A JP 2009185692A JP 2009185692 A JP2009185692 A JP 2009185692A JP 2011041387 A JP2011041387 A JP 2011041387A
Authority
JP
Japan
Prior art keywords
capacitor
semiconductor switching
voltage
switching element
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009185692A
Other languages
Japanese (ja)
Inventor
Ryuji Yamada
隆二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2009185692A priority Critical patent/JP2011041387A/en
Publication of JP2011041387A publication Critical patent/JP2011041387A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】スイッチング電源等における直流−直流変換技術に関し、スイッチング損失が小さくスイッチング時のノイズが小さい直流−直流変換回路を実現する。
【解決手段】変圧器6には漏れインダクタンスAが存在する。半導体スイッチング素子4、5は寄生ダイオード又は並列に接続されたダイオードにより逆方向電流に対しては常に導通状態となる。半導体スイッチング素子4、5には並列に寄生キャパシタンスB、Cが存在する。半導体スイッチング素子4、5は、インバータとして機能する。寄生キャパシタンスB、Cは変圧器6の漏れインダクタンスAによって充電される際に、充電電圧が直流電源の電圧まで達しないキャパシタンス値に設定される。
【選択図】図1
The present invention relates to a DC-DC conversion technique in a switching power supply or the like, and realizes a DC-DC conversion circuit with low switching loss and low noise during switching.
A transformer 6 has a leakage inductance A. The semiconductor switching elements 4 and 5 are always in a conductive state with respect to a reverse current by a parasitic diode or a diode connected in parallel. The semiconductor switching elements 4 and 5 have parasitic capacitances B and C in parallel. The semiconductor switching elements 4 and 5 function as an inverter. When the parasitic capacitances B and C are charged by the leakage inductance A of the transformer 6, the capacitance is set to a capacitance value that does not reach the voltage of the DC power supply.
[Selection] Figure 1

Description

本発明は、スイッチング電源等における直流−直流変換技術に関する。   The present invention relates to a DC-DC conversion technique in a switching power supply or the like.

スイッチング電源等においては、直流−直流変換回路が用いられている。
図7は、直流−直流変換回路を用いたスイッチング電源回路の従来技術の回路構成図である。また、図8は、上記従来技術の動作タイミングチャートである。
In a switching power supply or the like, a DC-DC conversion circuit is used.
FIG. 7 is a circuit configuration diagram of a conventional switching power supply circuit using a DC-DC conversion circuit. FIG. 8 is an operation timing chart of the above prior art.

図7において、1は直流電源、2、3はコンデンサ、4、5は半導体スイッチング素子、6は変圧器、7〜10はダイオード、11はインダクタ、12はコンデンサ、13は負荷である。変圧器6には漏れインダクタンスAが存在する。半導体スイッチング素子4、5は寄生ダイオード又は並列に接続されたダイオードにより逆方向電流に対しては常に導通状態となる。なお、半導体スイッチング素子4、5には並列に寄生キャパシタンスB、Cが存在する。半導体スイッチング素子4、5は、インバータとして機能する。   In FIG. 7, 1 is a DC power source, 2 and 3 are capacitors, 4 and 5 are semiconductor switching elements, 6 is a transformer, 7 to 10 are diodes, 11 is an inductor, 12 is a capacitor, and 13 is a load. The transformer 6 has a leakage inductance A. The semiconductor switching elements 4 and 5 are always in a conductive state with respect to a reverse current by a parasitic diode or a diode connected in parallel. The semiconductor switching elements 4 and 5 have parasitic capacitances B and C in parallel. The semiconductor switching elements 4 and 5 function as an inverter.

図8にその動作を示す。半導体スイッチング素子4をオンすると、変圧器6にコンデンサ2の電圧(E/2)が正極性で印加され、半導体スイッチング素子5をオンするとコンデンサ3の電圧(E/2)が負極性で変圧器6に印加される。正負の電圧を交互に印加することで高周波の交流を変圧器6に入力する。この周波数は、変圧器の小形化、騒音防止のため10kHz以上とするのが一般的である。変圧器6によってこれを変圧、絶縁した後ダイオード7〜10からなるダイオード整流器により整流し、インダクタ11及びコンデンサ12により平滑することで負荷13に直流電圧を供給する。   FIG. 8 shows the operation. When the semiconductor switching element 4 is turned on, the voltage (E / 2) of the capacitor 2 is applied to the transformer 6 with positive polarity, and when the semiconductor switching element 5 is turned on, the voltage (E / 2) of the capacitor 3 is negative with polarity. 6 is applied. A high-frequency alternating current is input to the transformer 6 by alternately applying positive and negative voltages. This frequency is generally 10 kHz or more in order to reduce the size of the transformer and prevent noise. This is transformed and insulated by the transformer 6 and then rectified by a diode rectifier comprising diodes 7 to 10 and smoothed by an inductor 11 and a capacitor 12 to supply a DC voltage to the load 13.

負荷13に印加する電圧は、パルス幅制御により、変圧器6に電圧を印加する期間の時比率を変えることで制御可能である。変圧器6に正の電圧を印加する期間と、負の電圧を印加する期間の間には半導体スイッチング素子4、5を共にオフする期間を設ける。この期間においてもインダクタ11の作用により負荷側には電流が流れ続ける。以下、この期間を環流期間と称する。環流期間においてはダイオード7〜10が全てオンし、変圧器6の印加電圧は0Vとなる。この回路の目的は、直流電源1と負荷13とを絶縁するとともに、上述のパルス幅制御により直流電源1の電圧変動にかかわらず負荷13に印加する電源を安定化することにある。   The voltage applied to the load 13 can be controlled by changing the time ratio of the period during which the voltage is applied to the transformer 6 by pulse width control. Between the period during which a positive voltage is applied to the transformer 6 and the period during which a negative voltage is applied, a period during which both the semiconductor switching elements 4 and 5 are turned off is provided. Also during this period, current continues to flow to the load side due to the action of the inductor 11. Hereinafter, this period is referred to as a reflux period. During the reflux period, all of the diodes 7 to 10 are turned on, and the applied voltage of the transformer 6 becomes 0V. The purpose of this circuit is to insulate the DC power supply 1 and the load 13 and stabilize the power supply applied to the load 13 regardless of voltage fluctuations of the DC power supply 1 by the pulse width control described above.

この回路において、例えば半導体スイッチング素子4がオンすると、変圧器6の一次側では、コンデンサ2→半導体スイッチング素子4→漏れインダクタンスA→変圧器6→コンデンサ2の経路で電流が流れる。これに伴い二次側では、ダイオード7、10が導通してインダクタ11に電流が供給される。半導体スイッチング素子4がオフした直後の回路の状態を図9に示す。半導体スイッチング素子4がオフすると変圧器6の一次電流は減少するが、漏れインダクタンスAの作用により瞬時には0にならない。このため、コンデンサ2→寄生キャパシタンスB→漏れインダクタンスA→変圧器6→コンデンサ2の経路で電流が流れ寄生キャパシタンスBが充電されるとともに、コンデンサ3→寄生キャパシタンスC→漏れインダクタンスA→変圧器6→コンデンサ3の経路で電流が流れ寄生キャパシタンスCが放電される。寄生キャパシタンスCの電圧が0V以下になると半導体スイッチング素子5の並列ダイオードが導通し、更に電流が流れ続ける。一次電流の減少に比例して二次電流も減少するが、インダクタ11はその平滑作用により以前と同じ値の電流を流そうとする。このためダイオード7、10に加えてダイオード8、9も導通し減少した分の電流を流す。ダイオード7〜10が全て導通するため二次側は短絡状態となり、Erは0Vとなる。従って、回路素子の電圧降下等を無視すれば、E2、E1も0Vとなる。半導体スイッ
チング素子5の並列ダイオードが導通した状態では、漏れインダクタンスAの両端に印加される電圧はコンデンサ3の電圧すなわちE/2となり、この電圧により電流が減少する。電流が小さくなると半導体スイッチング素子5の並列ダイオードがオフする。そして、漏れインダクタンスAの電流は、半導体スイッチング素子4、5の寄生キャパシタンスB、Cとの共振を経たあと減衰して0Aとなり、変圧器6の一次電圧は0Vとなる。
In this circuit, for example, when the semiconductor switching element 4 is turned on, on the primary side of the transformer 6, a current flows through the path of the capacitor 2 → the semiconductor switching element 4 → the leakage inductance A → the transformer 6 → the capacitor 2. Along with this, on the secondary side, the diodes 7 and 10 are turned on and current is supplied to the inductor 11. The state of the circuit immediately after the semiconductor switching element 4 is turned off is shown in FIG. When the semiconductor switching element 4 is turned off, the primary current of the transformer 6 decreases, but does not instantaneously become zero due to the action of the leakage inductance A. Therefore, a current flows through the path of capacitor 2 → parasitic capacitance B → leakage inductance A → transformer 6 → capacitor 2 and the parasitic capacitance B is charged, and capacitor 3 → parasitic capacitance C → leakage inductance A → transformer 6 → A current flows through the path of the capacitor 3 and the parasitic capacitance C is discharged. When the voltage of the parasitic capacitance C becomes 0V or less, the parallel diode of the semiconductor switching element 5 becomes conductive and current continues to flow. Although the secondary current also decreases in proportion to the decrease in the primary current, the inductor 11 tries to flow the same value as before due to the smoothing action. For this reason, in addition to the diodes 7 and 10, the diodes 8 and 9 are also conducted, and a reduced amount of current flows. Since all the diodes 7 to 10 are conductive, the secondary side is short-circuited, and Er becomes 0V. Therefore, if the voltage drop of the circuit element is ignored, E2 and E1 are also 0V. In a state where the parallel diode of the semiconductor switching element 5 is conductive, the voltage applied to both ends of the leakage inductance A becomes the voltage of the capacitor 3, that is, E / 2, and the current decreases due to this voltage. When the current decreases, the parallel diode of the semiconductor switching element 5 is turned off. The current of the leakage inductance A is attenuated to 0 A after resonating with the parasitic capacitances B and C of the semiconductor switching elements 4 and 5, and the primary voltage of the transformer 6 is 0 V.

図10は半導体スイッチング素子4の両端電圧を示している。半導体スイッチング素子4がオフすると半導体スイッチング素子5の導通にともない電圧は一旦Eまで上昇し、その後、上述の共振を経た後に変圧器6の一次電圧が0Vになると、E/2となる。次に、半導体スイッチング素子5にオン信号が与えられることで順方向にオンすると、半導体スイッチング素子4の電圧はEとなる。   FIG. 10 shows the voltage across the semiconductor switching element 4. When the semiconductor switching element 4 is turned off, the voltage is temporarily increased to E along with the conduction of the semiconductor switching element 5 and then becomes E / 2 when the primary voltage of the transformer 6 becomes 0V after the above-described resonance. Next, when the semiconductor switching element 5 is turned on in the forward direction by being given an ON signal, the voltage of the semiconductor switching element 4 becomes E.

開示する技術の例として、下記先行技術文献が存在する。   The following prior art documents exist as examples of the technology to be disclosed.

特開平9−285126号公報JP-A-9-285126

しかしながら、上述の従来技術では、変圧器への印加電圧はE/2であるのに対し、半導体スイッチング素子のターンオフ時に印加される電圧は上述のように漏れインダクタンスの作用によりEとなる。このため、上述の従来技術は、大きなスイッチング損失を発生するという問題点を有していた。   However, in the above-described prior art, the voltage applied to the transformer is E / 2, whereas the voltage applied when the semiconductor switching element is turned off becomes E due to the action of the leakage inductance as described above. For this reason, the above-described prior art has a problem of generating a large switching loss.

また、上述の従来技術は、スイッチング時の大きな電圧変化によりノイズを発生するという問題点も有していた。
そこで、本発明の1つの側面では、スイッチング損失の小さな直流−直流変換回路を実現することを目的とする。また、好ましくは、スイッチング時のノイズを低減することを目的とする。
In addition, the above-described prior art also has a problem that noise is generated due to a large voltage change during switching.
In view of the above, an object of one aspect of the present invention is to realize a DC-DC conversion circuit with small switching loss. It is also desirable to reduce noise during switching.

態様の一例は、各々直列に接続された半導体スイッチング素子を用いて直流電源の直流電圧を交流に変換するインバータと、変圧器と、整流回路とを縦続接続し、整流回路の出力に平滑インダクタと平滑コンデンサとの直列回路を接続し、平滑コンデンサの両端に負荷を接続し、整流回路の出力の一端に転流コンデンサの一端を接続し、転流コンデンサの他端と第1ダイオードの一端を接続し、第1ダイオードの他端と整流回路の出力の他端とを接続し、第1ダイオードの一端と、平滑インダクタと平滑コンデンサの接続点との間に、第2ダイオードをそれぞれ並列に接続して構成される直流−直流変換回路として実現され、以下の構成を有する。   An example of an embodiment is that an inverter that converts a DC voltage of a DC power source into AC using semiconductor switching elements connected in series, a transformer, and a rectifier circuit are connected in cascade, and a smoothing inductor is connected to the output of the rectifier circuit. Connect a series circuit with a smoothing capacitor, connect a load to both ends of the smoothing capacitor, connect one end of the commutation capacitor to one end of the output of the rectifier circuit, and connect the other end of the commutation capacitor and one end of the first diode The other end of the first diode is connected to the other end of the output of the rectifier circuit, and the second diode is connected in parallel between the one end of the first diode and the connection point of the smoothing inductor and the smoothing capacitor. This is realized as a DC-DC conversion circuit configured as described above and has the following configuration.

即ち、半導体スイッチング素子に各々並列に接続され、変圧器の漏れインダクタンスによって充電される際に、充電電圧が直流電源の電圧まで達しないキャパシタンス値に設定されるコンデンサを備える。   In other words, each capacitor is connected in parallel to the semiconductor switching element and includes a capacitor that is set to a capacitance value that does not reach the voltage of the DC power supply when charged by the leakage inductance of the transformer.

本発明によれば、ターンオフ時の半導体スイッチング素子の印加電圧がEからE/2程度まで低減され、これに伴いスイッチング損失を減少させることが可能となる。
また、本発明によれば、スイッチング時の電圧変化とその後の振動が抑制され、発生ノイズを低減させることが可能となる。
According to the present invention, the applied voltage of the semiconductor switching element at the time of turn-off is reduced from about E to about E / 2, and accordingly switching loss can be reduced.
Further, according to the present invention, the voltage change at the time of switching and the subsequent vibration are suppressed, and the generated noise can be reduced.

第1の実施形態の回路構成図である。It is a circuit block diagram of 1st Embodiment. 第1の実施形態の動作説明図である。It is operation | movement explanatory drawing of 1st Embodiment. 第1の実施形態の動作波形図である。It is an operation | movement waveform diagram of 1st Embodiment. 第2の実施形態の回路構成図である。It is a circuit block diagram of 2nd Embodiment. 第2の実施形態の動作説明図である。It is operation | movement explanatory drawing of 2nd Embodiment. 第3の実施形態の回路構成図である。It is a circuit block diagram of 3rd Embodiment. 従来技術の回路構成図である。It is a circuit block diagram of a prior art. 従来技術の動作タイミングチャートである。It is an operation | movement timing chart of a prior art. 従来技術の動作説明図である。It is operation | movement explanatory drawing of a prior art. 従来技術の動作波形図である。It is an operation | movement waveform diagram of a prior art.

以下、本発明を実施するための形態について図面を参照しながら詳細に説明する。
図1は、本発明の第1の実施形態の回路構成図である。図7と同一の部分については、同一記号を付してその説明は省略する。図1において、14はコンデンサ、15、16はダイオードである。なお、14〜16からなる回路は、特許文献1に整流ダイオードのためのスナバとして示されている。ただし、一次側回路への作用については言及されていない。
Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit configuration diagram of a first embodiment of the present invention. The same parts as those in FIG. 7 are denoted by the same reference numerals, and the description thereof is omitted. In FIG. 1, 14 is a capacitor, and 15 and 16 are diodes. A circuit composed of 14 to 16 is shown as a snubber for a rectifier diode in Patent Document 1. However, the action on the primary side circuit is not mentioned.

図1において、半導体スイッチング素子4がオンして変圧器6に電圧が印加されると、整流電圧Erは定常状態では出力電圧Eoより高いため、コンデンサ14→ダイオード15→コンデンサ12の経路で電流が流れ、コンデンサ14が充電される。コンデンサ14を充電する起電力はEr-Eoであるが、漏れインダクタンスAとコンデンサ14とがLC共振を起こす影響で、およそその2倍まで充電される。   In FIG. 1, when the semiconductor switching element 4 is turned on and a voltage is applied to the transformer 6, the rectified voltage Er is higher than the output voltage Eo in a steady state, so that the current flows through the path of the capacitor 14 → the diode 15 → the capacitor 12. The capacitor 14 is charged. The electromotive force for charging the capacitor 14 is Er-Eo, but it is charged up to about twice that due to the LC resonance between the leakage inductance A and the capacitor 14.

半導体スイッチング素子4がオフして環流期間に入ると、図2の動作説明図に示されるように、ダイオード16→コンデンサ14→インダクタ11の経路で、コンデンサ14の放電が行われる。この放電中には、ダイオードの順電圧降下を無視すると、Erはコンデンサ14の電圧に等しくなり、図7に示した回路とは異なり、ただちに0Vにはならない。このため、E2、E1も、或る値の電圧を維持する。漏れインダクタンスAは、対抗電圧E1に向かって電流を流し込むことになるため、図7の場合よりも早く減少する。漏れインダクタンスAが十分小さく電流変化率が大きいか、寄生キャパシタンスB、Cが十分大きく電圧変化率が小さければ、半導体スイッチング素子5が逆方向にオンする前に電流が0Aとなる。このため、半導体スイッチング素子4のターンオフ時に、半導体スイッチング素子4に印加される電圧は、図3の動作波形図に示されるように、Eより小さくなる。   When the semiconductor switching element 4 is turned off and enters the recirculation period, the capacitor 14 is discharged along the path of the diode 16 → the capacitor 14 → the inductor 11 as shown in the operation explanatory diagram of FIG. During this discharge, ignoring the forward voltage drop of the diode, Er becomes equal to the voltage of the capacitor 14, and does not immediately become 0V unlike the circuit shown in FIG. For this reason, E2 and E1 also maintain a certain value of voltage. The leakage inductance A flows in toward the counter voltage E1, and therefore decreases more quickly than in the case of FIG. If the leakage inductance A is sufficiently small and the current change rate is large, or if the parasitic capacitances B and C are sufficiently large and the voltage change rate is small, the current becomes 0 A before the semiconductor switching element 5 is turned on in the reverse direction. Therefore, when the semiconductor switching element 4 is turned off, the voltage applied to the semiconductor switching element 4 becomes smaller than E as shown in the operation waveform diagram of FIG.

この効果を明確に出すためには、まず漏れインダクタンスAの値を小さくすることが望ましいが、不可能な場合には寄生キャパシタンスB、Cを大きくする。図1では、寄生キャパシタンスを利用しているが、不足の場合には並列にコンデンサを追加する。ただし、このコンデンサを大きくしすぎると、半導体スイッチング素子5がオンした際に、寄生キャパシタンスBはE/2→Eに充電、寄生キャパシタンスCはE/2→0Vに放電されるが、この際の充放電電流が大きくなってこれに伴う損失が大きくなる。このため、上記コンデンサの値は、最小限とする必要がある。   In order to obtain this effect clearly, it is desirable to first reduce the value of the leakage inductance A, but if this is not possible, the parasitic capacitances B and C are increased. In FIG. 1, parasitic capacitance is used, but if it is insufficient, a capacitor is added in parallel. However, if this capacitor is made too large, when the semiconductor switching element 5 is turned on, the parasitic capacitance B is charged from E / 2 → E, and the parasitic capacitance C is discharged from E / 2 → 0V. The charge / discharge current increases and the loss associated with this increases. For this reason, the value of the capacitor needs to be minimized.

図1において、一次側回路はハーフブリッジ構成としたが、フルブリッジ構成でもかまわない。この場合は、並列コンデンサを全ての半導体スイッチング素子に並列に設けるか、或いは、片方の直列素子の上下にのみ設けることができる。   In FIG. 1, the primary circuit has a half-bridge configuration, but a full-bridge configuration may be used. In this case, parallel capacitors can be provided in parallel to all the semiconductor switching elements, or can be provided only above and below one of the series elements.

図4に、本発明の第2の実施形態の回路構成を示す。図4において、101、102はコンデンサである。そのキャパシタンスはコンデンサ2、3よりも十分小さく、また寄生キャパシタンスB、Cより大きいものを適用する。また、103,104は、半導体スイッチング素子である。図4の構成を有する第2の実施形態の回路は、漏れインダクタンスAを十分小さくできない場合に適用することができる。   FIG. 4 shows a circuit configuration of the second embodiment of the present invention. In FIG. 4, 101 and 102 are capacitors. The capacitance is sufficiently smaller than the capacitors 2 and 3 and larger than the parasitic capacitances B and C is applied. Reference numerals 103 and 104 denote semiconductor switching elements. The circuit of the second embodiment having the configuration of FIG. 4 can be applied when the leakage inductance A cannot be made sufficiently small.

例えば半導体スイッチング素子4がオフする際、半導体スイッチング素子104をオンしておく。半導体スイッチング素子4の両端電圧がコンデンサ101の電圧を超えると、半導体スイッチング素子103が逆方向に導通し、図5の動作説明図に示されるように、コンデンサ101→半導体スイッチング素子104→半導体スイッチング素子103→漏れインダクタンスA→変圧器6→コンデンサ2→半導体スイッチング素子4の経路、及びコンデンサ102→半導体スイッチング素子104→半導体スイッチング素子103→漏れインダクタンスA→変圧器6→コンデンサ3→コンデンサ102の経路で電流が流れる。この結果、コンデンサ101は充電、コンデンサ102は放電される。   For example, when the semiconductor switching element 4 is turned off, the semiconductor switching element 104 is turned on. When the voltage across the semiconductor switching element 4 exceeds the voltage of the capacitor 101, the semiconductor switching element 103 conducts in the opposite direction, and as shown in the operation explanatory diagram of FIG. 5, the capacitor 101 → the semiconductor switching element 104 → the semiconductor switching element. 103 → leakage inductance A → transformer 6 → capacitor 2 → semiconductor switching element 4 and capacitor 102 → semiconductor switching element 104 → semiconductor switching element 103 → leakage inductance A → transformer 6 → capacitor 3 → capacitor 102 Current flows. As a result, the capacitor 101 is charged and the capacitor 102 is discharged.

この動作中は、半導体スイッチング素子4の両端電圧は、およそコンデンサ101の電圧と等しくなる。この結果、半導体スイッチング素子4の電圧変化が抑制され、その間に漏れインダクタンスAの電流が減衰する。このため、漏れインダクタンスAの値がある程度大きくても、半導体スイッチング素子4の電圧は、E/2付近に抑制される。   During this operation, the voltage across the semiconductor switching element 4 is approximately equal to the voltage of the capacitor 101. As a result, the voltage change of the semiconductor switching element 4 is suppressed, and the current of the leakage inductance A is attenuated during that time. For this reason, even if the value of the leakage inductance A is large to some extent, the voltage of the semiconductor switching element 4 is suppressed to around E / 2.

半導体スイッチング素子5をオンする際には、あらかじめ半導体スイッチング素子104をオフしておくことで、半導体スイッチング素子5を介してコンデンサ101がEまで充電、コンデンサ102が0Vまで放電されることを防止する。半導体スイッチング素子5がオフした際には、半導体スイッチング素子103をあらかじめオンしておくことで、コンデンサ101が放電、コンデンサ102が充電される。   When turning on the semiconductor switching element 5, the semiconductor switching element 104 is turned off in advance to prevent the capacitor 101 from being charged to E and the capacitor 102 from being discharged to 0 V through the semiconductor switching element 5. . When the semiconductor switching element 5 is turned off, the capacitor 101 is discharged and the capacitor 102 is charged by turning on the semiconductor switching element 103 in advance.

図4においても、一次側回路はフルブリッジ構成でもかまわない。この場合は、101〜104からなる回路を、両方の半導体スイッチング素子直列回路に設けるか、或いは、片方にのみ設けることができる。   Also in FIG. 4, the primary side circuit may have a full bridge configuration. In this case, the circuit composed of 101 to 104 can be provided in both semiconductor switching element series circuits, or can be provided in only one of them.

図6に、本発明の第3の実施形態の回路構成を示す。105は電圧依存性キャパシタであり、印加電圧が0Vから定格電圧まで増加するにつれて、そのキャパシタンスが数分の1から数10分の1に減少する性質がある。このような特性を示すものとしては、半導体の寄生キャパシタンスや、一部のセラミックコンデンサが知られている。   FIG. 6 shows a circuit configuration of the third embodiment of the present invention. Reference numeral 105 denotes a voltage-dependent capacitor, which has a property that its capacitance decreases from a fraction to a few tens of times as the applied voltage increases from 0 V to the rated voltage. As those exhibiting such characteristics, semiconductor parasitic capacitance and some ceramic capacitors are known.

半導体スイッチング素子4のターンオフ時に、電圧依存性キャパシタ105は最初E/2に充電されているが、漏れインダクタンスAにより放電される。半導体スイッチング素子4の電圧がE/2付近、すなわち電圧依存性キャパシタ105の電圧が0V付近になると、電圧依存性キャパシタ105のキャパシタンスが急増して電圧変化を妨げる。このため、半導体スイッチング素子4の電圧はE/2付近に留まる。   When the semiconductor switching element 4 is turned off, the voltage dependent capacitor 105 is initially charged to E / 2, but is discharged by the leakage inductance A. When the voltage of the semiconductor switching element 4 is in the vicinity of E / 2, that is, the voltage of the voltage-dependent capacitor 105 is in the vicinity of 0 V, the capacitance of the voltage-dependent capacitor 105 increases rapidly to prevent voltage change. For this reason, the voltage of the semiconductor switching element 4 remains in the vicinity of E / 2.

半導体スイッチング素子5がオンすると、電圧依存性キャパシタ105は逆極性にE/2まで充電されるが、電圧の上昇に伴い電圧依存性キャパシタ105のキャパシタンスは急激に小さくなるため、充電電流が抑制される。このため、通常のコンデンサを設けた場合よりも、充電に伴う損失を小さく抑えつつ、素子電圧E/2付近での電圧抑制効果を発揮することができる。   When the semiconductor switching element 5 is turned on, the voltage-dependent capacitor 105 is charged up to E / 2 in the reverse polarity, but the capacitance of the voltage-dependent capacitor 105 is rapidly reduced as the voltage increases, so that the charging current is suppressed. The For this reason, it is possible to exert a voltage suppressing effect near the element voltage E / 2 while suppressing a loss due to charging to a smaller value than when a normal capacitor is provided.

図6において、電圧依存性キャパシタ105が接続されるコンデンサ2、3は、ハーフブリッジ構成の直列コンデンサを兼用しているが、コンデンサ2、3とは別に直列コンデンサを設けてもかまわない。更に、一次側回路をフルブリッジ構成とし、各々又は片方の
半導体スイッチング素子直列回路に、電圧依存性キャパシタ105に相当するコンデンサと直列コンデンサからなる回路を設けることができる。
In FIG. 6, the capacitors 2 and 3 to which the voltage-dependent capacitor 105 is connected also serve as a series capacitor having a half-bridge configuration. However, a series capacitor may be provided separately from the capacitors 2 and 3. Furthermore, the primary side circuit can have a full bridge configuration, and each or one of the semiconductor switching element series circuits can be provided with a circuit composed of a capacitor corresponding to the voltage-dependent capacitor 105 and a series capacitor.

以上説明した各実施形態によれば、ターンオフ時の半導体スイッチング素子の印加電圧がEからE/2程度まで低減され、これに伴いスイッチング損失を減少させることが可能となる。   According to each embodiment described above, the applied voltage of the semiconductor switching element at the time of turn-off is reduced from E to about E / 2, and accordingly, switching loss can be reduced.

また、上記各実施形態によれば、スイッチング時の電圧変化とその後の振動が抑制され、発生ノイズを低減させることが可能となる。   Moreover, according to each said embodiment, the voltage change at the time of switching and subsequent vibration are suppressed, and it becomes possible to reduce generated noise.

1 直流電源
2、3、12、14、101、102 コンデンサ
4、5、103、104 半導体スイッチング素子
6 変圧器
7〜10、15、16、 ダイオード
11 インダクタ
13 負荷
105 電圧依存性キャパシタ
A 漏れインダクタンス
B、C 寄生キャパシタンス
DESCRIPTION OF SYMBOLS 1 DC power supply 2, 3, 12, 14, 101, 102 Capacitor 4, 5, 103, 104 Semiconductor switching element 6 Transformer 7-10, 15, 16, Diode 11 Inductor 13 Load 105 Voltage dependence capacitor A Leakage inductance B , C Parasitic capacitance

Claims (3)

各々直列に接続された半導体スイッチング素子を用いて直流電源の直流電圧を交流に変換するインバータと、変圧器と、整流回路とを縦続接続し、整流回路の出力に平滑インダクタと平滑コンデンサとの直列回路を接続し、該平滑コンデンサの両端に負荷を接続し、該整流回路の出力の一端に転流コンデンサの一端を接続し、該転流コンデンサの他端と第1ダイオードの一端を接続し、該第1ダイオードの他端と該整流回路の出力の他端とを接続し、該第1ダイオードの一端と、該平滑インダクタと該平滑コンデンサの接続点との間に、第2ダイオードをそれぞれ並列に接続して構成される直流−直流変換回路において、
前記半導体スイッチング素子に各々並列に接続され、前記変圧器の漏れインダクタンスによって充電される際に、該充電による充電電圧が前記直流電源の電圧まで達しないキャパシタンス値に設定されるコンデンサを備える、
ことを特徴とする直流−直流変換回路。
An inverter that converts the DC voltage of the DC power source into AC using a semiconductor switching element connected in series, a transformer, and a rectifier circuit are cascaded, and a series of a smoothing inductor and a smoothing capacitor is connected to the output of the rectifier circuit. Connecting a circuit, connecting a load across the smoothing capacitor, connecting one end of the commutation capacitor to one end of the output of the rectifier circuit, connecting the other end of the commutation capacitor and one end of the first diode; The other end of the first diode and the other end of the output of the rectifier circuit are connected, and a second diode is connected in parallel between one end of the first diode and a connection point between the smoothing inductor and the smoothing capacitor. In a DC-DC converter circuit configured to be connected to
A capacitor that is connected in parallel to each of the semiconductor switching elements and has a capacitance set to a capacitance value that does not reach a voltage of the DC power supply when charged by a leakage inductance of the transformer;
A DC-DC conversion circuit characterized by that.
前記半導体スイッチング素子に各々並列にスイッチ素子と並列コンデンサとの直列回路を設け、該半導体スイッチング素子のターンオフ時には該スイッチ素子を導通させ、該半導体スイッチング素子に直列に接続された他の半導体スイッチング素子のターンオン時には該スイッチ素子を遮断して、該半導体スイッチング素子のターンオフ時における電圧、及び該並列コンデンサの最大電圧が、前記直流電源の電圧の略1/2となるようにする、
ことを特徴とする請求項1に記載の直流−直流変換回路。
A series circuit of a switch element and a parallel capacitor is provided in parallel to each of the semiconductor switching elements, and the switch elements are made conductive when the semiconductor switching elements are turned off, and other semiconductor switching elements connected in series to the semiconductor switching elements The switch element is cut off at the time of turn-on so that the voltage at the time of turn-off of the semiconductor switching element and the maximum voltage of the parallel capacitor are approximately ½ of the voltage of the DC power supply.
The DC-DC converter circuit according to claim 1, wherein:
前記直流電源と並列に各々直列に接続されたコンデンサ回路を接続し、該コンデンサ回路相互の接続点と、前記半導体スイッチング素子相互の接続点の間に、電圧を印加するとキャパシタンスが減少する電圧依存性キャパシタを接続する、
ことを特徴とする請求項1に記載の直流−直流変換回路。
Capacitor circuits connected in series with each of the DC power supplies in parallel are connected, and voltage dependency that capacitance decreases when a voltage is applied between a connection point between the capacitor circuits and a connection point between the semiconductor switching elements. Connect the capacitor,
The DC-DC converter circuit according to claim 1, wherein:
JP2009185692A 2009-08-10 2009-08-10 Dc-dc conversion circuit Withdrawn JP2011041387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009185692A JP2011041387A (en) 2009-08-10 2009-08-10 Dc-dc conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009185692A JP2011041387A (en) 2009-08-10 2009-08-10 Dc-dc conversion circuit

Publications (1)

Publication Number Publication Date
JP2011041387A true JP2011041387A (en) 2011-02-24

Family

ID=43768550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009185692A Withdrawn JP2011041387A (en) 2009-08-10 2009-08-10 Dc-dc conversion circuit

Country Status (1)

Country Link
JP (1) JP2011041387A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012249351A (en) * 2011-05-25 2012-12-13 Hitachi Ltd Dc power supply device
KR101558662B1 (en) 2013-10-10 2015-10-08 현대자동차주식회사 Switching power supply device and battery charger including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012249351A (en) * 2011-05-25 2012-12-13 Hitachi Ltd Dc power supply device
US8964414B2 (en) 2011-05-25 2015-02-24 Hitachi, Ltd. DC power supply including resonant circuit for reducing switching losses
KR101558662B1 (en) 2013-10-10 2015-10-08 현대자동차주식회사 Switching power supply device and battery charger including the same
US9240698B2 (en) 2013-10-10 2016-01-19 Hyundai Motor Company Switching power supply device and battery charger including the same

Similar Documents

Publication Publication Date Title
JP5065188B2 (en) Series resonant converter
US9287792B2 (en) Control method to reduce switching loss on MOSFET
JP5088386B2 (en) Switching power supply
US9252677B2 (en) Quasi resonant push-pull converter and control method thereof
CN101795076B (en) Power converter and method for controlling power converter
KR102116705B1 (en) Converter and driving method thereof
CN108352787A (en) Flyback converter
WO2014155604A1 (en) Dc-dc converter
US20140204620A1 (en) Converter
JP6033649B2 (en) DC-DC converter
JP2015159710A (en) energy recovery snubber
JP6012822B1 (en) Power converter
JP6388154B2 (en) Resonant type DC-DC converter
JP2012239341A (en) Switching power supply device
JP2015042080A (en) Switching power supply device
JP2013236428A (en) Dc conversion device
KR20160101808A (en) Full-Bridge DC-DC Converter
JP6458235B2 (en) Switching power supply
JP5565186B2 (en) Power converter
JP5516055B2 (en) Power converter
WO2011048680A1 (en) Switching power supply device
JP6783738B2 (en) converter
JP2011041387A (en) Dc-dc conversion circuit
JP4764980B2 (en) DC-DC converter
US20140002035A1 (en) Common-core power factor correction resonant converter

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121106