[go: up one dir, main page]

JP2011040757A - 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法 - Google Patents

六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法 Download PDF

Info

Publication number
JP2011040757A
JP2011040757A JP2010181615A JP2010181615A JP2011040757A JP 2011040757 A JP2011040757 A JP 2011040757A JP 2010181615 A JP2010181615 A JP 2010181615A JP 2010181615 A JP2010181615 A JP 2010181615A JP 2011040757 A JP2011040757 A JP 2011040757A
Authority
JP
Japan
Prior art keywords
layer
substrate
critical dimension
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010181615A
Other languages
English (en)
Other versions
JP5577530B2 (ja
Inventor
Christopher Cole
コール クリストファー
Akiteru Ko
明輝 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2011040757A publication Critical patent/JP2011040757A/ja
Application granted granted Critical
Publication of JP5577530B2 publication Critical patent/JP5577530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

【課題】基板の反射防止（ＡＲＣ）層をパターンエッチングする方法を提供する。
【解決手段】この方法は、六フッ化硫黄（ＳＦ６）および炭化水素ガスを含有する処理ガスから生成されるプラズマを用いてシリコン含有反射防止層をエッチングして幾何形状パターンを形成する工程を含み、さらに、前記幾何形状パターンにおける密集した構造についての最終限界寸法と、前記幾何形状パターンにおける孤立した構造についての最終限界寸法との限界寸法偏差を低減するため、前記ＳＦ６の流量に対する前記炭化水素ガスの流量を調整する、各工程を含む。
【選択図】図２

Description

本発明は、基板の反射防止（ＡＲＣ）層をエッチングして幾何形状パターンを形成する方法、詳細には、ＳＦ６および炭化水素ガスを含有する処理ガスで形成されるプラズマを用い、シリコンを含有するＡＲＣ層をエッチングして幾何形状パターンを形成する方法に関する。
集積回路（ＩＣ）の製造には、概して、半導体基板にパターニングされたコンタクトまたはビア内の材料を除去したり、細いラインに沿って材料をエッチングしたりするため、（ドライ）プラズマエッチング処理を利用する半導体製造装置が用いられる。プラズマエッチング処理の成否は、一の材料を実質的にエッチングせずに、他の材料を選択的にエッチングするのに適した化学反応物質による化学エッチングにかかっている。たとえば、半導体基板上において、保護層に形成されたパターンが、選択された材料の下地層へプラズマエッチング処理を利用して転写され得る。保護層は、たとえばフォトレジスト層などの放射線感受性の層で出来ており、フォトリソグラフィ処理を用いて形成されたパターンを有している。保護層はまたフォトレジスト層の下地層として反射防止（ＡＲＣ）層を含み、フォトレジスト層に形成されたパターンは、下地のＡＲＣ層に転写される。フォトレジスト層からＡＲＣ層へのパターン転写の間に、そのパターンの限界寸法（critical dimension：ＣＤ）を制御することが望ましい。また、基板上で均一にＣＤ性を実現することが望ましい。さらに、ネスト化された（nested）（すなわち密集した）構造と、孤立した（すなわち間隔の広い）構造との両方に対して等しくＣＤ制御を実現することが望ましい。
本発明は、エッチングにより基板に構造を形成する方法に関する。
また、本発明は、基板上の反射防止（ＡＲＣ）層をエッチングして構造を形成する方法に関する。詳細には、ＳＦ６および炭化水素ガスを含有する処理ガスで形成されるプラズマを用い、シリコンを含有するＡＲＣ層をエッチングして幾何形状パターンを形成する方法に関する。
本発明の一実施形態によれば、シリコンを含有する反射防止層をパターンエッチングする方法が記述される。この方法は、ＳＦ６および炭化水素ガスを含有する処理ガスから形成されるプラズマを用い、シリコンを含有する反射防止層に構造を形成するエッチングを含む。また、この方法は、幾何形状パターンのネスト化された（密集した）構造について最終ＣＤと、幾何形状パターンの孤立した構造について最終ＣＤとの間のＣＤ偏差を低減するため、ＳＦ６の流量に対する炭化水素ガスの流量の調整を更に含む。
他の実施形態によれば、基板の反射防止（ＡＲＣ）層を乾式現像する方法が記述される。この方法は、フォトリソグラフィプロセスを用いて形成される、密集した構造と孤立した構造を有する幾何形状パターンを含むリソグラフィ層であって、シリコン含有反射防止層を覆う当該リソグラフィ層を含む多層マスクを備える基板をプラズマ処理システムに配置し；前記シリコン含有反射防止層に前記幾何形状パターンを転写するためのプロセスレシピを決定し；前記密集した構造についての第１の限界寸法と第２の限界寸法との間の限界寸法偏差の目標値、前記孤立した構造についての第１の限界寸法と第２の限界寸法との間の限界寸法偏差の目標値、および前記密集した構造についての前記第２の限界寸法と前記孤立した構造についての前記第２の限界寸法との間の限界寸法偏差の目標値を含む一又は二以上の性能評価基準を前記プロセスレシピに対して決定し；前記プロセスレシピに従って、六フッ化硫黄（ＳＦ６）および炭化水素ガスを含有する処理ガスを前記プラズマ処理システムへ導入し；前記一又は二以上の性能評価基準の少なくとも一つを実現するため、前記プロセスレシピにおける前記ＳＦ６の流量に対する前記炭化水素ガスの流量を調整し；前記プロセスレシピに従って、前記プラズマ処理システムにおいて前記処理ガスからプラズマを生成し；前記リソグラフィ層における前記幾何形状パターンを下地の前記シリコン含有反射防止層へ転写するため、前記基板を前記プラズマに晒す、各工程を含む。
本発明のまた別の実施形態によれば、基板の反射防止（ＡＲＣ）層をパターンエッチングする方法が記述される。この方法は、シリコンを含有するＡＲＣ層を含む基板をプラズマ処理システムに配置し、ＳＦ６、ＣｘＨｙタイプの炭化水素ガス、および任意の希ガスを含む処理ガスをプラズマ処理システムに導入し、処理ガスからプラズマを生成し、基板をプラズマに晒すステップを含む。
本発明の実施形態による、エッチングによって幾何形状パターンを形成する手順を模式的に示す図である。 本発明の実施形態による、エッチングによって幾何形状パターンを形成する手順を模式的に示す図である。 本発明の実施形態による、エッチングによって幾何形状パターンを形成する手順を模式的に示す図である。 本発明の実施形態による、エッチングによって幾何形状パターンを形成する手順を模式的に示す図である。 エッチングによって幾何形状パターンを形成する方法を示すフローチャートである。 本発明の実施形態による処理システムの模式図である。 本発明の他の実施形態による処理システムの模式図である。 本発明の他の実施形態による処理システムの模式図である。 本発明の他の実施形態による処理システムの模式図である。 本発明の他の実施形態による処理システムの模式図である。 本発明の他の実施形態による処理システムの模式図である。 本発明の他の実施形態による処理システムの模式図である。 基板の幾何形状パターンのエッチングデータの典型例である。 基板の幾何形状パターンのエッチングデータの典型例である。 基板の幾何形状パターンのエッチングデータの典型例である。 ３種類のプロセスレシピをまとめた表である。 図１１に示すプロセスレシピを用いて行った実験の結果をまとめた表である。
以下の説明において、処理システムの特定の形状、およびそこに使用される種々の部品や処理などの説明といった具体的詳細は限定を目的とせず説明のために開示される。本発明は、これらの具体的詳細から逸脱した他の実施形態においても実施可能であると理解されるべきである。
材料プロセス手法において、基板の表面の化学的性質を創造し支援して、基板から材料を除去するのを促進したり、基板に材料を堆積するための形成反応を促進したりするため、しばしばプラズマが利用される。基板のエッチングにおいては、基板の表面のある種の材料と反応するのに適した反応性化学種を創造するためにプラズマが利用される。さらに、基板のエッチングにおいて、基板の表面反応に対してエネルギーを供給するのに有用な荷電種を創造するためにプラズマが利用される。
一例として、パターンエッチングには、たとえば放射線感受材料（たとえばフォトレジスト）の薄膜などのフォトリソグラフィ層を基板の上面に適用する工程が含まれる。フォトリソグラフィ層は後にパターンニングされ、エッチング中に基板上の下地薄膜層にパターンを転写するためのマスクを提供する。放射線感受材料のパターニングには、たとえばマイクロリソグラフィシステムを用いた電磁（ＥＭ）照射の幾何学パターンにフォトリソグラフィ層を晒す工程が含まれる。この工程に引き続いて、現像液を用い、放射線感受性材料のうちの照射された領域を（ポジフォトレジストの場合のように）除去し、または照射されていない領域を（ネガフォトレジストの場合のように）除去する工程が行われる。
従来のリソグラフィ技術を用いてフォトリソグラフィ層をパターニングして薄い幾何形状（feature）を形成するため、多層マスクが利用される。たとえば、多層マスクは、二層マスクまたは三層マスクを含んで良い。第２層または第３層を含めると、最上のフォトリソグラフィ層は、後続のエッチングプロセスに耐えるように習慣的に選択される膜厚よりも薄くて良い。したがって、従来のフォトリソグラフィ技術を用いると、薄いフォトリソグラフィ層に微細な幾何形状を形成することができる。この後、ドライエッチングプロセスなどの乾式現像プロセスを用いて、フォトリソグラフィ層に形成された微細な幾何形状が、下地の第２層または第３層へ転写される。
しかし、パターン転写中に基板のほぼ全域で限界寸法（ＣＤ）が均一に維持され、拡大され、または減少されるように、多層マスクに幾何形状を形成する必要がある。たとえば、基板の全域（たとえば中央から端まで）で、幾何形状内（within-feature）ＣＤ偏差（CD bias）（すなわち、フォトリソグラフィ層における初期ＣＤと下地の第２層または第３層における最終ＣＤとの差）が均一に分布することが望ましい。さらに、パターン転写中に、孤立した−密集した（isolated-nested）ＣＤ偏差（すなわち、ネスト化された（密集した）構造についての最終ＣＤと孤立した（間隔の広い）構造についての最終ＣＤと差）が低減または最小化されるように、多層マスクに幾何形状を形成する必要もある。
なお、以下の説明の便宜上、「孤立した−密集したＣＤ偏差」を「疎密ＣＤ偏差」と記し、「ネスト化された」を「密集した」と記す。また、「密集した」および「孤立した」は相対的なものであって、密集した構造は、孤立した構造のパターン密度よりも高いパターン密度を有していればよい。
したがって、幾何形状内ＣＤ偏差や疎密ＣＤ偏差など、多層マスクにおけるパターン欠陥を較正する必要性が依然として存在する。パターン転写において、従来のプロセス化学では、好ましいＣＤ制御を実現できない。
したがって、一の実施形態においては、図１Ａから図１Ｄまでに図示され、図２のフローチャート５００で示される、基板をエッチングして幾何形状パターンを形成する方法が記述される。この方法は、基板１００上の、幾何形状パターンが転写されることとなる薄膜１１０上に多層マスク１２０を形成することから始まる。多層マスク１２０は、フォトリソグラフィ層１２６と、第２のマスク層１２４と、任意の第３のマスク層１２２とを含む。
基板１００は、半導体基板、シリコン・オン・インシュレータ（ＳＯＩ）基板、フラットパネルディスプレイ基板、または液晶基板などであって良い。
薄膜１１０は、導電体層、非導電体層、または半導電体層であって良い。たとえば、薄膜１１０は、金属、金属酸化物、金属窒化物、金属酸窒化物、金属シリケート、金属シリサイド、シリコン、多結晶性シリコン（ポリシリコン）、添加されたシリコン、酸化シリコン、窒化シリコン、シリコンカーバイド、または酸窒化シリコンなどを含む材料層を有して良い。また、たとえば薄膜１１０は、二酸化炭素の誘電率である約４（たとえば熱酸化シリコンの誘電率は３．８から３．９までの範囲にある）よりも小さい名目上の誘電率を有する低誘電率（すなわちlow-k）または超低誘電率（すなわち超low-k）誘電体層であって良い。より具体的には、薄膜１００は、３．７より小さい誘電率、または１．６から３．７までの範囲の誘電率を有して良い。薄膜１１０は、多孔性であっても多孔性でなくても良い。
一実施形態によれば、薄膜１１０は、窒化シリコン（ＳｉＮ、またはより一般的にＳｉｘＮｙ）を含む。たとえば、シリコンにシャロー・トレンチ分離（ＳＴＩ）構造を用意する場合、窒化シリコンの薄膜を保護層として用いて良い。このとき、窒化シリコンの薄膜は、シリコン基板またはＳＯＩ基板の上の酸化層を覆っていて良い。後に説明するように幾何形状が窒化シリコンにエッチングされて、最終的に、下地の酸化層およびシリコン層がエッチングされる。結果として得られるトレンチは、誘電体材料で埋め込まれ、平坦化される。
薄膜１００は、たとえば化学気相堆積（ＣＶＤ）、プラズマ支援ＣＶＤ（ＰＥＣＶＤ）、原子層堆積法（ＡＬＤ）、プラズマ支援ＡＬＤ（ＰＥＡＬＤ）、物理気相堆積（ＰＶＤ）、またはイオン化ＰＶＤ（ｉＰＶＤ）などの気相堆積法を用いて形成することができる。また、東京エレクトロン社（ＴＥＬ）から市販されているリシウス（Lithius）コーティングシステム、クリーントラックＡＣＴ１２ＳＯＤ（スピン・オン・ダイエレクトリック）、ＡＣＴ８ＳＯＤに提供されるスピン・オン法を用いて形成しても良い。クリーントラックＡＣＴ８（２００ｍｍ）、ＡＣＴ１２（３００ｍｍ）、およびリシウス（３００ｍｍ）は、ＳＯＤ材料に対するコート、ベーク、およびキュアのツールを提供する。トラックシステムは、１００ｍｍ、２００ｍｍ、３００ｍｍ、およびこれ以上のサイズの基板を処理するよう構成され得る。基板に薄膜を形成する他の方法及びシステムは、スピン・オン技術や気相堆積技術の分野の当業者によく知られている。
フォトリソグラフィ層１２６は、フォトレジストなどの放射線感受性材料の層により形成されている。フォトレジスト層は、２４８ｎｍ（ナノメータ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、または電子線感受性レジストを含んで良い。フォトレジスト層はトラックシステムを用いて形成することができる。たとえば、トラックシステムは、東京エレクトロン社（ＴＥＬ）から市販されているリシウスレジスト塗布システム、クリーントラックＡＣＴ８、ＡＣＴ１２などであって良い。基板にフォトレジスト層を形成する他の方法や装置は、スピン・オン技術の分野の当業者によく知られている。
第２のマスク層１２４は、たとえばシリコン含有反射防止（ＡＲＣ）層などの、シリコンを含有する層により形成されている。たとえば、第２のマスク層１２４は、信越化学者からSepr-Shb Aseries SiARCとして市販されているシリコン含有ＡＲＣで形成されて良い。第２のマスク層１２４は、たとえば、スピンコート技術または気相堆積プロセスを用いて形成されて良い。
任意の第３のマスク層１２２は、有機層または無機層で形成されて良い。たとえば、任意の第３のマスク層１２２は、有機誘電体層（ＯＤＬ）で形成されて良い。ＯＤＬは、光感受性有機ポリマーまたはエッチタイプ（etch type）有機化合物を含むことができる。たとえば、光感受性有機ポリマーは、ポリアクリレート（polyacrylate）樹脂、エポキシ（epoxy）樹脂、フェノール（phenol）樹脂、ポリアミド（polyamide）樹脂、ポリイミド（polyimide）樹脂、不飽和ポリエステル（unsaturated polyester）樹脂、ポリフェニレンエーテル（polyphenylenether）樹脂、ポリフェニレンサルファイド（polyphenylenesulfide）樹脂、またはベンゾシクロブテン（benzocyclobutene：ＢＣＢ）であって良い。これらの材料はスピン・オン技術を用いて形成することができる。
図１Ａに示すように、フォトリソグラフィ層１２６はイメージパターンにより像形成される。乾式または湿式フォトリソグラフィシステムを用いて、レチクルを通してＥＭ放射に晒される。従来のステッパーリソグラフィシステムやスキャニングリソグラフィシステムを適宜用いることにより、イメージパターンを形成することができる。たとえば、フォトリソグラフィシステムは、オランダ国のＡＳＭＬ社（De Run 6501, 5504 DR Veldhoven, The Netherlands）、またはキャノンＵＳＡ社半導体装置ディヴィジョン（3300 North First Street, San Nose, CA 95134）から市販されているものであって良い。この後、イメージパターンがリソグラフィ層１２６に現像されて、幾何形状パターン１３０が形成される。幾何形状パターン１３０は、第１の限界寸法（ＣＤ）１３２を有する孤立した構造１３１と、第１のＣＤ１３２’を有する密集した構造１３１’とを有する。現像プロセスは、たとえばトラックシステムのような現像システムにおいて基板を現像液に晒すことを含む。たとえばトラックシステムは、東京エレクトロン社（ＴＥＬ）から市販されているリシウス塗布現像システム、クリーントラックＡＣＴ８、ＡＣＴ１２であって良い。
リソグラフィ層１２６のパターニングに続けて、基板１００が搬送されてプラズマ処理システムに配置される。これについて以下に詳細に説明する。
ステップ５１０（図２）かつ図１Ｂに示すように、孤立した構造１３１と密集した構造１３１’とを有する幾何形状パターン１３０が、ドライプラズマエッチングプロセスを用い、リソグラフィ層１２６からシリコン含有ＡＲＣ層などの第２のマスク層１２４に転写される。エッチングプロセスは、プロセスレシピを決定する工程と、プロセスレシピに従ってＳＦ６および炭化水素ガスを含有する処理ガスをプラズマプロセスシステムへ導入する工程と、プロセスレシピに従って、プラズマプロセスシステムにおいて処理ガスからプラズマを生成する工程と、リソグラフィ層１２６の幾何形状パターン１３０を下地のシリコン含有ＡＲＣ層１２４へ転写するため基板１００をプラズマに晒す工程とを含む。
炭化水素ガスは、ＣｘＨｙを含有するガスであって良く、ここでｘおよびｙは１以上の整数である。たとえば、炭化水素ガスは、ハロゲンを含まないＣｘＨｙを含有するガスを含んで良い。また、たとえば、炭化水素ガスは、Ｃ２Ｈ４，ＣＨ４，Ｃ２Ｈ２，Ｃ２Ｈ６，Ｃ３Ｈ４，Ｃ３Ｈ６，Ｃ３Ｈ８，Ｃ４Ｈ６，Ｃ４Ｈ８，Ｃ４Ｈ１０，Ｃ５Ｈ８，Ｃ５Ｈ１０，Ｃ６Ｈ６，Ｃ６Ｈ１０，およびＣ６Ｈ１２を含んで良い。たとえば処理ガスはＳＦ６とＣ２Ｈ４を含んで良い。或いは、たとえば処理ガスはＳＦ６とＣ２Ｈ４から成って良い。
処理ガスは、ＣＦ４，Ｃ３Ｆ６，Ｃ４Ｆ６，Ｃ４Ｆ８，Ｃ５Ｆ８，ＣＨＦ３，若しくはＣＨ２Ｆ２、またはこれらの二または三以上の組み合わせを更に含んで良い。また、処理ガスは、不活性ガス、すなわちプラズマ存在下で基板表面に対して化学的に不活性なガスを更に含んで良い。たとえば、処理ガスは希ガスを含んでもよい。或いは、処理ガスはアルゴン（Ａｒ）を含んでもよい。
図１Ｂに示すように、パターン転写中に、リソグラフィ層１２６における、幾何形状パターン１３０の孤立した構造１３１についての第１のＣＤ１３２は、第２のマスク層１２４における第２のＣＤ１４２に対して、同じに維持されるか、小さくなるか、または大きくなる。また、パターン転写中に、リソグラフィ層１２６における、幾何形状パターン１３０の密集した構造１３１’についての第１のＣＤ１３２’は、第２のマスク層１２４における第２のＣＤ１４２’に対して、同じに維持されるか、小さくなるか、または大きくなる。孤立した構造における目標ＣＤ偏差（幾何形状内ＣＤ偏差）、すなわち第１のＣＤ１３２と第２のＣＤ１４２との差は、ほぼゼロか、正の値か、または負の値となる。一の実施形態において、孤立した構造における目標ＣＤ偏差はほぼゼロである（すなわちトリミングは不要である。以下、ゼロ・トリム条件と記す）。密集した構造における目標ＣＤ偏差（幾何形状内ＣＤ偏差）、すなわち第１のＣＤ１３２’と第２のＣＤ１４２’との差は、ほぼゼロか、正の値か、または負の値となる。一の実施形態において、密集した構造における目標ＣＤ偏差はほぼゼロである（すなわちゼロ・トリム条件）。
プロセスレシピを決定する工程は、ＳＦ６の流量を決定し、炭化水素ガスの流量を決定し、プラズマプロセスシステムの圧力を設定し、基板を支持する基板ホルダ内の下部電極に印加される第１の高周波（ＲＦ）信号の第１の電力レベルを設定し、基板上方の、下部電極と対向する上部電極に印加される第２のＲＦ信号の電力レベルを設定し、プラズマプロセスシステムの温度条件を設定し、基板または基板ホルダの温度条件を設定し、エッチング時間を設定し、かつ／又はオーバーエッチング時間を設定する。
ステップ５２０において、ＣＤを維持するか、小さくするか、または大きくするため、ＳＦ６の流量に対する炭化水素ガスの流量が調整される。また、ＳＦ６の量（または流量）に対する炭化水素ガスの量（または流量）の比などの比が調整されて良い。たとえば、疎密ＣＤ偏差を低減かつ／又は最小化するため、すなわち、密集した構造についての最終ＣＤに実質的に等しい、孤立した構造についての最終ＣＤを実現するため、ＳＦ６と炭化水素ガスの相対量が調整される。
疎密ＣＤ偏差などのＣＤ偏差の調整には、（１）プロセス圧力を調整かつ／又は選択する工程、（２）プラズマを生成するための一または二以上の電力レベルを調整かつ／又はは選択する工程、（３）エッチング時間を調整かつ／又は選択する工程、（４）オーバーエッチング時間を調整かつ／又は選択する工程が更に含まれ得る。孤立した構造におけるＣＤ偏差および密集した構造におけるＣＤ偏差を含むＣＤ偏差に対するプロセスレシピの影響については後述する。
一の実施形態においては、目標とする孤立した構造におけるＣＤ偏差および目標とする密集した構造におけるＣＤ偏差はほぼゼロである（すなわちゼロ・トリム条件）。処理ガスからプラズマを生成する場合、プロセスレシピ（たとえばゼロ・トリム条件を実現するためのゼロ・トリム・プロセスレシピ）は、孤立した構造および密集した構造の両方に対してＣＤを維持するために選択され、決定される。他の実施形態においては、目標とする疎密ＣＤ偏差がほぼゼロである。この後、孤立した構造と密集した構造との間のＣＤ偏差を低減、または最小化するため、プロセスレシピが調整される。疎密ＣＤ偏差を低減かつ／又は最小化することが望まれるＳＴＩ構造を製造する場合、ゼロ・トリム・プロセスレシピが使用される。
幾何形状パターン１３０が第２のマスク層１２４の厚さ分に及んだ時点で、第１のＣＤ１３２，１３２’と第２のＣＤ１４２，１４２’との間の差の量を増加または減少するため、エッチング時間を延長して良い。エッチング時間を延長することにより、プラズマの化学的性質およびイオン照射により、第２のＣＤ１４２，１４２’が第１のＣＤ１３２，１３２’に対して減少するのを観察することができる。
図１Ｃに示すように、一又は二以上のエッチングプロセスを用い、孤立した構造１３１および密集した構造１３１’を含む幾何形状パターン１３０が、第２のマスク層１２４から下地の任意の第３のマスク層１２２へ転写される。これにより、孤立した構造１３１についての第３のＣＤ１５２と、密集した構造１３１’についての第３のＣＤ１５２’とが第３のマスク層１２２に形成される。第３のＣＤ１５２は、第２のＣＤ１４２とほぼ等しいか、第２のＣＤ１４２より小さいか、または第２のＣＤ１４２より大きくて良い。また、第２のＣＤ１５２’は、第２のＣＤ１４２’とほぼ等しいか、第２のＣＤ１４２’より小さいか、または第２のＣＤ１４２’より大きくて良い。一又は二以上のエッチングプロセスには、ウェットエッチングプロセスまたはドライエッチングプロセスの如何なる組み合わせが含まれて良い。ドライエッチングプロセスには、ドライプラズマプロセスや、プラズマでないドライエッチングプロセスが含まれ得る。たとえば、一又は二以上のエッチングプロセスには、ＣＯ２を含有する処理ガスから生成されるプラズマを利用するドライプラズマエッチングプロセスが含まれ得る。処理ガスは、Ｏ２、Ｈｅ、およびＨＢｒを更に含んで良い。さらに、たとえば一又は二以上のエッチングプロセスには、オーバーエッチングプロセスが含まれ得る。
図１Ｄに示すように、孤立した構造１３１および密集した構造１３１’を含む幾何形状パターン１３０は、一又は二以上のエッチングプロセスを用い、任意の第３のマスク層１２２から下地の薄膜１１０へ転写される。これにより、孤立した構造１３１についての第４のＣＤ１６２と、密集した構造１３１’についての第４のＣＤ１６２’とが薄膜１１０に形成される。たとえば、一又は二以上のエッチングプロセスには、ウェットエッチングプロセスまたはドライエッチングプロセスの如何なる組み合わせが含まれて良い。たとえば薄膜１１０が窒化シリコンで形成されている場合、一又は二以上のエッチングプロセスには、ＣＦ４およびＣＨＦ３を含有する処理ガスから生成されるプラズマを利用するドライプラズマエッチングプロセスが含まれ得る。さらに、たとえば一又は二以上のエッチングプロセスには、オーバーエッチングプロセスが含まれ得る。
上記のとおり、幾何形状パターン１３０を第２のマスク層１２４へ転写するプロセスレシピを決定する工程が本方法には含まれる。また、プロセスレシピの一又は二以上の性能評価基準（performance metrics）を決定する工程が本方法には含まれる。一又は二以上の性能評価基準には、密集した構造１３１’についての、初期ＣＤ１３２’と最終ＣＤ１４２’（または１５２’、１６２’）との間の（幾何形状内）限界寸法（ＣＤ）偏差の目標値、孤立した構造１３１についての、初期ＣＤ１３２と最終ＣＤ１４２（または１５２、１６２）との間の（幾何形状内）ＣＤ偏差の目標値、および孤立した構造１３１についての最終ＣＤ１４２（または１５２、１６２）と密集した構造１３１’についての最終ＣＤ１４２’（または１５２’、１６２’）との間の疎密ＣＤ偏差の目標値が含まれ得る。また、一又は二以上の性能評価基準には、上記の目標仕様を実現するための各許容誤差（すなわち、目標値と実際値との差）が含まれ得る。たとえば、一又は二以上の性能評価基準に、疎密ＣＤ偏差の目標値と実際値との差（許容誤差）として３ｎｍ以下であることを含めて良い。
また、一又は二以上の性能評価基準には、密集した構造１３１’についての最大粗さと、孤立した構造１３１についての最大粗さが含まれ得る。たとえば粗さは、パターン転写後に残る側壁１４４の表面で測定することができる。粗さは、幾何形状の平均表面プロファイルに関する粗さの算術平均、幾何形状パターンの平均表面プロファイルに関する粗さの二乗平均平方根、幾何形状の平均表面プロファイルに関する粗さの谷の最大深さ、幾何形状の平均表面プロファイルに関する粗さのピークの最大高さ、若しくはラフネスプロファイルの最大高さ（最小高さと最大高さとの幅）、またはこれらの二または三以上の如何なる組み合わせによって特徴づけて良い。
さらに、一又は二以上の性能評価基準には、密集した構造１３１’についてのＣＤ均一性と、孤立したＣＤ均一性とが含まれ得る。たとえば、ＣＤ均一性は、第１のＣＤ（１３２、１３２’）、第２のＣＤ（１４２、１４２’）、第３のＣＤ（１５２、１５２’）、第４のＣＤ（１６２、１６２’）、幾何形状内ＣＤ偏差かつ／又は疎密ＣＤ偏差の空間統計学から決定されて良い。
一又は二以上の性能評価基準は、その場観察計測学（in-situ metrology）若しくは事後計測学（ex-situ metrology）、またはこれらの組み合わせによって検証かつ／又はモニターすることができる。たとえば前者においては、光学散乱などの光学計測学を利用してＣＤを測定かつ／又はモニターして良い。光学散乱では、半導体デバイスの動作構造を形成する位置に近接して半導体基板に周期的格子が埋め込まれる。周期的格子のプロファイルを決定することにより、周期的格子を形成するのに利用される製造プロセス、ひいては周期的格子に隣接した、半導体デバイスの動作構造の品質を評価することができる。また、たとえば後者においては、ＣＤを測定かつ／又はモニターするため、ＣＤ−ＳＥＭ（限界寸法−走査型電子顕微鏡）計測を幾何形状の断面に対して実施して良い。
一の実施形態によれば、上記のプロセス条件を実施するよう構成されるプラズマ処理システム１ａが図３に示されている。プラズマ処理システム１ａは、プラズマ処理チャンバ１０、処理されるべき基板２５が取り付けられる基板ホルダ２０、および真空ポンプシステム５０を備える。基板２５は、半導体基板、ウエハ、プラットパネルディスプレイ用基板、または液晶ディスプレイ用基板であって良い。プラズマ処理チャンバ１０は、基板２５の表面近傍における処理領域４５においてプラズマを生成するのを促進するように構成されて良い。イオン化可能ガスまたは混合処理ガスがガス分配システム４０を介して供給される。処理ガスの所定のフローを形成するため、真空ポンプシステム５０を用いて処理圧力が調整される。所定の材料処理を目的として特定の材料を生成するために、かつ／又は基板２５の表面から材料を除去するのを補助するためプラズマが生成される。プラズマ処理システム１ａは、所望のサイズの基板、たとえば２００ｍｍ基板、３００ｍｍ基板、またはこれよりも大きい基板を処理するよう構成されて良い。
基板２５は、機械的クランプシステムまたは電気的クランプシステム（たとえば静電クランプシステム）などのクランプシステム２８を介して基板ホルダ２０へ取り付けられる。さらに、基板ホルダ２０は、基板ホルダ２０および基板２５の温度を制御かつ／又は調整するよう構成される加熱システム（図示せず）または冷却システム（図示せず）を含んでも良い。加熱システムまたは冷却システムは、冷却する場合、基板ホルダ２０から熱を受け取って熱交換システム（図示せず）に対しその熱を輸送し、または加熱する場合、熱交換システムからの熱を基板ホルダ２０に対し輸送する熱輸送流体の循環フローを含んで良い。他の実施形態では、抵抗加熱素子、または熱電気式ヒータ／クーラーなどの加熱／冷却素子を基板ホルダ２０内に含めても良く、またプラズマ処理チャンバ１０のチャンバ壁やプラズマ処理システム１ａ内の他の部品に設けても良い。
また、基板２５と基板ホルダ２０との間のガスギャップ（gas-gap）熱コンダクタンスを改善するため、裏面ガス供給システム２６を介して基板２５の裏面に対して熱輸送ガスを提供しても良い。そのようなシステムは、高温時または低温時において基板の温度制御が必要となる場合に利用しても良い。たとえば、裏面ガス供給システムは、基板２５の中央とエッジにおけるヘリウムのガスギャップ圧力を独立に変えることができる２ゾーンのガス分配システムを含んで良い。
図３に示す実施形態では、基板ホルダ２０は電極を備え、電極を介して、処理領域４５における処理プラズマとＲＦ（Radio Frequency）電力が結合する。たとえば、任意に設けられる、基板ホルダ２０に対するインピーダンス整合ネットワーク３２を通して発生器３０からＲＦ電力が伝送され、基板ホルダ２０がＲＦ電圧に電気的にバイアスされる。ＲＦバイアスは、電子を加熱し、プラズマを生成し、プラズマを維持するように働く。この構成において、プラズマ処理システム１ａは、反応性イオンエッチング（ＲＩＥ）装置として動作することができ、ここでは、チャンバと上部ガスインジェクション電極が接地面して働く。ＲＦバイアスの典型的な周波数は、約０．１ＭＨｚから約１００ＭＨｚまでの範囲にあって良い。プラズマ処理用のＲＦシステムは、この技術分野の当業者に良く知られている。
また、ＲＦ電力は、基板ホルダ電極に対して複数の周波数で印加されていても良い。さらに、インピーダンス整合ネットワーク３２は、反射電力を低減することにより、プラズマ処理チャンバ１０におけるプラズマへのＲＦ電力の伝送を改善する。マッチングネットワークのトポロジ（たとえば、Ｌ−タイプ、π−タイプ、Ｔ−タイプなど）や自動制御方法は、この技術分野の当業者に良く知られている。
ガス分配システム４０は、処理ガスの混合ガスを導入するように設計されたシャワーヘッドを備える。また、ガス分配システム４０は、処理ガスの混合ガスを導入し、基板２５上方において、処理ガスの混合ガスの分配を調整するように設計されたマルチゾーンシャワーヘッドを備えても良い。たとえば、マルチゾーンシャワーヘッドは、基板２５の上方のほぼ中央の領域における処理ガスフローまたは組成に対して、基板２５の上方のほぼ周辺の領域における処理ガスフローまたは組成を調整できるように構成されて良い。
真空ポンプシステム５０は、１秒当たり５０００リットル（およびこれ以上）の排気速度能力を有するターボ分子ポンプ（ＴＭＰ）と、チャンバ内の圧力をスロットルで調整するゲートバルブを含んで良い。プラズマエッチングに利用される従来のプラズマ処理装置においては、１０００から３０００リットル毎秒のＴＭＰが用いられていた。ＴＭＰは典型的には約５０mTorrより低い低圧処理に有用である。高圧処理（たとえば約１００mTorrよりも高い圧力）に対しては、メカニカルブースタポンプとドライ粗引きポンプとを使用することができる。さらに、チャンバ内の圧力を監視するデバイス（図示せず）をプラズマ処理チャンバ１０に接続しても良い。圧力測定デバイスとして、たとえばＭＫＳインスツルメンツ（米国マサチューセッツ州、Andover）から市販されている６２８Ｂ型バラトロン絶対容量マノメータを用いて良い。
制御器５５は、マイクロプロセッサ、メモリー、およびデジタルＩ／Ｏポートを備え、プラズマ処理システム１ａからの出力を監視するとともに、プラズマ処理システム１ａと通信し、入力を起動するのに十分な制御電圧を生成することができる。さらに、制御部５５は、基板加熱／冷却システム（図示せず）、裏面ガス供給システム２６、かつ／又は静電クランプシステム２８とともに、ＲＦ生成器３０、インピーダンス整合ネットワーク３２、ガス分配システム４０、および真空ポンプシステム５０に接続され、これらと情報のやり取りを行うことができる。たとえば、基板２５に対するプラズマ支援処理を行うため、プロセスレシピに従って、プラズマ処理システム１ａの上述の部品への入力を起動するためにメモリーに格納されるプログラムを用いることができる。
制御部５５は、プラズマ処理システム１ａの近くに配置されても良く、プラズマ処理システム１ａから遠くに配置されても良い。たとえば、制御部５５は、イントラネットを介して、かつ／又はインターネットを介してプラズマ処理システム１ａとデータを直接にやり取りすることができる。また、制御部５５は、顧客先の（すなわちデバイスメーカなどの）イントラネットに接続することもできるし、ベンダーの（すなわち装置製造メーカなどの）イントラネットに接続することもできる。代わりに又は加えて、制御部５５はインターネットに接続しても良い。さらに、他のコンピュータ（すなわちコントローラ、サーバなど）が制御部５５へアクセスして、直接に、イントラネットを介して、かつ／又はインターネットを介してデータをやり取りしても良い。
図４に示す実施形態では、プラズマ処理システム１ｂは、図３の実施形態と同様に構成され、図３を参照しながら説明した部品に加えて、プラズマ密度を潜在的に高め、かつ／又はプラズマ処理の均一性を改善するため、静止磁界の磁場システム６０、または機械的若しくは電気的に磁界を回転する回転磁界の磁場システム６０を更に備えている。さらに、磁場強度や磁場の回転速度を制御するため、磁場システム６０に制御部５５が接続されている。回転磁界の設計および実施は、この技術分野の当業者に良く知られている。
図５に示す実施形態では、プラズマ処理システム１ｃは、図３または図４の実施形態と同様に構成され、上部電極７０を更に備えて良い。任意に設けられるインピーダンス整合ネットワーク７４を通してＲＦ発生器７２からＲＦ電力が上部電極７０に結合される。上部電極７０へ印加されるＲＦ電力の周波数は、約０．１ＭＨｚから約２００ＭＨｚまでの範囲にあって良い。また、下部電極へ印加される電力の周波数は、約０．１ＭＨｚから約１００ＭＨｚまでの範囲にあって良い。さらに、制御部５５は、上部電極７０へのＲＦ電力の印加を制御するために、ＲＦ生成器７２およびインピーダンス整合ネットワーク７４に結合されている。上部電極の設計および実施は、この技術分野の当業者に良く知られている。上部電極７０およびガス分配システム４０は、図示のとおり、同じチャンバ組立体内に設計され得る。
図６に示す実施形態では、プラズマ処理システム１ｃ’は、図５の実施形態と同様に構成され、基板２５に対向する上部電極７０に接続される直流（ＤＣ）電力源９０を更に含んで良い。上部電極７０は電極板を有して良い。電極板は、シリコンを含有する電極板であって良い。ＤＣ電力源９０は、可変ＤＣ電力源であって良く、また、バイポーラＤＣ電力源であっても良い。ＤＣ電力源９０は、ＤＣ電力源の極性、電流、電圧、またはオン／オフの監視、調整、および制御の少なくとも一つを行うよう構成されるシステムを更に含むことができる。ひとたびプラズマが生成されると、ＤＣ電力源９０は弾道電子ビームの形成を促進する。ＤＣ電力源９０からＤＣ電力を遮断するため電気フィルタ（図示せず）を用いても良い。
たとえば、ＤＣ電力源９０により上部電極７０へ印加されるＤＣ電圧は、約−２０００ボルト（Ｖ）から約１０００Ｖの範囲にあって良い。望ましくは、ＤＣ電圧の絶対値は、約１００Ｖ以上の値を有し、より望ましくは、ＤＣ電圧の絶対値は約５００Ｖ以上の値を有する。また、ＤＣ電圧が負の極性を有していると望ましい。さらに、ＤＣ電圧は、上部電極７０の表面上に生成されるセルフバイアス電圧よりも大きい絶対値を有する負電圧であると望ましい。基板ホルダ２０に面する、上部電極７０の表面は、シリコン含有材料で形成されて良い。
図７に示す実施形態では、プラズマ処理システム１ｄは、図３および図４の実施形態と同様に構成され、誘導コイル８０を更に含んで良い。誘導コイル８０には、任意に設けられるインピーダンス整合ネットワーク８４を通してＲＦ発生器８２を介してＲＦ電力が結合される。ＲＦ電力は、誘電体窓（図示せず）を通して誘導コイル８０からプラズマ処理領域４５へ誘導結合される。誘導コイル８０へ印加される電力の周波数は、約１０ＭＨｚから約１００ＭＨｚまでの範囲にあって良い。同様に、チャック電極へ印加される電力の周波数は、約０．１ＭＨｚから約１００ＭＨｚまでの範囲にあって良い。また、スロットが設けられたファラデーシールド（図示せず）を利用して、誘導コイル８０とプラズマ処理領域４５のプラズマとの間の容量性結合を低減しても良い。さらに、誘導コイル８０への電力の印加を制御するため、ＲＦ生成器８２およびインピーダンス整合ネットワーク８４に対して制御部５５を接続することもできる。
他の実施形態では、図８に示すように、プラズマ処理システム１ｅは、図７の実施形態と同様に構成され、変圧器結合プラズマ（ＴＣＰ）装置のように、プラズマ処理領域４５に対して上方から連通する「渦巻き」または「パンケーキ」コイルである誘導コイル８０’を更に含んで良い。誘導性結合プラズマ（ＩＣＰ）源または変圧器結合プラズマ（ＴＣＰ）源の設計と実施は、この技術分野の当業者に良く知られている。
或いは、電子サイクロン共鳴（ＥＣＲ）を用いてプラズマを生成しても良い。また別の実施形態では、ヘリコン波を励起することによってプラズマを生成しても良い。更に別の実施形態では、進行表面波からプラズマを生成しても良い。上述の各プラズマ源はこの技術分野の当業者によく知られている。
図９に示す実施形態では、プラズマ処理システム１ｆは図３および図４の実施形態と同様に構成され、表面波プラズマ（ＳＷＰ）源８０”を更に含んで良い。ＳＷＰ源８０”は、たとえばラジアルラインスロットアンテナ（ＲＬＳＡ）などのスロットアンテナを備えることができ、任意に設けられるインピーダンス整合ネットワーク８４’を通してマイクロ波発生器８２’からＲＬＳＡに対してマイクロ波電力が結合される。
以下、ドライプラズマエッチングシステムを利用して、基板上の多層マスクをエッチングして幾何形状を形成する方法を説明する。たとえば、ドライプラズマエッチングシステムは、図３から図９までを参照して説明したように種々の要素、およびそれらの組み合わせを含むことができる。さらに、たとえば多層マスク層は、シリコン含有ＡＲＣ層などの第２のマスク層を覆うパターン化された多層マスク層を含むことができる。
一の実施形態においては、幾何形状における密集した構造と孤立した構造との間のＣＤ偏差を低減するプロセスレシピを使用し、第２のマスク層をエッチングして幾何形状を形成する方法を説明する。他の実施形態においては、幾何形状における密集した構造と孤立した構造との両方についてゼロ・トリム条件を維持しつつ、幾何形状における密集した構造と孤立した構造との間のＣＤ偏差を低減するプロセスレシピを使用し、第２のマスク層をエッチングして幾何形状を形成する方法を説明する。第２のマスク層はシリコン含有ＡＲＣ層を含んで良い。
プロセスレシピには、ＳＦ６と、炭化水素ガス（たとえばＣ２Ｈ４などのハロゲンを含まないＣｘＨｙを含有するガス）と、任意の不活性ガスとを有するプロセス材料が含まれる。たとえば、プロセスパラメータには、約５ｍＴｏｒｒから約１０００ｍＴｏｒｒまでのチャンバ圧力、約１標準立方センチメートル毎分（ｓｃｃｍ）から約１０００ｓｃｃｍまでの範囲のＳＦ６処理ガス流量、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲の炭化水素処理ガス流量、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲の任意の不活性処理ガス流量、約０Ｗから約１０００Ｗまでの範囲の下部電極（たとえば図６の参照符号２０）へ印加される電力の第１の電力レベル、約０Ｖから約−２５００Ｖまでの範囲の上部電極ＤＣ電圧、および約０Ｗから約２０００Ｗまでの範囲の上部電極（たとえば図６の参照符号７０）へ印加される電力の第２の電力レベルが含まれ得る。また、上部電極電力の周波数は約０．１ＭＨｚから約２００ＭＨｚまでの範囲にあって良く、たとえば６０ＭＨｚであって良い。さらに、下部電極電力の周波数は約０．１ＭＨｚから約１００ＭＨｚまでの範囲にあって良く、たとえば２ＭＨｚであって良い。
或いは、チャンバ圧力は約１００ｍＴｏｒｒ以下であって良く、また約５０ｍＴｏｒｒ以下であって良く、さらに約３０ｍＴｏｒｒ以下であって良い。
第１の電力レベルは、約２００Ｗ以下であって良く、また約１００Ｗ以下であって良い。
第２の電力レベルは、約１００Ｗから約５００Ｗまでの範囲にあって良く、約１００Ｗから約３００Ｗまでの範囲にあって良い。
ＳＦ６処理ガス流量は、約１００ｓｃｃｍから約３００ｓｃｃｍまでの範囲にあって良く、また約１５０ｓｃｃｍから約２５０ｓｃｃｍまでの範囲にあって良い。
Ｃ２Ｈ４などの炭化水素処理ガス流量は、約１０ｓｃｃｍから約５０ｓｃｃｍまでの範囲にあって良く、約２０ｓｃｃｍから約４０ｓｃｃｍまでの範囲にあって良い。
ＳＦ６処理ガス流量に対するＣ２Ｈ４などの炭化水素処理ガス流量の比は、約０．０５から約０．３までの範囲にあって良く、また約０．１から約０．２までの範囲にあって良い。
他の実施形態においては、幾何形状を第２のマスク層へ転写するための第１のプロセスレシピと、幾何形状を第３のマスク層へ転写するための第２のプロセスレシピとを使用し、第２のマスク層および第３のマスク層をエッチングして幾何形状を形成する方法を説明する。第２のマスク層はシリコン含有ＡＲＣ層を含んで良く、第３のマスク層はＯＤＬを含んで良い。第１および第２のプロセスレシピとして、幾何形状における密集した構造と孤立した構造との間のＣＤ偏差を低減するプロセスレシピが選択される。他の実施形態においては、第１および第２のプロセスレシピとして、幾何形状における密集した構造と孤立した構造との両方についてゼロ・トリム条件を維持しつつ、幾何形状における密集した構造と孤立した構造との間のＣＤ偏差を低減するプロセスレシピが選択される。
第１のプロセスレシピには、ＳＦ６と、炭化水素ガス（たとえばＣ２Ｈ４などのハロゲンを含まないＣｘＨｙを含有するガス）と、任意の不活性ガスとを有するプロセス材料が含まれる。たとえば、プロセスパラメータには、約５ｍＴｏｒｒから約１０００ｍＴｏｒｒまでのチャンバ圧力、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲のＳＦ６処理ガス流量、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲の炭化水素処理ガス流量、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲の任意の不活性処理ガス流量、約０Ｗから約１０００Ｗまでの範囲の下部電極（たとえば図６の参照符号２０）へ印加される電力の第１の電力レベル、約０Ｖから約−２５００Ｖまでの範囲の上部電極ＤＣ電圧、および約０Ｗから約２０００Ｗまでの範囲の上部電極（たとえば図６の参照符号７０）へ印加される電力の第２の電力レベルが含まれ得る。また、上部電極電力の周波数は約０．１ＭＨｚから約２００ＭＨｚまでの範囲にあって良く、たとえば６０ＭＨｚであって良い。さらに、下部電極電力の周波数は約０．１ＭＨｚから約１００ＭＨｚまでの範囲にあって良く、たとえば２ＭＨｚであって良い。
或いは、第１のプロセスレシピにおいて、チャンバ圧力は約１００ｍＴｏｒｒ以下であって良く、また約５０ｍＴｏｒｒ以下であって良く、さらに約３０ｍＴｏｒｒ以下であって良い。
第１のプロセスレシピにおいて、第１の電力レベルは、約２００Ｗ以下であって良く、また約１００Ｗ以下であって良い。
第１のプロセスレシピにおいて、第２の電力レベルは、約１００Ｗから約５００Ｗまでの範囲にあって良く、約１００Ｗから約３００Ｗまでの範囲にあって良い。
第１のプロセスレシピにおいて、ＳＦ６処理ガス流量は、約１００ｓｃｃｍから約３００ｓｃｃｍまでの範囲にあって良く、また約１５０ｓｃｃｍから約２５０ｓｃｃｍまでの範囲にあって良い。
Ｃ２Ｈ４などの炭化水素処理ガス流量は、約１０ｓｃｃｍから約５０ｓｃｃｍまでの範囲にあって良く、約２０ｓｃｃｍから約４０ｓｃｃｍまでの範囲にあって良い。
ＳＦ６処理ガス流量に対するＣ２Ｈ４などの炭化水素処理ガス流量の比は、約０．０５から約０．３までの範囲にあって良く、また約０．１から約０．２までの範囲にあって良い。
第２のプロセスレシピには、ＣＯ２と、任意の不活性ガス（たとえばＨｅ）と、任意の酸素含有ガス（たとえばＯ２）と、任意のハロゲン含有ガス（たとえばＨＢｒ）とを有するプロセス材料を含む。たとえば、プロセスパラメータには、約５ｍＴｏｒｒから約１０００ｍＴｏｒｒまでのチャンバ圧力、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲のＣＯ２処理ガス流量、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲の任意の不活性処理ガス流量、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲の任意の酸素含有処理ガス流量、約１ｓｃｃｍから約１０００ｓｃｃｍまでの範囲の任意のハロゲン含有処理ガス流量、約０Ｗから約１０００Ｗまでの範囲の下部電極（たとえば図６の参照符号２０）へ印加される電力の第１の電力レベル、約０Ｖから約−２５００Ｖまでの範囲の上部電極ＤＣ電圧、および約０Ｗから約２０００Ｗまでの範囲の上部電極（たとえば図６の参照符号７０）へ印加される電力の第２の電力レベルが含まれ得る。また、上部電極電力の周波数は約０．１ＭＨｚから約２００ＭＨｚまでの範囲にあって良く、たとえば６０ＭＨｚであって良い。さらに、下部電極電力の周波数は約０．１ＭＨｚから約１００ＭＨｚまでの範囲にあって良く、たとえば２ＭＨｚであって良い。
或いは、第２のプロセスレシピにおいて、チャンバ圧力は約１００ｍＴｏｒｒ以下であって良く、また約５０ｍＴｏｒｒ以下であって良く、さらに約３０ｍＴｏｒｒ以下であって良い。
第２のプロセスレシピにおいて、第１の電力レベルは、約２００Ｗ以下であって良く、また約１００Ｗ以下であって良い。
第２のプロセスレシピにおいて、第２の電力レベルは、約１００Ｗから約１０００Ｗまでの範囲にあって良く、約４００Ｗから約６００Ｗまでの範囲にあって良い。
第２のプロセスレシピにおいて、ＣＯ２処理ガス流量は、約５０ｓｃｃｍから約１５０ｓｃｃｍまでの範囲にあって良い。また、第２のプロセスレシピにおいて、Ｏ２処理ガス流量は、約１０ｓｃｃｍから約１００ｓｃｃｍまでの範囲にあって良い。第２のプロセスレシピにおいて、Ｈｅ処理ガス流量は、約１００ｓｃｃｍから約３００ｓｃｃｍまでの範囲にあって良い。第２のプロセスレシピにおいて、ＨＢｒ処理ガス流量は、約１０ｓｃｃｍから約１００ｓｃｃｍまでの範囲にあって良い。
一例として、幾何形状における密集した構造と孤立した構造との両方についてゼロ・トリム条件を維持し、幾何形状における密集した構造と孤立した構造との間のＣＤ偏差を低減しつつ、シリコン含有ＡＲＣ層、ＯＤＬ、および下地の窒化シリコン層へ幾何形状を転写する方法が提供される。図１１に、この幾何形状転写プロセスを実施するための３つのプロセスレシピをまとめた表１を示す。
表１において、レシピ１は、ＳＦ６のみを有する処理ガスを利用する、シリコン含有ＡＲＣ層のエッチングプロセス（Ｓｉ−ＡＲＣ）を含む。また、レシピ１には、２段階のＯＤＬエッチングプロセス（ＯＤＬとＯＤＬ−ＯＥ）が含まれる。ここで、第１段階（ＯＤＬ）はメインエッチングステップであり、第２段階（ＯＤＬ−ＯＥ）はオーバーエッチングステップである。さらに、レシピ１には、２段階の窒化シリコン（ＳｉＮ）エッチングステップ（ＳｉＮとＳｉＮ−ＯＥ）が含まれる。ここで、第１段階（ＳｉＮ）はメインエッチングステップ（ＳｉＮ）であり、第２段階（ＳｉＮ−ＯＥ）はオーバーエッチングステップである。窒化シリコンのエッチングに続いて、マスク層材料の残留物を除去するため、アッシングステップ（ＡＳＨ）が行われる。
レシピ２およびレシピ３は、ＳＦ６およびＣ２Ｈ４を有する処理ガスを利用する、シリコン含有ＡＲＣ層のエッチングプロセス（Ｓｉ−ＡＲＣ）を含む。さらに、レシピ２およびレシピ３には、２段階のＯＤＬエッチングプロセス（ＯＤＬとＯＤＬ−ＯＥ）と２段階の窒化シリコン（ＳｉＮ）エッチングプロセス（ＳｉＮとＳｉＮ−ＯＥ）とが含まれる。
各エッチングプロセスステップについて、図５に示されるようなプラズマ処理システムにおいてエッチングプロセスが行われる。さらに、上部電極へ印加されるＲＦ電力の周波数は約６０ＭＨｚであり、下部電極へ印加されるＲＦ電力の周波数は約２ＭＨｚである。
また、各プロセスレシピについて、表１には、各プロセス工程（ステップ）のプロセス条件が掲げられている。プロセス条件には、圧力（ｍＴｏｒｒ）、上部電極（ＵＥＬ）へのＲＦ電力（Ｗ）、下部電極（ＬＥＬ）へのＲＦ電力（Ｗ）、ガス流量（ｓｃｃｍ、標準立方センチメータ毎分）、基板の裏面へ提供されるガス（Ｈｅ）の圧力の中央／端部（Ｃ／Ｅ）における圧力（Ｔｏｒｒ）、上部電極（ＵＥＬ、「Ｕ」）（たとえば図５の参照符号７０）、チャンバ壁（「Ｗ」）、下部電極（たとえば図５の参照符号２０）の中央（「Ｌｃ」）、下部電極の端部（「Ｌｅ」）、およびチラー（「chiller」）の温度設定値（℃）、並びにエッチング時間（秒）が含まれる。
図１２に、ＣＤについての平均値、最大値、最小値、および３σ値をまとめた表２を示す。これらの値は、密集した構造におけるＣＤ値（ＣＤ−密集）、孤立した構造におけるＣＤ値（ＣＤ−孤立）、および密集した構造と孤立した構造との間のＣＤ値（疎密）について、各プロセスレシピを用いた結果として得られたものである。ＣＤおよびＣＤ偏差は、窒化シリコン（ＳｉＮ）層に転写された幾何形状パターンについて測定され、単位はすべてナノメータ（ｎｍ）である。本発明の発明者らの観察によれば、ＳＦ６にＣ２Ｈ４を加え、Ｃ２Ｈ４の相対量を調整すると（すなわちレシピ２を使用すると）、ＣＤ偏差が低減される。
図１０Ａから図１０Ｃを参照すると、密集した構造についてのＣＤ（図１０Ａ）、孤立した構造についてのＣＤ（図１０Ｂ）、および密集した構造と孤立した構造との間のＣＤ（疎密ＣＤ）（図１０Ｃ）が、基板の半径方向に沿った位置を関数として図示されている。使用したプロセスレシピは表１（図１１）に示したものである。また、表２（図１２）に示した数値は、図１０Ａから図１０Ｃまでに示すデータを用いて計算した値である。
図１０Ａから図１０Ｃまでに示すように、ＳＦ６にＣ２Ｈ４を加えると、密集した構造についてのＣＤと、孤立した構造についてのＣＤとは共に増大している。しかし、Ｃ２Ｈ４を加えると、孤立した構造についてのＣＤは、密集した構造についてのＣＤにおける対応する増加量よりも大きな量で増加し、よってＣＤ偏差は減少する。ＣＤ偏差についての結果は図１０Ｃに示されている。
図１０Ａから図１０Ｃまでを更に調べると、ＳＦ６にＣ２Ｈ４を加えると、ＣＤ均一性が基板全体にわたって改善されることが分かる。本発明の発明者らは、ＳＦ６にＣ２Ｈ４を加えると、側壁の粗さを改善（減少）するとともに、幾何形状内ＣＤ偏差もまた減少することを見出した。
本発明の発明者らは、また、ＳＦ６のみの場合に（すなわち炭化水素ガスや他のガスを加えない場合に）、孤立した構造についてのＣＤは、密集した構造についてのＣＤよりも悪化し、ＣＤ偏差が生じることを見出した。炭化水素ガスを加えると、孤立した構造についてのＣＤも密集した構造についてのＣＤも改善され、構造プロファイル、特に孤立した構造のプロファイルが保護され、密集した構造および孤立した構造におけるエッチングダイナミックスが均等化される。本発明の発明者らは、ＳＦ６、ＨＢｒ、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、その他を含む他のガスおよびこれらの組み合わせについても検討したが、あまり良い結果は得られなかった。
本発明のある実施形態だけが詳細に記述されたが、本発明の利点および新規な教示から実質的に逸脱することなく、上述の実施形態を種々に変形できることは、この技術分野の当業者であれば容易に理解し得る。したがって、そのような変形のすべてが、本発明の範囲に含まれることが意図される。
本願は、「シリコン含有反射防止層をＣＤ偏差を低減しつつエッチングする方法」という名称で、２００８年２月１日に米国特許商標庁に出願された係属中の米国特許出願番号１２／０２４，２５８号（ＥＳ−１３７）に関し、この米国特許出願の内容のすべてが援用によりここに含まれる。
１ａ、１ｂ、１ｃ、１ｃ’、１ｄ、１ｅ、１ｆ・・・プラズマ処理システム、１０・・・プラズマ処理チャンバ、２０・・・基板ホルダ、２５・・・基板、２６・・・裏面ガス供給システム、２８・・・クランプシステム、４０・・・ガス分配システム、５０・・・真空ポンプシステム、５５・・・制御部、７０・・・上部電極、７２・・・ＲＦ発生器。

Claims (20)

  1. 基板の反射防止（ＡＲＣ）層を乾式現像する方法であって、
    フォトリソグラフィプロセスを用いて形成される、密集した構造と孤立した構造を有する幾何形状パターンを含むリソグラフィ層であって、シリコン含有反射防止層を覆う当該リソグラフィ層を含む多層マスクを備える基板をプラズマ処理システムに配置し、
    前記シリコン含有反射防止層に前記幾何形状パターンを転写するためのプロセスレシピを決定し、
    前記密集した構造についての第１の限界寸法と第２の限界寸法との間の限界寸法偏差の目標値、前記孤立した構造についての第１の限界寸法と第２の限界寸法との間の限界寸法偏差の目標値、および前記密集した構造についての前記第２の限界寸法と前記孤立した構造についての前記第２の限界寸法との間の限界寸法偏差の目標値を含む一又は二以上の性能評価基準を前記プロセスレシピに対して決定し、
    前記プロセスレシピに従って、六フッ化硫黄（ＳＦ６）および炭化水素ガスを含有する処理ガスを前記プラズマ処理システムへ導入し、
    前記一又は二以上の性能評価基準の少なくとも一つを実現するため、前記プロセスレシピにおける前記ＳＦ６の流量に対する前記炭化水素ガスの流量を調整し、
    前記プロセスレシピに従って、前記プラズマ処理システムにおいて前記処理ガスからプラズマを生成し、
    前記リソグラフィ層における前記幾何形状パターンを下地の前記シリコン含有反射防止層へ転写するため、前記基板を前記プラズマに晒す、
    各工程を含む方法。
  2. 前記一又は二以上の性能評価基準には、前記密集した構造についての最大粗さと、前記孤立した構造についての最大粗さとが更に含まれる、請求項１に記載の方法。
  3. 前記一又は二以上の性能評価基準には、前記密集した構造についての限界寸法均一性と、前記孤立した構造についての限界寸法均一性とが更に含まれる、請求項１または２に記載の方法。
  4. 前記密集した構造についての前記第２の限界寸法と前記孤立した構造についての前記第２の限界寸法との間の限界寸法偏差の目標値と実際の値とが３ｎｍ未満である、請求項１から３のいずれか一項に記載の方法。
  5. 前記処理ガスに希ガスが更に含まれる、請求項１から４のいずれか一項に記載の方法。
  6. 前記処理ガスに、ＣＦ４，Ｃ３Ｆ６，Ｃ４Ｆ６，Ｃ４Ｆ８，Ｃ５Ｆ８，ＣＨＦ３，若しくはＣＨ２Ｆ２、またはこれらの二または三以上の組み合わせを更に含まれる、請求項１から５のいずれか一項に記載の方法。
  7. 前記炭化水素ガスが、Ｃ２Ｈ４，ＣＨ４，Ｃ２Ｈ２，Ｃ２Ｈ６，Ｃ３Ｈ４，Ｃ３Ｈ６，Ｃ３Ｈ８，Ｃ４Ｈ６，Ｃ４Ｈ８，Ｃ４Ｈ１０，Ｃ５Ｈ８，Ｃ５Ｈ１０，Ｃ６Ｈ６，Ｃ６Ｈ１０，およびＣ６Ｈ１２からなるグループから選択される、請求項１から６のいずれか一項に記載の方法。
  8. 前記処理ガスが、ＳＦ６と、Ｃ２Ｈ４，ＣＨ４，Ｃ２Ｈ２，Ｃ２Ｈ６，Ｃ３Ｈ４，Ｃ３Ｈ６，Ｃ３Ｈ８，Ｃ４Ｈ６，Ｃ４Ｈ８，Ｃ４Ｈ１０，Ｃ５Ｈ８，Ｃ５Ｈ１０，Ｃ６Ｈ６，Ｃ６Ｈ１０，およびＣ６Ｈ１２からなるグループから選択される炭化水素ガスとからなる、請求項１から７のいずれか一項に記載の方法。
  9. 前記処理ガスがＳＦ６およびＣ２Ｈ４からなる、請求項１から８のいずれか一項に記載の方法。
  10. ＳＦ６の流量が約１５０ｓｃｃｍから約２５０ｓｃｃｍまでの範囲にあり、前記炭化水素ガスの流量が約２０ｓｃｃｍから約４０ｓｃｃｍまでの範囲にある、請求項１から９のいずれか一項に記載の方法。
  11. 前記炭化水素ガスの流量と前記ＳＦ６の流量との間の比が約０．１から約０．２までの範囲にある、請求項１から１０のいずれか一項に記載の方法。
  12. 前記プロセスレシピが、
    前記プラズマ処理システムの圧力を設定し、
    前記基板を支持する基板ホルダ内の下部電極へ印加される第１の高周波信号についての第１の電力レベルを設定し、
    前記基板の上方において、前記下部電極に対向する上部電極へ印加される第２の高周波信号についての第２の電力レベルを設定する、
    各工程を更に含む、請求項１から１１のいずれか一項に記載の方法。
  13. 前記圧力を設定する工程において、当該圧力が約５０ｍＴｏｒｒ以下に設定され、
    前記第１の電力レベルを設定する工程において、当該第１の電力レベルが約１００Ｗに設定され、
    前記第２の電力レベルを設定する工程において、当該第２の電力レベルが約１００Ｗから約３００Ｗまでに設定される、請求項１２に記載の方法。
  14. 前記シリコン含有反射防止層と前記基板との間に有機誘電体層（ＯＤＬ）を形成し、
    ドライエッチングプロセスを用いて前記シリコン含有反射防止層の前記幾何形状パターンを前記有機誘電体層へ転写し、
    前記有機誘電体層と前記基板の間に誘電体層を形成し、
    ドライエッチングプロセスを用いて前記有機誘電体層の前記幾何形状パターンを前記誘電体層へ転写する、
    各工程を更に含む、請求項１から１３のいずれか一項に記載の方法。
  15. 前記誘電体層が窒化シリコンを含む、請求項１４に記載の方法。
  16. 前記幾何形状パターンには、シャロー・トレンチ分離構造のためのトレンチパターンが含まれる、請求項１４に記載の方法。
  17. 基板の反射防止（ＡＲＣ）層をパターンエッチングする方法であって、
    ＳＦ６および炭化水素ガスを含有する処理ガスから生成されるプラズマを用いてシリコン含有反射防止層をエッチングして幾何形状パターンを形成し、
    前記幾何形状パターンにおける密集した構造についての最終限界寸法と、前記幾何形状パターンにおける孤立した構造についての最終限界寸法との限界寸法偏差を低減するため、前記ＳＦ６の流量に対する前記炭化水素ガスの流量を調整する、
    各工程を含む方法。
  18. 前記幾何形状パターンを前記シリコン含有反射防止層へ転写するゼロ・トリムエッチングプロセスを決定する、請求項１７に記載の方法。
  19. 前記処理ガスがＳＦ６およびＣ２Ｈ４からなる、請求項１７または１８に記載の方法。
  20. 基板の反射防止（ＡＲＣ）層をパターンエッチングする方法であって、
    シリコン含有反射防止層を含む基板をプラズマ処理システムに配置し、
    ＳＦ６、ＣｘＨｙタイプの炭化水素ガス、および任意の希ガスからなる処理ガスを前記プラズマ処理システムに導入し、
    前記処理ガスからプラズマを生成し、
    前記プラズマに前記基板を晒す、
    各工程を含む方法。
JP2010181615A 2009-08-17 2010-08-16 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法 Expired - Fee Related JP5577530B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/542,113 2009-08-17
US12/542,113 US8236700B2 (en) 2009-08-17 2009-08-17 Method for patterning an ARC layer using SF6 and a hydrocarbon gas

Publications (2)

Publication Number Publication Date
JP2011040757A true JP2011040757A (ja) 2011-02-24
JP5577530B2 JP5577530B2 (ja) 2014-08-27

Family

ID=43588831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010181615A Expired - Fee Related JP5577530B2 (ja) 2009-08-17 2010-08-16 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法

Country Status (3)

Country Link
US (1) US8236700B2 (ja)
JP (1) JP5577530B2 (ja)
KR (1) KR101713330B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157359A1 (ja) * 2012-04-17 2013-10-24 東京エレクトロン株式会社 有機膜をエッチングする方法及びプラズマエッチング装置
JP2014512096A (ja) * 2011-03-22 2014-05-19 東京エレクトロン株式会社 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
US9691627B2 (en) 2015-01-14 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices using auxiliary layers for trimming margin

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071485B2 (en) * 2009-06-29 2011-12-06 Globalfoundries Inc. Method of semiconductor manufacturing for small features
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
US9301383B2 (en) 2012-03-30 2016-03-29 Tokyo Electron Limited Low electron temperature, edge-density enhanced, surface wave plasma (SWP) processing method and apparatus
US8968588B2 (en) 2012-03-30 2015-03-03 Tokyo Electron Limited Low electron temperature microwave surface-wave plasma (SWP) processing method and apparatus
JP6140412B2 (ja) * 2012-09-21 2017-05-31 東京エレクトロン株式会社 ガス供給方法及びプラズマ処理装置
US8945408B2 (en) 2013-06-14 2015-02-03 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
US9153457B2 (en) 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning
US8940641B1 (en) * 2013-09-05 2015-01-27 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved patterning schemes
US9530667B2 (en) 2015-02-13 2016-12-27 Tokyo Electron Limited Method for roughness improvement and selectivity enhancement during arc layer etch using carbon
US9576816B2 (en) 2015-02-13 2017-02-21 Tokyo Electron Limited Method for roughness improvement and selectivity enhancement during arc layer etch using hydrogen
US9607843B2 (en) 2015-02-13 2017-03-28 Tokyo Electron Limited Method for roughness improvement and selectivity enhancement during arc layer etch via adjustment of carbon-fluorine content
CN113675115A (zh) 2015-05-22 2021-11-19 应用材料公司 方位可调整的多区域静电夹具
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP6587580B2 (ja) * 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
DE102017213330A1 (de) * 2017-08-02 2019-02-07 Dr. Johannes Heidenhain Gmbh Abtastplatte für eine optische Positionsmesseinrichtung
US11355342B2 (en) 2019-06-13 2022-06-07 Nanya Technology Corporation Semiconductor device with reduced critical dimensions and method of manufacturing the same
US20230052218A1 (en) * 2021-07-29 2023-02-16 Globalwafers Co., Ltd. METHOD OF SiC WAFER PROCESSING

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531054A (ja) * 2004-03-31 2007-11-01 東京エレクトロン株式会社 マスクをエッチングするためのシステムおよび方法
JP2008511166A (ja) * 2004-08-26 2008-04-10 東京エレクトロン株式会社 膜スタックをエッチングするための方法およびシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589879B2 (en) * 2001-01-18 2003-07-08 Applied Materials, Inc. Nitride open etch process based on trifluoromethane and sulfur hexafluoride
JP4213871B2 (ja) * 2001-02-01 2009-01-21 株式会社日立製作所 半導体装置の製造方法
US6699795B1 (en) * 2002-03-15 2004-03-02 Cypress Semiconductor Corp. Gate etch process
US6921723B1 (en) * 2002-04-23 2005-07-26 Applied Materials, Inc. Etching method having high silicon-to-photoresist selectivity
US6818553B1 (en) * 2002-05-15 2004-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Etching process for high-k gate dielectrics
KR20030089346A (ko) * 2002-05-17 2003-11-21 홍순용 인조석 및 그 제작방법
JP3672900B2 (ja) * 2002-09-11 2005-07-20 松下電器産業株式会社 パターン形成方法
US7344991B2 (en) * 2002-12-23 2008-03-18 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
US20040192059A1 (en) * 2003-03-28 2004-09-30 Mosel Vitelic, Inc. Method for etching a titanium-containing layer prior to etching an aluminum layer in a metal stack
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
US20090047791A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Semiconductor etching methods
US7888267B2 (en) * 2008-02-01 2011-02-15 Tokyo Electron Limited Method for etching silicon-containing ARC layer with reduced CD bias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531054A (ja) * 2004-03-31 2007-11-01 東京エレクトロン株式会社 マスクをエッチングするためのシステムおよび方法
JP2008511166A (ja) * 2004-08-26 2008-04-10 東京エレクトロン株式会社 膜スタックをエッチングするための方法およびシステム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014512096A (ja) * 2011-03-22 2014-05-19 東京エレクトロン株式会社 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
WO2013157359A1 (ja) * 2012-04-17 2013-10-24 東京エレクトロン株式会社 有機膜をエッチングする方法及びプラズマエッチング装置
US9293346B2 (en) 2012-04-17 2016-03-22 Tokyo Electron Limited Method for etching organic film and plasma etching device
US9691627B2 (en) 2015-01-14 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices using auxiliary layers for trimming margin
US10312105B2 (en) 2015-01-14 2019-06-04 Samsung Electronics Co., Ltd. Semiconductor devices using auxiliary layers for trimming margin and devices so formed

Also Published As

Publication number Publication date
US8236700B2 (en) 2012-08-07
JP5577530B2 (ja) 2014-08-27
KR20110018266A (ko) 2011-02-23
US20110039416A1 (en) 2011-02-17
KR101713330B1 (ko) 2017-03-07

Similar Documents

Publication Publication Date Title
JP5577530B2 (ja) 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法
US8809196B2 (en) Method of etching a thin film using pressure modulation
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
US7888267B2 (en) Method for etching silicon-containing ARC layer with reduced CD bias
US7998872B2 (en) Method for etching a silicon-containing ARC layer to reduce roughness and CD
CN107431011B (zh) 用于原子层蚀刻的方法
US7637269B1 (en) Low damage method for ashing a substrate using CO2/CO-based process
TWI620246B (zh) 於抗反射塗佈層蝕刻期間使用氫以改良粗糙度及提升選擇性的方法
US7858270B2 (en) Method for etching using a multi-layer mask
US8252192B2 (en) Method of pattern etching a dielectric film while removing a mask layer
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
US7947609B2 (en) Method for etching low-k material using an oxide hard mask
US7935640B2 (en) Method for forming a damascene structure
US20090246713A1 (en) Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
US7622390B2 (en) Method for treating a dielectric film to reduce damage
US7604908B2 (en) Fine pattern forming method
TW202308466A (zh) 電漿處理方法、電漿處理裝置及電漿處理系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5577530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees