JP2011024323A - ゲート駆動回路、電力変換回路及びゲート駆動方法 - Google Patents

Abstract

【課題】本発明は、トランスへの入力電圧のデューティ比が略５０％でなくても不具合が生じず、また小規模で小型な構成で実現できるゲート駆動回路、電力変換回路及びゲート駆動方法を提供することを課題とする。
【解決手段】トランス２の二次側に前記スイッチング素子と直列にコンデンサ１３を設ける。またトランス２の二次側に並列にスイッチング素子４に印加される電圧がトランス２の二次側の電圧よりも低い値になるよう電圧を制限するツェナーダイオード１６を設ける。そしてまたトランス２の二次側の電圧が０Ｖになる、若しくはスイッチング素子４が逆極性となったとき、ＰＮＰトランジスタ７によってコンデンサ１３を短絡する。
【選択図】図１

Description

本発明は、スイッチング電源等においてゲート信号を絶縁して伝送するための伝送回路の構成に関し、さらに詳しくはスイッチング素子のゲートの駆動の仕方に関する。

スイッチング電源等において、スイッチング素子とスイッチング素子のオン／オフを制御する制御回路は異なる電位に置かれることがあり、その際スイッチング素子のオン／オフを制御するゲート信号を絶縁して伝送することが必要となる。

図６は、従来の絶縁伝送回路、すなわちゲート駆動回路の一例を示す。ここで信号発生回路１は駆動信号を発生するパルス電圧源であり、信号発生回路１には、直列接続されたコンデンサ５を介してトランス２の一次側に接続されており、トランスの二次側には抵抗器３が直列に接続されている。そして抵抗器３の逆方は駆動対象の駆動対象の半導体スイッチ４の入力に接続されている。ここでは半導体スイッチ４にはＩＧＢＴを用いている。

図７に図６のゲート駆動回路の動作を示すタイムチャートを示す。
この図６の回路において、図７（ａ）では、最も簡単な例として、信号発生回路１の出力電圧Ｖ１は、デューティ比が略５０％の振幅、時間幅ともに正負対称な波形の出力信号とする。トランス２はこの信号発生回路１の出力を絶縁して二次側に伝達する。そしてトランス２の二次電圧Ｖ２は、信号発生回路１の出力電圧Ｖ１と相似な波形出力となる。

ここで一般にＩＧＢＴやＭＯＳＦＥＴ等の絶縁ゲート素子のゲートは、入出力間に寄生キャパシタンスを持つ。この寄生キャパシタは、図６では４ａとして示している。一方トランス２には漏れインダクタンスがあるため、この漏れインダクタンスと寄生キャパシタ４ａによりＬＣ共振を起こすと動作上不都合な場合がある。

抵抗器３はこの共振を防止するための制動抵抗である。ＩＧＢＴ４のゲート電圧Ｖ３は、抵抗器３と寄生キャパシタ４ａにより構成されるＲＣフィルタにより、信号発生回路１の出力電圧Ｖ１より若干遅延した波形となる。このゲート電圧Ｖ３が、ＩＧＢＴ４の閾値電圧Ｖｔｈを超えるとＩＧＢＴ４はオンとなり、また閾値Ｖｔｈを下回るとオフとなる。以下、ゲート電圧Ｖ３のピーク電圧を順バイアス電圧と称する。

またゲート電圧Ｖ３は、動作原理上は負極性となる必要はないが、トランス２の磁気飽和を避けるためには、正負電圧時間積が均等である必要がある。そのため、図６では、トランス２の１次側に、直列にコンデンサ５を設けている。このコンデンサ５は、確実にゲート電圧Ｖ３の正負電圧時間積が均等化した信号となるための、直流カットコンデンサである。

また実際の装置においては、ＩＧＢＴ４のオフ期間中に他のスイッチング素子の動作により電位変動を生じた際に、別の寄生キャパシタンスを介して寄生キャパシタ４ａが充電され、ＩＧＢＴ４の入力電圧が上昇することがある。これによってＩＧＢＴ４の入力電圧がＶｔｈを超えると、ＩＧＢＴ４が本来オフのタイミングでオン（誤オン）することになり、ＩＧＢＴ４の過電流破壊等の重大な不具合を生じる。

これを防止する意味からもＩＧＢＴ４のオフ中はゲート電圧を負に保ち（以下、オフ時の負電圧ピークを逆バイアス電圧と称する）、上述の入力電圧の上昇が生じても誤オンを生じにくくすることが望ましい。このように、トランス２の電圧で直接スイッチング素子
を制御する方法は、たとえば特許文献１に示されている。

特許文献１では、異なる電位に接続された２つのスイッチング素子のオン／オフをトランスの出力電圧で直接制御する構成のゲート駆動回路が開示されている。
また絶縁伝送回路が用いられる装置やその運転条件によっては、必ずしもスイッチング素子のオン時間とオフ時間が均等でない場合がある。

図７（ｂ）のように信号発生回路１の出力電圧Ｖ１がオフ時間よりオン時間が短い場合、コンデンサ５による正負時間積の均等化の結果、電圧は正の振幅が大きく、負の振幅が小さくなる。この結果ＩＧＢＴ４は、オンの時には順バイアス電圧が過大となり、素子破壊の危険が生じる。一方、ＩＧＢＴ４がオフの時には逆バイアス電圧不足による誤オンの危険が生じる。

オン時間、オフ時間が不均等な装置に対応するゲート駆動回路の例を図８に示す。また図９に図８の動作を示すタイムチャートを示す。
図８の回路は、トランス２の一次側に直流電源９、スイッチ素子１０、ツェナーダイオード１１及びダイオード１２を備え、トランス２の入力電圧Ｖ１を生成する。

またトランス２の二次側には、ダイオード６、ＰＮＰトランジスタ７、抵抗器３、８、コンデンサ１３、及びツェナーダイオード１４を備え、これらによってＩＧＢＴ４のゲート電圧を生成する。

スイッチ素子１０がオンになると、トランス２の一次側に正の電圧が印加される。これによりトランス２の二次側では、ダイオード６が導通してトランス２→ダイオード６→抵抗器３→寄生キャパシタ４ａ→コンデンサ１３→トランス２の経路で電流が流れ、ＩＧＢＴ４のゲート電圧が上昇する。

ＰＮＰトランジスタ７のベースは、エミッタよりダイオード６の順電圧分だけ電圧が高く、よってベース電流が流れない。したがってＰＮＰトランジスタ７のエミッタ−コレクタ間はオフ状態となり、寄生キャパシタ４ａと同時にコンデンサ１３も充電される。

コンデンサ１３の電圧がツェナーダイオード１４のツェナー電圧を超えると、電流がツェナーダイオード１４に転流し、電圧Ｖ２はそれ以上上昇しなくなる。Ｖ３のピーク電圧は、電圧Ｖ２のピーク電圧−ツェナーダイオード１４のツェナー電圧となり、トランス２の二次電圧よりも低くなる。このためトランス２の変圧比または直流電源９の電圧を、ＩＧＢＴ４のゲート電圧Ｖ３として十分な電圧が与えられるようあらかじめ高めに設定しておく。

またスイッチ素子１０がオフとなると、トランス２に流れていた励磁電流がトランス２→ツェナーダイオード１１→ダイオード１２→トランス２の経路で流れ、ツェナーダイオード１１のツェナー電圧が、負電圧としてトランス２の一次側に印加される。

トランス２の励磁電流はこの電圧により次第に減少し、０Ａになるとトランス２の一次電圧は０Ｖとなる。トランス２の電圧が負になったタイミングで二次側も負電圧となる一方、寄生キャパシタ４ａは正に充電されているためＰＮＰトランジスタ７のベース電流が抵抗器８を介して流れ、ＰＮＰトランジスタ７のエミッタ−コレクタ間が導通する。このとき寄生キャパシタ４ａから見ると、コンデンサ１３は負の電圧源となるため、コンデンサ１３が逆バイアス電源の役割を果たす。

この図８の回路については、同様の原理に基づくものが特許文献２に開示されている。

特開２００８−１９３８５４号公報 特開２００１−２９３５６４号公報

しかしながらこの図８に示した回路では、寄生キャパシタ４ａに流れる電流と同じ電流が流れてコンデンサ１３を充電するため、コンデンサ１３の充電電荷量は最大でも寄生キャパシタ４ａと同等である。このため、寄生キャパシタ４ａの放電と同時にコンデンサ１３も蓄積した電荷を全て放電してしまい、以降のオフ期間では逆電圧が加わらない。

たとえば電圧低下を抑制しようとしてコンデンサ１３の静電容量を大きくすると、寄生キャパシタ４ａとコンデンサ１３の分圧比が変り、コンデンサ１３の充電電圧が低くなる。よってコンデンサ１３の放電時には、結局コンデンサ１３の充電電圧は０Ｖまで低下する。したがってこのコンデンサ１３による逆バイアスは、ターンオフ動作を素早く行う作用はあるが、ＩＧＢＴ４のオフ時の誤オン防止には寄与しない。

ＩＧＢＴ４がオフ時に逆バイアス電圧を保つには、コンデンサ１３の静電容量を大きくした上で、図１０に示すように充電抵抗１５を設け、オン期間中のコンデンサ１３の充電量を大きくする方法が考えられる。

しかしながら図１０の構成では、コンデンサ１３が充電を完了しても充電抵抗１５を介してコンデンサ１３に電流が流し続けられる。そのため充電抵抗１５の抵抗値が小さいと充電電流による回路の負担が大きくなり、回路損失が増大すると共に部品に電力容量の高い大きなものを使用しなければならなくなり、回路が大型化してしまう。

また充電抵抗１５の抵抗値が大きいと、コンデンサ１３の充電時間が大きくなり、起動直後は逆バイアス電圧不足の状態での運転をすることを余儀なくされる。さらにこの間、順バイアス電圧が定常時より大きくなるという問題も生じる。なお特許文献２には、従来例としてトランスに充電巻線を設けたものが示されているが、これは特許文献２にもあるように、トランスや回路構成が複雑になる。

上記問題を鑑み、本発明は、トランスへの入力電圧のデューティ比が略５０％でなくても不具合が生じず、また小規模で小型な構成で実現できるゲート駆動回路、電力変換回路及びゲート駆動方法を提供することを課題とする。

本発明のゲート駆動回路は、スイッチング素子のゲートを駆動するゲート駆動回路であって、パルス電圧源と、前記パルス電圧源を一次側に、前記スイッチング素子を二次側に接続するトランスと、前記トランスの二次側に前記スイッチング素子と直列に設けられるコンデンサと、前記トランスの二次側に並列に設けられ、前記スイッチング素子に印加される電圧が前記トランスの二次側の電圧よりも低い値になるよう電圧を制限する電圧クランプ手段と、前記トランスの二次側の電圧が、０Ｖまたは前記スイッチング素子がオンとなる電圧と逆極性となったとき、前記ゲートと前記コンデンサを短絡する短絡手段と、を備えることを特徴とする。

本発明の別形態のゲート駆動回路は、スイッチング素子のゲートを駆動するゲート駆動回路であって、パルス電圧源と、前記パルス電圧源を一次側に、前記スイッチング素子を
二次側に接続するトランスと、前記トランスの二次側に前記スイッチング素子と直列に設けられるコンデンサと、前記スイッチング素子と前記コンデンサとの直列回路に印加される電圧を入力とし、前記コンデンサの両端に一定の電圧を印加する定電圧手段と、前記トランスの二次側の電圧が、０Ｖまたは前記スイッチング素子がオンとなる電圧と逆極性となったとき、前記ゲートと前記コンデンサを短絡する短絡手段と、を備えることを特徴とする。

また本発明は、上記ゲート駆動回路を用いた電力変換回路もその範囲に含む。

本発明によるゲート駆動回路は、トランスへの入力電圧のデューティ比が略５０％でなくても順バイアス電圧、逆バイアス電圧を安定化することができ、起動直後からの逆バイアス電圧の確保、逆バイアス用コンデンサ充電電力の最小化、トランスの簡単化をすべて同時に実現できる。

第１の実施形態のゲート駆動回路の構成例示す図である。 図１のゲート駆動回路の動作を説明するためのタイムチャートを示す図である。 本実施形態のゲート駆動回路の適用例を示す図である。 第２の実施形態のゲート駆動回路の構成例示す図である。 第３の実施形態のゲート駆動回路の構成例示す図である。 従来のゲート駆動回路の例を示す図である。 図６のゲート駆動回路の動作を示すタイムチャートを示す図である。 オン時間、オフ時間が不均等な装置に対応する従来のゲート駆動回路の構成例を示す図である。 図８のゲート駆動回路の動作を示すタイムチャートを示す図である。 充電抵抗を設け、オン期間中のコンデンサの充電量を大きくした従来のゲート駆動回路の構成例を示す図である。

図１は本実施形態の絶縁伝送回路、すなわちゲート駆動回路の第１の実施形態の構成例示す図である。また図２は図１の回路の動作を説明するためのタイムチャートである。
なお図１において、図４の回路と実質的に同じ構成要素については、図４で用いているのと同じ符号が付せられている。

図１のゲート駆動回路は、一次側の構成は、図６に示した構成と基本的に同じであり、１次側の信号線の間に直流電源９が設けられ、直流電源９の−側とトランスの間にスイッチ素子１０が設けられている。そしてトランス２と直流電源９の＋側との間と、トランス２とスイッチ素子１０の間に、ツェナーダイオード１１とダイオード１２を直列に接続して設ける。このツェナーダイオード１１とダイオード１２は、ツェナーダイオード１１のカソードをトランス２と直流電源９の＋側との間に、またダイオード１２のカソードをトランス２とスイッチ素子１０の間に接続し、ツェナーダイオード１１とダイオード１２アノードを互いに接続する。

この構成により、スイッチ素子１０のオン／オフの切替え制御により、様々なデューティ比の信号をトランス２の一次側に入力することができるパルス電圧源となっている。
トランス２の二次側の構成は、スイッチング制御の対象である半導体スイッチであるＩＧＢＴ４のゲートと接続される信号線にはダイオード６のアノードをトランス２側に接続し、またこのダイオード６のカソードとＩＧＢＴ４のゲートの間に抵抗器３を設ける。ま
たダイオード６のアノードとトランス２の間とＰＮＰトランジスタ７のベースとの間に抵抗器８を設ける。そしてトランジスタ７のエミッタをダイオード６と抵抗器３との間に接続し、コレクタをトランス２のＩＧＢＴ４と接続される信号線と接続する。またトランス２の二次側の信号線の内のＩＧＢＴ４のエミッタと接続される信号線には、直列に、ＰＮＰトランジスタ７のエミッタとＩＧＢＴ４のエミッタとの間にコンデンサ１３を設ける。このコンデンサ１３の静電容量は、ＩＧＢＴ４の入出力間の寄生キャパシタ４ａより数倍程度大きくしてある。またトランスの二次側２つの信号線の、抵抗器３とＩＧＢＴ４のゲートの間と、コンデンサ１３とＩＧＢＴ４のエミッタの間に、直列に接続したダイオード１６とツェナーダイオード１７を設ける。このダイオード１６とツェナーダイオード１７は、ツェナーダイオード１７のカソードを抵抗器３とＩＧＢＴ４のゲートの間に、またダイオード１６のカソードをコンデンサ１３とＩＧＢＴ４のエミッタの間に接続し、またツェナーダイオード１７とダイオード１６のアノードを互いに接続する。

図１の構成において、スイッチ素子１０をオンにすると、まずトランス２→ダイオード６→抵抗器３→寄生キャパシタ４ａ→コンデンサ１３→トランス２の経路で電流が流れ寄生キャパシタ４ａに電荷が充電される。

そしてＩＧＢＴ４のゲート電圧Ｖ３がツェナーダイオード１７のツェナー電圧Ｖｚに達すると電圧Ｖ３はこのツェナー電圧Ｖｚ以上上昇しなくなる。なおここでは、説明簡略化のためダイオード１６の順電圧降下は無視する。ゲート電圧Ｖ３がツェナー電圧Ｖｚに達すると、以降はトランス２→ダイオード６→抵抗器３→ツェナーダイオード１７→ダイオード１６→コンデンサ１３→トランス２の経路で電流が流れ、コンデンサ１３の充電が行われる。

そしてコンデンサ１３の電圧Ｖｒがトランス２の二次電圧−Ｖｚに達すると、コンデンサ１３の充電が止まるため、スイッチ素子１０が次にオンとなるまでコンデンサ１３による充電損失は発生しなくなる。

スイッチ素子１０がオフとなると、トランス２の電圧が負になったタイミングで二次側も負電圧となる一方、寄生キャパシタ４ａは正に充電されているためＰＮＰトランジスタ７のベース電流が抵抗器８を介して流れ、ＰＮＰトランジスタ７のエミッタ−コレクタ間が導通する。

ＰＮＰトランジスタ７がオンとなると、寄生キャパシタ４ａにはコンデンサ１３の電圧が逆バイアス電圧として印加される。
ＩＧＢＴ４のゲート電圧Ｖ３の負極性電圧がコンデンサ１３の電圧Ｖｒと等しくなると放電が止まるため、コンデンサ１３の電圧Ｖｒが０Ｖになるまでコンデンサ１３は放電されない。ダイオード１６はこのときツェナーダイオード１７が順方向に導通して不要な放電が行われるのを防止する。次にスイッチ素子１０がオンとなってコンデンサ１３が充電されるときは、コンデンサ１３は初期電荷を持った状態から充電が始まる。したがって、２回目以降のコンデンサ１３の充電量は小さくなり、寄生キャパシタ４ａの放電電荷相当となる。

この図１の回路では、コンデンサ１３の充電はもっぱらゲート電圧Ｖ３の確立後に行われるため、この充電動作はＩＧＢＴ４のターンオン特性にはほとんど影響を与えない。また順バイアス電圧はツェナーダイオード１７のツェナー電圧Ｖｚのみで決まり、他の条件の影響を受けない。さらに逆バイアス電圧は、トランス二次電圧−Ｖｚで決まり、最初のオン時間が極端に短い場合を除き、最初のオン期間中に確立するので、最初のオフでは既に所定の値になっている。

尚上記例では、スイッチング制御を行うスイッチング素子４をＩＧＢＴとしたが、本実施形態のゲート駆動回路が制御対象とするスイッチング素子４はＩＧＢＴに限定されるものではなく、ＭＯＳＦＥＴ等他の絶縁ゲート素子であっても良い。

次に図１に示した本実施形態のゲート駆動回路の適用例について説明する。
図３は本実施形態のゲート駆動回路の適用例を示す図である。
図３は電力変換回路に適用した場合の例で、直流電源１０１、制御対象となる４つのスイッチング素子１０２、１０３、１０４、及び１０５及びこのスイッチング素子１０２、１０３、１０４、及び１０５のオン／オフを制御するゲート駆動回路１０６、１０７、１０８、及び１０９を有する。この４つのゲート駆動回路１０６、１０７、１０８、及び１０９のうち、ゲート駆動回路１０６及び１０７は図１に示した本実施形態のゲート駆動回路であり、またゲート駆動回路１０８及び１０９は別電源により逆バイアス電圧を与えたものである。

スイッチング素子を用いる装置では、装置によっては主回路とスイッチング制御を行う制御回路を絶縁しない場合があり、その場合は主回路の直流電源の負側電位（図中のＮ電位）と制御回路のグランド電位を共通にするのが一般的である。この場合スイッチング素子１０４及び１０５（いわゆる下アーム）の駆動の基準電位は、制御回路と共通であり、あえてトランスで絶縁する必要はない。また逆バイアス電圧も制御電源に負電圧出力があればそれから容易に供給することができる。

一方スイッチング素子１０２、１０３（いわゆる上アーム）の駆動の基準電位Ｕ、Ｖは制御回路１０６、１０７とは異電位であり、しかもスイッチング素子１０２〜１０５のスイッチングにより変動するため、ゲート駆動回路１０６及び１０７には、図１に示した本実施形態のゲート駆動回路が必要となる。

なお、図３ではスイッチング素子１０２〜１０５には負側端子に対して正のゲート電圧を印加することで導通する、いわゆるｎチャネル型のものを用いたが、正側端子に対し負のゲート電圧を印加することで導通する、いわゆるｐチャネル型のものを用いることもできる。スイッチング素子１０２〜１０５にｐチャネル型の素子を用いた場合、図３のＰ側を制御電源の基準電位とし、Ｎ側に接続される素子に、本実施形態のゲート駆動回路を適用することができる。

なお図１のゲート駆動回路では、上述のようにスイッチ素子１０が最初にオンとなったときに逆バイアス電圧が確立するが、全てのスイッチング素子１０２〜１０５のゲート駆動回路１０６〜１０９に図１のゲート駆動回路を用いると、最初にオンとなるスイッチング素子と直列に接続されたスイッチング素子（いわゆる対向アーム）ではまだ逆バイアス電圧が確立しない状態で、スイッチングによる電位変動を受けることになる。

したがって図３に示す構成において、ゲート駆動回路１０６及び１０７に図１のゲート駆動回路を用い、ゲート駆動回路１０８及び１０９に上記のように制御電圧によって逆バイアス電圧を与えたものを用いる場合、まず制御回路の起動と同時にゲート駆動回路１０８及び１０９の逆バイアス電圧を確立させる。次にスイッチ素子１０をオンにするのを上アームのゲート駆動回路１０６及び１０７から行う。これにより最初の下アームのゲート駆動回路１０８、１０９のスイッチ素子１０をオンにする際は、上アームは既に一度オンした後なので逆バイアス電圧が確立している。この動作によって、逆バイアス電圧のない状態での対向アームのオンが上アーム、下アームとも起きないようにする。

なお上記説明では、図３の制御部に図１に示した第１の実施形態のゲート駆動回路を用いた場合を例として説明しているが、後述する第２、第３の実施形態のゲート駆動回路を
制御部として用いた場合も、上記説明は同様に適合する。

次に本発明のゲート駆動回路の第２の実施形態について説明する。
図４は、第２の実施形態のゲート駆動回路の構成例を示す図である。
図４においてトランス２の一次側の構成は、図１の第１の実施形態の構成と同じであり、トランス２に様々なデューティ比の信号を入力することが出来る。

図４の回路において、トランス２の二次側においては、図１の構成に加え、トランスの二次側２つの信号線の間には、ツェナーダイオード１７及びダイオード１６の代わりに、ツェナーダイオード２０、抵抗器２１、ＮＰＮトランジスタ２２及びダイオード２４が設けられる。このうちツェナーダイオード２０と抵抗器２１は直列に接続され、ツェナーダイオード２０のアノードをＰＮＰトランジスタ７のコレクタとコンデンサ１３の間に接続し、カソードを抵抗器２１に接続する。そして抵抗器２１のもう一端はＰＮＰトランジスタ７のエミッタと抵抗器３の間に接続する。またダイオード２３は、カソードが抵抗器３と抵抗器２１の間に接続され、アノードがＮＰＮトランジスタ２２のコレクタに接続される。そしてＮＰＮトランジスタ２２は、ベースがツェナーダイオード２０と抵抗器２１の間に接続され、エミッタがコンデンサ１３とＩＧＢＴ４のエミッタの間に接続される構成となっている。

図４の回路では、トランス２の一次側に正の電圧が印加されると、二次側では抵抗器２１→ツェナーダイオード２０の経路で電流が流れ、図中のＡ点とＧ１点の間はほぼ一定電圧となる。

ここでＧ２点の電位がＡ点よりＮＰＮトランジスタ２２のベース・エミッタ間電圧降下（Ｖｂｅ）分だけさらに低ければ、ＮＰＮトランジスタ２２にベース電流が流れ、ダイオード２３→ＮＰＮトランジスタ２２→コンデンサ１３の経路でＮＰＮトランジスタ２２のコレクタ電流が流れるため、コンデンサ１３が充電される。そしてＧ２点の電位が上昇すると、ＮＰＮトランジスタ２２のベース電流が流れなくなるため、コンデンサ１３の充電が止まる。このためコンデンサ１３の電圧Ｖｒ（＝Ｇ２点−Ｇ１点間電圧）＝ツェナーダイオード２０のツェナー電圧（＝Ａ点−Ｇ１点間電圧）−Ｖｂｅで安定し、コンデンサ１３の電圧Ｖｒはほぼ一定電圧に充電される。

図４の回路において、コンデンサ１３の充電終了後に流れ続ける電流は、ツェナーダイオード２０に定電圧を持たせるための電流であり、大きさはＮＰＮトランジスタ２２のベース電流相当である。したがってこの電流は、図１０のコンデンサ１３に流れる電流よりも大幅に（ＮＰＮトランジスタ２２の電流増幅率に依存し、図１０の場合の１／１００程度）に小さくなり、損失の増加を抑制できる。

なおダイオード２３はトランス２の二次側の電圧がゼロまたは負となったときにＮＰＮトランジスタ２２に印加される電圧に対して設けたもので、ＮＰＮトランジスタ２２に逆耐圧を上回る負電圧が印加されるのを防止する。

図１に示した第１の実施形態のゲート駆動回路では、条件によってはトランス２の二次電圧にオーバーシュートを生じる場合がある。これは主にトランス２の漏れインダクタンスと寄生キャパシタ４ａのＬＣ共振によるものであるが、本来の電圧Ｖ２にオーバーシュート電圧ΔＶが加わるとコンデンサ１３の電圧ＶｒはＶ２＋ΔＶ−Ｖｚまで充電される。この場合、オーバーシュートが終わったときＩＧＢＴ４の順バイアス電圧はＶ２−Ｖｒ＝Ｖｚ−ΔＶとなり、本来意図した電圧よりも低くなるため、順バイアス電圧が不足する。それに対して、図４の第２の実施形態のゲート駆動回路では、コンデンサ１３の電圧Ｖｒがトランス２の二次電圧に依存しないため、トランス２の二次電圧がオーバーシュートし
ても、コンデンサ１３の電圧Ｖｒが不足することはない。

次に本発明のゲート駆動回路の第３の実施形態について説明する。
図５は、第３の実施形態のゲート駆動回路の構成例を示す図である。
この図５の構成を図４の第２の実施形態の構成と比較すると、図５の第３の実施形態の構成は、図４の構成のＮＰＮトランジスタ２２を電界効果トランジスタ（ＦＥＴ）２４に置き換えたものである。

この図５の第３の実施形態のゲート駆動回路では、コンデンサ１３の電圧Ｖｒはツェナーダイオード２０のツェナー電圧−ＦＥＴ２４のゲートスレッショルド電圧（Ｖｔｈ）となる。

一般にバイポーラトランジスタのベース・エミッタ間電圧降下Ｖｂｅが０．６〜０．８Ｖ程度であるのに対し、ＦＥＴのゲートスレッショルド電圧Ｖｔｈは１．２〜３Ｖ程度と大きい。よってあらかじめツェナーダイオード２０のツェナー電圧を高めに設定しておくことでコンデンサ１３の電圧Ｖｒを適当な値とする。

ＦＥＴは電圧駆動素子であり、定常的にはゲートに電流を流す必要がないので、ＦＥＴ２４を用いた図５の第３の実施形態の構成は、抵抗器２１→ツェナーダイオード２０に流れる電流を図４の第２の実施形態の構成より小さくすることができ、損失をさらに抑制することができる。

なおＦＥＴのＶｔｈは部品のバラツキや温度により変るため、コンデンサ１３の電圧Ｖｒは必ずしも一定とはならないが、本回路の目的からは順バイアス電圧および逆バイアス電圧が一定範囲内にあれば動作上は支障がないので、ＦＥＴ２４に適当な特性のものを選定することで図５の第３の実施形態のゲート駆動回路を実現することができる。

１ 信号発生回路
２ トランス
３、８、１５ 抵抗器
４ 半導体スイッチ
４ａ 寄生キャパシタ
５、１３ コンデンサ
６、１２、１７ ダイオード
７ ＰＮＰトランジスタ
９、１０１ 直流電源
１０ スイッチ素子
１１、１４、１６ ツェナーダイオード
１０２、１０３、１０４、１０５ スイッチング素子
１０６、１０７、１０８、１０９ ゲート駆動回路

Claims (6)

1. スイッチング素子のゲートを駆動するゲート駆動回路であって、
   パルス電圧源と、
   前記パルス電圧源を一次側に、前記スイッチング素子を二次側に接続するトランスと、
   前記トランスの二次側に前記スイッチング素子と直列に設けられるコンデンサと、
   前記トランスの二次側に並列に設けられ、前記スイッチング素子に印加される電圧が前記トランスの二次側の電圧よりも低い値になるよう電圧を制限する電圧クランプ手段と、
   前記トランスの二次側の電圧が、０Ｖまたは前記スイッチング素子がオンとなる電圧と逆極性となったとき、前記ゲートと前記コンデンサとの直列回路を短絡する短絡手段と、
   を備えることを特徴とするゲート駆動回路。
2. スイッチング素子のゲートを駆動するゲート駆動回路であって、
   パルス電圧源と、
   前記パルス電圧源を一次側に、前記スイッチング素子を二次側に接続するトランスと、
   前記トランスの二次側に前記スイッチング素子と直列に設けられるコンデンサと、
   前記スイッチング素子と前記コンデンサとの直列回路に印加される電圧を入力とし、前記コンデンサの両端に一定の電圧を印加する定電圧手段と、
   前記トランスの二次側の電圧が、０Ｖまたは前記スイッチング素子がオンとなる電圧と逆極性となったとき、前記ゲートと前記コンデンサとの直列回路を短絡する短絡手段と、
   を備えることを特徴とするゲート駆動回路。
3. 前記定電圧手段は定電圧素子とバイポーラトランジスタより構成されることを特徴とする請求項２に記載のゲート駆動回路。
4. 前記定電圧手段は定電圧素子とＦＥＴより構成されることを特徴とする請求項２に記載のゲート駆動回路。
5. 直流電圧源に複数のスイッチング素子を直列に接続した電力変換回路であって、
   前記パルス電圧源とは別の電源から逆バイアス電圧を供給され、前記直流電源の一端に接続されるスイッチング素子する第１の制御回路と、
   前記直流電源の他端に接続されるスイッチング素子を制御する第２の制御回路と、
   を備え、
   前記第２の制御回路は、請求項１乃至４の何れか１つに記載のゲート駆動回路であることを特徴とする電力変換回路。
6. 前記電力変換回路の起動時には前記他端に接続されるスイッチング素子からオンとすることを特徴とする請求項５に記載の電力変換回路。
   

Images