JP2011023944A - Temperature compensation circuit and crystal oscillation circuit employing the same - Google Patents
Temperature compensation circuit and crystal oscillation circuit employing the same Download PDFInfo
- Publication number
- JP2011023944A JP2011023944A JP2009166679A JP2009166679A JP2011023944A JP 2011023944 A JP2011023944 A JP 2011023944A JP 2009166679 A JP2009166679 A JP 2009166679A JP 2009166679 A JP2009166679 A JP 2009166679A JP 2011023944 A JP2011023944 A JP 2011023944A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature compensation
- temperature
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 37
- 230000010355 oscillation Effects 0.000 title claims abstract description 35
- 238000012887 quadratic function Methods 0.000 claims description 19
- 238000003860 storage Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000012886 linear function Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012888 cubic function Methods 0.000 description 3
- NIJJYAXOARWZEE-UHFFFAOYSA-N Valproic acid Chemical compound CCCC(C(O)=O)CCC NIJJYAXOARWZEE-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は、出力周波数が２次関数の温度特性を有する温度補償回路及びそれを用いた水晶発振回路に関する。 The present invention relates to a temperature compensation circuit having a temperature characteristic with an output frequency of a quadratic function and a crystal oscillation circuit using the same.
水晶振動子を用いた水晶発振回路は高精度の安定した周波数が得られるため時間基準として広く用いられている。
しかし、水晶発振回路は温度特性を持っており、電子時計や電子機器に内蔵されている計時装置等、特に高精度が必要な用途に使用される場合は温度補償を行う必要がある。
A crystal oscillation circuit using a crystal resonator is widely used as a time reference because a highly accurate and stable frequency can be obtained.
However, the crystal oscillation circuit has temperature characteristics, and it is necessary to perform temperature compensation when it is used for an application that requires high accuracy, such as an electronic timepiece or a time measuring device built in an electronic device.
特許庁のＨＰ(Home Page)の資料室に掲載されている標準技術集の「新世代電子時計の基礎技術とその外延５−１−１−７時間精度調節回路」には、「水晶発振器出力を計時基準とする電子時計において、時間精度を向上するための手段として、発振周波数そのものを調整するアナログ的手段と、発振器より後段の分周回路を使って論理的に時間精度を調整するデジタル的手段との二つの回路方式がある。」と記されている。 The “Basic technology of new generation electronic clock and its extension 5-1-1-7 time accuracy adjustment circuit” in the standard technology collection published in the JPO website (Home Page) As a means to improve time accuracy in an electronic timepiece that uses the clock as a time reference, analog means for adjusting the oscillation frequency itself and digital means for logically adjusting time accuracy using a frequency divider after the oscillator There are two circuit schemes with the means. "
１つ目のアナログ的手段の例としては、ＣＭＯＳ(complementary metal-oxide semiconductor：相補型金属酸化膜半導体)インバータ回路を使用したコルピッツ水晶発振回路の負荷容量の値を変えて発振周波数の調整を行なう方法が紹介されている。 As an example of the first analog means, the oscillation frequency is adjusted by changing the load capacitance value of a Colpitts crystal oscillation circuit using a CMOS (complementary metal-oxide semiconductor) inverter circuit. The method is introduced.
負荷容量の値を変える方法は、電気的に静電容量が可変できる電荷注入型フローティング電極ＭＯＳキャパシタ(ＰＥＡＣ)を使って、インバータ回路の入力容量を変える方法である。また、ＰＥＡＣに代わって、トリマコンデンサの使用や、チップコンデンサを所定の発振周波数になるように選択的に使用するなどの方式がある。さらに、コンデンサ時分割接続方式と呼ばれ、容量値の異なる大小二つのコンデンサを用意し、それぞれを時分割的に使用して、そのデューティ比を選択することで平均周波数を調整する方式等が紹介されている。 The method of changing the value of the load capacitance is a method of changing the input capacitance of the inverter circuit using a charge injection type floating electrode MOS capacitor (PEAC) whose capacitance can be electrically varied. Further, instead of PEAC, there are methods such as using a trimmer capacitor and selectively using a chip capacitor so as to have a predetermined oscillation frequency. In addition, it is called the capacitor time-division connection method, which introduces a method of adjusting the average frequency by preparing two large and small capacitors with different capacitance values, using each of them in a time-sharing manner, and selecting the duty ratio. Has been.
２つ目のデジタル的手段の例としては、水晶発振回路の発振周波数を固定したままで、温度に応じて分周回路の分周比を論理的に変化させて時間精度調整を行なう方式が紹介されている。 As an example of the second digital means, a method of adjusting the time accuracy by logically changing the frequency division ratio of the frequency divider circuit according to the temperature while keeping the oscillation frequency of the crystal oscillation circuit fixed is introduced. Has been.
図５は、水晶発振回路の出力周波数と温度との関係を示す図である。
同図において、横軸は温度を示し、縦軸は最も周波数が高い温度に於ける周波数との偏差を示している。
同図から分かるように、水晶発振回路の出力周波数は２０℃付近で最も高くなり、温度が下がっても上がっても周波数が低くなる２次関数の温度特性を有している。なお、水晶振動子の製造時の水晶のカットの仕方によっては３次関数の温度特性を持つものもある。
FIG. 5 is a diagram showing the relationship between the output frequency of the crystal oscillation circuit and the temperature.
In the figure, the horizontal axis indicates the temperature, and the vertical axis indicates the deviation from the frequency at the highest frequency.
As can be seen from the figure, the output frequency of the crystal oscillation circuit is highest around 20 ° C., and has a temperature characteristic of a quadratic function in which the frequency decreases as the temperature decreases or increases. Depending on the method of cutting the quartz crystal when manufacturing the quartz crystal resonator, there are those having temperature characteristics of a cubic function.
しかし、温度センサの出力は通常、温度に対し１次関数となるため、温度補償を行なう場合は何らかの形で２次関数または３次関数の温度特性に対応しなければならない。 However, since the output of the temperature sensor is usually a linear function with respect to temperature, when temperature compensation is performed, the temperature characteristics of a quadratic function or a cubic function must be handled in some form.
特許文献１に記載の発明は、本出願人による発明である。この発明は上記のアナログ的手段とデジタル的手段とを併用することで温度データに対応した記憶回路の容量を少なくするように構成している。
この記憶回路は、温度の１次関数である温度センサの出力を、水晶振動子の２次関数または３次関数の温度特性に対応させるために用いている。
The invention described in Patent Document 1 is an invention by the present applicant. The present invention is configured to reduce the capacity of the storage circuit corresponding to the temperature data by using the analog means and the digital means together.
This memory circuit is used in order to make the output of the temperature sensor, which is a linear function of temperature, correspond to the temperature characteristics of the quadratic function or the cubic function of the crystal resonator.
特許文献２に記載の発明は、上記アナログ的手段を用いた発明である。この発明は記憶回路を用いず、温度検出回路の出力を２次関数発生回路に入力し、２次関数の周波数温度特性を持った水晶振動子の温度補償を行なうように構成している。
The invention described in
しかしながら、特許文献１に記載の発明は、記憶回路が必要なため回路規模の増大が避けられないおそれがある。
さらに、記憶回路には、使用する水晶振動子毎に温度特性のデータを書き込むため、温度設定の時間や、記憶回路への書き込み時間など多くの時間がかかり製造コストが嵩むおそれがある。
However, since the invention described in Patent Document 1 requires a memory circuit, an increase in circuit scale may be unavoidable.
Furthermore, since temperature characteristic data is written into the memory circuit for each crystal resonator to be used, it takes a lot of time such as temperature setting time and writing time to the memory circuit, which may increase the manufacturing cost.
特許文献２に記載の発明は、記憶回路がないため、温度設定やデータ書き込みの時間は省略できるが、記憶回路の代わりに２次関数発生回路を設けているので、回路規模が大きくなるという問題がある。
Since the invention described in
そこで、本発明は、上述した実情を考慮してなされたものであって、従来必要とした記憶回路や２次関数発生回路を使用することなく、しかも高精度に温度補償が可能な温度補償回路及びそれを用いた水晶発振回路を提供することを目的とする。 Accordingly, the present invention has been made in consideration of the above-described circumstances, and is a temperature compensation circuit capable of performing temperature compensation with high accuracy without using a conventionally required memory circuit or quadratic function generation circuit. An object of the present invention is to provide a crystal oscillation circuit using the same.
上記課題を解決するため、請求項１記載の発明は、出力周波数が２次関数の温度特性を有する水晶発振回路の温度補償をするための温度補償回路において、出力電圧が２次関数の温度特性を有する電源回路の前記出力電圧に応じて前記出力周波数の温度補償を行うようにしたことを特徴とする。 In order to solve the above-mentioned problems, a first aspect of the present invention provides a temperature compensation circuit for temperature compensation of a crystal oscillation circuit having a temperature characteristic having a quadratic function in the output frequency, and a temperature characteristic having an output voltage in the quadratic function. The temperature compensation of the output frequency is performed in accordance with the output voltage of the power supply circuit having the above.
請求項２記載の発明は、請求項１記載の発明において、複数のスイッチ手段と、一端が前記各スイッチ手段の一方の入出力端子にそれぞれ直列接続された負荷容量と、前記電源回路の出力電圧をデジタル信号に変換するＡＤ変換器と、を備え、前記ＡＤ変換器のデジタル出力に応じて、前記各スイッチ手段のオンオフを制御するようにしたことを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the plurality of switch means, a load capacitor having one end connected in series to one input / output terminal of each switch means, and the output voltage of the power supply circuit An AD converter for converting the signal into a digital signal, and the on / off of each switch means is controlled according to the digital output of the AD converter.
請求項３記載の発明は、請求項１記載の発明において、前記電源回路は、温度補償された基準電圧発生回路であることを特徴とする。 According to a third aspect of the present invention, in the first aspect of the present invention, the power supply circuit is a temperature-compensated reference voltage generation circuit.
請求項４記載の発明は、請求項３記載の発明において、前記基準電圧発生回路は、バンドギャップリファレンスであることを特徴とする。 According to a fourth aspect of the present invention, in the third aspect of the present invention, the reference voltage generating circuit is a band gap reference.
請求項５記載の発明は、請求項３記載の発明において、前記基準電圧発生回路は、０バイアスされたディプレッション型の第１のＭＯＳトランジスタと、ダイオード接続された第２のＭＯＳトランジスタとを直列接続し、前記第２のＭＯＳトランジスタのゲート−ソース間電圧を基準電圧としたことを特徴とする。 According to a fifth aspect of the present invention, in the third aspect of the present invention, the reference voltage generation circuit includes a depletion type first MOS transistor biased to 0 bias and a diode-connected second MOS transistor connected in series. The gate-source voltage of the second MOS transistor is used as a reference voltage.
請求項６記載の発明は、請求項３記載の発明において、前記第１のＭＯＳトランジスタに高濃度ｎ型ゲートを有するＮＭＯＳトランジスタを使用し、前記第２のＭＯＳトランジスタに高濃度ｐ型ゲートを有するＮＭＯＳトランジスタを使用したことを特徴とする。 According to a sixth aspect of the present invention, in the third aspect of the present invention, an NMOS transistor having a high concentration n-type gate is used for the first MOS transistor, and a high concentration p-type gate is provided for the second MOS transistor. An NMOS transistor is used.
請求項７記載の発明は、請求項１からの何れか一項記載の温度補償回路を用いた水晶発振回路であることを特徴とする。 A seventh aspect of the invention is a crystal oscillation circuit using the temperature compensation circuit according to any one of the first aspect.
本発明によれば、２次関数の温度特性を備えた基準電圧Ｖrefを温度センサとして用いたため、従来のように、１次関数を２次関数に変換するための記憶回路や、２次関数発生回路が不要となり回路規模の大幅な縮小が可能となった。また、記憶回路に水晶振動子の温度データを書き込む時間が不要となり、製造工程の簡略化が可能となった。 According to the present invention, since the reference voltage Vref having a temperature characteristic of a quadratic function is used as a temperature sensor, a memory circuit for converting a linear function into a quadratic function and generation of a quadratic function as in the prior art. Circuits are no longer required, and the circuit scale can be significantly reduced. In addition, the time for writing the temperature data of the crystal resonator in the memory circuit is not required, and the manufacturing process can be simplified.
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明にかかる温度補償回路及びそれを用いた水晶発振回路の一実施の形態を示す回路図である。
温度補償回路を用いた水晶発振回路は、発振回路及び温度補償回路で構成されている。
発振回路は、水晶振動子１１、インバータ回路１２、帰還抵抗Ｒ１、負荷容量ＣＤ０、ＣＧ０で構成され、温度補償回路は、負荷容量ＣＧ１〜ＣＧ６、スイッチ手段Ｓ１〜Ｓ６、ＡＤ(analog-to-digital)変換器（図ではＡＤＣ）１３、及び基準電圧発生回路１４で構成されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit diagram showing an embodiment of a temperature compensation circuit and a crystal oscillation circuit using the same according to the present invention.
A crystal oscillation circuit using a temperature compensation circuit includes an oscillation circuit and a temperature compensation circuit.
The oscillation circuit includes a
インバータ回路１２の入出力間には帰還抵抗Ｒ１と水晶振動子１１とが並列接続されている。インバータ回路１２の出力が発振回路の出力端ＯＵＴとなっている。また、出力と接地端子ＧＮＤ間には負荷容量ＣＤ０が接続されている。
インバータ回路１２の入力と接地端子ＧＮＤとの間には負荷容量ＣＧ０と、スイッチ手段Ｓ１〜Ｓ６の各々と直列に接続された負荷容量ＣＧ１〜ＣＧ６が接続されている。
Between the input and output of the inverter circuit 12, the feedback resistor R1 and the
A load capacitor CG0 and load capacitors CG1 to CG6 connected in series with each of the switch means S1 to S6 are connected between the input of the inverter circuit 12 and the ground terminal GND.
スイッチ手段Ｓ１〜Ｓ６は、例えばアナログスイッチが用いられており、制御端子への信号により両入出力端子間がオン／オフするようになっているが、本発明はこれに限定されるものではなく、リレーを用いてスイッチ手段を構成しても良い。
ＡＤ変換器１３のアナログ入力には基準電圧発生回路１４で生成された基準電圧Ｖrefが入力されている。また、ＡＤ変換器１３のデジタル出力１５は、それぞれスイッチ手段Ｓ１〜Ｓ６の制御端子に接続されている。
For example, analog switches are used as the switch means S1 to S6, and both input / output terminals are turned on / off by a signal to the control terminal, but the present invention is not limited to this. The switch means may be configured using a relay.
A reference voltage Vref generated by the reference
水晶発振回路は背景技術で説明したように、図５に示すように温度に対し出力周波数が２次関数となる温度特性を持っている。図５において、横軸は温度を示し、縦軸は周波数偏差を示す。
図６は、合成負荷容量と周波数偏差との関係を示す図である。図６において、横軸は合成負荷容量を示し、縦軸は周波数偏差を示す。
図６で分かるように出力周波数（発振周波数ともいう）ｆは合成負荷容量が大きいほど低くなることが分かる。また、出力周波数ｆと合成負荷容量との関係はリニアではない。すなわち、水晶発振回路の合成負荷容量の変化量に対する出力周波数ｆの変化量は、合成負荷容量が小さいときは、少ない容量の変化で出力周波数ｆは大きく変化するが、合成負荷容量が大きい場合は、同じ容量の変化に対し、出力周波数ｆの変化量は小さくなってしまう。
As described in the background art, the crystal oscillation circuit has a temperature characteristic in which the output frequency is a quadratic function with respect to the temperature as shown in FIG. In FIG. 5, the horizontal axis represents temperature, and the vertical axis represents frequency deviation.
FIG. 6 is a diagram illustrating the relationship between the combined load capacity and the frequency deviation. In FIG. 6, the horizontal axis indicates the combined load capacity, and the vertical axis indicates the frequency deviation.
As can be seen from FIG. 6, the output frequency (also referred to as the oscillation frequency) f decreases as the combined load capacity increases. Further, the relationship between the output frequency f and the combined load capacity is not linear. That is, the amount of change in the output frequency f with respect to the amount of change in the combined load capacitance of the crystal oscillation circuit is such that when the combined load capacitance is small, the output frequency f changes greatly with a small change in capacitance, but For the same capacitance change, the change amount of the output frequency f becomes small.
なお、ここでいう合成負荷容量とは、インバータ回路１２の入力と接地端子ＧＮＤとの間に接続されている負荷容量と、出力と接地端子ＧＮＤとの間に接続されている負荷容量を直列接続した場合の合成容量である。
すなわち、合成負荷容量を温度に応じて変更することで出力周波数ｆを一定に保つことができることがわかる。
The combined load capacity here is a series connection of a load capacity connected between the input of the inverter circuit 12 and the ground terminal GND and a load capacity connected between the output and the ground terminal GND. This is the combined capacity.
That is, it can be seen that the output frequency f can be kept constant by changing the combined load capacity according to the temperature.
図２は、基準電圧発生回路１４から出力される基準電圧Ｖrefの温度特性を示す図である。同図において、横軸は温度を示し、縦軸は電圧を示す。基準電圧発生回路１４としては、バンドギャップリファレンス回路や、図３、あるいは図４に示した基準電圧発生回路が使用可能である。
FIG. 2 is a diagram showing the temperature characteristics of the reference voltage Vref output from the reference
ここで、バンドギャップリファレンスは、例えば、特開２００４−１１０７０２号公報、もしくは特開２００７−１６３１０号公報記載のバンドギャップリファレンス回路が挙げられる。 Here, examples of the band gap reference include a band gap reference circuit described in Japanese Patent Application Laid-Open No. 2004-110702 or Japanese Patent Application Laid-Open No. 2007-16310.
図３は、本発明にかかる水晶発振回路に用いられる基準電圧発生回路の一例である。
図３の基準電圧発生回路は、０バイアスされたディプレッション型のＮ(N-channel)ＭＯＳトランジスタＭ１と、ダイオード接続されたエンハンスメント型のＮＭＯＳトランジスタＭ２とを直列接続し、電源Ｖddと接地端子ＧＮＤとの間に接続している。ＮＭＯＳトランジスタＭ２のゲート−ソース間電圧を基準電圧とした一般的な基準電圧発生回路である。
FIG. 3 is an example of a reference voltage generation circuit used in the crystal oscillation circuit according to the present invention.
The reference voltage generating circuit shown in FIG. 3 includes a depletion type N (N-channel) MOS transistor M1 biased with 0 bias and an enhancement type NMOS transistor M2 connected in diodes in series, and a power source Vdd and a ground terminal GND. Connected between. This is a general reference voltage generation circuit using the gate-source voltage of the NMOS transistor M2 as a reference voltage.
ここで、図ではＮＭＯＳトランジスタＭ１はディプレッション型であり、ＮＭＯＳトランジスタＭ２はエンハンスメント型であるが限定されるものではない。 Here, in the figure, the NMOS transistor M1 is a depletion type, and the NMOS transistor M2 is an enhancement type, but is not limited thereto.
図４は、本発明にかかる水晶発振回路に用いられるに用いられる基準電圧発生回路の他の一例である。
図４に示す基準電圧発生回路は、図３のディプレッション型のＮＭＯＳトランジスタＭ１に、高濃度ｎ型ゲートを有するＮＭＯＳトランジスタを使用し、ＮＭＯＳトランジスタＭ２に高濃度ｐ型ゲートを有するＮＭＯＳトランジスタを使用したしたものである。この回路では、ＮＭＯＳトランジスタＭ１とＭ２のゲート仕事関数の差が、ＮＭＯＳトランジスタＭ２のゲート電圧となる。
FIG. 4 shows another example of the reference voltage generation circuit used for the crystal oscillation circuit according to the present invention.
The reference voltage generation circuit shown in FIG. 4 uses an NMOS transistor having a high concentration n-type gate for the depletion type NMOS transistor M1 of FIG. 3, and an NMOS transistor having a high concentration p-type gate for the NMOS transistor M2. It is a thing. In this circuit, the difference between the gate work functions of the NMOS transistors M1 and M2 becomes the gate voltage of the NMOS transistor M2.
ここで、「高濃度」とは、不純物濃度が１×１０19ｃｍ3以上もしくは抵抗率が０．０００１〜０．１Ωｃｍ程度とする。 Here, “high concentration” means an impurity concentration of 1 × 10 19 cm 3 or more or a resistivity of about 0.0001 to 0.1 Ωcm.
上記した基準電圧発生回路１４に正確に温度補償を行なった場合は、出力電圧は異なるが、最終的に図２で示すように２０℃付近で最も電圧が高くなり、温度が上昇するか下降すると電圧が２次曲線に沿って低下する特性を示すことが知られている。
When the temperature compensation is accurately performed on the reference
そこで、本発明では、この基準電圧ＶrefをＡＤ変換器１３でデジタル信号１３に変換し、このデジタル信号１３でスイッチ手段Ｓ１〜Ｓ６のオン／オフを制御し、合成負荷容量を変えることで温度補償を行なっている。 Therefore, in the present invention, the reference voltage Vref is converted into the digital signal 13 by the AD converter 13, the ON / OFF of the switch means S1 to S6 is controlled by the digital signal 13, and the combined load capacity is changed to compensate the temperature. Is doing.
具体的には、発振回路の出力周波数ｆが最も高くなる２０℃付近で、スイッチ手段Ｓ１〜Ｓ６を全てオンとなるように各負荷容量を設定する。温度が２０℃から離れるに従って、基準電圧Ｖrefが低下するので、その低下した量をＡＤコンバータ１３でデジタル信号１５に変換する。変換されたデジタル信号１５に応じて、スイッチ手段Ｓ１〜Ｓ６のオン／オフ状態が制御され、合成負荷容量を順次小さくして、出力周波数を常に２０℃の時の周波数に対し所定の偏差以内になるように制御を行なう。
Specifically, each load capacity is set so that the switch means S1 to S6 are all turned on around 20 ° C. at which the output frequency f of the oscillation circuit becomes the highest. Since the reference voltage Vref decreases as the temperature goes away from 20 ° C., the reduced amount is converted into the
負荷容量ＣＧ１〜ＣＧ６の容量値は、全て同じものでもよく、図６で示した特性に合わせて、異なる容量値としてもよい。この容量値の判断は水晶発振回路を使用する環境の温度範囲によって決めればよい。 The load capacitances CG1 to CG6 may all have the same capacitance value, or may have different capacitance values in accordance with the characteristics shown in FIG. The capacitance value may be determined according to the temperature range of the environment where the crystal oscillation circuit is used.
なお、本実施の形態では、オン／オフ制御可能な負荷容量ＣＧ１〜ＣＧ６の数が６つの場合で説明したが、本発明はこれに限定されるものではなく、要求される精度により負荷容量の数を決めればよい。 In the present embodiment, the case where the number of load capacitors CG1 to CG6 that can be controlled on / off is six has been described. However, the present invention is not limited to this, and the load capacitance can be controlled depending on the required accuracy. Decide the number.
さらに、本実施の形態ではインバータ回路１２の入力側の負荷容量だけを変更するようにしているが、特許文献１の図２に記載されているように、インバータ回路１２の出力側にも制御可能な負荷容量を設けても構わない。 Furthermore, in the present embodiment, only the load capacity on the input side of the inverter circuit 12 is changed. However, as described in FIG. 2 of Patent Document 1, the output side of the inverter circuit 12 can also be controlled. A large load capacity may be provided.
以上において、本実施の形態においては、２次関数の温度特性を備えた基準電圧Ｖrefを温度センサとして用いたため、従来のように、１次関数を２次関数に変換するための記憶回路や、２次関数発生回路が不要となり回路規模の大幅な縮小が可能となった。 As described above, in the present embodiment, since the reference voltage Vref having a temperature characteristic of a quadratic function is used as a temperature sensor, a memory circuit for converting a linear function into a quadratic function as in the past, A quadratic function generation circuit is not required, and the circuit scale can be greatly reduced.
また、記憶回路に水晶振動子の温度データを書き込む時間が不要となり、製造工程の簡略化が可能となった。 In addition, the time for writing the temperature data of the crystal resonator in the memory circuit is not required, and the manufacturing process can be simplified.
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。 The above-described embodiment shows an example of a preferred embodiment of the present invention, and the present invention is not limited thereto, and various modifications can be made without departing from the scope of the invention. is there.
１１ 水晶振動子
１２ インバータ回路
１３ ＡＤ変換器
１４ 基準電圧発生回路
ＣＤ０,ＣＧ０〜ＣＧ６ 負荷容量
Ｓ１〜Ｓ６ スイッチ手段
Ｍ１ 第１のＭＯＳトランジスタ
Ｍ２ 第２のＭＯＳトランジスタ
DESCRIPTION OF
Claims (7)
出力電圧が２次関数の温度特性を有する電源回路の前記出力電圧に応じて前記出力周波数の温度補償を行うようにしたことを特徴とする温度補償回路。 In a temperature compensation circuit for temperature compensation of a crystal oscillation circuit having a temperature characteristic of a quadratic function in output frequency,
A temperature compensation circuit characterized in that temperature compensation of the output frequency is performed according to the output voltage of a power supply circuit having a temperature characteristic of a quadratic function.
一端が前記各スイッチ手段の一方の入出力端子にそれぞれ直列接続された負荷容量と、
前記電源回路の出力電圧をデジタル信号に変換するＡＤ変換器と、を備え、
前記ＡＤ変換器のデジタル出力に応じて、前記各スイッチ手段のオンオフを制御するようにしたことを特徴とする請求項１記載の温度補償回路。 A plurality of switch means;
A load capacity having one end connected in series to one input / output terminal of each switch means;
An AD converter that converts the output voltage of the power supply circuit into a digital signal,
2. The temperature compensation circuit according to claim 1, wherein on / off of each of the switch means is controlled in accordance with a digital output of the AD converter.
前記第２のＭＯＳトランジスタのゲート−ソース間電圧を基準電圧としたことを特徴とする請求項３記載の温度補償回路。 The reference voltage generation circuit connects a depletion type first MOS transistor biased to 0 bias and a diode-connected second MOS transistor in series,
4. The temperature compensation circuit according to claim 3, wherein a voltage between the gate and the source of the second MOS transistor is used as a reference voltage.
前記第２のＭＯＳトランジスタに高濃度ｐ型ゲートを有するＮＭＯＳトランジスタを使用したことを特徴とする請求項３記載の温度補償回路。 An NMOS transistor having a high concentration n-type gate is used as the first MOS transistor,
4. The temperature compensation circuit according to claim 3, wherein an NMOS transistor having a high-concentration p-type gate is used as the second MOS transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009166679A JP2011023944A (en) | 2009-07-15 | 2009-07-15 | Temperature compensation circuit and crystal oscillation circuit employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009166679A JP2011023944A (en) | 2009-07-15 | 2009-07-15 | Temperature compensation circuit and crystal oscillation circuit employing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011023944A true JP2011023944A (en) | 2011-02-03 |
Family
ID=43633632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009166679A Pending JP2011023944A (en) | 2009-07-15 | 2009-07-15 | Temperature compensation circuit and crystal oscillation circuit employing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011023944A (en) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122357A (en) * | 1974-08-19 | 1976-02-23 | Seiko Instr & Electronics | Suishohatsushinkino ondohoshosochi |
| JPS57131105A (en) * | 1981-02-05 | 1982-08-13 | Matsushita Electric Ind Co Ltd | Phase shift oscillator |
| JPS60233719A (en) * | 1984-04-19 | 1985-11-20 | シーメンス、アクチエンゲゼルシヤフト | Reference voltage generation circuit |
| JPH03280605A (en) * | 1990-03-29 | 1991-12-11 | Sony Corp | Variable frequency oscillator |
| JP2003031678A (en) * | 2001-07-16 | 2003-01-31 | Fuji Electric Co Ltd | MOS reference voltage circuit and method of manufacturing the same |
| JP2003157119A (en) * | 2001-11-22 | 2003-05-30 | Denso Corp | Band-gap reference voltage generating circuit |
| JP2003258105A (en) * | 2002-02-27 | 2003-09-12 | Ricoh Co Ltd | Reference voltage generating circuit, method of manufacturing the same, and power supply device using the same |
| JP2004038540A (en) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | Reference voltage circuit |
| JP2005109364A (en) * | 2003-10-02 | 2005-04-21 | Ricoh Co Ltd | Semiconductor device |
| JP2006221370A (en) * | 2005-02-09 | 2006-08-24 | Toyota Motor Corp | Constant voltage generator |
-
2009
- 2009-07-15 JP JP2009166679A patent/JP2011023944A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122357A (en) * | 1974-08-19 | 1976-02-23 | Seiko Instr & Electronics | Suishohatsushinkino ondohoshosochi |
| JPS57131105A (en) * | 1981-02-05 | 1982-08-13 | Matsushita Electric Ind Co Ltd | Phase shift oscillator |
| JPS60233719A (en) * | 1984-04-19 | 1985-11-20 | シーメンス、アクチエンゲゼルシヤフト | Reference voltage generation circuit |
| JPH03280605A (en) * | 1990-03-29 | 1991-12-11 | Sony Corp | Variable frequency oscillator |
| JP2003031678A (en) * | 2001-07-16 | 2003-01-31 | Fuji Electric Co Ltd | MOS reference voltage circuit and method of manufacturing the same |
| JP2003157119A (en) * | 2001-11-22 | 2003-05-30 | Denso Corp | Band-gap reference voltage generating circuit |
| JP2003258105A (en) * | 2002-02-27 | 2003-09-12 | Ricoh Co Ltd | Reference voltage generating circuit, method of manufacturing the same, and power supply device using the same |
| JP2004038540A (en) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | Reference voltage circuit |
| JP2005109364A (en) * | 2003-10-02 | 2005-04-21 | Ricoh Co Ltd | Semiconductor device |
| JP2006221370A (en) * | 2005-02-09 | 2006-08-24 | Toyota Motor Corp | Constant voltage generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8581632B2 (en) | Comparator with transition threshold tracking capability | |
| CN109787559B (en) | RC oscillating circuit of resistance-capacitance | |
| US6774644B2 (en) | Method and circuit for compensating MOSFET capacitance variations in integrated circuits | |
| CN101751062A (en) | Low noise reference circuit of improving frequency variation of ring oscillator | |
| CN110719102A (en) | Oscillation circuit and clock circuit | |
| CN110011642B (en) | Oscillating circuit, microcomputer and electronic apparatus | |
| CN107241083B (en) | High-precision self-biasing clock circuit and corresponding self-biasing circuit | |
| JP4684616B2 (en) | Oscillator circuit | |
| US20130176082A1 (en) | Reference voltage generation circuit, oscillation circuit including the same and method for calibrating oscillation frequency of oscillation circuit | |
| JP2014106112A (en) | Voltage variation detection circuit and semiconductor integrated circuit | |
| CN105099367B (en) | A kind of oscillating circuit and electronic installation | |
| CN110011644B (en) | Ring oscillator | |
| US7969253B2 (en) | VCO with stabilized reference current source module | |
| US10496224B2 (en) | Touch sensing circuit, touch panel and display device | |
| CN211352180U (en) | Oscillation circuit and clock circuit | |
| JPH1188052A (en) | Temperature compensating crystal oscillator | |
| JP6083503B2 (en) | Temperature frequency conversion circuit and temperature compensated oscillation circuit | |
| JP5034772B2 (en) | Temperature compensated piezoelectric oscillator | |
| JP2011023944A (en) | Temperature compensation circuit and crystal oscillation circuit employing the same | |
| US9310775B2 (en) | Analog electronic timepiece | |
| Shi et al. | A high-linear low-power temperature-to-frequency converter with high robustness | |
| US8519799B2 (en) | Voltage controlled oscillator | |
| Lu et al. | A high linearity current-controlled CMOS relaxation oscillator with frequency self-calibration technique | |
| CN112667013B (en) | Current comparison type clock generation circuit and chip | |
| JP2019169906A (en) | Oscillation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |