JP2011015557A - スイッチング電源装置およびスイッチング電源制御用半導体装置 - Google Patents

Abstract

【課題】入力電圧範囲により装置の回路定数を変更する必要なく、負荷への電流を一定化することができ、装置の低コスト化を図ることができるスイッチング電源装置及びそれに用いる半導体装置を提供する。
【解決手段】オフ時間補正回路１７により、スイッチング素子２のオン開始から設定されたスイッチング素子２の過電流検出レベル到達までの時間に応じて、スイッチング素子２の最大オン時間後のオフ時間を変化させることで、スイッチング素子２の発振周波数を変化させることで、スイッチング電源が入力電圧に依存せずに出力エネルギーを供給することが出来る。
【選択図】図１

Description

本発明は、直流電圧に対するスイッチング動作により出力電圧を制御して負荷へ供給するスイッチング電源装置およびスイッチング電源制御用半導体装置に関するものである。

従来から、家電製品等の一般家庭用機器には、その電源装置として、消費電力の低減化による電力効率の向上等の目的から、半導体（トランジスタなどのスイッチング素子）によるスイッチング動作を利用して出力電圧を制御（安定化など）するスイッチング電源制御用半導体装置（以下、単に制御装置と言う）を有するスイッチング電源装置が広く用いられている（例えば特許文献１を参照）。

従来の典型的な制御装置は、図１２に示すように、スイッチング素子１０２のスイッチング周期を制御する発振器、スイッチング素子１０２のピーク電流値を制御するためにドレイン電流を検出するドレイン電流検出回路１１４、フォトカプラなどを介して出力電圧の状態を検出しスイッチング素子１０２のオン時間を制御するフィードバック制御回路１１８を備える。

ドレイン電流検出回路１１４により、発振器１１１において予め設定された周波数でスイッチング動作を行うスイッチング素子１０２の電流値を検出することで、オン時ブランキングパルス発生回路１１５からの出力信号とともにドレイン電流検出回路１１４からの出力信号を基に、ＡＮＤ回路１１６、ＮＯＲ回路１２０およびＲＳフリップフロップ１１２を通じて、ゲートドライバ１１３によりスイッチング素子１０２のピーク電流制御を行う。また出力電圧の状態検出によりスイッチング素子１０２のオン時間を変化させるＰＷＭ制御を行うことで、負荷への印加電圧を一定にする定電圧制御を行っている。

以上のように、従来の制御装置は、スイッチング素子のドレイン電流値を制御することにより、スイッチング電源装置の出力電圧を一定に保つように構成されている。

特開２００７−１６６８１０号公報

しかしながら、上記のように従来の制御装置を用いたスイッチング電源装置では、以下の課題がある。

図１２に示すような従来の制御装置を用いたスイッチング電源装置では、スイッチング素子１０２は設定された電流値となることで、スイッチング素子１０２のドレイン電流検出回路１１４によりスイッチング素子１０２のスイッチング動作がオフするが、スイッチング素子１０２の電流の時間変化の傾きはトランス（図示せず）のＬ値と入力電圧Ｖ_inより、Ｖ_in／Ｌの傾きとなる。すなわち、入力電圧Ｖ_inが高いほど傾きが大きくなる。

ドレイン電流検出回路１１４からスイッチング素子１０２の動作をオフする動作には、回路内部の素子が遅延時間を持つために、ある一定の遅延時間ができる。そのために、スイッチング素子１０２の電流ピーク値はドレイン電流検出回路１１４で設定された電流値からある一定の遅延時間の電流値とＶ_in／Ｌの積となる。

よって図１３に示すように、スイッチング素子１０２の電流の傾きは入力電圧より変化することから、スイッチング素子１０２をオフする遅延時間を考慮すると、高い入力電圧と低い入力電圧を比較すると、実際のドレイン電流のピーク値が違い、スイッチング電源装置の最大出力電力が入力電圧により違うことになる。

このことより、入力電圧をワールドワイドで考えると、入力電圧が高い場合、ドレイン電流値が高くなることで、出力端子のリップル電圧が高くなること、スイッチング素子のオン抵抗の損失が大きくなること、などの現象が発生する。

リップル電圧が変動することで、負荷への出力電力が変化し、またオン抵抗損失が増加することで、高入力電圧ではスイッチング電源の効率の低下、スイッチング素子の自己発熱が高くなる。

よって、同じ回路構成のスイッチング電源装置をワールドワイドで使用した場合に起こる特性変動に対して、負荷への電流を一定化することを考慮すると、ワールドワイドな各々の入力電圧に応じたスイッチング電源装置の仕様に合わせて、制御装置の回路定数を変更する必要があり、低コスト化を困難にしている。

本発明は、上記従来の問題点を解決するもので、入力電圧範囲により装置の回路定数を変更する必要なく、負荷への電流を一定化することができ、制御装置の低コスト化を図ることができるスイッチング電源制御用半導体装置、およびそのような半導体装置を用いたスイッチング電源装置を提供する。

上記の課題を解決するために、本発明の半導体装置は、入力直流電圧を調整された出力直流電圧に変換するスイッチング電源装置の制御に用いられる半導体装置であって、前記出力直流電圧の変化を検出し、スイッチング素子のスイッチング動作を制御するためのフィードバック信号を、前記制御回路へ伝達する出力電圧検出回路とを備えたスイッチング電源制御装置であって、前記制御回路は、スイッチング素子の発振周波数を決める発振器と、前記出力電圧検出回路からのフィードバック信号により前記スイッチング素子に流れる電流レベルを決定するフィードバック信号制御回路と、前記スイッチング素子に流れる電流に応じて電圧を出力するドレイン電流検出回路と、前記ドレイン電流検出回路の電圧と前記フィードバック信号制御回路により決定されたレベル値または基準電圧レベル値に達すると、前記スイッチング素子をターンオフさせる信号を生成する比較器と、前記スイッチング素子の制御信号と発振器の出力信号に基づいて前記スイッチング素子のオフ時間を補正するオフ時間補正回路とを有し、前記オフ時間補正回路により、補正したオフ時間に従って前記スイッチング素子がオフした後、前記スイッチング素子に流れる電流が過電流検出レベルまで達する時間に応じて、前記発振器で生成されるオフ信号の時間を変化させることで、前記スイッチング素子のオフ時間を変化させ、周波数を変化させることを特徴とする。

また、前記半導体装置は、スイッチング素子の動作させるゲート信号のオン時間の間、前記オフ時間補正回路のコンデンサに定電流源より充電させ、ゲート信号のオフ時間の間コンデンサ電圧を保持させ、前記電圧より電流源を作成し、前記電流源の電流値により前記発振器から接続されたゲート信号オフ時間を変化させてもよい。

また、前記オフ時間補正回路は、前記ゲート信号のオン時間の長さ、および前記スイッチング素子のターンオン時に前記ドレイン電流検出回路で検出された電流である残留電流の値に応じた電気信号を出力し、前記発振器は、前記電気信号に従って、前記ゲート信号のオン時間が長いほど、および前記残留電流が小さいほど、前記ゲート信号のオフ時間を短くし、かつ前記ゲート信号の出力時間が短いほど、かつ前記残留電流が大きいほど、前記ゲート信号のオフ時間を長くしてもよい。

また、前記半導体装置は、さらに、前記ドレイン電流検出回路で検出された電流が所定の基準値を超える大電流動作を検出する大電流動作検出回路を備え、前記発振器は、前記大電流動作検出回路で大電流動作が検出された場合は、前記電気信号とは無関係に、前記ゲート信号のオフ時間を固定してもよい。

また、本発明は、このような半導体装置として実現できるだけでなく、前記半導体装置と、前記半導体装置に含まれるスイッチング素子と、前記スイッチング素子により入力直流電圧をスイッチングして生成された入力交流電圧を出力交流電圧に変換する変換器と、前記出力交流電圧を前記出力直流電圧に変換する平滑回路とを備えるスイッチング電源装置として実現することもできる。

本発明によれば、スイッチング素子の発振周波数を制御することで、ワールドワイドな入力電圧に対して一定の出力特性の電源を得ることができる。

そのため、入力電圧範囲により装置の回路定数を変更する必要なく、負荷への電流を一定化することができ、装置の低コスト化を図ることができる。

本発明の実施の形態１のスイッチング電源装置及び制御用の半導体装置の一構成例を示す回路図 実施の形態１の半導体装置におけるフィードバック電流に対する過電流検出レベルを示す模式図 実施の形態１の半導体装置におけるオフ時間補正回路と発振器の一構成例を示す回路図 実施の形態１の半導体装置における入力電圧違いによるスイッチング素子の電流を示す図 本発明の実施の形態２のスイッチング電源装置及び制御用の半導体装置の一構成例を示す回路図 実施の形態２の半導体装置におけるオフ時間補正回路と発振器の一構成例を示す回路図 実施の形態２の半導体装置における入力電圧の違いによるスイッチング素子の電流を示す図 実施の形態３の半導体装置におけるオフ時間補正回路と発振器の一構成例を示す回路図 実施の形態３の半導体装置における入力電圧の違いによるスイッチング素子の電流を示す図 本発明の実施の形態２のスイッチング電源装置及び制御用の半導体装置の一構成例を示す回路図 実施の形態２の半導体装置におけるオフ時間補正回路と発振器の一構成例を示す回路図 従来例の半導体装置の一構成例を示す回路図 従来例の半導体装置における入力電圧の違いによるスイッチング素子の電流を示す図

以下、本発明の実施の形態を示すスイッチング電源制御装置及びその制御用の半導体装置について、図面を参照しながら具体的に説明する。

（実施の形態１）
本発明の実施の形態１のスイッチング電源装置１００及びスイッチング電源装置１００の制御に用いられる半導体装置４を説明する。

図１は、実施の形態１のスイッチング電源装置１００の一構成例を示す機能ブロック図である。

スイッチング電源装置１００において、直流の入力電圧Ｖ_inをスイッチング素子２のスイッチング動作によって波形変換した交流電圧を出力する変換機としてのトランス１は、一次巻線１ａおよび二次巻線１ｂを有し、一次巻線１ａと二次巻線１ｂの極性は逆になっている。二次巻線１ｂから得られた交流電圧は、ダイオード７ａとコンデンサ７ｂとで構成される平滑回路７にて出力直流電圧に変換され、負荷８へ供給される。スイッチング電源装置１００はフライバック型となっている。一次巻線１ａにはスイッチング素子２が直列接続されており、スイッチング素子２の制御電極は、制御回路３の出力信号によりオンオフのスイッチング制御がなされる。

半導体装置４には、制御回路３とスイッチング素子２とが含まれており、パワーＭＯＳＦＥＴなどによるスイッチング素子２は、制御回路３と同一の半導体基板上に集積化されている。

ＤＲＡＩＮ端子はトランス１の一次巻線１ａとスイッチング素子２の接続点、つまりスイッチング素子２のドレインに接続される端子である。

ＧＮＤ端子はスイッチング素子２のソース及び制御回路３のＧＮＤをグランド（接地）レベルと接続する端子であり、入力電圧Ｖ_inが印加される２端子のうち低電位側の端子に接続されている。

ＶＤＤ端子はコンデンサ５を接続する端子であり、制御回路３に内蔵されたレギュレータ９からの充電により、制御回路３の電源電圧を制御する端子である。

ＦＢ端子は出力電圧検出回路６から出力される、直流の出力電圧Ｖ_outを表すフィードバック信号（例えば、フォトトランジスタによる電流など）を制御回路３のフィードバック制御回路１８に入力するための端子である。

レギュレータ９はスイッチング素子２のＤＲＡＩＮ端子、ＶＤＤ端子、起動停止回路１０に接続されており、トランス１を介して、入力電圧Ｖ_inがスイッチング素子２のＤＲＡＩＮ端子に印加されると、ＤＲＡＩＮ端子からＶＤＤ端子を介してコンデンサ５に電流を供給し、補助電源電圧ＶＤＤを上昇させる。ＶＤＤ端子電圧が起動電圧まで達するとＤＲＡＩＮ端子からのコンデンサ５への電流供給を停止、また起動電圧以下に低下すると、ＤＲＡＩＮ端子からＶＤＤ端子へ電流供給がなされ、再びＶＤＤ端子電圧は上昇する。

起動停止回路１０は、ＶＤＤ端子電圧をモニターしており、ＶＤＤ端子電圧の大きさによって、スイッチング素子２によるスイッチング動作の実行（オン）および停止（オフ）を制御している。

フィードバック制御回路１８は、出力電圧検出回路６から出力され制御回路３のＦＢ端子に入力されるフィードバック信号に応じて、図２に示すようにフィードバック信号で表される出力電圧Ｖ_outを一定に安定させるようスイッチング素子２に流れる電流の上限値を表す過電流検出レベルを決定し、決定した過電流検出レベルを表す出力電圧を、比較器１６のマイナス側に出力する。

負荷が軽く出力電圧Ｖ_outが上昇すると、スイッチング素子２に流れる電流を低下させ、また、負荷が重く出力電圧Ｖ_outが低下すると、スイッチング素子２に流れる電流を上昇させるよう制御される。

ドレイン電流検出回路１４は、例えば、スイッチング素子２に流れるドレイン電流とスイッチング素子２のオン抵抗との積で決まるオン電圧を検出することにより、相対的にスイッチング素子２に流れるドレイン電流を検出して、ドレイン電流の大きさに比例した電圧信号を比較器１６のプラス側に出力する。

比較器１６は、プラス入力のドレイン電流が、第１マイナス入力のフィードバック制御回路１８の出力信号と第２マイナス入力の基準電圧１９との低いほうの電圧と等しくなった時に、Ｈレベルの信号を出力する。

オン時ブランキングパルス発生回路１５は、ゲートドライバ１３によるスイッチング素子２へのＧＡＴＥ信号がＨレベル出力後一定のブランキング時間の間、ブランキングパルスを出力し、ドレイン電流検出回路１４がスイッチング素子２自身の容量による容量性スパイク電流等を誤検出してしまわないようにしている。

オフ時間補正回路１７は、発振器１１の発振開始信号とドレイン電流検出回路１４からの出力信号を受け、電圧換算されたスイッチングのオン時間幅により、スイッチング素子２のオフ時間を調整するための発振器１１のオフ時間を変化させる。このオフ時間補正回路１７については、回路構成例を含めて、後述の動作説明で詳細を説明する。

一旦起動状態になると、発振器１１のＣＬＯＣＫ信号よりＲＳフリップフロップ１２のセット入力ＳにはＨレベルのパルス信号が入力されるため、出力ＱはＨレベルとなり、ゲートドライバ１３のＧＡＴＥ信号はＨレベルとなるため、スイッチング素子２はターンオン状態に移行する。

一方、スイッチング素子２のターンオン後、オン時ブランキング時間後に、フィードバック制御回路１８により出力電圧検出回路６からのフィードバック信号に応じて決定された過電流検出レベルの電流がスイッチング素子２に流れると、比較器１６の出力信号はＨレベルとなり、ＮＯＲ回路２０を介してＲＳフリップフロップ１２のリセットＲへ入力される。したがって、ＲＳフリップフロップ１２の出力Ｑは、Ｌレベルへ切り替り、ゲートドライバ１３の出力がＬレベルとなるため、スイッチング素子２はターンオフ状態となる。

または、発振器１１のＭＡＸＤＵＴＹ信号がＬレベルにある最大オン期間の間を通して比較器１６の出力がＬレベルの時は、最大オン期間の経過後、発振器１１のＭＡＸＤＵＴＹ信号がＨレベルに反転する。ＨレベルのＭＡＸＤＵＴＹ信号は、ＮＯＲ回路２０を介してＲＳフリップフロップ１２のリセットＲへ入力される。したがって、ＲＳフリップフロップ１２の出力Ｑは、Ｌレベルへ切り替り、ゲートドライバ１３の入力がＬレベルとなるため、スイッチング素子２はスイッチング素子２の電流量にかかわらず強制的にターンオフ状態となる。

以上のような信号処理により、スイッチング素子２のスイッチング（オンオフ）動作が行なわれる。

なお、トランス１の二次巻線１ｂには、整流用のダイオード７ａとコンデンサ７ｂで構成される出力電圧生成部７が接続されており、スイッチング素子２がスイッチング動作することにより、トランス１において入力電圧Ｖ_inから波形変換して二次巻線１ｂに誘起した交流電圧を、この出力電圧生成部７により整流平滑することによって直流の出力電圧Ｖ_outが生成され、負荷８に印加される。

また、出力電圧検出回路６は、例えばＬＥＤおよびツェナーダイオード等で構成され、出力電圧Ｖ_outの電圧レベルを検出し、その出力電圧Ｖ_outが所定の電圧に安定するように、制御回路３がスイッチング素子２のスイッチング動作を制御するのに必要なフィードバック信号を出力する。

スイッチング電源装置１００では、商用の交流電源が、ダイオードブリッジなどの整流器により整流されて、入力コンデンサにて平滑化されることにより、直流の入力電圧Ｖ_inとされて、電力変換用のトランス１の一次巻線１ａに与えられている。

以上のように構成された図１に示すスイッチング電源装置１００及びスイッチング電源装置１００に用いられる半導体装置４の動作を説明する。

商用電源からの交流電源は、図示しないダイオードブリッジなどの整流器と入力コンデンサとにより、整流および平滑化されて、直流の入力電圧Ｖ_inに変換される。この入力電圧Ｖ_inは、トランス１の一次巻線１ａを介して、ＤＲＡＩＮ端子に印加され、ＤＲＡＩＮ端子から制御回路３内のレギュレータ９を介して、ＶＤＤ端子に接続されているコンデンサ５に起動用充電電流が流れる。この充電電流により制御回路３のＶＤＤ端子電圧が起動停止回路１０で設定された起動電圧に達すると、スイッチング素子２によるスイッチング動作の制御が開始される。

スイッチング素子２がターンオンすると、スイッチング素子２に電流が流れ、スイッチング素子２に流れる電流の大きさに応じた電圧がドレイン電流検出回路１４の出力から出力され、比較器１６のプラス入力に入力される。また出力電圧検出回路６のフィードバック信号に応じたフィードバック制御回路１８からの出力電圧が比較器１６の第１マイナス入力に入力され、基準電圧１９が比較器１６の第２マイナス入力に入力される。

ドレイン電流検出回路１４の出力電圧が、フィードバック制御回路１８の出力電圧と基準電圧１９の低い方の電圧以上に上昇すると、比較器１６からＨレベルの信号が、ＲＳフリップフロップ１２のリセットＲに入力され、スイッチング素子２はターンオフする。

なお、ドレイン電流検出回路１４の出力電圧がフィードバック制御回路１８の出力電圧または基準電圧１９以上となってから、スイッチング素子２がターンオフするまでには、ある遅延時間が存在する。

スイッチング素子２がターンオフすると、スイッチング素子２のオン時にトランス１の一次巻線１ａで蓄えられたエネルギーが二次巻線１ｂに伝達される。

以上のようなスイッチング動作が繰り返されて、出力電圧Ｖ_outが上昇していくが、出力電圧検出回路６で設定された電圧以上になると、出力電圧検出回路６からのフィードバック信号として制御回路３のＦＢ端子からのフィードバック電流の大きさに従って、フィードバック制御回路１８の出力電圧が低下し、比較器１６のマイナス側が低下するため、スイッチング素子２に流れる電流は減少する。このようにして、スイッチング素子２のオンデューティは適切な状態に変化していく。

すなわち、負荷８への電流供給が小さい軽負荷時には、スイッチング素子２に電流が流れる期間が短くなり、重負荷時には、スイッチング素子２に電流が流れる期間が長くなることになる。

ここで、オフ時間補正回路１７および発振器１１の詳細について説明する。

図３は、オフ時間補正回路１７および発振器１１の一構成例を示す回路図である。

図３において、オフ時間補正回路１７および発振器１１は、定電流源２１、２２、２３、２４および５４、Ｐ型ＭＯＳＦＥＴ２５、２６、２７、２８、２９、Ｎ型ＭＯＳＦＥＴ３０、３１、３２、３３、３４、３５、５２および５３、コンデンサ３６と３７、抵抗３８、ＮＰＮバイポーラトランジスタ３９、比較器４０、インバータ回路４１、基準電圧源４２、ＣＬＯＣＫ信号発生器４３から構成される。Ｐ型ＭＯＳＦＥＴ２６および２７、Ｎ型ＭＯＳＦＥＴ３１および３２、Ｎ型ＭＯＳＦＥＴ３３および５２、Ｎ型ＭＯＳＦＥＴ５３および３４はそれぞれカレントミラー回路となっている。

比較器４０の出力がＬレベルのとき、Ｐ型ＭＯＳＦＥＴ２９がオンし、定電流源２４から電流がコンデンサ３７に充電されていき、コンデンサ３７の電圧が比較器４０のプラス入力に入力される。基準電圧源４２は、比較器４０の出力がＨレベルおよびＬレベルの場合に、それぞれ低い基準電圧および高い基準電圧を出力する。これにより、比較器４０の出力にヒステリシスが与えられる。

基準電圧源４２の高い基準電圧に達するまでの間、比較器４０の出力がＬレベルとなり、ＭＡＸＤＵＴＹ信号がスイッチング素子２の最大オン期間を表すＬレベルとなる。

比較器４０の出力がＬレベルになるとき、比較器４０の出力の立ち下がりを微分することにより、ＣＬＯＣＫ信号発生器４３はＨレベルの短いＣＬＯＣＫ信号を出力する。

ＨレベルのＣＬＯＣＫ信号はＲＳフリップフロップ１２のセットＳに入力され、ＲＳフリップフロップ１２の出力ＱがＨレベルとなることで、ゲートドライバ１３の出力であるＧＡＴＥ信号がＨレベルになりスイッチング素子２がオンする。

ＨレベルのＣＬＯＣＫ信号は、Ｎ型ＭＯＳＦＥＴ３０のゲートにも入力され、Ｎ型ＭＯＳＦＥＴ３０がオンし、コンデンサ３６の電圧をＧＮＤ電圧まで下げる。

ＧＡＴＥ信号がＨレベルである間、インバータ回路４１を介してＰ型ＭＯＳＦＥＴ２５のゲートにＬ信号が入力されることで、Ｐ型ＭＯＳＦＥＴ２５がオンし、定電流源２１からコンデンサ３６に電流が供給される。

ＮＰＮバイポーラトランジスタ３９のベース電圧はコンデンサ３６の電圧＋Ｐ型ＭＯＳＦＥＴ２８のＶ_thの電圧となり、ＮＰＮバイポーラトランジスタ３９に流れる電流は、前記ベース電圧からＮＰＮバイポーラトランジスタ３９のＶ_BE電圧下がった電圧と抵抗３８により決まる。

ＮＰＮバイポーラトランジスタ３９に流れる電流から、Ｐ型ＭＯＳＦＥＴ２６と２７で構成されるミラー回路とＮ型ＭＯＳＦＥＴ３１と３２で構成されるミラー回路により、Ｎ型ＭＯＳＦＥＴ３２の電流が決まる。定電流源２３からの電流をＮ型ＭＯＳＦＥＴ３２に流すことで、Ｎ型ＭＯＳＦＥＴ３３の電流値が減少し、定電流源５４からの電流をＮ型ＭＯＳＦＥＴ５２に流すことで、Ｎ型ＭＯＳＦＥＴ５３の電流値が、Ｎ型ＭＯＳＦＥＴ３２の電流値が増加するほど増加するように決まる。

その後、ドレイン電流検出回路１４の出力が出力電圧検出回路６からのフィードバック信号または基準電圧１９以上となると比較器１６の出力がＨレベルに切り替わり、Ｈレベルの信号がＲＳフリップフロップ１２のリセットＲに入力され、ＲＳフリップフロップ１２の出力ＱがＬレベルとなることで、ゲートドライバ１３の出力がＬレベルとなる。

これにより、Ｐ型ＭＯＳＦＥＴ２５がオフし、定電流源２１からのコンデンサ３６への電流の充電が停止され、コンデンサ３６には、ＧＡＴＥ信号がＨレベルであった期間（つまり、スイッチング素子２のオン時間）に上昇した電圧が保持され、Ｎ型ＭＯＳＦＥＴ３５がオンしている時のＮ型ＭＯＳＦＥＴ３４の電流値が決定される。

コンデンサ３７の電圧が基準電圧源４２の高い基準電圧に達することで、比較器４０の出力電圧がＨレベルに変化し、ＭＡＸＤＵＴＹ信号がオフ期間を表すＨレベルとなる。これにより、Ｐ型ＭＯＳＦＥＴ２９がオフし、Ｎ型ＭＯＳＦＥＴ３５がオンし、基準電圧源４２の値が低い基準電圧に変化する。

コンデンサ３７の電圧は、Ｎ型ＭＯＳＦＥＴ３４の電流値に応じた速さで低下していき、コンデンサ３７の電圧が低い基準電圧以下になると比較器４０の出力がＬレベルに反転し、ＭＡＸＤＵＴＹ信号が再びスイッチング素子２の最大オン期間を表すＬレベルに変化する。

このように、スイッチング電源装置１００では、発振器１１のＣＬＯＣＫ信号によりコンデンサ３６の電圧をＧＮＤ電圧にすることで、スイッチング素子２のオン動作ごとに後続するオフ期間の長さを変化させる動作を行うことにより、スイッチング素子２のスイッチング周期の長さ（すなわち、スイッチング周波数）を各周期で調整している。

以上のように動作することでの、効果を説明する。

スイッチング素子２がオンすることで、コンデンサ３６がチャージされていき、スイッチング素子２がオンしている間、コンデンサ３６の電圧が上昇していく。その後、スイッチング素子２がオフすることで、コンデンサ３６に上昇後の電圧が保持される。比較器４０の出力がオフ期間を表すＨレベルになり、Ｎ型ＭＯＳＦＥＴ３５がオンすると、コンデンサ３６に保持されている電圧に応じて、Ｎ型ＭＯＳＦＥＴ３４の電流値が増減し、比較器４０の出力がＨレベルであるオフ期間の長さが変化することになる。

このことを式にあらわすと以下のようになる。

スイッチング素子２がオンしてからオフするまでの時間に応じて、コンデンサ３６の電圧Ｖ₁は、式１で表される。

Ｖ₁＝ｔ_on×Ｉ_const1／Ｃ₁ （式１）
ここで
Ｃ₁：コンデンサ３６の容量値
ｔ_on：スイッチング素子２がオンしてからオフするまでの時間
Ｉ_const1：定電流源２１の電流値

また、スイッチング素子２のオフ後ＣＬＯＣＫ信号が出力されるまでの間、Ｖ₁の値は保持される。

Ｐ型ＭＯＳＦＥＴ２６の電流値Ｉ₁は、式２で表される。

Ｉ₁＝（Ｖ₁＋Ｖ_pth−Ｖ_BE）／Ｒ （式２）
ここで
Ｖ_pth：Ｐ型ＭＯＳＦＥＴ２６のしきい値
Ｖ_BE：ＮＰＮバイポーラトランジスタ３９Ｂ−Ｅ端子間の電圧
Ｒ：抵抗３８の抵抗値

よってＮ型ＭＯＳＦＥＴ３４の電流値Ｉ₂は、式３で表される。

Ｉ₂＝（Ｉ_const3−（（Ｉ_const2−Ｉ₁×ｎ₁×ｎ₂）×ｎ₃））×ｎ₄ （式３）
ここで
Ｉ_const2：定電流源２３の電流値
Ｉ_const3：定電流源５４の電流値
ｎ₁：Ｐ型ＭＯＳＦＥＴ２６、２７で構成されるカレントミラー回路のミラー比
ｎ₂：Ｎ型ＭＯＳＦＥＴ３１、３２で構成されるカレントミラー回路のミラー比
ｎ₃：Ｎ型ＭＯＳＦＥＴ３３、５２で構成されるカレントミラー回路のミラー比
ｎ₄：Ｎ型ＭＯＳＦＥＴ５３、３４で構成されるカレントミラー回路のミラー比

したがって、スイッチング素子２のオン時間ｔ_onが長いほど、コンデンサ３６の電圧Ｖ₁が高くなるために、Ｐ型ＭＯＳＦＥＴ２６の電流値Ｉ₁は増加し、Ｎ型ＭＯＳＦＥＴ３４の電流値Ｉ₂が増加し、逆に、スイッチング素子２のオン時間ｔ_onが短いほどＮ型ＭＯＳＦＥＴ３４の電流値Ｉ₂が減少することになる。

ＭＡＸＤＵＴＹ信号がＬレベルとなる最大オン期間の長さＰＷ₁は、式４で表される。

ＰＷ₁＝ΔＶ×Ｃ₂／Ｉ_const4 （式４）
ここで
ΔＶ：基準電圧源４２の２つの基準電圧の差
Ｃ₂：コンデンサ３７の容量値
Ｉ_const4：定電流源２４の電流値

また、ＭＡＸＤＵＴＹ信号がＨレベルとなるオフ期間の長さＰＷ₂は、式５で表される。

ＰＷ₂＝ΔＶ×Ｃ₂／Ｉ₂ （式５）
ここで
Ｉ₂：Ｎ型ＭＯＳＦＥＴ３４の電流値

したがって、オフ期間の長さＰＷ₂は、スイッチング素子２のオン時間ｔ_onが長いほど短くなり、逆に、オン時間ｔ_onが短いほど長くなることがわかる。

図４（Ａ）および（Ｂ）に示すように、高入力電圧時はスイッチング素子２のオン時間が短くなることで、オフ期間が長くなり、スイッチング周波数が低下する。

負荷へ供給されるエネルギーＰは、式６で表される。

Ｐ＝１／２×η×Ｌ×Ｉ_Dp ²×ｆ （式６）
ここで
η：効率
Ｌ：トランス１のインダクタンス
Ｉ_Dp：スイッチング素子２のピーク電流値
ｆ：スイッチング素子２のスイッチング周波数

課題の項で説明したように、高入力電圧での動作時には、低入力電圧での動作時と比べて、スイッチング素子２のピーク電流値が大きくなるため、オフ時間を調整しない場合には、負荷へ供給されるエネルギーが大きくなり過ぎる懸念がある。

スイッチング電源装置１００では、高入力電圧での動作時には、低入力電圧での動作時と比べて、スイッチング素子２のオン時間ｔ_onが短くなることを利用して、最小オフ期間を長くすることによりスイッチング周波数を低下させるので、入力電圧が変動した場合でも、負荷へ供給されるエネルギーＰの変動が抑制される。

スイッチング電源装置１００は、回路定数を変更することなくこのような動作を行うことができるため、入力電圧に応じた負荷への電流変動が小さく、かつ低コスト化に適したスイッチング電源装置が実現される。

（実施の形態２）
本発明の実施の形態２のスイッチング電源装置２００及びスイッチング電源装置２００の制御に用いられる半導体装置２０４を説明する。

図５は、実施の形態２のスイッチング電源装置２００の一構成例を示す機能ブロック図である。

図６は、半導体装置２０４に含まれるオフ時間補正回路２１７および発振器１１の一構成例を示す回路図である。

実施の形態１のスイッチング電源装置１００と比較すると、半導体装置２０４において、ドレイン電流検出回路１４の出力電圧とオン時ブランキングパルス発生回路１５の出力とがオフ時間補正回路２１７に接続されており、オフ時間補正回路２１７内で、定電流源２１と並列に、可変電流源４７が接続されている点が異なる。

なお、大まかな構成および動作は上述の実施の形態１と同様であるため、ここでは変更点のみを説明する。

図６において、ドレイン電流検出回路１４は、抵抗４４、４５で構成されたシャント回路である。オフ時間補正回路２１７は、オフ時間補正回路１７に対し、スイッチ４６および可変電流源４７を追加して構成されている。スイッチ４６は、一端がドレイン電流検出回路１４の出力と接続され、他端が可変電流源４７と接続され、オン時ブランキングパルス発生回路１５からのブランキングパルスによりオンオフされる。

オン時ブランキングパルス発生回路１５は、例えばＭＡＸＤＵＴＹ信号の立ち下がりを微分するなどして、ＭＡＸＤＵＴＹ信号が最大オン期間を示した直後から所定時間の間、ブランキングパルスを出力する。ブランキングパルスによりスイッチ４６がオンされ、ブランキングパルスによりスイッチ４６がオンしている間のドレイン電流検出回路１４の出力電圧により可変電流源４７の電流値が決められる。

ブランキングパルス発生時のドレイン電流検出回路１４の出力電圧は、スイッチング素子２のターンオン時にトランス１の一次巻線１ａに残っている電流（以下、残留電流と言う）を表す。可変電流源４７は、ブランキングパルス発生時のドレイン電流検出回路１４の出力電圧に応じて、残留電流が大きいほど小さな電流を出力し、また残留電流が小さいほど大きな電流を出力する。

可変電流源４７の電流と定電流源２１の電流がコンデンサ３６に充電される。これによりコンデンサ３６の電圧が、実施の形態１と比べて、可変電流源４７の電流値に応じて増加することになる。可変電流源４７の電流値に応じた増分を含むコンデンサ３６の電圧に従って実施の形態１と同じような動作を行い、Ｎ型ＭＯＳＦＥＴ３４の電流値が変化する。

上記を式に表すと以下のようになる。

スイッチング素子２のオン時間ｔ_onに応じて、コンデンサ３６の電圧Ｖ₁は、式７で表される。

Ｖ₁＝ｔ_on×（Ｉ_const1＋Ｉ_var）／Ｃ₁ （式７）
ここで
Ｃ₁：コンデンサ３６の容量値
ｔ_on：スイッチング素子２がオンしてからオフするまでの時間
Ｉ_const1：定電流源２１の電流値
Ｉ_var：可変電流源４７の電流値

また、Ｎ型ＭＯＳＦＥＴ３４の電流値Ｉ₂、およびＭＡＸＤＵＴＹ信号がＨレベルとなるオフ期間の長さＰＷ₂は、式７で表されるコンデンサ３６の電圧Ｖ₁を用いて、実施の形態１と同様に、式２、式３、式５から決定される。

このように、スイッチング電源装置２００では、オフ期間の長さＰＷ₂がスイッチング素子２のオン時間ｔ_onのほかにブランキングパルス発生時のスイッチング素子２の電流値により変化する。

図７（Ａ）および（Ｂ）に示すように、スイッチング素子２のターンオン時にトランス１の一次巻線１ａに電流が残っている（つまり残留電流がある）状態でスイッチング素子２がオンすることでスイッチング素子２には残留電流値Ｉ_Sのドレイン電流が発生する。この場合、負荷へ供給されるエネルギーＰは、式８で表される。

Ｐ＝１／２×η×Ｌ×（Ｉ_Dp ²−Ｉ_S ²）×ｆ （式８）
ここで
η：効率
Ｌ：トランス１のインダクタンス
Ｉ_Dp：スイッチング素子２のピーク電流値
Ｉ_S：スイッチング素子２オン時の残留電流値
ｆ：スイッチング素子２のスイッチング周波数

式８に示されるように、残留電流値Ｉ_Sが高い場合、負荷へ供給されるエネルギーが減少する。

スイッチング電源装置２００では、スイッチング素子２のオン時間ｔ_onの他にターンオン時の残留電流値Ｉ_Sも考慮してコンデンサ３７に充電する電流値を変化させるので、残留電流値Ｉ_Sが高いことで負荷へ供給されるエネルギーが減少する場合は、スイッチング素子２のオフ期間を長くし残留電流値Ｉ_Sを低減することで、供給エネルギーの減少を補償する。

これにより、入力電圧のみならず、ターンオン時の残留電流値Ｉ_Sも考慮して、負荷への適量のエネルギー供給を維持することができる。

（実施の形態３）
本発明の実施の形態３のスイッチング電源装置３００及びスイッチング電源装置３００の制御に用いられる半導体装置３０３を説明する。

図８は、実施の形態３のスイッチング電源装置３００の一構成例を示す機能ブロック図である。

図９は、半導体装置３０４に含まれるオフ時間補正回路１７および発振器３１１の一構成例を示す回路図である。

実施の形態１のスイッチング電源装置１００と比較すると、比較器４８およびＲＳフリップフロップ４９から構成される大電流動作検出回路５１が半導体装置３０３に追加されており、発振器３１１内にＮ型ＭＯＳＦＥＴ５０が追加されている点が異なる。

なお、大まかな構成および動作は上述の実施の形態１と同様であるため、ここでは変更点のみを説明する。

ドレイン電流検出回路１４の出力が比較器４８のプラス側に接続され、基準電圧１９が比較器４８のマイナス側に接続され、比較器４８の出力と発振器３１１のＣＬＯＣＫ信号とがそれぞれＲＳフリップフロップ４９のセットＳおよびリセットＲに接続されている。ＲＳフリップフロップ４９の出力Ｑは発振器３１１内のＮ型ＭＯＳＦＥＴ５０のゲート端子に接続されている。

スイッチング素子２がターンオンしている間に、ドレイン電流検出回路１４の出力電圧が基準電圧１９より高くなると、比較器４８の出力信号はＨレベルに変化し、ＲＳフリップフロップ４９の出力ＱはＨレベルにセットされる。ＲＳフリップフロップ４９のＨレベルの出力Ｑは、次のＣＬＯＣＫ信号によってリセットされるまで、ＭＡＸＤＵＴＹ信号のオフ期間もＨレベルを保持し、発振器３１１内のＮ型ＭＯＳＦＥＴ５０をオンさせる。

またドレイン電流検出回路１４の出力電圧が基準電圧１９より低い動作、つまりフィードバック動作を行う時は、比較器４８の出力はＬレベルとなり、ＲＳフリップフロップ４９の出力ＱがＬレベルとなることで、発振器３１１内のＮ型ＭＯＳＦＥＴ５０のオフを継続させる。

これにより、スイッチング素子２が基準電圧１９で決められたドレイン電流値でスイッチング動作する時のみ、スイッチング素子２のオフ時間を変化させることができるので、スイッチング素子２のオフ時間を変更する動作を最大電力での動作時のみとすることで、スイッチング素子２のフィードバック制御動作時の周波数変化による電力供給不足を防ぐことができる。

本説明では、スイッチング素子２と制御回路３を同一基板上であるとしているが、制御回路３とスイッチング素子２が、特に同一基板上である必要はない。

（実施の形態４）
本発明の実施の形態４のスイッチング電源装置４００及びスイッチング電源装置４００の制御に用いられる半導体装置４０３を説明する。

図１０は、実施の形態４のスイッチング電源装置４００の一構成例を示す機能ブロック図である。

図１１は、半導体装置４０４に含まれるオフ時間補正回路４１７および発振器１１の一構成例を示す回路図である。

大まかな構成および動作は上述の実施の形態１と同様であるため、ここでは変更点のみを説明する。

オフ時間補正回路４１７では、実施の形態１のスイッチング電源装置１００におけるオフ時間補正回路１７（図３を参照）の抵抗３８が削除され、半導体装置４０４の外部に抵抗５５を接続する点が異なる。

オフ時間補正回路４１７のＮＰＮバイポーラトランジスタ３９のエミッタ端子が、半導体装置４０４の外部で、抵抗５５に接続されている。

これにより、スイッチング素子２のオフ時間量を抵抗５５の抵抗値を変更することで、自由にオフ時間を調整することができる。

本説明では、スイッチング素子２と制御回路３を同一基板上であるとしているが、制御回路３とスイッチング素子２が、特に同一基板上である必要はない。

また、本発明のスイッチング電源装置は、変換機にトランスを用いた絶縁電源回路で説明したが、変換機にコイルを用いた非絶縁電源回路でもよい。

実施の形態は実施例であり、本発明の動作を行うのであれば、この回路構成に限定されるものではない。

本発明のスイッチング電源装置及びそれに用いる半導体装置は、入力電圧範囲により装置の回路定数を変更する必要なく、負荷への電流を一定化することができ、装置の低コスト化を図ることができるもので、ＡＣ−ＤＣおよびＤＣ−ＤＣコンバータなどのスイッチング電源装置等に有効に適応させることができる。

１ トランス
１ａ 一次巻線
１ｂ 二次巻線
２ スイッチング素子
３ 制御回路
４ 半導体装置
５、７ｂ コンデンサ
６ 出力電圧検出回路
７ 出力電圧生成部
７ａ ダイオード
８ 負荷
９ レギュレータ
１０ 起動停止回路
１１ 発振器
１２ ＲＳフリップフロップ
１３ ゲートドライバ
１４ ドレイン電流検出回路
１５ オン時ブランキングパルス発生回路
１６ 比較器
１７ オフ時間補正回路
１８ フィードバック制御回路
１９ 基準電圧
２０ ＮＯＲ回路
２１、２２、２３、２４、５４ 定電流源
２５、２６、２７、２８、２９ Ｐ型ＭＯＳＦＥＴ
３０、３１、３２、３３、３４、３５、５０、５２、５３ Ｎ型ＭＯＳＦＥＴ
３６、３７ コンデンサ
３８、４４、４５、５５、１５３ 抵抗
３９ ＮＰＮバイポーラトランジスタ
４０、４８ 比較器
４１ インバータ回路
４２ 基準電圧源
４３ ＣＬＯＣＫ信号発生器
４６ スイッチ
４７ 可変電流源
４９ ＲＳフリップフロップ
５１ 大電流動作検出回路
１００ スイッチング電源装置
１０２ スイッチング素子
１１１ 発振器
１１２ ＲＳフリップフロップ
１１３ ゲートドライバ
１１４ ドレイン電流検出回路
１１５ オン時ブランキングパルス発生回路
１１６ ＡＮＤ回路
１１８ フィードバック制御回路
１２０ ＮＯＲ回路
２００ スイッチング電源装置
２０４ 半導体装置
２１７ オフ時間補正回路
３００ スイッチング電源装置
３０３ 半導体装置
３０４ 半導体装置
３１１ 発振器

Claims (6)

1. 入力直流電圧を調整された出力直流電圧に変換するスイッチング電源装置の制御に用いられる半導体装置であって、前記出力直流電圧の変化を検出し、前記スイッチング素子のスイッチング動作を制御するためのフィードバック信号を、前記制御回路へ伝達する出力電圧検出回路とを備えたスイッチング電源制御装置であって、前記制御回路はスイッチング素子の発振周波数を決める発振器と、前記出力電圧検出回路からフィードバック信号により前記スイッチング素子に流れる電流レベルを決定するフィードバック信号制御回路と、前記スイッチング素子に流れる電流に応じて電圧を出力するドレイン電流検出回路と、前記ドレイン電流検出回路の電圧と前記フィードバック信号制御回路により決定されたレベル値または基準電圧レベル値に達すると、前記スイッチング素子をターンオフさせる信号を生成する比較器と、前記スイッチング素子の制御信号と発振器の出力信号に基づいて前記スイッチング素子のオフ時間を補正するオフ時間補正回路とを有し、前記オフ時間補正回路により、補正したオフ時間に従って前記スイッチング素子がオフした後、前記スイッチング素子に流れる電流が過電流検出レベルまで達する時間に応じて、前記発振器で生成されるオフ信号の時間を変化させることで、前記スイッチング素子のオフ時間を変化させることで、周波数を変化させることを特徴とする半導体装置。
2. スイッチング素子の動作させるゲート信号のオン時間の間、前記オフ時間補正回路のコンデンサに定電流源より充電させ、ゲート信号のオフ時間の間コンデンサ電圧を保持させ、前記電圧より電流源を作成し、前記電流源の電流値により前記発振器から接続されたゲート信号オフ時間を変化させる請求項１に記載の半導体装置。
3. 前記オフ時間補正回路は、前記ゲート信号のオン時間の長さ、および前記スイッチング素子のターンオン時に前記ドレイン電流検出回路で検出された電流である残留電流の値に応じた電気信号を出力し、
   前記発振器は、前記電気信号に従って、前記ゲート信号のオン時間が長いほど、および前記残留電流が小さいほど、前記ゲート信号のオフ時間を短くし、かつ前記ゲート信号の出力時間が短いほど、かつ前記残留電流が大きいほど、前記ゲート信号のオフ時間を長くする
   請求項１または２に記載の半導体装置。
4. 前記半導体装置は、さらに、
   前記ドレイン電流検出回路で検出された電流が所定の基準値を超える大電流動作を検出する大電流動作検出回路を備え、
   前記発振器は、前記大電流動作検出回路で大電流動作が検出された場合は、前記電気信号とは無関係に、前記ゲート信号のオフ時間を固定する
   請求項１から３のいずれか１項に記載の半導体装置。
5. 前記オフ時間補正回路の前記電流源作成回路に抵抗を用いて調整する半導体装置であって、前記抵抗を半導体装置の外に配置することで、抵抗を付け替えることでオフ時間を自由に調整できる請求項１から４のいずれか１項に記載の半導体装置。
6. 請求項１から５のいずれか１項に記載の半導体装置と、
   前記半導体装置に含まれるスイッチング素子と、
   前記スイッチング素子により入力直流電圧をスイッチングして生成された入力交流電圧を出力交流電圧に変換する変換器と、
   前記出力交流電圧を前記出力直流電圧に変換する平滑回路と
   を備えるスイッチング電源装置。

Images