[go: up one dir, main page]

JP2011013626A - Method of manufacturing display - Google Patents

Method of manufacturing display Download PDF

Info

Publication number
JP2011013626A
JP2011013626A JP2009159910A JP2009159910A JP2011013626A JP 2011013626 A JP2011013626 A JP 2011013626A JP 2009159910 A JP2009159910 A JP 2009159910A JP 2009159910 A JP2009159910 A JP 2009159910A JP 2011013626 A JP2011013626 A JP 2011013626A
Authority
JP
Japan
Prior art keywords
substrate
inspection
pad
tft
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009159910A
Other languages
Japanese (ja)
Inventor
Teruo Takaba
輝夫 高場
Yoshinori Tanaka
義規 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009159910A priority Critical patent/JP2011013626A/en
Publication of JP2011013626A publication Critical patent/JP2011013626A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a display for reducing an area for arranging a wiring circuit for inspection to the utmost in a substrate including a TFT substrate.SOLUTION: The method of manufacturing display includes: a process of performing a TFT array inspection, thereafter, attaching a first substrate 31 and a second substrate 32 to each other such that the TFT substrate and a counter substrate face each other and a conductive member 48 is held between a first pad 44 and a second pad 46 and conducting electricity between the plurality of first pads 44 and second pads 46 via the conductive member 48; and a process of performing a panel lighting inspection for inspecting the display state of a display panel by supplying a second inspection signal to a plurality of lines via the second pads 46, the conductive members 48 and the first pads 44 from the inspecting terminal 47 of the second substrate 32.

Description

本発明は、例えばアクティブマトリクス駆動型の表示装置の製造方法に関するものである。   The present invention relates to a method for manufacturing an active matrix drive type display device, for example.

近年、液晶表示装置等の薄型表示装置の需要が急拡大しており、その表示品位や信頼性に対するニーズも日増しに高まっている。薄型表示装置には例えばアクティブマトリクス駆動させて表示を行う方式が好適に用いられている。このアクティブマトリクス駆動型の薄型表示装置には、例えば複数の薄膜トランジスタ(以下、TFTと略称する)がマトリクス状に複数配置された素子基板であるTFT基板と、このTFT基板に対向して配置された対向基板とを有している。   In recent years, demand for thin display devices such as liquid crystal display devices has been rapidly expanding, and needs for display quality and reliability are increasing day by day. For the thin display device, for example, a method of performing display by active matrix driving is suitably used. In this active matrix driving type thin display device, for example, a TFT substrate, which is an element substrate in which a plurality of thin film transistors (hereinafter abbreviated as TFTs) are arranged in a matrix, and the TFT substrate are arranged opposite to each other. And a counter substrate.

液晶表示装置を例に挙げて説明すると、その液晶表示装置を製造する場合には、TFT基板及び対向基板をそれぞれ形成した後、これらをシール部材及び液晶層を介して互いに貼り合わせる。その製造工程において、種々の検査が行われる。   A liquid crystal display device will be described as an example. In manufacturing the liquid crystal display device, after a TFT substrate and a counter substrate are formed, they are bonded to each other through a seal member and a liquid crystal layer. Various inspections are performed in the manufacturing process.

例えば、TFT基板及び対向基板を貼り合わせて液晶表示パネルを形成した後、ICドライバを実装する前に、そのパネルを点灯させて検査を行うパネル点灯検査が、一般に知られている(例えば特許文献1〜4等参照)。点灯検査では、予め用意された画像パターンを表示するために、検査用の駆動信号を信号線端子及び走査線端子に印加することにより、画素欠陥、色むら、又はコントラスト等を視覚的に検査する。   For example, a panel lighting inspection is generally known in which a TFT substrate and a counter substrate are bonded to form a liquid crystal display panel, and then the panel is turned on and inspected before mounting an IC driver (for example, Patent Documents). 1-4). In the lighting inspection, in order to display an image pattern prepared in advance, a pixel defect, color unevenness, contrast, or the like is visually inspected by applying a driving signal for inspection to the signal line terminal and the scanning line terminal. .

また、対向基板に貼り合わせる前にTFT基板を予め検査するTFTアレイ検査も知られている(例えば特許文献5等参照)。すなわち、TFTアレイ検査では、まず、信号線に電荷書き込み電圧を、また、走査線に電圧をかけることにより、検査対象となっている画素の容量素子に対して電荷を書き込む。次に、一定時間経過後にその電荷を測定する。電荷の測定値により、信号線のショート、断線、及び画素不良等を検出することができる。   Also known is a TFT array inspection in which the TFT substrate is inspected in advance before being bonded to the counter substrate (see, for example, Patent Document 5). That is, in the TFT array inspection, first, a charge write voltage is applied to the signal line, and a voltage is applied to the scanning line, whereby charge is written to the capacitor element of the pixel to be inspected. Next, the charge is measured after a lapse of a certain time. Signal line shorts, disconnections, pixel defects, and the like can be detected based on the measured charge value.

特許文献1には、平面図である図15に示すように、対向基板103と共に矩形状の液晶表示パネル101を構成するTFT基板102の一辺に、複数の接続端子104を所定の間隔で並べて配置し、さらにその両外側に、パネル点灯検査時に検査信号を入力するための検査用端子105を設けることが開示されている。   In Patent Document 1, as shown in FIG. 15 which is a plan view, a plurality of connection terminals 104 are arranged at predetermined intervals on one side of a TFT substrate 102 which constitutes a rectangular liquid crystal display panel 101 together with a counter substrate 103. In addition, it is disclosed that inspection terminals 105 for inputting inspection signals at the time of panel lighting inspection are provided on both outer sides.

特許文献2には、平面図である図16に示すように、液晶表示パネル101を構成するTFT基板102に検査用電極107を形成し、この検査用電極107をコモン転移電極108を介して対向基板103の対向電極に接続することが開示されている。そうして、検査用電極107からコモン転移電極108を介して対向電極に検査信号を供給して、パネル点灯検査を行うようにしている。   In Patent Document 2, as shown in FIG. 16 which is a plan view, an inspection electrode 107 is formed on a TFT substrate 102 constituting the liquid crystal display panel 101, and the inspection electrode 107 is opposed to the common transfer electrode 108. Connecting to the counter electrode of the substrate 103 is disclosed. Thus, an inspection signal is supplied from the inspection electrode 107 to the counter electrode via the common transition electrode 108 to perform a panel lighting inspection.

また、特許文献5には、液晶表示パネルを構成するパネル領域から引き出された複数の配線(ゲート配線及びソース配線)が、それぞれTAB用端子及び検査用抵抗を介して共通配線に接続されたマザーガラスが開示されている。   Further, Patent Document 5 discloses a mother in which a plurality of wirings (gate wirings and source wirings) drawn from a panel region constituting a liquid crystal display panel are connected to a common wiring through TAB terminals and inspection resistors, respectively. Glass is disclosed.

特開2004−205852号公報JP 2004-205852 A 特開2004−012765号公報JP 2004-012765 A 特開2007−079541号公報JP 2007-079541 A 特開2008−003337号公報JP 2008-003337 A 特開2003−248208号公報JP 2003-248208 A

TFTアレイ検査用の配線回路、及びパネル点灯検査用の配線回路が形成された領域は、検査後に分断除去されて最終製品には残らないため、その面積をなるべく小さくして基板材料の無駄を減らすことが望ましい。   Since the area where the wiring circuit for TFT array inspection and the wiring circuit for panel lighting inspection are formed is separated and removed after inspection and does not remain in the final product, the area is made as small as possible to reduce waste of substrate material. It is desirable.

しかし、通常、TFTアレイ検査用の配線回路では、上記特許文献5のように、各配線(ゲート配線及びソース配線)に検査用信号を供給するために、これらの配線を、高抵抗の素子を介して共通配線に接続する必要がある。一方、パネル点灯検査用の配線回路では、各配線に共通の検査用信号を供給するために、これらの配線を、高抵抗素子を介さずに、直接に共通配線に接続する必要がある。   However, in general, in the wiring circuit for TFT array inspection, as described in Patent Document 5, in order to supply inspection signals to each wiring (gate wiring and source wiring), these wirings are replaced with high-resistance elements. It is necessary to connect to the common wiring through. On the other hand, in the wiring circuit for panel lighting inspection, in order to supply a common inspection signal to each wiring, it is necessary to connect these wirings directly to the common wiring without using a high resistance element.

したがって、上記従来の表示装置の製造方法では、TFTアレイ検査用の配線回路と、パネル点灯検査用の配線回路とを、分断前のTFT基板を含む基板にそれぞれ別個に形成する結果、当該基板に上記配線回路を配置するための面積が増大してしまうという問題がある。   Therefore, in the above conventional display device manufacturing method, the wiring circuit for TFT array inspection and the wiring circuit for panel lighting inspection are separately formed on the substrate including the TFT substrate before division, and as a result, There is a problem that an area for arranging the wiring circuit increases.

本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、TFT基板を含む基板において、検査用の配線回路を配置するための面積を可及的に低減することにある。   The present invention has been made in view of such various points, and an object of the present invention is to reduce as much as possible the area for arranging a wiring circuit for inspection on a substrate including a TFT substrate. is there.

上記の目的を達成するために、第1の発明は、複数のTFTに接続された配線が複数形成されたTFT基板と、該TFT基板に対向する対向基板とを備え、上記各TFT毎に画素が形成されたアクティブマトリクス型の表示装置を製造する方法を対象としている。そして、第1絶縁性基板に、上記複数のTFTと、上記複数の配線と、該複数の配線に形成されて回路部材が実装される複数の実装端子部と、該各実装端子部にそれぞれ接続された複数の第1パッドとを形成して、上記TFT基板を少なくとも1つ含む第1基板を形成する工程と、第2絶縁性基板に、上記複数の第1パッドに対向可能な第2パッドと、該第2パッドに電気的に接続された検査用端子とを形成して、上記対向基板を少なくとも1つ含む第2基板を形成する工程と、上記第1基板における上記複数の配線に第1検査用信号を供給して、上記画素を構成する単位領域毎に電気的欠陥の有無を検出するTFTアレイ検査を行う工程と、上記TFTアレイ検査を行った後に、上記TFT基板及び対向基板が互いに対向すると共に上記第1パッド及び第2パッドの間で導電部材が狭持されるように、上記第1基板と上記第2基板とを貼り合わせて、上記複数の第1パッド及び第2パッドを上記導電部材を介して互いに導通させる工程と、上記第2基板の検査用端子から、上記第2パッド、上記導電部材、及び上記第1パッドを介して、上記複数の配線に第2検査用信号を供給して、互いに貼り合わされた上記TFT基板及び対向基板からなる表示パネルを点灯させることにより、該表示パネルの表示状態を検査するパネル点灯検査を行う工程とを有する。   In order to achieve the above object, a first invention includes a TFT substrate on which a plurality of wirings connected to a plurality of TFTs are formed, and a counter substrate facing the TFT substrate, and a pixel is provided for each TFT. The present invention is directed to a method of manufacturing an active matrix display device in which is formed. The first insulating substrate is connected to the plurality of TFTs, the plurality of wirings, a plurality of mounting terminal portions formed on the plurality of wirings and mounted with circuit members, and connected to the mounting terminal portions, respectively. Forming a plurality of first pads and forming a first substrate including at least one TFT substrate; and a second pad on the second insulating substrate that can be opposed to the plurality of first pads. Forming a test substrate electrically connected to the second pad to form a second substrate including at least one counter substrate; and connecting the plurality of wirings on the first substrate to the plurality of wirings. (1) supplying a signal for inspection and performing a TFT array inspection for detecting the presence or absence of an electrical defect for each unit region constituting the pixel; and after performing the TFT array inspection, the TFT substrate and the counter substrate are Facing each other and The first substrate and the second substrate are bonded together so that the conductive member is sandwiched between the pad and the second pad, and the plurality of first pads and the second pad are interposed via the conductive member. A second inspection signal is supplied to the plurality of wirings from the inspection terminal of the second substrate via the second pad, the conductive member, and the first pad; And a step of performing panel lighting inspection for inspecting the display state of the display panel by lighting the display panel composed of the TFT substrate and the counter substrate which are bonded together.

第2の発明は、上記第1の発明において、上記第1基板を形成する工程では、上記複数の第1パッドに対応して設けられた複数の高抵抗素子と、該各高抵抗素子を介して上記複数の第1パッドに共通に接続された周辺接続配線とを形成する。   According to a second invention, in the first invention, in the step of forming the first substrate, a plurality of high resistance elements provided corresponding to the plurality of first pads, and the high resistance elements are interposed. And peripheral connection wirings connected in common to the plurality of first pads.

第3の発明は、上記第1又は第2の発明において、上記パネル点灯検査を行う前に、上記第2基板に貼り合わされている第1基板の一部を分断除去することにより、上記第2基板の検査用端子を上記第1基板から露出させる工程を行う。   According to a third invention, in the first or second invention, before the panel lighting inspection is performed, a part of the first substrate bonded to the second substrate is divided and removed, thereby removing the second. A step of exposing the inspection terminal of the substrate from the first substrate is performed.

第4の発明は、上記第3の発明において、上記パネル点灯検査を行った後に、上記検査用端子及び上記第2パッドが形成されている領域を含む上記第2基板の一部を分断除去する。   In a fourth aspect based on the third aspect, after performing the panel lighting inspection, a part of the second substrate including the region where the inspection terminal and the second pad are formed is divided and removed. .

−作用−
次に、本発明の作用について説明する。
-Action-
Next, the operation of the present invention will be described.

第1の発明では、まず、第1絶縁性基板に、複数のTFTと、複数の配線と、複数の配線に形成されて回路部材が実装される複数の実装端子部と、各実装端子部にそれぞれ接続された複数の第1パッドとを形成して、TFT基板を少なくとも1つ含む第1基板を形成する。   In the first invention, first, on the first insulating substrate, a plurality of TFTs, a plurality of wirings, a plurality of mounting terminal portions formed on the plurality of wirings and mounted with circuit members, and each mounting terminal portion A plurality of first pads connected to each other are formed to form a first substrate including at least one TFT substrate.

一方、第2絶縁性基板に、複数の第1パッドに対向可能な第2パッドと、第2パッドに電気的に接続された検査用端子とを形成して、対向基板を少なくとも1つ含む第2基板を形成する。   On the other hand, a second pad that can be opposed to the plurality of first pads and an inspection terminal that is electrically connected to the second pad are formed on the second insulating substrate, and includes at least one counter substrate. Two substrates are formed.

次に、上記第1基板における複数の配線に第1検査用信号を供給して、画素を構成する単位領域毎に電気的欠陥の有無を検出するTFTアレイ検査を行う。このとき、各配線に実装端子部を介して第1パッドが接続されているため、その第1パッドに第1検査用信号を入力することにより、上記配線へ第1検査用信号を供給することが可能である。   Next, a first inspection signal is supplied to the plurality of wirings on the first substrate, and a TFT array inspection is performed to detect the presence or absence of an electrical defect for each unit region constituting the pixel. At this time, since the first pad is connected to each wiring via the mounting terminal portion, the first inspection signal is supplied to the wiring by inputting the first inspection signal to the first pad. Is possible.

その後、TFT基板及び対向基板が互いに対向すると共に第1パッド及び第2パッドの間で導電部材が狭持されるように、第1基板と第2基板とを貼り合わせる。そのことにより、複数の第1パッド及び第2パッドを導電部材を介して互いに導通させる。   Thereafter, the first substrate and the second substrate are bonded so that the TFT substrate and the counter substrate face each other and the conductive member is sandwiched between the first pad and the second pad. As a result, the plurality of first pads and second pads are electrically connected to each other through the conductive member.

次に、第2基板の検査用端子から、第2パッド、導電部材、及び第1パッドを介して、複数の配線に第2検査用信号を供給する。こうして、互いに貼り合わされたTFT基板及び対向基板からなる表示パネルを点灯させることにより、該表示パネルの表示状態を検査するパネル点灯検査を行う。   Next, a second inspection signal is supplied from the inspection terminal of the second substrate to the plurality of wirings via the second pad, the conductive member, and the first pad. In this way, a panel lighting inspection for inspecting the display state of the display panel is performed by lighting the display panel composed of the TFT substrate and the counter substrate bonded to each other.

したがって、本発明では、第1基板に形成されている第1パッドをパネル点灯検査及びTFTアレイ検査に共通して用いることができる。さらに、第2パッド及び検査用端子を第2基板に形成するようにしたので、第1基板において検査用の配線回路を配置するための面積を大幅に低減することが可能になる。   Therefore, in the present invention, the first pad formed on the first substrate can be used in common for the panel lighting inspection and the TFT array inspection. Furthermore, since the second pad and the inspection terminal are formed on the second substrate, it is possible to significantly reduce the area for arranging the inspection wiring circuit on the first substrate.

第2の発明では、上記第1基板を形成する工程において、複数の第1パッドに対応して設けられた複数の高抵抗素子と、各高抵抗素子を介して複数の第1パッドに共通に接続された周辺接続配線とを形成する。したがって、各第1パッド等を介して各配線を周辺接続配線に接続しながらも、TFTアレイ検査を行うことが可能になる。   In the second invention, in the step of forming the first substrate, the plurality of high resistance elements provided corresponding to the plurality of first pads and the plurality of first pads via the respective high resistance elements are commonly used. A connected peripheral connection wiring is formed. Therefore, it is possible to perform the TFT array inspection while connecting each wiring to the peripheral connection wiring through each first pad or the like.

第3の発明では、パネル点灯検査を行う前に、第2基板に貼り合わされている第1基板の一部を分断除去する。このことにより、第2基板の検査用端子を第1基板から露出させることができるため、当該検査用端子に対して第2検査用信号を容易に供給することが可能になる。   In the third invention, before performing the panel lighting inspection, a part of the first substrate bonded to the second substrate is divided and removed. As a result, the inspection terminal of the second substrate can be exposed from the first substrate, so that the second inspection signal can be easily supplied to the inspection terminal.

第4の発明では、さらに、パネル点灯検査を行った後に、検査用端子及び第2パッドが形成されている領域を含む第2基板の一部を分断除去する。このことによって、第2基板の面積を小さくできるため、最終製品の表示装置をより小型化することが可能になる。   In the fourth invention, after the panel lighting inspection is further performed, a part of the second substrate including the region where the inspection terminal and the second pad are formed is divided and removed. Accordingly, the area of the second substrate can be reduced, so that the display device of the final product can be further downsized.

本発明によれば、第1基板に形成されている第1パッドをパネル点灯検査及びTFTアレイ検査に共通して用いることができる。さらに、第2パッド及び検査用端子を第2基板に形成するようにしたので、第1基板において検査用の配線回路を配置するための面積を大幅に低減することができる。   According to the present invention, the first pad formed on the first substrate can be commonly used for panel lighting inspection and TFT array inspection. Furthermore, since the second pad and the inspection terminal are formed on the second substrate, the area for arranging the inspection wiring circuit on the first substrate can be greatly reduced.

図1は、本実施形態1における第2基板の一部を拡大して示す平面図である。FIG. 1 is an enlarged plan view showing a part of the second substrate in the first embodiment. 図2は、本実施形態1における第1基板の一部を拡大して示す平面図である。FIG. 2 is an enlarged plan view showing a part of the first substrate in the first embodiment. 図3は、本実施形態1における貼り合わせ基板母材の一部を拡大して示す断面図である。FIG. 3 is an enlarged cross-sectional view showing a part of the bonded substrate base material in the first exemplary embodiment. 図4は、点灯検査されている液晶表示パネルの一部を拡大して示す断面図である。FIG. 4 is an enlarged cross-sectional view of a part of the liquid crystal display panel that is inspected for lighting. 図5は、液晶表示装置の概略構成を示す断面図である。FIG. 5 is a cross-sectional view showing a schematic configuration of the liquid crystal display device. 図6は、第1パッドと第2パッドとの接続構造を示す断面図である。FIG. 6 is a cross-sectional view showing a connection structure between the first pad and the second pad. 図7は、高抵抗素子としてのTFTの構成を示す平面図である。FIG. 7 is a plan view showing a configuration of a TFT as a high resistance element. 図8は、第1基板の外観を示す平面図である。FIG. 8 is a plan view showing the appearance of the first substrate. 図9は、第2基板の外観を示す平面図である。FIG. 9 is a plan view showing the appearance of the second substrate. 図10は、貼り合わせ基板母材の外観を示す平面図である。FIG. 10 is a plan view showing the appearance of the bonded substrate matrix. 図11は、本実施形態の製造工程を示すフローチャートである。FIG. 11 is a flowchart showing the manufacturing process of this embodiment. 図12は、TFT基板の回路構成を示す回路図である。FIG. 12 is a circuit diagram showing a circuit configuration of the TFT substrate. 図13は、本実施形態2における貼り合わせ基板の一部を拡大して示す断面図である。FIG. 13 is an enlarged cross-sectional view showing a part of the bonded substrate in the second embodiment. 図14は、本実施形態2における第1基板の一部を拡大して示す平面図である。FIG. 14 is an enlarged plan view showing a part of the first substrate in the second embodiment. 図15は、従来の液晶表示装置の要部を示す平面図である。FIG. 15 is a plan view showing a main part of a conventional liquid crystal display device. 図16は、従来の液晶表示装置の要部を示す平面図である。FIG. 16 is a plan view showing a main part of a conventional liquid crystal display device.

以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiment.

《発明の実施形態1》
図1〜図12は、本発明の実施形態1を示している。
Embodiment 1 of the Invention
1 to 12 show Embodiment 1 of the present invention.

ここで、図5は、液晶表示装置1の概略構成を示す断面図である。図12は、TFT基板11の回路構成を示す回路図である。   Here, FIG. 5 is a cross-sectional view showing a schematic configuration of the liquid crystal display device 1. FIG. 12 is a circuit diagram showing a circuit configuration of the TFT substrate 11.

本実施形態では、表示装置の例として液晶表示装置1について説明する。   In the present embodiment, a liquid crystal display device 1 will be described as an example of a display device.

−液晶表示装置の構成−
液晶表示装置1は、図5に示すように、液晶表示パネル10と、この液晶表示パネル10の背面側(つまり使用者と反対側)に配置されたバックライトユニット15とを備えている。
-Configuration of liquid crystal display device-
As shown in FIG. 5, the liquid crystal display device 1 includes a liquid crystal display panel 10 and a backlight unit 15 disposed on the back side of the liquid crystal display panel 10 (that is, the side opposite to the user).

液晶表示パネル10は、TFT基板11と、TFT基板11に対向して配置された対向基板12とを備えている。TFT基板11と対向基板12との間には、枠状のシール部材14に囲まれて封止された液晶層13が設けられている。液晶層は、例えばネマチック液晶材料等からなる。シール部材14は、例えば紫外線及び熱によって硬化するエポキシ系樹脂により構成されている。   The liquid crystal display panel 10 includes a TFT substrate 11 and a counter substrate 12 disposed to face the TFT substrate 11. A liquid crystal layer 13 is provided between the TFT substrate 11 and the counter substrate 12 so as to be surrounded by a frame-shaped sealing member 14 and sealed. The liquid crystal layer is made of, for example, a nematic liquid crystal material. The seal member 14 is made of, for example, an epoxy resin that is cured by ultraviolet rays and heat.

上記対向基板12には、R,G,Bの着色層を有するカラーフィルタ(不図示)と、ITO等の透明導電膜からなる共通電極(不図示)と、遮光膜であるブラックマトリクス(不図示)等が形成されている。   The counter substrate 12 includes a color filter (not shown) having R, G, and B colored layers, a common electrode (not shown) made of a transparent conductive film such as ITO, and a black matrix (not shown) as a light shielding film. ) Etc. are formed.

また、液晶表示パネル10は、表示領域(不図示)と、その周囲に設けられた額縁状の非表示領域とを有している。表示領域には、図12に示すように、マトリクス状に配置された複数の画素17が形成されている。ここで、画素とは、各色毎の表示の最小単位であり、ドットとも称する。   The liquid crystal display panel 10 has a display area (not shown) and a frame-shaped non-display area provided around the display area. As shown in FIG. 12, a plurality of pixels 17 arranged in a matrix are formed in the display area. Here, the pixel is a minimum unit of display for each color, and is also referred to as a dot.

上記TFT基板11は、いわゆるアクティブマトリクス基板に構成されている。TFT基板11には、図12に示すように、複数のゲート配線21が互いに平行に延びて形成されている。また、TFT基板11には、複数のソース配線22が互いに平行に形成されており、上記ゲート配線21と直交するように配置されている。さらに、TFT基板11には、複数の容量配線23が、隣り合うゲート配線21同士の間にそれぞれ配置され、互いに平行に形成されている。   The TFT substrate 11 is a so-called active matrix substrate. As shown in FIG. 12, a plurality of gate wirings 21 are formed on the TFT substrate 11 so as to extend in parallel to each other. In addition, a plurality of source lines 22 are formed on the TFT substrate 11 in parallel with each other, and are arranged so as to be orthogonal to the gate lines 21. Further, on the TFT substrate 11, a plurality of capacitor wirings 23 are arranged between the adjacent gate wirings 21 and formed in parallel to each other.

各画素17は、例えば、上記ゲート配線21、ソース配線22及び容量配線23によって区画された領域に形成されている。各画素17には、液晶層13を駆動するための画素電極(不図示)と、この画素電極をスイッチング駆動するためのTFT(Thin-Film Transistor:薄膜トランジスタ)24とがそれぞれ設けられている。TFT24のソース電極(不図示)はソース配線22に接続される一方、ゲート電極(不図示)はゲート配線21に接続されている。また、TFT24のドレイン電極(不図示)は、上記画素電極に接続されている。言い換えれば、各TFT24毎に画素17が形成されている。   Each pixel 17 is formed in a region partitioned by the gate wiring 21, the source wiring 22 and the capacitor wiring 23, for example. Each pixel 17 is provided with a pixel electrode (not shown) for driving the liquid crystal layer 13 and a TFT (Thin-Film Transistor) 24 for switching the pixel electrode. A source electrode (not shown) of the TFT 24 is connected to the source line 22, while a gate electrode (not shown) is connected to the gate line 21. The drain electrode (not shown) of the TFT 24 is connected to the pixel electrode. In other words, a pixel 17 is formed for each TFT 24.

各画素17には、画素電極と上記対向基板12の共通電極との間で液晶容量25が形成されると共に、当該液晶容量を一定に維持するための補助容量26がそれぞれ形成されている。補助容量26は、TFT24のドレイン電極側と、容量配線23との間に形成されている。   In each pixel 17, a liquid crystal capacitor 25 is formed between the pixel electrode and the common electrode of the counter substrate 12, and an auxiliary capacitor 26 is formed to maintain the liquid crystal capacitor constant. The auxiliary capacitor 26 is formed between the drain electrode side of the TFT 24 and the capacitor wiring 23.

そうして、上記液晶表示装置1は、走査信号がゲート配線21からTFT24に供給されて当該TFT24がオンになった状態で、映像信号がソース配線22からTFT24を介して画素電極に供給される。そのことにより、所望の表示が行われる。   In the liquid crystal display device 1, the video signal is supplied from the source line 22 to the pixel electrode via the TFT 24 in a state where the scanning signal is supplied from the gate line 21 to the TFT 24 and the TFT 24 is turned on. . Thereby, a desired display is performed.

−製造方法−
次に、上記液晶表示装置1の製造方法について説明する。
-Manufacturing method-
Next, a method for manufacturing the liquid crystal display device 1 will be described.

ここで、図1は、第2基板32の一部を拡大して示す平面図である。図2は、第1基板31の一部を拡大して示す平面図である。図3は、貼り合わせ基板母材33の一部を拡大して示す断面図である。図4は、点灯検査されている液晶表示パネル10の一部を拡大して示す断面図である。   Here, FIG. 1 is an enlarged plan view showing a part of the second substrate 32. FIG. 2 is an enlarged plan view showing a part of the first substrate 31. FIG. 3 is an enlarged sectional view showing a part of the bonded substrate matrix 33. FIG. 4 is an enlarged cross-sectional view showing a part of the liquid crystal display panel 10 that is inspected for lighting.

また、図6は、第1パッド44と第2パッド46との接続構造を示す断面図である。図7は、高抵抗素子51としてのTFTの構成を示す平面図である。図8は、第1基板31の外観を示す平面図である。図9は、第2基板32の外観を示す平面図である。図10は、貼り合わせ基板母材33の外観を示す平面図である。図11は、本実施形態の製造工程を示すフローチャートである。   FIG. 6 is a cross-sectional view showing a connection structure between the first pad 44 and the second pad 46. FIG. 7 is a plan view showing a configuration of a TFT as the high resistance element 51. FIG. 8 is a plan view showing the appearance of the first substrate 31. FIG. 9 is a plan view showing the appearance of the second substrate 32. FIG. 10 is a plan view showing the appearance of the bonded substrate matrix 33. FIG. 11 is a flowchart showing the manufacturing process of this embodiment.

<第1基板形成工程>
図11に示すように、まず、ステップS1において、第1基板形成工程を行う。この工程では、TFT基板11を少なくとも1つ含む第1基板31を形成する。図8では、例えば4つの第1基板31を含む第1基板31を示しているが、第1基板31に含まれるTFT基板11の数は特に制限されるものではない。
<First substrate forming step>
As shown in FIG. 11, first, in step S1, a first substrate forming process is performed. In this step, a first substrate 31 including at least one TFT substrate 11 is formed. In FIG. 8, for example, the first substrate 31 including four first substrates 31 is shown, but the number of TFT substrates 11 included in the first substrate 31 is not particularly limited.

以降では、ゲート配線21の端部に形成される検査用配線回路について説明する。ソース配線22側に形成される検査用配線回路もこれと同様にして形成することができる。   Hereinafter, the inspection wiring circuit formed at the end of the gate wiring 21 will be described. The inspection wiring circuit formed on the source wiring 22 side can be formed in the same manner.

まず、第1絶縁性基板としての例えばガラス基板41に、フォトリソグラフィ及びエッチングによって、複数のTFT24と、例えばアルミニウム合金等の金属材料からなるゲート配線21及びソース配線22等の複数の配線とを形成する。ゲート配線21及びソース配線22には、図2に示すように、非表示領域に引き出された端部に、実装端子部43がそれぞれ形成されている。実装端子部43には、図5に示すように、回路部材42としてのFPC42等が実装されるようになっている。さらに、各実装端子部43にそれぞれ接続された複数の第1パッド44を、上記ガラス基板41上に、ゲート配線21又はソース配線22と同じ工程で同時に形成する。   First, a plurality of TFTs 24 and a plurality of wirings such as a gate wiring 21 and a source wiring 22 made of a metal material such as an aluminum alloy are formed on a glass substrate 41 as a first insulating substrate by photolithography and etching. To do. As shown in FIG. 2, the gate terminal 21 and the source line 22 are respectively provided with mounting terminal portions 43 at the end portions drawn out to the non-display area. As shown in FIG. 5, an FPC 42 or the like as a circuit member 42 is mounted on the mounting terminal portion 43. Further, a plurality of first pads 44 respectively connected to the mounting terminal portions 43 are simultaneously formed on the glass substrate 41 in the same process as the gate wiring 21 or the source wiring 22.

ここで、図6にも示すように、ガラス基板41上には、ゲート配線21、実装端子部43、及び第1パッド44を覆うゲート絶縁膜54を形成する。ゲート絶縁膜54の表面には、絶縁膜からなる保護膜55を積層する。   Here, as shown in FIG. 6, a gate insulating film 54 that covers the gate wiring 21, the mounting terminal portion 43, and the first pad 44 is formed on the glass substrate 41. A protective film 55 made of an insulating film is laminated on the surface of the gate insulating film 54.

ゲート絶縁膜54及び保護膜55には、フォトリソグラフィ及びエッチングによって、図2に示すように、実装端子部43が配置されている領域にコンタクトホール56を貫通形成する一方、第1パッド44が配置されている領域にコンタクトホール57を貫通形成する。そうして、実装端子部43が配置されている領域には、ITO等の透明導電膜からなる第1透明導電部36を、保護膜55の表面に形成する。このことにより、第1透明導電部36は、コンタクトホール56を介して実装端子部43に接続される。   As shown in FIG. 2, the gate insulating film 54 and the protective film 55 are formed by penetrating the contact hole 56 in the region where the mounting terminal portion 43 is disposed, as shown in FIG. A contact hole 57 is formed in the formed region. Thus, the first transparent conductive portion 36 made of a transparent conductive film such as ITO is formed on the surface of the protective film 55 in the region where the mounting terminal portion 43 is disposed. As a result, the first transparent conductive portion 36 is connected to the mounting terminal portion 43 through the contact hole 56.

また、第1パッド44が配置されている領域には、画素電極と同じITO等の透明導電膜からなる第2透明導電部37を、保護膜55の表面に形成する。このことにより、第2透明導電部37は、コンタクトホール57を介して第1パッド44に接続される。   A second transparent conductive portion 37 made of a transparent conductive film such as ITO, which is the same as the pixel electrode, is formed on the surface of the protective film 55 in the region where the first pad 44 is disposed. As a result, the second transparent conductive portion 37 is connected to the first pad 44 through the contact hole 57.

さらに、この第1基板形成工程では、複数の第1パッド44に対応して設けられた複数の高抵抗素子51と、各高抵抗素子51を介して複数の第1パッド44に共通に接続された周辺接続配線52とを形成する。周辺接続配線52は、ゲート配線21と同じ材料によって形成され、ゲート配線21に直交する方向に延びている。すなわち、ゲート配線21と同じ工程で同時に、周辺接続配線52を形成する。   Further, in the first substrate forming step, a plurality of high resistance elements 51 provided corresponding to the plurality of first pads 44 are connected in common to the plurality of first pads 44 via the respective high resistance elements 51. Peripheral connection wiring 52 is formed. The peripheral connection wiring 52 is formed of the same material as the gate wiring 21 and extends in a direction orthogonal to the gate wiring 21. That is, the peripheral connection wiring 52 is formed at the same time in the same process as the gate wiring 21.

高抵抗素子51は、図7に示すように、例えば2つのTFTによって構成されている。ここで、高抵抗素子とは、例えばTFT素子又はこれと同程度に高い抵抗となり得る素子をいう。高抵抗素子51を構成する各TFTは、第1パッド44又は周辺接続配線52に接続されたゲート部64と、ゲート部64に重なる半導体層部61と、半導体層部61の一部に重なるソース部62及びドレイン部63とを有している。ゲート部64は、上述のゲート絶縁膜54及び保護膜55(図7では図示せず)によって覆われており、このゲート絶縁膜54及び保護膜55には、コンタクトホール65が貫通形成されている。   As shown in FIG. 7, the high resistance element 51 is composed of, for example, two TFTs. Here, the high resistance element refers to, for example, a TFT element or an element that can have a resistance as high as this. Each TFT constituting the high resistance element 51 includes a gate portion 64 connected to the first pad 44 or the peripheral connection wiring 52, a semiconductor layer portion 61 overlapping the gate portion 64, and a source overlapping a part of the semiconductor layer portion 61. Part 62 and drain part 63. The gate portion 64 is covered with the gate insulating film 54 and the protective film 55 (not shown in FIG. 7), and a contact hole 65 is formed through the gate insulating film 54 and the protective film 55. .

高抵抗素子51は、各画素17に形成されているTFT24と同時に形成することが可能である。こうして、図8に示すように第1基板31を形成する。   The high resistance element 51 can be formed simultaneously with the TFT 24 formed in each pixel 17. Thus, the first substrate 31 is formed as shown in FIG.

<TFTアレイ検査工程>
次に、ステップS3において、TFTアレイ検査工程を行う。この工程では、第1基板31におけるゲート配線21及びソース配線22に第1検査用信号を供給して、画素17を構成する単位領域毎に電気的欠陥の有無を検出する。
<TFT array inspection process>
Next, in step S3, a TFT array inspection process is performed. In this step, a first inspection signal is supplied to the gate wiring 21 and the source wiring 22 in the first substrate 31 to detect the presence or absence of an electrical defect for each unit region constituting the pixel 17.

すなわち、図2に示すように、複数のプローブピン58を各第1パッド44上の第2透明導電部37にそれぞれ同時に接触させる。尚、図2では、1つのプローブピン58のみを示して他のプローブピンの図示を省略している。そのことにより、実装端子部43及びゲート配線21を介して、上記単位領域へ第1検査信号を供給する。   That is, as shown in FIG. 2, the plurality of probe pins 58 are simultaneously brought into contact with the second transparent conductive portion 37 on each first pad 44. In FIG. 2, only one probe pin 58 is shown, and the other probe pins are not shown. As a result, the first inspection signal is supplied to the unit region via the mounting terminal portion 43 and the gate wiring 21.

このとき、第1パッド44と周辺接続配線52との間に高抵抗素子51を介在させるようにしたので、第1検査信号を各ゲート配線21へそれぞれ供給することが可能になる。そうして、各TFT24をオン状態に制御し、各単位領域に電荷の書き込みを行って各画素の補助容量26等を充電する。その後、TFT24をオフ状態に制御し、各単位領域に書き込まれた電荷を読み出す。これにより、各単位領域毎に(画素17毎に)電気的欠陥の有無を検査できる。   At this time, since the high resistance element 51 is interposed between the first pad 44 and the peripheral connection wiring 52, the first inspection signal can be supplied to each gate wiring 21. Then, each TFT 24 is controlled to be turned on, and charge is written in each unit region to charge the auxiliary capacitor 26 and the like of each pixel. Thereafter, the TFT 24 is controlled to be turned off, and the electric charge written in each unit region is read out. Thereby, the presence or absence of an electrical defect can be inspected for each unit region (for each pixel 17).

<第2基板形成工程>
一方、上記ステップS1とは別に、ステップS2において、第2基板形成工程を行う。この工程では、対向基板12を少なくとも1つ含む第2基板32を形成する。図9では、例えば4つの対向基板12を含む第2基板32を示しているが、第2基板32に含まれる対向基板12の数は特に制限されない。
<Second substrate forming step>
On the other hand, a second substrate forming process is performed in step S2 separately from step S1. In this step, a second substrate 32 including at least one counter substrate 12 is formed. In FIG. 9, for example, the second substrate 32 including four counter substrates 12 is illustrated, but the number of the counter substrates 12 included in the second substrate 32 is not particularly limited.

まず、第2絶縁性基板としての例えばガラス基板45に、ITO等の透明導電膜からなる共通電極(不図示)をベタ状に形成すると共に、カラーフィルタ層(不図示)及びブラックマトリクス等をフォトリソグラフィ及びエッチングによって形成する。ブラックマトリクスは、例えばクロム等の金属膜によって形成する。   First, a common electrode (not shown) made of a transparent conductive film such as ITO is formed in a solid shape on a glass substrate 45 as a second insulating substrate, for example, and a color filter layer (not shown), a black matrix, etc. It is formed by lithography and etching. The black matrix is formed of a metal film such as chromium.

さらに、図1に示すように、ガラス基板45に、第2パッド46と、第2パッド46に電気的に接続された共通配線35及び検査用端子47とを形成する。第2パッド46は、上記複数の第1パッド44に対向可能に複数形成され、それぞれ共通配線35に接続されている。また、共通配線35には、上記検査用端子47が接続されている。これら第2パッド46、共通配線35及び検査用端子47は、ブラックマトリクスと同じクロム等の金属膜によって構成されており、フォトリソグラフィ及びエッチングによって同じ工程で同時に形成する。   Further, as shown in FIG. 1, the second pad 46, the common wiring 35 and the inspection terminal 47 electrically connected to the second pad 46 are formed on the glass substrate 45. A plurality of second pads 46 are formed so as to be able to face the plurality of first pads 44, and are respectively connected to the common wiring 35. The inspection terminal 47 is connected to the common wiring 35. The second pad 46, the common wiring 35, and the inspection terminal 47 are made of the same metal film such as chromium as the black matrix, and are simultaneously formed in the same process by photolithography and etching.

また、各第2パッド46の少なくとも一部は、帯状に延びる第3透明導電部38によって覆われている。一方、検査用端子47もまた、第4透明導電部39によって覆われている。第3透明導電部38及び第4透明導電部39は、上記共通電極と同じ材料であるITO等により構成され、フォトリソグラフィ及びエッチングにより、共通電極と同じ工程で同時に形成する。こうして、図9に示すように第2基板32を形成する。   Further, at least a part of each second pad 46 is covered with a third transparent conductive portion 38 extending in a strip shape. On the other hand, the inspection terminal 47 is also covered with the fourth transparent conductive portion 39. The third transparent conductive portion 38 and the fourth transparent conductive portion 39 are made of ITO, which is the same material as the common electrode, and are simultaneously formed in the same process as the common electrode by photolithography and etching. Thus, the second substrate 32 is formed as shown in FIG.

<貼り合わせ工程>
次に、ステップS4において、貼り合わせ工程を行う。この工程では、図8に示す上記第1基板31と、図9に示す上記第2基板32とを貼り合わせて図10に示す貼り合わせ基板母材33を形成する。
<Lamination process>
Next, in step S4, a bonding process is performed. In this step, the first substrate 31 shown in FIG. 8 and the second substrate 32 shown in FIG. 9 are bonded together to form a bonded substrate matrix 33 shown in FIG.

まず、図1に示すように、例えば第2基板32の第3透明導電部38に導電部材としての導電性シール48を塗布する。導電性シール48は、例えばカーボンや金属等の導電性粒子が分散されたシール材料であり、シール材料には例えば上記シール部材14と同様の材料を適用することが可能である。導電性シール48は、第3透明導電部38に沿って延びる帯状に形成されている。尚、導電性シール48は、第2基板32に限らず、第1基板31における第1パッド44の第2透明導電部に沿って帯状に設けることも可能である。   First, as shown in FIG. 1, for example, a conductive seal 48 as a conductive member is applied to the third transparent conductive portion 38 of the second substrate 32. The conductive seal 48 is a seal material in which conductive particles such as carbon and metal are dispersed. For example, a material similar to that of the seal member 14 can be applied as the seal material. The conductive seal 48 is formed in a strip shape extending along the third transparent conductive portion 38. The conductive seal 48 is not limited to the second substrate 32 but can be provided in a strip shape along the second transparent conductive portion of the first pad 44 in the first substrate 31.

また、シール部材14を第1基板31又は第2基板32上に塗布して、それぞれ矩形枠状に形成する。続いて、そのシール部材14の枠内に液晶材料を滴下して供給する。   Further, the sealing member 14 is applied on the first substrate 31 or the second substrate 32, and each is formed into a rectangular frame shape. Subsequently, the liquid crystal material is dropped and supplied into the frame of the seal member 14.

その後、図3及び図6に示すように、上記TFTアレイ検査が行われたTFT基板11と対向基板12とを互いに対向させると共に、第1パッド44及び第2パッド46の間で導電性シール48が狭持されるように、第1基板31と上記第2基板32とを貼り合わせる。このことにより、複数の第1パッド44及び第2パッド46を導電性シール48を介して互いに導通させる。   Thereafter, as shown in FIGS. 3 and 6, the TFT substrate 11 and the counter substrate 12 subjected to the TFT array inspection are opposed to each other, and a conductive seal 48 is provided between the first pad 44 and the second pad 46. The first substrate 31 and the second substrate 32 are bonded to each other so as to be held. As a result, the plurality of first pads 44 and second pads 46 are electrically connected to each other through the conductive seal 48.

<第1分断工程>
次に、ステップS5において、後述のパネル点灯検査を行う前に、第1分断工程を行う。この工程では、第2基板32に貼り合わされている第1基板31の一部を分断除去することにより、第2基板32の検査用端子47を第1基板31から露出させる。
<First parting process>
Next, in step S5, a first dividing step is performed before performing a panel lighting inspection described later. In this step, a part of the first substrate 31 bonded to the second substrate 32 is parted and removed, so that the inspection terminals 47 of the second substrate 32 are exposed from the first substrate 31.

すなわち、図1〜図3における分断ラインAに沿って第2基板32を分断すると共に、分断ラインBに沿って第1基板31を分断する。そのことにより、図4に示すように、検査用端子47が露出することとなる。これら第1基板31又は第2基板32の分断は、貼り合わせ基板母材33において隣接する各表示パネルの構成領域について、同時に行うことが可能である。   That is, the second substrate 32 is divided along the dividing line A in FIGS. 1 to 3, and the first substrate 31 is divided along the dividing line B. As a result, the inspection terminal 47 is exposed as shown in FIG. The division of the first substrate 31 or the second substrate 32 can be performed at the same time for the constituent regions of the display panels adjacent in the bonded substrate base material 33.

<パネル点灯検査工程>
次に、ステップS6において、パネル点灯検査工程を行う。この工程では、露出した各検査用端子47にそれぞれプローブピン59をそれぞれ接触させることにより、検査用端子47から、第2パッド46、導電性シール48、及び第1パッド44を介して、ゲート配線21に第2検査用信号を供給する。ソース配線22についても同様に検査用信号を供給する。そうして、互いに貼り合わされた上記TFT基板11及び対向基板12からなる液晶表示パネル10を点灯させることにより、この液晶表示パネル10の表示状態を検査する。そのことにより、電極や配線の断線、ショート、及び画像ムラ等の有無を検査する。
<Panel lighting inspection process>
Next, in step S6, a panel lighting inspection process is performed. In this step, the probe pin 59 is brought into contact with each exposed inspection terminal 47, whereby the gate wiring is connected from the inspection terminal 47 via the second pad 46, the conductive seal 48, and the first pad 44. The second inspection signal is supplied to 21. Similarly, the inspection signal is supplied to the source wiring 22. Then, the display state of the liquid crystal display panel 10 is inspected by turning on the liquid crystal display panel 10 composed of the TFT substrate 11 and the counter substrate 12 bonded to each other. Accordingly, the presence or absence of disconnection of electrodes and wiring, short circuit, and image unevenness is inspected.

尚、パネル点灯検査とは、電極間にパルス電圧を印加して液晶表示素子に表示を行わせ、液晶の表示状態を目視あるいは測定機器にて確認し、調べる作業である。   The panel lighting inspection is an operation in which a pulse voltage is applied between the electrodes to display on the liquid crystal display element, and the display state of the liquid crystal is checked visually or with a measuring device.

<第2分断工程>
次に、ステップS6において、パネル点灯検査工程を行う。この工程では、上記パネル点灯検査を行った後に、検査用端子47及び第2パッド46が形成されている領域を含む第2基板32の一部を分断除去する。
<Second parting process>
Next, in step S6, a panel lighting inspection process is performed. In this step, after the panel lighting inspection is performed, a part of the second substrate 32 including the region where the inspection terminal 47 and the second pad 46 are formed is divided and removed.

すなわち、図1、図2及び図4における分断ラインCに沿って第2基板32を分断すると共に、分断ラインDに沿って第1基板31を分断する。そのことにより、図5に示すように、上記TFTアレイ検査及びパネル点灯検査に用いた検査用配線回路が除去されて、実装端子部43が対向基板12から露出すると共に、液晶表示パネル10の外形が小さくなる。   That is, the second substrate 32 is divided along the dividing line C in FIGS. 1, 2, and 4, and the first substrate 31 is divided along the dividing line D. As a result, as shown in FIG. 5, the inspection wiring circuit used for the TFT array inspection and the panel lighting inspection is removed, and the mounting terminal portion 43 is exposed from the counter substrate 12. Becomes smaller.

その後、FPC42が実装端子部43にACF(不図示)等を介して実装され、TFT基板11の液晶層13と反対側にバックライトユニット15が配置されて、液晶表示装置1が製造されることとなる。   Thereafter, the FPC 42 is mounted on the mounting terminal portion 43 via an ACF (not shown) or the like, the backlight unit 15 is disposed on the opposite side of the TFT substrate 11 from the liquid crystal layer 13, and the liquid crystal display device 1 is manufactured. It becomes.

−実施形態1の効果−
したがって、この実施形態1によると、第1基板31に形成されている第1パッド44をパネル点灯検査及びTFTアレイ検査に共通して用いることができる。さらに、第2パッド46及び検査用端子47を第2基板32に形成するようにしたので、第1基板31において検査用の配線回路を配置するための面積を大幅に低減することができる。また、第2基板32のスペースを有効に利用することができる。その結果、基板材料であるマザーガラスの無駄を低減して、基板材料を有効に利用することができる。
-Effect of Embodiment 1-
Therefore, according to the first embodiment, the first pad 44 formed on the first substrate 31 can be commonly used for panel lighting inspection and TFT array inspection. Furthermore, since the second pad 46 and the inspection terminal 47 are formed on the second substrate 32, the area for arranging the inspection wiring circuit on the first substrate 31 can be greatly reduced. Further, the space of the second substrate 32 can be used effectively. As a result, the waste of the mother glass as the substrate material can be reduced, and the substrate material can be used effectively.

また、第1基板31に追加スペースを設けることなく、第1基板31の第1パッド44(TFTアレイ検査用端子)及び高抵抗素子51を配置するとともに、その外側に周辺接続配線52を配置することが可能になる。   Further, the first pad 44 (TFT array inspection terminal) and the high resistance element 51 of the first substrate 31 and the peripheral connection wiring 52 are arranged outside the first substrate 31 without providing an additional space. It becomes possible.

また、パネル点灯検査を行う前に、第1基板31の一部を分断除去して検査用端子47を第1基板31から露出させるようにしてので、当該検査用端子47に対して第2検査用信号を容易に供給することができる。   In addition, before the panel lighting inspection, a part of the first substrate 31 is parted and removed so that the inspection terminal 47 is exposed from the first substrate 31, so that the second inspection is performed on the inspection terminal 47. The business signal can be easily supplied.

また、パネル点灯検査を行った後に、検査用端子47及び第2パッド46が形成されている領域を含む第2基板の一部を分断除去するようにしたので、第2基板32の面積を小さくして、最終製品の液晶表示装置1を、特に非表示領域において、より小型化することができる。   Further, after the panel lighting inspection is performed, a part of the second substrate including the region where the inspection terminal 47 and the second pad 46 are formed is divided and removed, so that the area of the second substrate 32 is reduced. Thus, the final liquid crystal display device 1 can be further downsized, particularly in the non-display area.

また、第2基板32において、各第2パッド46を共通配線35を介して検査用端子47に接続するようにしたので、パネル点灯検査において、第2基板32側から第2検査信号を一括して供給することができる。したがって、検査信号を大幅に容易に入力することができる。   Further, in the second substrate 32, each second pad 46 is connected to the inspection terminal 47 through the common wiring 35. Therefore, in the panel lighting inspection, the second inspection signal is collectively sent from the second substrate 32 side. Can be supplied. Accordingly, the inspection signal can be input significantly easily.

《発明の実施形態2》
図13及び図14は、本発明の実施形態2を示している。
<< Embodiment 2 of the Invention >>
13 and 14 show Embodiment 2 of the present invention.

図13は、本実施形態2における貼り合わせ基板母材33の一部を拡大して示す断面図である。図14は、本実施形態2における第1基板31の一部を拡大して示す平面図である。尚、以降の各実施形態では、図1〜図12と同じ部分については同じ符号を付して、その詳細な説明を省略する。   FIG. 13 is an enlarged cross-sectional view showing a part of the bonded substrate matrix 33 in the second embodiment. FIG. 14 is an enlarged plan view showing a part of the first substrate 31 in the second embodiment. In the following embodiments, the same portions as those in FIGS. 1 to 12 are denoted by the same reference numerals, and detailed description thereof is omitted.

本実施形態2は、上記実施形態1において、高抵抗素子51及び周辺接続配線52を設けないようにしたものである。   In the second embodiment, the high resistance element 51 and the peripheral connection wiring 52 are not provided in the first embodiment.

すなわち、図13及び図14に示すように、実装端子部43には第1パッド44が形成されており、この第1パッド44が第1基板31における検査用配線回路の端部を構成している。一方、第2基板32には、上記実施形態1と同様に、第2パッド46、共通配線35及び検査用端子47が形成されている。   That is, as shown in FIGS. 13 and 14, a first pad 44 is formed on the mounting terminal portion 43, and this first pad 44 constitutes an end portion of the inspection wiring circuit on the first substrate 31. Yes. On the other hand, on the second substrate 32, as in the first embodiment, the second pad 46, the common wiring 35, and the inspection terminal 47 are formed.

本実施形態2においても、図14に示すように、第1基板31の第1パッド44上の第2透明導電部37に複数のプローブピン58をそれぞれ接触させることにより、第1検査用信号をゲート配線21を介して各TFT24に供給する。そうして、TFTアレイ検査を行う。   Also in the second embodiment, as shown in FIG. 14, a plurality of probe pins 58 are brought into contact with the second transparent conductive portion 37 on the first pad 44 of the first substrate 31, whereby the first inspection signal is transmitted. This is supplied to each TFT 24 via the gate wiring 21. Then, a TFT array inspection is performed.

また、上記実施形態1と同様に、第2パッド46上の第3透明導電部38にプローブピン59を接触させることにより、導電性シール48等を介して各画素17に第2検査用信号を供給する。そうして、パネル点灯検査を行って表示状態を検査する。   Similarly to the first embodiment, by bringing the probe pin 59 into contact with the third transparent conductive portion 38 on the second pad 46, a second inspection signal is sent to each pixel 17 via the conductive seal 48 or the like. Supply. Then, the panel lighting inspection is performed to inspect the display state.

したがって、この実施形態2によっても、上記実施形態1と同様の効果を得ることができる。そのことに加え、第2基板32側から導電性シール48等を介して各画素17へ第2検査用信号を供給するようにしたので、第1基板31において、高抵抗素子51及び周辺接続配線52を省略することが可能になる。   Therefore, the same effects as those of the first embodiment can be obtained by the second embodiment. In addition, since the second inspection signal is supplied from the second substrate 32 side to each pixel 17 through the conductive seal 48 and the like, the high resistance element 51 and the peripheral connection wiring are provided on the first substrate 31. 52 can be omitted.

《その他の実施形態》
上記実施形態1及び2では、液晶表示装置1を例に挙げて説明したが、本発明はこれに限らず、例えば有機EL表示装置等の他の表示装置についても、同様に適用することができる。
<< Other Embodiments >>
In the first and second embodiments, the liquid crystal display device 1 has been described as an example. However, the present invention is not limited thereto, and can be similarly applied to other display devices such as an organic EL display device. .

また、第1及び第2絶縁性基板41,45は、ガラス基板に限らずプラスチック基板等の他の絶縁性基板を適用することが可能である。また、透過表示を行う透過型の液晶表示装置について説明したが、反射表示を行う反射型の表示装置等についても同様に本発明を適用できる。   The first and second insulating substrates 41 and 45 are not limited to glass substrates, and other insulating substrates such as plastic substrates can be applied. Further, although the transmissive liquid crystal display device that performs transmissive display has been described, the present invention can be similarly applied to a reflective display device that performs reflective display.

以上説明したように、本発明は、例えばアクティブマトリクス駆動型の表示装置の製造方法について有用である。   As described above, the present invention is useful for, for example, a method of manufacturing an active matrix drive type display device.

1 液晶表示装置
10 液晶表示パネル
11 TFT基板
12 対向基板
17 画素
21 ゲート配線
22 ソース配線
23 容量配線
24 TFT
31 第1基板
32 第2基板
41 ガラス基板(第1絶縁性基板)
42 FPC(回路部材)
43 実装端子部
44 第1パッド
45 ガラス基板(第2絶縁性基板)
46 第2パッド
47 検査用端子
48 導電性シール(導電部材)
51 高抵抗素子
52 周辺接続配線
1 Liquid crystal display device
10 Liquid crystal display panel
11 TFT substrate
12 Counter substrate
17 pixels
21 Gate wiring
22 Source wiring
23 Capacitive wiring
24 TFT
31 First substrate
32 Second substrate
41 Glass substrate (first insulating substrate)
42 FPC (Circuit member)
43 Mounting terminal
44 First pad
45 Glass substrate (second insulating substrate)
46 2nd pad
47 Inspection terminal
48 Conductive seal (conductive member)
51 High resistance element
52 Peripheral connection wiring

Claims (4)

複数のTFTに接続された配線が複数形成されたTFT基板と、該TFT基板に対向する対向基板とを備え、上記各TFT毎に画素が形成されたアクティブマトリクス型の表示装置を製造する方法であって、
第1絶縁性基板に、上記複数のTFTと、上記複数の配線と、該複数の配線に形成されて回路部材が実装される複数の実装端子部と、該各実装端子部にそれぞれ接続された複数の第1パッドとを形成して、上記TFT基板を少なくとも1つ含む第1基板を形成する工程と、
第2絶縁性基板に、上記複数の第1パッドに対向可能な第2パッドと、該第2パッドに電気的に接続された検査用端子とを形成して、上記対向基板を少なくとも1つ含む第2基板を形成する工程と、
上記第1基板における上記複数の配線に第1検査用信号を供給して、上記画素を構成する単位領域毎に電気的欠陥の有無を検出するTFTアレイ検査を行う工程と、
上記TFTアレイ検査を行った後に、上記TFT基板及び対向基板が互いに対向すると共に上記第1パッド及び第2パッドの間で導電部材が狭持されるように、上記第1基板と上記第2基板とを貼り合わせて、上記複数の第1パッド及び第2パッドを上記導電部材を介して互いに導通させる工程と、
上記第2基板の検査用端子から、上記第2パッド、上記導電部材、及び上記第1パッドを介して、上記複数の配線に第2検査用信号を供給して、互いに貼り合わされた上記TFT基板及び対向基板からなる表示パネルを点灯させることにより、該表示パネルの表示状態を検査するパネル点灯検査を行う工程とを有する
ことを特徴とする表示装置の製造方法。
A method of manufacturing an active matrix type display device comprising a TFT substrate on which a plurality of wirings connected to a plurality of TFTs are formed and a counter substrate facing the TFT substrate, and wherein a pixel is formed for each TFT. There,
A plurality of TFTs, a plurality of wirings, a plurality of mounting terminal portions formed on the plurality of wirings and mounted with circuit members, and connected to the mounting terminal portions, respectively, on a first insulating substrate Forming a plurality of first pads to form a first substrate including at least one of the TFT substrates;
A second pad that can be opposed to the plurality of first pads and a test terminal that is electrically connected to the second pad are formed on the second insulating substrate, and includes at least one of the counter substrates. Forming a second substrate;
Supplying a first inspection signal to the plurality of wirings on the first substrate, and performing a TFT array inspection for detecting the presence or absence of an electrical defect for each unit region constituting the pixel;
After the TFT array inspection, the first substrate and the second substrate are arranged such that the TFT substrate and the counter substrate face each other and the conductive member is held between the first pad and the second pad. And bonding the plurality of first pads and second pads to each other through the conductive member;
The TFT substrate bonded to each other by supplying a second inspection signal to the plurality of wirings from the inspection terminal of the second substrate via the second pad, the conductive member, and the first pad. And a panel lighting inspection step of inspecting the display state of the display panel by lighting the display panel made of the counter substrate.
請求項1に記載された表示装置の製造方法において、
上記第1基板を形成する工程では、上記複数の第1パッドに対応して設けられた複数の高抵抗素子と、該各高抵抗素子を介して上記複数の第1パッドに共通に接続された周辺接続配線とを形成する
ことを特徴とする表示装置の製造方法。
In the manufacturing method of the display device according to claim 1,
In the step of forming the first substrate, a plurality of high resistance elements provided corresponding to the plurality of first pads and the plurality of first pads are commonly connected via the high resistance elements. A method for manufacturing a display device, comprising forming a peripheral connection wiring.
請求項1又は2に記載された表示装置の製造方法において、
上記パネル点灯検査を行う前に、上記第2基板に貼り合わされている第1基板の一部を分断除去することにより、上記第2基板の検査用端子を上記第1基板から露出させる工程を行う
ことを特徴とする表示装置の製造方法。
In the manufacturing method of the display device according to claim 1 or 2,
Before performing the panel lighting inspection, a part of the first substrate bonded to the second substrate is parted and removed to expose the inspection terminals of the second substrate from the first substrate. A manufacturing method of a display device characterized by the above.
請求項3に記載された表示装置の製造方法において、
上記パネル点灯検査を行った後に、上記検査用端子及び上記第2パッドが形成されている領域を含む上記第2基板の一部を分断除去する
ことを特徴とする表示装置の製造方法。
In the manufacturing method of the display device according to claim 3,
A method of manufacturing a display device, comprising: separating and removing a part of the second substrate including a region where the inspection terminal and the second pad are formed after performing the panel lighting inspection.
JP2009159910A 2009-07-06 2009-07-06 Method of manufacturing display Pending JP2011013626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009159910A JP2011013626A (en) 2009-07-06 2009-07-06 Method of manufacturing display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009159910A JP2011013626A (en) 2009-07-06 2009-07-06 Method of manufacturing display

Publications (1)

Publication Number Publication Date
JP2011013626A true JP2011013626A (en) 2011-01-20

Family

ID=43592536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009159910A Pending JP2011013626A (en) 2009-07-06 2009-07-06 Method of manufacturing display

Country Status (1)

Country Link
JP (1) JP2011013626A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011911A1 (en) * 2011-07-19 2013-01-24 シャープ株式会社 Method for manufacturing element substrate
CN108089361A (en) * 2016-11-21 2018-05-29 乐金显示有限公司 Display device and the method for manufacturing the display device
JP2020536281A (en) * 2017-10-18 2020-12-10 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 PSVA liquid crystal display panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011911A1 (en) * 2011-07-19 2013-01-24 シャープ株式会社 Method for manufacturing element substrate
CN108089361A (en) * 2016-11-21 2018-05-29 乐金显示有限公司 Display device and the method for manufacturing the display device
CN108089361B (en) * 2016-11-21 2021-06-01 乐金显示有限公司 Display device and method for manufacturing the same
JP2020536281A (en) * 2017-10-18 2020-12-10 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 PSVA liquid crystal display panel

Similar Documents

Publication Publication Date Title
JP6138480B2 (en) Display device
US8692558B2 (en) Display panel and testing method thereof
US9097921B2 (en) Active matrix display device
JP5518898B2 (en) Liquid crystal display
US8582068B2 (en) Active matrix substrate with connections of switching elements and inspecting wirings, display device, method for inspecting active matrix substrate, and method for inspecting display device
JP6051011B2 (en) Liquid crystal display device and manufacturing method thereof
KR20090126052A (en) Thin film transistor substrate and display device therein
CN101231439A (en) Display panel, method of inspecting same, and manufacturing method thereof
WO2007135893A1 (en) Display device
JP2010102237A (en) Display device
US9405162B2 (en) Active matrix display device with auxiliary repair line
JP2007192968A (en) Liquid crystal display
KR20150084127A (en) Display substrate, method of manufacturing the same and display apparatus having the same
JP3119357B2 (en) Liquid crystal display
KR101187200B1 (en) Liquid crystal display device comprising test line connected to switching device
JP2011013626A (en) Method of manufacturing display
JP2014006482A (en) Substrate for display device, and display device having the same
JP2009103872A (en) Active matrix substrate and liquid crystal display device, and manufacturing method of active matrix substrate
TWI471643B (en) System for display images and fabrication method thereof
JP3087730B2 (en) Manufacturing method of liquid crystal display device
JP2010139962A (en) Array substrate, flat surface display device, mother substrate and method of manufacturing array substrate
KR101174156B1 (en) Flat panel display
KR101102020B1 (en) LCD panel and manufacturing method
JP2001183614A (en) Display element and inspection method therefor
JP2000155532A (en) Display device and liquid crystal display device