[go: up one dir, main page]

JP2010515261A - 平滑なウェハの製造方法 - Google Patents

平滑なウェハの製造方法 Download PDF

Info

Publication number
JP2010515261A
JP2010515261A JP2009544170A JP2009544170A JP2010515261A JP 2010515261 A JP2010515261 A JP 2010515261A JP 2009544170 A JP2009544170 A JP 2009544170A JP 2009544170 A JP2009544170 A JP 2009544170A JP 2010515261 A JP2010515261 A JP 2010515261A
Authority
JP
Japan
Prior art keywords
wafer
front surface
roughness
measured
scan size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009544170A
Other languages
English (en)
Other versions
JP5231449B2 (ja
Inventor
ラリー・ダブリュー・シャイブ
ブライアン・エル・ギルモア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2010515261A publication Critical patent/JP2010515261A/ja
Application granted granted Critical
Publication of JP5231449B2 publication Critical patent/JP5231449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ウェハの粗研磨および熱的なアニールの組み合わせによって、半導体ウェハの表面粗さを減少させる方法。

Description

本発明はシリコンウェハの処理に関し、特にウェハの研磨および熱アニールの組み合わせによって、シリコンウェハの表面粗さを減少させるための方法に関する。
ほとんど全てのマイクロ電子デバイスは、シリコン基板上または半導体“チップ”上に形成される。デバイスメーカーは、シリコンウェハからチップを切り出すことによって基板を製造する。シリコンウェハサプライヤーは通常、チョクラルスキー法を用いて製造される単結晶シリコンインゴットから、ウェハをスライスすることによってウェハを製造する。チョクラルスキー法は、溶融多結晶シリコンと接触させた種結晶を引き上げることによって、溶融多結晶シリコンから単結晶シリコンを引き出すことを含んでいる。
益々複雑化する半導体デバイスを製造するために、デバイスメーカーはより平滑なウェハを必要としている。多くの用途が“グレード１”ウェハを必要としている。一般的にグレード１ウェハは、約１μｍ×約１μｍのスキャンサイズで測定する場合、１．５Å未満の表面粗さを有し、約６５ｎｍ以上のサイズの局所光散乱体を１つのウェハあたり約１００未満有する。
表面粗さは、しばしば原子間力顕微鏡で測定される。原子間力顕微鏡は、プローブと試料との間の引力または反発力を測定し、それを距離と相関させることによって操作する。表面粗さは、しばしば統計パラメータとして表わされ、それは一般的に平均線からの高さの偏差の算術平均（Ｒａ）または二乗平均平方根（ＲＭＳもしくはＲｑ）平均である。本明細書で用いる場合、他に断らなければ、表面粗さを二乗平均平方根（ＲＭＳ）として表す。表面粗さ測定の意味は、原子間力顕微鏡のスキャンサイズによって変わる。約１μｍ×約１μｍまたはそれより小さいスキャンサイズは、一般的に短波長の粗さに対応し、一方約１０μｍ×約１０μｍまたはそれより大きいスキャンサイズは、一般的に長波長の粗さに対応する。
グレード１の表面粗さの規格に到達するために、多くのシリコンウェハメーカーは、ウェハを“粗”研磨し、次に“仕上げ”研磨（“鏡面”研磨と同義）を行なう。図１および図２において“粗”と印す線から分かるように、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、粗研磨はウェハの表面粗さを約１．５Åに、より一般的には約１．９Åに減少させる。約０．１μｍ×約０．１μｍ〜約１μｍ×約１μｍのスキャンサイズで測定する場合、粗研磨は、より短波長において表面粗さを約２Å未満に減少させることができる。粗研磨は仕上げ研磨と比べてより強力な化学作用を用いて、ウェハの表面から約１μｍ〜約２０μｍの材料を、より一般的には約５μｍ〜約１５μｍの材料を取り除く。
図１および図２から分かるように、約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、仕上げ研磨は、ウェハの表面粗さを粗研磨で得られた高さから約１．７Å〜約１．０Åに減少させる。仕上げ研磨は粗研磨より希釈された化学作用を用いて、表面層から僅かに約０．５μｍまたはそれより少ない材料を取り除く。
仕上げ研磨は一般的にコストがかかり、多くの処理時間を必要とする。仕上げ研磨を減らすまたは無くしながらも、満足すべき短波長および長波長の表面粗さを有するウェハをもたらす方法へのニーズが存在する。
発明の概要
本発明の１つの要旨は、おもて面および裏面を有する半導体ウェハの表面粗さを減少させる方法を対象とする。その方法は、ウェハのおもて面を研磨することを含むが、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、研磨工程はウェハのおもて面の粗さを約１．５Å以下に減少させない。不活性ガス、水素またはそれらの混合物を含む雰囲気において、少なくとも約１０５０℃の温度で少なくとも約５分間の時間、その研磨したウェハを熱的にアニールする。
更なる要旨は、おもて面および裏面を有する半導体ウェハの表面粗さを減少させる方法を対象とする。その方法は、ウェハのおもて面を研磨することを含むが、約１０μｍ×約１０μｍのスキャンサイズで測定する場合、研磨工程はウェハのおもて面の粗さを約１．３Å以下に減少させない。不活性ガス、水素またはそれらの混合物を含む雰囲気において、少なくとも約１０５０℃の温度で少なくとも約５分間の時間、その研磨したウェハを熱的にアニールする。
もう１つの要旨は、半導体ウェハの表面粗さを減少させる方法を対象とする。その方法は、ウェハのおもて面を研磨することを含むが、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、研磨工程はウェハのおもて面の粗さを約１．５Å以下に減少させない。その研磨したウェハを熱的にアニールして、約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、ウェハのおもて面の粗さを約１．５Å以下に減少させる。
本発明の更なる要旨は、半導体ウェハの表面粗さを減少させる方法を対象とする。ウェハは、ウェハのおもて面に少なくとも約１０μｍの厚さの実質的にボイドのない領域を含む。その方法は、ウェハのおもて面を研磨することを含むが、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、研磨工程はウェハのおもて面の粗さを約１．５Å以下に減少させない。不活性ガス、水素またはそれらの混合物を含む雰囲気において、少なくとも約１１５０℃の温度で少なくとも約１０分間の時間、その研磨したウェハを熱的にアニールする。
本発明の上述の要旨に関して記載した特徴に関して種々の改良点が存在する。同様に、本発明の上述の要旨に、更なる特徴を組み込むこともできる。これらの改良点および付加的な特徴は、個々にまたはいずれかの組み合わせで存在してよい。例えば、本発明の例示する態様のいずれかに関して以下に記載する種々の特徴を、本発明の上述の要旨のいずれかにも、単独でまたはいずれかの組み合わせで組み込むことができる。
図１は、実施例１のプロセスに基づき処理した複数のセットのウェハを、６つの異なるキャン長で測定した場合の平均表面粗さ（ＲＭＳ）をグラフで示したものである。
図２は、実施例２のプロセスに基づき処理した複数のセットのウェハを、６つの異なるキャン長で測定した場合の平均表面粗さ（ＲＭＳ）をグラフで示したものである。
図３は、粗研磨、仕上げ研磨および熱的にアニールしたウェハを、３つの異なるキャンサイズで測定した場合の平均表面粗さ（ＲＭＳおよびＲａ）をグラフで示したものである。
図４は、粗研磨および熱的にアニールしたウェハを、３つの異なるキャンサイズで測定した場合の平均表面粗さ（ＲＭＳおよびＲａ）をグラフで示したものである。
詳細な説明
本発明の幾つかの態様では、半導体ウェハの表面を粗研磨および熱的にアニールして、仕上げ研磨せずにグレード１品質のウェハを製造する。幾つかの態様では、図１および図２を参照して、半導体ウェハの表面を研磨するが、“粗”と示す粗さより小さい粗さにはしない。次に、ウェハを熱的にアニールして、限定するわけではなく例えば、図１に “粗＆アニール”と印す粗さまで、また、図２に“粗＆１２００Ｃ／Ａｒ”および／または“粗＆１２００Ｃ／２５％Ｈ２”と印す粗さまで、表面粗さを減少させる。
図１および図２において“粗”と印した線で示すように、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、粗研磨はウェハの粗さを約１．５Å以下に、一般的には約１．９Å以下に減少させない。約１０μｍ×約１０μｍのスキャンサイズにおいて、粗研磨したウェハの表面粗さは、約１．３Å以下に減少させない。
一般的に粗研磨は、約０．１μｍ×約０．１μｍ〜約１μｍ×約１μｍのスキャンサイズで測定する場合、約２Å未満の短波長の表面粗さを有するウェハにする。一般的に粗研磨は、ウェハの表面から約１μｍ〜約２０μｍ、より一般的には約５μｍ〜約１５μｍの材料の表面厚みを取り除く。
図１で“粗＆アニール”と印す線、ならびに図２で“粗＆１２００Ｃ／Ａｒ”および“粗＆１２００Ｃ／２５％Ｈ２”と印す線によって示すように、約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは粗さを約１．９Å未満に減少させることができる。他の態様では、同じ波長における表面粗さを約１．５Å未満に、約０．６Å〜約１．９Åの間に、約０．６Å〜約１．５Åの間に、約０．７Å〜約１．５Åの間に減少させ、更にもう１つの態様では約０．９Åに減少させる。
一般的には、ウェハを研磨した後、熱アニールを実施する。熱的にアニールしたウェハを研磨する場合、研磨工程は、熱アニールによって再構築された原子の層を除去し、その結果、研磨条件に応じて、幾つかの波長の表面粗さを増加させる可能性がある。
本発明の１つの態様に基づいて、ウェハを粗研磨し、不活性ガス、水素またはそれらの混合物を含む雰囲気において、約１０５０℃〜約１３５０℃の温度で熱的にアニールする。もう１つの態様に基づいて、ウェハを粗研磨し、不活性ガス、水素またはそれらの混合物を含む雰囲気において、約１１５０℃〜約１２５０℃の温度で、ある態様では約１２００℃〜約１２５０℃の温度で熱的にアニールする。
本明細書で用いる場合、“不活性ガス”はシリコンに対して非反応性のガスである。限定するわけではないが、適当な不活性ガスには希ガスが含まれる。本明細書の目的の場合、水素は、ウェハの表面で僅かにエッチングをもたらす可能性があるので、不活性ガスとは見なされない。しかしながら、水素は、本発明の態様のアニール処理にとって適当な雰囲気である。雰囲気は、水素および／または不活性ガスが任意の体積パーセントである水素および不活性ガスの混合物または不活性ガスのみの混合物を含んでよい。アニール雰囲気は、例えば２５体積％のアルゴンおよび７５体積％の水素を含んでよい。
運転コストを最小限に抑えるために、限定するわけではないが、一般的に、アルゴンを含む雰囲気においてウェハをアニールするが、この態様の範囲から逸脱せずに、ウェハを他の雰囲気においてアニールすることができる。約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、ウェハの表面粗さを約１．９Å以下に減少させるために、少なくとも約１０５０℃の温度で少なくとも約５分間の時間ウェハを保持する。他の態様では、少なくとも１０５０℃の温度で少なくとも約１０分間の時間ウェハを保持する。
不活性ガス、水素またはそれらの混合物を含む雰囲気において、１１５０℃の温度で少なくとも１０分間の時間ウェハの温度を維持してよく、ウェハの表面粗さを減少させて、ウェハの表面に少なくとも約１０μｍの厚さの実質的にボイドのない領域を作る。もう１つの態様では、ウェハの温度を１２００℃の温度で少なくとも約１０分間の時間維持して、ウェハ表面に少なくとも約１０μｍの厚さの実質的にボイドのない領域を作る。もう１つの態様では、ウェハの温度を１２００℃の温度で少なくとも約１時間の時間維持して、少なくとも約１０μｍの厚さの実質的にボイドのない領域を作る。ボイドのない領域を作るための処理で用いるのに適する“不活性ガス”には、上述のガス、即ち、例えば希ガスが含まれるシリコンに対して非反応性のガスが含まれる。
スクラッチ、粗さおよび表面欠陥によって生じ、直径が約４５ｎｍより大きい、ウェハ表面にある局所光散乱体（ＬＬＳ）を、熱アニールはウェハあたり約２５以下に減少させる。局所光散乱体は、ウェハ上の粒子によって、結晶の欠陥によって、表面の粗さによっておよびスクラッチによって生じることがある。結晶の欠陥には、空孔（ピット）および酸素析出物が含まれる。本発明の幾つかの態様は、スクラッチ、粗さおよび表面欠陥によって生じたウェハ表面の局所光散乱体を減少させる。特に、約１０５０℃以上の温度で少なくとも約５分間ウェハを加熱することによって、スクラッチ、粗さおよび表面欠陥によって生じ、約４５ｎｍより大きい、ウェハ表面にある局所光散乱体を、ウェハあたり約２５以下に減少させる。粒子によって生じるＬＬＳは、それほど減少しない。
本発明の態様に基づくウェハの研磨を、粗さを減少させるために当業者に既知のいずれの研磨方法を用いても達成することができ、例えば、化学機械平坦化（ＣＭＰ）によって達成することができる。一般的にＣＭＰは、研磨剤スラリーへのウェハの浸漬およびポリマーパッドによるウェハの研磨を含む。化学的手段および機械的手段の組み合わせによって、ウェハの表面は滑らかになる。一般的に、化学的および熱的に安定した状態に達するまで、また、ウェハが目標とする形状および平坦度に達するまで研磨を行なう。粗研磨は、Ｐｅｔｅｒ Ｗｏｌｔｅｒｓ（例えば、ＡＣ２０００ ｐｏｌｉｓｈｅｒ；ドイツ、レンツブルグ）、不二越（日本、東京都）またはスピードファム（日本、神奈川県）から市販されている両面研磨機で実施することができる。シリコン研磨用のストックリムーバルパッドは、Ｐｓｉｌｏｑｕｅｓｔ（フロリダ州オーランド）またはＲｏｈｍ＆Ｈａｓｓ（ペンシルバニア州フィラデルフィア）から入手することができ、シリカベースのスラリーは、Ｒｏｈｍ＆Ｈａｓｓ，Ｃａｂｏｔ（マサチューセッツ州ボストン）、Ｎａｌｃｏ（イリノイ州ネパービル）、Ｂａｙｅｒ ＭａｔｅｒｉａｌＳｃｉｅｎｃｅ（ドイツ、レーバークーゼン）またはＤＡ ＮａｎｏＭａｔｅｒｉａｌｓ（アリゾナ州テンペ）から入手することができる。
例えば箱形炉、管状炉、垂直炉および水平炉を含む当業者に既知のいずれかの加熱装置を用いて、当業者に既知のいずれかのアニール方法に基づき、本発明の態様が具体的に関係する高温アニール処理を実施することができる。
本発明の１つの態様では、高温アニール処理を垂直炉で実施する。ウェハが炉を通過する際、ウェハを垂直ウェハボートで支持することができる。適当なウェハボートには、米国特許第７，０３３，１６８号に記載されるものが含まれ、（この内容を参照することによって本明細書に組み込まれる）、それを高純度石英または炭化ケイ素材料で作ることができる。約１１７５℃以上の温度は石英で作られたウェハボートを変形させる可能性があるため、ウェハボートが石英で作られている場合においては、一般的に約１１７５℃以下の温度で高温アニールを実施する。
本発明の方法をウェハの一方の面に、あるいはその代わりにウェハのおもて面および裏面に適用することができる。例えば、両面研磨機（ＤＳＰ）によって、上述の粗研磨をウェハの両面に適用することができる。ウェハを両面研磨して熱的にアニールする場合、おもて面および裏面の双方に対して、ウェハは同様の表面粗さ特性を有する。例えば、両面研磨したウェハを熱アニールすると、約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、ウェハのおもて面および裏面の表面粗さは約１．９Å以下に減少する。
粗研磨；粗研磨および熱アニール；粗研磨および仕上げ研磨；ならびに粗研磨、仕上げ研磨および熱アニールしたウェハの表面粗さの比較
チョクラルスキー法で製造した単結晶インゴットからスライスした４５枚のウェハを両面研磨し（Ｐｅｔｅｒ Ｗｏｌｔｅｒｓ ＡＣ２０００Ｐ２；ドイツ、レンツブルグ）、サブグループに分けた。両面研磨した２２枚のウェハを、アルゴン中において１２００℃で１時間アニールした（ＡＳＭ Ｍｏｄｅｌ Ａ４１２；オランダ、ビルソーブン）。両面研磨した２３枚のウェハを仕上げ研磨した（Ｌａｐｍａｓｔｅｒ ＬＧＰ−７０８ＸＪ；イリノイ州マウントプロスペクト）。仕上げ研磨した２３枚のウェハ全てを、アルゴン中において１２００℃で１時間アニールした（ＡＳＭ Ｍｏｄｅｌ Ａ４１２；オランダ、ビルソーブン）。
ＡＦＭ（Ｖｅｅｃｏ ＮＡＮＯＳＣＯＰＥ III；ニューヨーク州ウッドベリー）を用いて、種々の処理ステージを経たウェハの表面粗さを分析した。分析したウェハは、粗研磨のみ行なったウェハ（“粗”）、粗研磨および仕上げ研磨のみ行なったウェハ（“粗＆仕上げ”）、粗研磨および仕上げ研磨ならびにアニールを行なったウェハ（“粗＆仕上げ＆アニール”）、ならびに粗研磨およびアニールのみを行なったウェハ（“粗＆アニール”）を含む。シリコンチップ（ＡＰＰＬＩＥＤ ＮＡＮＯＳＴＲＵＣＴＵＲＥＳ）を用い、ＡＦＭをＴａｐｐｉｎｇ ｍｏｄｅで操作した。ウェハの中心部の画像を６視野（０．１μｍ×０．１μｍ、０．３μｍ×０．３μｍ、１μｍ×１μｍ、１０μｍ×１０μｍ、３０μｍ×３０μｍおよび１００μｍ×１００μｍ）で撮影した。ライン分解能は２５６ピクセル、ラインあたりのスキャンレートは１．０Ｈｚ（１００μｍ×１００μｍスキャンで０．５Ｈｚ）を用いた。各画像を平滑化処理し、標準温度および圧力で粗さを測定した。
粗研磨、粗研磨および熱アニール、ならびに粗研磨および仕上げ研磨したウェハの表面粗さの比較
チョクラルスキー法で製造した単結晶インゴットからスライスしたウェハを両面研磨し（Ｐｅｔｅｒ Ｗｏｌｔｅｒｓ ＡＣ２０００ ｐｏｌｉｓｈｅｒ；ドイツ、レンツブルグ）、サブグループに分けた。２枚のウェハは、アルゴンが７５体積％および水素が２５体積％の雰囲気において１２００℃で１時間アニールし（ＡＳＭ Ｍｏｄｅｌ Ａ４１２；オランダ、ビルソーブン）、２枚は１００％アルゴンの雰囲気において１２００℃で１時間アニールした（ＡＳＭ Ｍｏｄｅｌ Ａ４１２；オランダ、ビルソーブン）。１枚のウェハは、熱的にアニールをしなかった。図２を参照すると、各ウェハの表面粗さ（ＲＭＳ）を２ヶ所で、６つの異なるスキャンサイズで測定し、各サブグループ（粗研磨およびアルゴン雰囲気において熱的にアニールしたウェハ（“粗＆１２００Ｃ／Ａｒ”）、粗研磨およびアルゴンが７５％水素が２５％の雰囲気において熱的にアニールしたウェハ（“粗＆１２００Ｃ／２５％Ｈ２”）、粗研磨は行なったが、熱的なアニールは行なわなかったウェハ（“粗”））の平均値を求めた。図２は、粗研磨および仕上げ研磨は行なったが、熱的なアニールは行なわなかったウェハ（“仕上げ”）からの以前に得た表面粗さのデータも含んでいる。
図１および図２から分かるように、一般的に粗研磨ウェハは、仕上げ研磨ウェハと比べて、長波長の表面粗さを減少させない。粗研磨したウェハを熱的にアニールすると、この長波長の粗さを大きく減少させ、それによって、これらの波長においてウェハを平滑にする。
図２から分かるように、アニールする雰囲気の選択は、粗研磨およびアニールしたウェハの表面粗さにあまり影響を与えない。
仕上げ研磨をせず、粗研磨および熱的にアニールしたウェハの表面粗さの比較
チョクラルスキー法で製造した単結晶インゴットからスライスしたウェハを両面研磨した（Ｐｅｔｅｒ Ｗｏｌｔｅｒｓ ＡＣ２０００ ｐｏｌｉｓｈｅｒ；ドイツ、レンツブルグ）。チョクラルスキー法で製造した単結晶インゴットからスライスした第２のウェハを両面研磨および仕上げ研磨した（Ｌａｐｍａｓｔｅｒ；イリノイ州マウントプロスペクト）。仕上げ研磨中に、表面層から０．１μｍより多くの材料を取り除いた。
双方のウェハを垂直炉（ＡＳＭ Ｍｏｄｅｌ Ａ４１２；オランダ、ビルソーブン）でアニールした。アニール処理のサイクル時間は９時間で、温度を１２００℃で約１時間保持した。１００％アルゴン雰囲気において、ウェハをアニールした。
双方のウェハは、＜１１０＞方向から０．１０°〜１．０°の間で変位した面方位を有した。この方位はアニールにとって好ましく、洗浄後、ウェハを粒子について調べることができる。しかしながら、任意の面方位を用いることができる。
ＡＦＭ（Ｖｅｅｃｏ ＮＡＮＯＳＣＯＰＥ III；ニューヨーク州ウッドベリー）を用いて、表面粗さを分析した。ＰＯＩＮＴＰＲＯＢＥシリコンチップを用い、ＡＦＭをＴＡＰＰＩＮＧＭＯＤＥで操作した。ウェハの中心部の画像を３視野撮影した（０．１μｍ×０．１μｍ、１０μｍ×１０μｍおよび１００μｍ×１００μｍ）。ライン分解能は２５６ピクセル、ラインあたりのスキャンレートは１．０Ｈｚ（１００μｍ×１００μｍスキャンあたり０．５Ｈｚ）を用いた。各画像を平滑化処理し、標準温度および圧力下で粗さを測定した。
図３は、粗研磨、仕上げ研磨および熱的にアニールしたウェハを、３つの異なるスキャンサイズで測定した場合の平均表面粗さ（ＲＭＳおよびＲａ）を示す。図４は、粗研磨および熱的にアニールしたウェハを、３つの異なるスキャンサイズで測定する場合の平均表面粗さ（ＲＭＳおよびＲａ）を示す。図３を図４と比較すると分かるように、仕上げ研磨をせず、粗研磨および熱的に焼きなましたウェハは、粗研磨、仕上げ研磨および熱的にアニールしたウェハと比べて、各スキャンサイズにおいて類似の表面粗さを有する。
仕上げ研磨をせず、粗研磨および熱的にアニールしたウェハのＬＬＳおよびナノトポロジーの比較
数セットのウェハを粗研磨し（Ｐｅｔｅｒ Ｗｏｌｔｅｒｓ ＡＣ２０００Ｐ２；ドイツ、レンツブルグ）、数セットを粗研磨および仕上げ研磨した（ＬａｐｍａｓｔｅｒＬＧＰ−７０８ＸＪ；イリノイ州マウントプロスペクト）。
全てのウェハを熱的にアニールした（ＡＳＭ Ｍｏｄｅｌ Ａ４１２；オランダ、ビルソーブン）。アニール処理のサイクル時間は９時間で、温度を１２００℃で約１時間保持した。１００％アルゴン雰囲気において、ウェハをアニールした。
表面検査装置（Ｔｅｎｃｏｒ６２２０またはＴｅｎｃｏｒＳＰ−１；カリフォルニア州サンノゼ）によって、表面欠陥を光点欠陥（ｌｐｄｓ）として検出した。白色光位相シフト干渉計（ＡＤＥ Ｎａｎｏｍａｐｐｅｒ；マサチューセッツ州ウェストウッド）によって、ナノトポロジーを測定した。
下記の表１は、粗研磨して熱的にアニールしたウェハのうち、仕上げ研磨を行なったものおよび行なっていないものの局所光散乱体の減少に関する特性を示す。
[表１]
Figure 2010515261
表１：粗研磨して熱的にアニールしたウェハのうち、仕上げ研磨を行なったものと行なっていないものとの間のＬＬＳ特性の比較
表１から分かるように、粗研磨および熱的にアニールしたウェハは、粗研磨、仕上げ研磨および熱的にアニールしたウェハと比較すると、ウェハの表面に類似の数のＬＬＳを含んでいた。
下記の表２は、粗研磨して熱的にアニールしたウェハのうち、仕上げ研磨を行なったものと行なっていないもののナノトポロジー特性を示す。
[表２]
Figure 2010515261
表２：粗研磨して熱的にアニールしたウェハのうち、仕上げ研磨を行なったものと行なっていないものとの間のナノトポロジーの比較
表２から分かるように、粗研磨および熱的にアニールしたウェハは、粗研磨、仕上げ研磨および熱的にアニールしたウェハと比較して、優れたナノトポロジー特性を有していた。
本発明の要素またはその好ましい態様を説明する際、“１つ”、“その”および“該”なる用語（冠詞）は、１つまたはそれより多くの要素が存在することを意味するように意図している。“含んで成る”、“含む”および“有する”なる用語は、列挙した要素以外に追加の要素が存在してもよいことも含むことを意味するように意図している。
上記のことを考慮すると、本発明の幾つかの目的は達成され、また、他の有利な結果が得られることが理解されるだろう。
本発明の範囲から逸脱せずに、上述の方法において種々の変更を行なうことができるので、先の記載に含まれ、また、添付図面に示す全ての事項は、例示的なものであって、限定的な意味ではないと解釈されるべきである。

Claims (50)

  1. おもて面および裏面を有する半導体ウェハの表面粗さを減少させる方法であって、該方法は：
    ウェハのおもて面を研磨することであって、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、該研磨工程は、ウェハのおもて面の粗さを約１．５Å以下に減少させないこと；および
    不活性ガス、水素またはそれらの混合物を含んで成る雰囲気において、少なくとも約１０５０℃の温度で少なくとも約５分間の時間、研磨したウェハを熱的にアニールすること
    を含む方法。
  2. ウェハを約１３５０℃以下の温度で熱的にアニールする、請求項１に記載の方法。
  3. 少なくとも約１１５０℃の温度で少なくとも約１０分間の時間、ウェハを熱的にアニールして、ウェハのおもて面に、少なくとも約１０μｍの厚さの実質的にボイドのない領域を形成する、請求項２に記載の方法。
  4. 少なくとも約１２００℃の温度で少なくとも約１時間の時間、ウェハを熱的にアニールして、ウェハのおもて面に、少なくとも約１０μｍの厚さの実質的にボイドのない領域を形成する、請求項２に記載の方法。
  5. スクラッチ、粗さおよび表面欠陥によって生じ、また、直径が約４５ｎｍより大きい、ウェハのおもて面の局所光散乱体を、熱アニールは約２５以下に減少させる、請求項１に記載の方法。
  6. 少なくとも約１０５０℃の温度で少なくとも約１０分間の時間、ウェハを熱的にアニールする、請求項１に記載の方法。
  7. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約１．９Å以下に減少させる、請求項１に記載の方法。
  8. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約１．５Å以下に減少させる、請求項１に記載の方法。
  9. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．６Å〜約１．９Åの間に減少させる、請求項１に記載の方法。
  10. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．６Å〜約１．５Åの間に減少させる、請求項１に記載の方法。
  11. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．７Å〜約１．５Åの間に減少させる、請求項１に記載の方法。
  12. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．９Åに減少させる、請求項１に記載の方法。
  13. 約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、研磨工程は、ウェハのおもて面の粗さを約１．９Å以下に減少させない、請求項１に記載の方法。
  14. 研磨工程は、ウェハのおもて面の表面の厚さを約１μｍ〜約２０μｍ除去する、請求項１に記載の方法。
  15. 研磨工程はウェハの裏面を研磨することを含み、約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールはウェハの裏面の粗さを約１．９Å以下に減少させる、請求項１に記載の方法。
  16. おもて面および裏面を有する半導体ウェハの表面粗さを減少させる方法であって、該方法は：
    ウェハのおもて面を研磨することであって、該研磨工程は、約１０μｍ×約１０μｍのスキャンサイズで測定する場合、ウェハのおもて面の粗さを約１．３Å以下に減少させないこと；
    不活性ガス、水素またはそれらの混合物を含んで成る雰囲気において、少なくとも約１０５０℃の温度で少なくとも約５分間の時間、研磨したウェハを熱的にアニールすること
    を含む方法。
  17. ウェハを約１３５０℃以下の温度で熱的にアニールする、請求項１６に記載の方法。
  18. 少なくとも約１１５０℃の温度で少なくとも約１０分間の時間、ウェハを熱的にアニールし、ウェハのおもて面に、少なくとも約１０μｍの厚さの実質的にボイドのない領域を形成する、請求項１７に記載の方法。
  19. 少なくとも約１２００℃の温度で少なくとも約１時間の時間、ウェハを熱的にアニールし、ウェハのおもて面に、少なくとも約１０μｍの厚さの実質的にボイドのない領域を形成する、請求項１７に記載の方法。
  20. スクラッチ、粗さおよび表面欠陥によって生じ、また、直径が約４５ｎｍより大きい、ウェハのおもて面にある局所光散乱体を、熱アニールは約２５以下に減少させる、請求項１６に記載の方法。
  21. 少なくとも約１０５０℃の温度で少なくとも約１０分間の時間、ウェハを熱的にアニールする、請求項１６に記載の方法。
  22. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．６Å〜約１．９Åの間に減少させる、請求項１６に記載の方法。
  23. 研磨工程は、ウェハのおもて面の表面の厚さを約１μｍ〜約２０μｍ除去する、請求項１６に記載の方法。
  24. 研磨工程はウェハの裏面を研磨することを含み、約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールはウェハの裏面の粗さを約１．９Å以下に減少させる、請求項１６に記載の方法。
  25. おもて面および裏面を有する半導体ウェハの表面粗さを減少させる方法であって、該方法は、
    ウェハのおもて面を研磨することであって、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、該研磨工程はウェハのおもて面の粗さを約１．５Å以下に減少させないこと；および
    研磨したウェハを熱的にアニールすることであって、約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、該熱アニールはウェハのおもて面の表面粗さを約１．５Å以下に減少させること
    を含む方法。
  26. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．６Å〜約１．５Åの間に減少させる、請求項２５に記載の方法。
  27. 不活性ガス、水素またはそれらの混合物を含んで成る雰囲気において、ウェハを約１０５０℃〜約１３５０℃の温度で熱的にアニールする、請求項２６に記載の方法。
  28. 少なくとも約１０５０℃の温度で少なくとも約５分間の時間、ウェハを熱的にアニールする、請求項２６に記載の方法。
  29. 少なくとも約１０５０℃の温度で少なくとも約１０分間の時間、ウェハを熱的にアニールする、請求項２６に記載の方法。
  30. 少なくとも約１１５０℃の温度で少なくとも約１０分間の時間、ウェハを熱的にアニールし、ウェハのおもて面に、少なくとも約１０μｍの厚さの実質的にボイドのない領域を形成する、請求項２６に記載の方法。
  31. 少なくとも約１２００℃の温度で少なくとも約１時間の時間、ウェハを熱的にアニールし、ウェハのおもて面に、少なくとも約１０μｍの厚さの実質的にボイドのない領域を形成する、請求項２６に記載の方法。
  32. 約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、研磨工程は、ウェハのおもて面の粗さを約１．９Å以下に減少させない、請求項２６に記載の方法。
  33. 研磨工程は、ウェハのおもて面の表面の厚さを約１μｍ〜約２０μｍ除去する、請求項２６に記載の方法。
  34. 研磨工程はウェハの裏面を研磨することを含み、約１μｍ×約１μｍから約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハの裏面の粗さを約１．９Å以下に減少させる、請求項２６に記載の方法。
  35. スクラッチ、粗さおよび表面欠陥によって生じ、また、直径が約４５ｎｍより大きい、ウェハのおもて面にある局所光散乱体を、熱アニールは約２５以下に減少させる、請求項２６に記載の方法。
  36. 不活性ガス、水素またはそれらの混合物を含んで成る雰囲気において、ウェハを約１０５０℃〜約１３５０℃の温度で熱的にアニールする、請求項２５に記載の方法。
  37. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．７Å〜約１．５Åの間に減少させる、請求項２５に記載の方法。
  38. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．９Åに減少させる、請求項２５に記載の方法。
  39. おもて面および裏面を有する半導体ウェハの表面粗さを減少させる方法であって、得られるウェハは、ウェハのおもて面に少なくとも約１０μｍの厚さの実質的にボイドのない領域を含んでおり、該方法は、
    ウェハのおもて面を研磨することであって、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャンサイズで測定する場合、研磨工程は、ウェハのおもて面の粗さを約１．５Å以下に減少させないこと、および
    不活性ガス、水素またはそれらの混合物を含んで成る雰囲気において、少なくとも約１１５０℃の温度で少なくとも約１０分間の時間、研磨したウェハを熱的にアニールすること
    を含む方法。
  40. 不活性ガス、水素またはそれらの混合物を含んで成る雰囲気において、少なくとも約１２００℃の温度で少なくとも約１時間の時間、研磨したウェハを熱的にアニールする、請求項３９に記載の方法。
  41. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約１．９Å以下に減少させる、請求項３９に記載の方法。
  42. ウェハを約１３５０℃以下の温度で熱的にアニールする、請求項３９に記載の方法。
  43. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約１．９Å以下に減少させる、請求項３９に記載の方法。
  44. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約１．５Å以下に減少させる、請求項３９に記載の方法。
  45. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．６Å〜約１．９Åの間に減少させる、請求項３９に記載の方法。
  46. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．６Å〜約１．５Åの間に減少させる、請求項３９に記載の方法。
  47. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．７Å〜約１．５Åの間に減少させる、請求項３９に記載の方法。
  48. 約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハのおもて面の粗さを約０．９Åに減少させる、請求項３９に記載の方法。
  49. 研磨工程はウェハの裏面を研磨することを含み、約１μｍ×約１μｍ〜約３０μｍ×約３０μｍのスキャンサイズで測定する場合、熱アニールは、ウェハの裏面の粗さを約１．９Å以下に減少させる、請求項３９に記載の方法。
  50. スクラッチ、粗さおよび表面欠陥によって生じ、また、直径が約４５ｎｍより大きい、ウェハのおもて面にある局所光散乱体を、熱アニールは約２５未満に減少させる、請求項３９に記載の方法。
JP2009544170A 2006-12-28 2007-12-14 平滑なウェハの製造方法 Active JP5231449B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US88239806P 2006-12-28 2006-12-28
US60/882,398 2006-12-28
PCT/US2007/087633 WO2008082920A1 (en) 2006-12-28 2007-12-14 Methods for producing smooth wafers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013057996A Division JP5694413B2 (ja) 2006-12-28 2013-03-21 平滑なウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2010515261A true JP2010515261A (ja) 2010-05-06
JP5231449B2 JP5231449B2 (ja) 2013-07-10

Family

ID=39400923

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009544170A Active JP5231449B2 (ja) 2006-12-28 2007-12-14 平滑なウェハの製造方法
JP2013057996A Active JP5694413B2 (ja) 2006-12-28 2013-03-21 平滑なウェハの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013057996A Active JP5694413B2 (ja) 2006-12-28 2013-03-21 平滑なウェハの製造方法

Country Status (5)

Country Link
US (1) US8058173B2 (ja)
EP (1) EP2097923A1 (ja)
JP (2) JP5231449B2 (ja)
TW (1) TWI427688B (ja)
WO (1) WO2008082920A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044327A (ja) * 2019-09-09 2021-03-18 株式会社Sumco 半導体デバイス

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077279B (zh) 2008-06-30 2012-06-20 Hoya株式会社 磁盘用基板以及磁盘
US20110070746A1 (en) * 2009-09-24 2011-03-24 Te-Yin Kao Method of increasing operation speed and saturated current of semiconductor device and method of reducing site flatness and roughness of surface of semiconductor wafer
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
US20130129973A1 (en) * 2011-11-18 2013-05-23 Memc Electronic Materials, Inc. Crucibles with a reduced amount of bubbles and ingots and wafers produced by use of such crucibles
US8857214B2 (en) 2011-11-18 2014-10-14 Sunedison Semiconductor Limited Methods for producing crucibles with a reduced amount of bubbles
GB201620680D0 (en) * 2016-12-05 2017-01-18 Spts Technologies Ltd Method of smoothing a surface
CN106784189B (zh) * 2016-12-26 2018-09-21 盐城工学院 单晶氧化镓衬底基片表面原子级台阶结构的制备方法
WO2019125810A1 (en) * 2017-12-21 2019-06-27 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the lls ring/core pattern

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295913A (ja) * 1993-04-09 1994-10-21 Toshiba Ceramics Co Ltd シリコンウエハの製造方法及びシリコンウエハ
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
JP2000091342A (ja) * 1998-09-14 2000-03-31 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法及びシリコンウエーハ
JP2000114333A (ja) * 1998-10-06 2000-04-21 Toshiba Ceramics Co Ltd シリコンウエハ表面微細欠陥評価方法
JP2000195768A (ja) * 1998-12-24 2000-07-14 Memc Kk エピタキシャルウェーハの製造方法
JP2003270167A (ja) * 2002-03-15 2003-09-25 Toshiba Ceramics Co Ltd シリコンウエハのグローン・イン欠陥密度の評価方法
JP2004342976A (ja) * 2003-05-19 2004-12-02 Toshiba Ceramics Co Ltd 半導体基板の製造方法
JP2006060074A (ja) * 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6573159B1 (en) 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer
US6294469B1 (en) 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2001326228A (ja) 2000-05-16 2001-11-22 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法
FR2827078B1 (fr) 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
FR2827423B1 (fr) 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
JP2004247610A (ja) 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295913A (ja) * 1993-04-09 1994-10-21 Toshiba Ceramics Co Ltd シリコンウエハの製造方法及びシリコンウエハ
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
JP2000091342A (ja) * 1998-09-14 2000-03-31 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法及びシリコンウエーハ
JP2000114333A (ja) * 1998-10-06 2000-04-21 Toshiba Ceramics Co Ltd シリコンウエハ表面微細欠陥評価方法
JP2000195768A (ja) * 1998-12-24 2000-07-14 Memc Kk エピタキシャルウェーハの製造方法
JP2003270167A (ja) * 2002-03-15 2003-09-25 Toshiba Ceramics Co Ltd シリコンウエハのグローン・イン欠陥密度の評価方法
JP2004342976A (ja) * 2003-05-19 2004-12-02 Toshiba Ceramics Co Ltd 半導体基板の製造方法
JP2006060074A (ja) * 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044327A (ja) * 2019-09-09 2021-03-18 株式会社Sumco 半導体デバイス
JP7215683B2 (ja) 2019-09-09 2023-01-31 株式会社Sumco 半導体デバイス

Also Published As

Publication number Publication date
JP2013175736A (ja) 2013-09-05
JP5694413B2 (ja) 2015-04-01
EP2097923A1 (en) 2009-09-09
TWI427688B (zh) 2014-02-21
US8058173B2 (en) 2011-11-15
JP5231449B2 (ja) 2013-07-10
WO2008082920A1 (en) 2008-07-10
US20080160788A1 (en) 2008-07-03
TW200847251A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
JP5694413B2 (ja) 平滑なウェハの製造方法
JP5961357B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5575384B2 (ja) 高表面品質ＧａＮウェーハおよびその製造方法
CN110079862B (zh) 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
TW501202B (en) Semiconductor wafer manufacturing process
US6376335B1 (en) Semiconductor wafer manufacturing process
CN102576666A (zh) SiC外延晶片及其制造方法
JP2004311526A (ja) 半導体基板およびその製造方法
JP2013520838A (ja) Ｓｏｉ構造における非結合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造
JP5212472B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5795461B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
JP7331203B2 (ja) 単結晶シリコンで構成された半導体ウェハ
JP4603677B2 (ja) アニールウェーハの製造方法及びアニールウェーハ
JP2005109149A (ja) 半導体ウエハの製造方法
JP2010040950A (ja) 半導体ウェーハの製造方法
WO2001054178A1 (en) Semiconductor wafer manufacturing process
US20070289947A1 (en) Method for polishing lithium aluminum oxide crystal
JP2008034608A (ja) シリコンウェーハの加工方法
JP2011124417A (ja) ＣｄＴｅ系半導体基板の製造方法及びＣｄＴｅ系半導体基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250