JP2010271101A - Micro sample table, substrate for preparing micro sample table, method for manufacturing micro sample table, and analysis method using micro sample table - Google Patents
Micro sample table, substrate for preparing micro sample table, method for manufacturing micro sample table, and analysis method using micro sample table Download PDFInfo
- Publication number
- JP2010271101A JP2010271101A JP2009121623A JP2009121623A JP2010271101A JP 2010271101 A JP2010271101 A JP 2010271101A JP 2009121623 A JP2009121623 A JP 2009121623A JP 2009121623 A JP2009121623 A JP 2009121623A JP 2010271101 A JP2010271101 A JP 2010271101A
- Authority
- JP
- Japan
- Prior art keywords
- micro sample
- thin film
- semiconductor substrate
- mounting
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Sampling And Sample Adjustment (AREA)
Abstract
Description
この発明は、電子顕微鏡等により分析を行う試料を固定する微小試料台、微小試料台作成用基板、微小試料台の製造方法および微小試料台を用いた分析方法に関する。 The present invention relates to a micro sample table for fixing a sample to be analyzed by an electron microscope or the like, a substrate for preparing a micro sample table, a method for manufacturing a micro sample table, and an analysis method using the micro sample table.
半導体ウエハの上面に形成された半導体素子やディスクリートの半導体デバイスを透過型電子顕微鏡(TEM)等により、分析あるいは観察(以下、観察を含めて分析という)を行うには、半導体素子や半導体デバイス等の分析エリアをエッチング法やFIB(Focused Ion Beam)により加工して微小試料を形成し、該微小試料を切り取ったうえ、該微小試料よりも大幅に大きい厚さの微小試料台に固定し、さらに、微小試料が固定された微小試料台を、上部にガード部が設けられたほぼ半円弧状のメッシュといわれる試料ホルダに固定したものを準備する。そして、微小試料台を介して微小試料が固定された試料ホルダをピンセット等により把持して、TEMのステージに取り付けて分析を行う。 In order to analyze or observe a semiconductor element or discrete semiconductor device formed on the upper surface of a semiconductor wafer with a transmission electron microscope (TEM) or the like (hereinafter referred to as analysis including observation), a semiconductor element, a semiconductor device, or the like The analysis area is processed by etching or FIB (Focused Ion Beam) to form a micro sample, and the micro sample is cut out and fixed to a micro sample stage having a thickness significantly larger than the micro sample, A sample holder is prepared by fixing a sample holder on which a sample is fixed to a sample holder called a substantially semicircular arc mesh having a guard portion on the top. Then, a sample holder to which a micro sample is fixed is held by tweezers or the like via a micro sample stage and attached to a TEM stage for analysis.
通常、微小試料台は金属製の基板を用い、試料ホルダは、シリコン基板や金属製の基板等を用いる。この、微小試料は、例えば、10μm×10μm×1μm(厚さ)程度のサイズにしたうえ、微小試料台の側面に固定される。
そして、微小試料台に微小試料を固定した後、Ga+イオン等の荷電粒子イオンを用いたFIB法にて微小試料を、一般的には、100nm程度の厚さにまで薄片化する。
Normally, a metal substrate is used for the micro sample stage, and a silicon substrate, a metal substrate, or the like is used for the sample holder. The micro sample is, for example, about 10 μm × 10 μm × 1 μm (thickness) and fixed to the side surface of the micro sample table.
Then, after fixing the micro sample on the micro sample stage, the micro sample is generally sliced to a thickness of about 100 nm by the FIB method using charged particle ions such as Ga + ions.
微小試料台または試料ホルダが金属製の場合、試料固定面の粗さが試料のサイズに対して、凹凸が大きいので、固定した試料の位置を確認するのが困難とあり、また、固定した試料が傾くために観察面を正確に位置あわせするのが困難となる。
そこで、微小試料台をシリコン基板で形成するようにしたものも知られている。(例えば、特許文献1参照)
When the micro sample stage or the sample holder is made of metal, it is difficult to confirm the position of the fixed sample because the roughness of the sample fixing surface is larger than the sample size, and it is difficult to confirm the position of the fixed sample. It is difficult to accurately align the observation surface because of the inclination of the angle.
Therefore, there is also known one in which a micro sample stage is formed of a silicon substrate. (For example, see Patent Document 1)
上記微小試料を薄片化する工程では、微小試料と共に微小試料台にもGaイオンビームが照射される。微小試料は厚さ1μmのものをほぼ0.1μm程度の厚さにする。これに対し、固定される試料ホルダは、100μm程度であり、微小試料の厚さとは桁違いに厚い。このため、イオンビームによってスパッタされた試料台の微粉が微小試料の表面に付着する。付着した微粉は、TEM分析時に斑点となり、バックグラウンドノイズとなって解像度低下等の原因となる。
試料台の厚さが厚いほど微小試料の表面に付着する微粉の量は増大するので、微小試料の厚さが厚いほどバックグラウンドノイズは大きくなって、分析におおきな障害となる。
In the step of thinning the micro sample, a Ga ion beam is irradiated on the micro sample stage together with the micro sample. A micro sample having a thickness of 1 μm is made approximately 0.1 μm thick. On the other hand, the sample holder to be fixed is about 100 μm, which is an order of magnitude thicker than the thickness of the micro sample. For this reason, the fine powder of the sample stage sputtered by the ion beam adheres to the surface of the fine sample. The adhering fine powder becomes a spot at the time of TEM analysis, becomes background noise, and causes a decrease in resolution.
Since the amount of fine powder adhering to the surface of the micro sample increases as the thickness of the sample stage increases, the background noise increases as the thickness of the micro sample increases, which is a major obstacle to analysis.
請求項1に記載の微小試料台は、突出し状のガード部および該ガード部の上面から没入した溝部を有する半導体基板と、前記半導体基板の一面に成膜により一体化され、前記半導体基板における前記溝部の最深部と前記ガード部の上面との中間に上端面を有する微小試料搭載用薄膜と、を具備することを特徴とする。
請求項2に記載の微小試料台は、請求項1に記載の微小試料台において、前記半導体基板はシリコン基板であり、前記微小試料搭載用薄膜はシリコンを含む無機材料からなることを特徴とする。
請求項3に記載の微小試料台は、請求項2に記載の微小試料台において、前記微小試料搭載用薄膜は、窒化シリコンからなることを特徴とする。
請求項4に記載の微小試料台は、請求項1に記載の微小試料台において、前記半導体基板の前記溝部はV字形状であることを特徴とする。
請求項5に記載の微小試料台は、請求項1乃至4のいずれか1項に記載の微小試料台において、前記微小試料搭載用薄膜は、その厚さが数百nm以下であることを特徴とする。
請求項6に記載の微小試料台は、請求項5に記載の微小試料台において、前記微小試料搭載用薄膜は、その厚さが百nm以下であることを特徴とする。
The micro sample stage according to
The micro sample stage according to
A micro sample stage according to
The micro sample stage according to
The micro sample stage according to claim 5 is the micro sample stage according to any one of
The micro sample stage according to claim 6 is the micro sample stage according to claim 5, wherein the thin film for mounting the micro sample has a thickness of 100 nm or less.
請求項7に記載の微小試料台作成用基板は、それぞれが支持部において連結された多数の微小試料台基部を有する半導体ウエハと、前記各微小試料台基部の一面に成膜により形成され、少なくとも対応する前記微小試料基部の少なくとも一部の端面より突出す部分を有する微小試料搭載用薄膜と、を具備することを特徴とする。 The substrate for creating a micro sample stage according to claim 7 is formed by film formation on a surface of a semiconductor wafer having a large number of micro sample stage bases, each of which is connected by a support part, and on each surface of each of the micro sample stage bases, And a thin film for mounting a micro sample having a portion protruding from at least a part of the end surface of the corresponding micro sample base.
請求項8に記載の微小試料台の製造方法は、半導体基板の一面に無機材料からなる薄膜を形成する工程と、前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程と、前記半導体基板を、前記微小試料搭載用薄膜の上端面よりも没入する溝部を有する形状にパターニングする工程と、を具備することを特徴とする。
請求項9に記載の微小試料台の製造方法は、 請求項8に記載の微小試料台の製造方法において、前記半導体基板は、前記微小試料台を複数取り出すことができる平面サイズを有し、前記微小試料台は、同一工程で複数の微小試料台を同時に得ることを特徴とする。
請求項10に記載の微小試料台の製造方法は、請求項8に記載の微小試料台の製造方法において、前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程の後、前記微小試料搭載用薄膜をマスクとして前記微小試料搭載用薄膜が形成された領域を除く前記半導体基板の一面に第1のエッチングストッパを形成する工程を含むことを特徴とする。
請求項11に記載の微小試料台の製造方法は、請求項10に記載の微小試料台の製造方法において、前記微小試料搭載用薄膜は窒化シリコンからなり、前記第1のエッチングストッパは酸化シリコンからなることを特徴とする。
請求項12に記載の微小試料台の製造方法は、請求項10に記載の微小試料台の製造方法において、前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程は、前記半導体基板の他面に、前記微小試料搭載用薄膜の上端面の外部から前記微小試料搭載用薄膜の領域内に延出された基板エッチング用マスクを形成する工程、および前記基板エッチング用マスクを形成する工程の後、前記半導体基板を厚さ方向にエッチングして、支持部で連結された前記微小試料台の外形形状を形成する工程を含むことを特徴とする。
請求項13に記載の微小試料台の製造方法は、請求項12に記載の微小試料台の製造方法において、前記基板エッチング用マスクを形成する工程の後、前記基板エッチング用マスクが形成された領域を除く前記半導体基板の他面に第2のエッチングストッパを形成する工程、および前記基板エッチング用マスクが形成された領域を除く前記半導体基板の他面に第2のエッチングストッパを形成する工程の後、前記基板エッチング用マスクを除去して前記基板エッチング用マスクに覆われていた半導体基板の領域を露出する工程を含むことを特徴とする。
請求項14に記載の微小試料台の製造方法は、請求項13に記載の微小試料台の製造方法において、前記溝部が前記微小試料搭載用薄膜の上端面よりも没入する形状にパターニングする工程は、露出された前記半導体基板の前記領域を前記第1のエッチングストッパおよび前記第2のエッチングストッパをストッパとして、前記半導体基板の露出された前記領域をエッチングする工程、および前記半導体基板の露出された前記領域をエッチングする工程の後、前記半導体基板の一面に形成された前記第1のエッチングストッパの少なくとも一部を除去する工程を含むことを特徴とする。
請求項15に記載の微小試料台の製造方法は、請求項14に記載の微小試料台の製造方法において、前記半導体基板の露出された前記領域をエッチングする工程の後、前記支持部を除去して、前記微小試料台を前記半導体から分離する工程を含むことを特徴とする。
請求項16に記載の微小試料台の製造方法は、請求項10に記載の微小試料台の製造方法において、前記微小試料搭載用薄膜が形成された領域を除く前記半導体基板の一面に第1のエッチングストッパを形成する工程は、前記第1のエッチングストッパの所定領域の中心線を対称軸とする線対称として一対の微小試料台が形成されるように、前記第1のエッチングストッパを形成する工程であることを特徴とする。
請求項17に記載の微小試料台の製造方法は、請求項8乃至16に記載の微小試料台の製造方法において、前記半導体基板は、(100)面の上面および(110)面のフラット面を有する半導体ウエハであり、前記第1のエッチングストッパを形成する工程は、前記(110)フラット面に対し、前記一対の微小試料台が45度傾斜した軸と平行に形成する工程であることを特徴とする。
The method of manufacturing a micro sample stage according to claim 8 includes: forming a thin film made of an inorganic material on one surface of a semiconductor substrate; and patterning the thin film into a shape having a flat upper end surface to form a thin film for mounting a micro sample. Forming the semiconductor substrate, and patterning the semiconductor substrate into a shape having a groove that is recessed from an upper end surface of the thin film for mounting a micro sample.
The method for manufacturing a micro sample table according to claim 9 is the method for manufacturing a micro sample table according to claim 8, wherein the semiconductor substrate has a planar size from which a plurality of the micro sample tables can be taken out. The micro sample table is characterized in that a plurality of micro sample tables are obtained simultaneously in the same process.
A method for manufacturing a micro sample stage according to
The method for manufacturing a micro sample stage according to
The method for manufacturing a micro sample table according to
The method for manufacturing a micro sample table according to
The method for manufacturing a micro sample table according to claim 14 is the method for manufacturing the micro sample table according to
The method for manufacturing a micro sample table according to claim 15 is the method for manufacturing a micro sample table according to claim 14, wherein the support portion is removed after the step of etching the exposed region of the semiconductor substrate. And the step of separating the micro sample stage from the semiconductor.
The method for manufacturing a micro sample table according to claim 16 is the method for manufacturing a micro sample table according to
The method for manufacturing a micro sample table according to
請求項18に記載の微小試料台の製造方法は、半導体基板の一面および他面に無機材料からなる薄膜を成膜する工程と、前記一面に成膜された薄膜をパターニングして微小試料搭載用薄膜を形成する工程と、前記他面に成膜された薄膜をパターニングして前記微小試料搭載用薄膜の内部に対応する領域から外部に対応する領域に配置された基板エッチング用マスクを形成する工程と、前記微小試料搭載用薄膜および前記基板エッチング用マスクを除く前記半導体基板の前記一面および前記他面にエッチングストッパを形成する工程と、前記基板エッチング用マスクを除去して前記他面の半導体基板を露出する工程と、前記露出された半導体基板を前記半導体基板の他面側からエッチングする工程と、を具備することを特徴とする。 The method of manufacturing a micro sample stage according to claim 18 includes a step of forming a thin film made of an inorganic material on one surface and the other surface of a semiconductor substrate, and patterning the thin film formed on the one surface for mounting a micro sample. A step of forming a thin film, and a step of patterning the thin film formed on the other surface to form a substrate etching mask disposed in a region corresponding to the outside from a region corresponding to the inside of the thin film for mounting a micro sample Forming an etching stopper on the one surface and the other surface of the semiconductor substrate excluding the micro sample mounting thin film and the substrate etching mask, and removing the substrate etching mask to remove the semiconductor etching substrate on the other surface. And a step of etching the exposed semiconductor substrate from the other surface side of the semiconductor substrate.
請求項19に記載の微小試料台を用いた分析方法は、ガード部および該ガード部の上面から没入した溝部を有する半導体基板および前記半導体基板の一面に成膜により一体化され、前記半導体基板における前記溝部の最深部と前記ガード部の上面との中間に上端面を有する微小試料搭載用薄膜とを有する微小試料台を準備するステップと、前記微小試料台の前記微小試料搭載用薄膜に前記微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップと、前記微小試料が固定された微小試料台を、直接、分析用装置の分析ステージに取り付けるステップと、を具備することを特徴とする微小試料台を用いた分析方法。
請求項20に記載の微小試料台の分析方法は、請求項19に記載の微小試料台を用いた分析方法において、前記微小試料台の前記微小試料搭載用薄膜に前記微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップは、前記微小試料搭載用薄膜の前記上端面上または側面上のいずれか一方に前記微小試料を固定する工程を含むことを特徴とする。
An analysis method using a micro sample stage according to claim 19 is integrated with a semiconductor substrate having a guard part and a groove part recessed from the upper surface of the guard part by film formation on one surface of the semiconductor substrate. Preparing a micro sample stage having a micro sample mounting thin film having an upper end surface in the middle between the deepest part of the groove and the upper surface of the guard part; and the micro sample mounting thin film on the micro sample stage A step of fixing a micro sample having a thickness larger than that of the thin film for mounting the sample, and a step of directly attaching the micro sample stage on which the micro sample is fixed to the analysis stage of the analysis apparatus. Analysis method using a micro sample stage.
The method for analyzing a micro sample stage according to
この発明によれば、半導体基板の一面に成膜により該半導体基板に一体化された微小試料搭載用薄膜を形成するので、微小試料の固定部を該微小試料よりも薄いものとすることが可能となり、微小試料を薄片化するために荷電粒子ビームを照射しても、微小試料台がスパッタされて微小試料に付着する異物を低減する効果を奏する。 According to this invention, since the thin film for mounting a micro sample integrated on the semiconductor substrate is formed on one surface of the semiconductor substrate, the fixing portion of the micro sample can be made thinner than the micro sample. Thus, even when the charged particle beam is irradiated to make the micro sample into a thin piece, the micro sample stage is sputtered and the effect of reducing foreign substances adhering to the micro sample is obtained.
以下、この発明の微小試料台の実施形態の一例について、図1、図2を参照して説明する。
図1および図2はこの発明の微小試料台の実施の形態の一例を示す拡大斜視図であり、図1は表面側からみた斜視図、図2は図1を裏面側からみた斜視図である。
微小試料台100は、シリコン基板等の半導体基板からなる微小試料台基部10および窒化シリコン(SiN)等の無機材料からなる試料搭載用薄膜20からなっている。 微小試料台基部10は、平面視で、直径2〜4mmのほぼ半円弧形状をなしている。半円弧形状部の上部には、頂角θが90度のV字形状の溝11が形成されている。また、半円弧形状部の下面には、凹部12が形成されている。V字形状の溝11の頂部と凹部12の中心を結ぶ直線は、試料台基部10の中心を通る。この凹部12は、詳細は後述するが、半導体ウエハからこの微小試料台を分離する際、分離を容易にするために形成されたものである。
Hereinafter, an example of an embodiment of a micro sample table according to the present invention will be described with reference to FIGS.
FIG. 1 and FIG. 2 are enlarged perspective views showing an example of a micro sample table according to the present invention. FIG. 1 is a perspective view seen from the front side, and FIG. 2 is a perspective view seen from the back side. .
The micro sample table 100 includes a
試料搭載用薄膜20は、試料台基部の表面(一面)に、CVD(Chemical Vapor Deposition)法により形成されたものである。半導体基板からなる微小試料台基部10は、表面の平坦性が良好であり、この微小試料台基部10にCVD法により形成される微小試料搭載用薄膜20は、平坦性が高く、且つ、大変、薄く形成することができる。
限定する意味ではないが、微小試料搭載用薄膜20の厚さtは数百nm以下、特に、百nm程度以下とすることが可能であり、この微小試料台100に固定される微小試料の厚さよりも薄くすることが可能である。
The sample mounting
Although not limited, the thickness t of the micro sample mounting
通常、微小試料は、微小試料台100に固定する前には、5μm程度の厚さを有しており、微小試料台に固定した後、Ga+ビーム等の荷電粒子ビームを照射して、0.1μm程度の厚さにする薄片化処理を行う。この際、微小試料台がスパッタされて微小試料の表面に異物として付着して、分析をする際のバックグラウンドノイズとなる。しかし、この発明では、微小試料搭載用薄膜20が大変薄いので、微小試料に付着する異物の量を大幅に抑止することができる。
Usually, the micro sample has a thickness of about 5 μm before being fixed to the micro sample table 100. After fixing to the micro sample table, the sample is irradiated with a charged particle beam such as a Ga + beam and the like. .Thinning processing is performed to a thickness of about 1 μm. At this time, the micro sample stage is sputtered and adheres to the surface of the micro sample as a foreign substance, which becomes background noise when performing analysis. However, in the present invention, since the
V字形状の溝11の上側面11a、11aは、シリコンの(111)面となっており、微小試料搭載用薄膜20側に向かって上昇する傾斜面となっている。微小試料台基部10の上面13は、微小試料搭載用薄膜20の上端面21よりも高い位置にある。換言すれば、微小試料搭載用薄膜20の上端面21は、V字形状の溝11の最深部である頂部と上面13の中間に位置づけられている。
微小試料台基部10が微小試料搭載用薄膜20の上端面21よりも突き出して形成された突出し部を有するのは、微小試料搭載用薄膜20に固定された微小試料を分析する作業において、微小試料に分析装置等が衝突するのをガードするためである。すなわち、微小試料台基部10の微小試料搭載用薄膜20よりも高い部分はガード部となっている。
The upper side surfaces 11a and 11a of the V-shaped
The
そして、この微小試料台は、微小試料を固定した状態で、直接、分析装置等の分析のためのステージ上に取り付けられるもので、微小試料台を微小試料台ホルダに固定した上、分析装置等のステージ上に取り付ける従来のものとは全く相違する。
このように、本発明の微小試料台は、従来のものに比して、単一のディスクリート部材として構成され、それゆえに、微小部材を微小試料台ホルダに固定する作業がないので、きわめて効率的に生産をすることが可能であり、また、コスト的なメリットを得ることもできる。
The micro sample stage is directly mounted on the stage for analysis such as an analyzer with the micro sample fixed, and the micro sample stage is fixed to the micro sample stage holder, and the analyzer or the like. This is completely different from the conventional one mounted on the stage.
Thus, the micro sample stage of the present invention is configured as a single discrete member as compared with the conventional one, and therefore there is no work for fixing the micro member to the micro sample stage holder, so it is extremely efficient. It is possible to produce in a short time, and it is also possible to obtain a cost advantage.
図13は、シリコン基板からなる半導体ウエハ1に本発明の微小試料台100が多数形成され、半導体ウエハ1から分離する直前の状態を示す。半導体ウエハ1から分離する直前の各微小試料台100は、その周囲が半導体ウエハ1に形成された貫通溝2により該半導体ウエハ1の周囲の領域と分離されており、それぞれ、1箇所の支持部3によってのみ、半導体ウエハ1の周囲と連結されている。
FIG. 13 shows a state immediately before separation from the
半導体ウエハから分離する前の各微小試料台100は、それぞれ、上下2個を一対として配列されており、各一対の微小試料台100、100は、貫通溝2の中心線、換言すれば、微小試料台基部10、10の上面13側の中心線、を対称軸とする線対称に形成されている。
半導体ウエハ1は、上面が(110)面であり、(110)面のフラット面4を有しており、各一対の微小試料台100は、フラット面4に対して45度傾斜した軸と平行に配列されている。
次に、図1および図2に図示された微小試料台100を製造する方法の一例を図3乃至図8を参照して説明する。
Each of the micro sample tables 100 before being separated from the semiconductor wafer is arranged as a pair of upper and lower two, and each pair of micro sample tables 100, 100 is the center line of the through
The
Next, an example of a method for manufacturing the micro sample table 100 shown in FIGS. 1 and 2 will be described with reference to FIGS.
図3(a)〜(f)および図4(g)〜(k)は、それぞれ、図13における一対の微小試料台100、100が形成された領域を含む二点差線で囲む領域A付近におけるIII―III線切断断面図であり、図5(a)〜(c)、図6(d)〜(f)、図7(g)および(h)、図8(i)〜(k)は、領域A近傍の平面図である。図3(a)〜(f)および図4(g)〜(k)は、それぞれ、図5(a)〜(c)、図6(d)〜(f)、図7(g)および(h)、図8(i)〜(k)と対応する図面である。 3 (a) to 3 (f) and FIGS. 4 (g) to (k) are respectively in the vicinity of a region A surrounded by a two-dot chain line including a region where the pair of micro sample tables 100 and 100 in FIG. 13 are formed. FIGS. 5A to 5C are sectional views taken along line III-III, FIGS. 6D to 6F, FIGS. 7G and 7H, and FIGS. 8I to 8K are FIGS. 2 is a plan view of the vicinity of a region A. FIG. 3 (a) to (f) and FIGS. 4 (g) to (k) are respectively shown in FIGS. 5 (a) to (c), FIGS. 6 (d) to (f), FIGS. 7 (g) and (g). h) is a drawing corresponding to FIGS. 8 (i) to 8 (k).
先ず、半導体ウエハ(以下、半導体基板という)1の裏面(他面)および表面(一面)に窒化シリコン等の無機材料からなる薄膜31、32をCVD法により成膜する(図3(a)および図5(a)参照)。
First,
次に、半導体基板1の裏面に形成された薄膜31の全面にフォトレジストを塗布し、露光用マスクを介して露光し、その後、現像を行って、第1のマスク41を形成する。(図3(b)および図5(b)参照)。第1のマスク41の形状は、図5(b)に図示される如く円形である。なお、フォトレジストの塗布からマスクを形成するまでの方法はフォトリソグラフ法として知られているものであり、以下、単にフォトリソグラフ法と記載して、その説明を、適宜、省略する。
Next, a photoresist is applied to the entire surface of the
次に、第1のマスク41をマスクとして、C2F6を主ガスとするRIE(Reactive Ion Etching)法により、第1のマスク41の周囲の薄膜31を除去し、第1のマスク41下に第1のマスク41と同形状の基板エッチング用マスク51を形成する(図3(c)および図5(c)参照)。
Next, the
次に、第1のマスク41を除去する。第1のマスク41の除去は、例えば、酸素ガスを含むRIE法を用いる。そして、半導体基板1の上下を反転して、薄膜32を上方に向ける。この状態を、図3(d)および図6(d)に示す。
Next, the
次に、フォトリソグラフ法により薄膜32上に一対の第2のマスク42、42を形成し、該第2のマスク42、42をマスクとして薄膜32をパターニングして微小試料搭載用薄膜20、20を形成する。
この場合、基板エッチング用マスク51と微小試料搭載用薄膜20、20とを、図3(e)および図6(e)に図示される如く、基板エッチング用マスク51が一対の微小試料搭載用薄膜20の中の、一方の微小試料搭載用薄膜20の内部に対応する領域から、他方の微小試料搭載用薄膜20の内部に対応する領域に達するような大きさおよび位置関係にする。この後、第2のマスク42を、酸素ガスを用いたRIEにより除去して、図3(f)および図6(f)に図示されるように微小試料搭載用薄膜20、20を半導体基板1の表面側に露出する。
Next, a pair of
In this case, the
次に、フォトリソグラフィ法を用いて、貫通溝2を形成する領域を除く半導体基板1の表面全体に第3のフォトレジスト43を形成し、ICP(Inductively Coupled Plasma)−RIE法により半導体基板1を厚さ方向に切断し、支持部3のみで周囲の半導体基板1と連結された微小試料台基部10を形成する(図4(g)および図7(g)参照)。
但し、この時点では、図7(g)に図示される如く、各微小試料台基部10は、対となる微小試料台基部10の上面13の間では連結されている。
そして、酸素ガスを用いたRIE法により第3のマスク43を除去する。
Next, a
However, at this time, as shown in FIG. 7G, each
Then, the
次に、熱酸化炉に収容し、熱酸化を行うと、図4(h)および図7(h)に図示される如く、表面側の微小試料搭載用薄膜20を除く領域に酸化シリコン膜からなる第1のエッチングストッパ52(51、52は図4(h)参照)が形成され、裏面側の基板エッチング用マスク51を除く領域に酸化シリコン膜からなる第2のエッチングストッパ53(が形成され、また、試料台基部10の外周側面に酸化シリコン膜からなる第3のエッチングストッパ54が形成され、支持部3の周囲に第4のエッチングストッパ55が形成される。図9は、図7(h)を裏面側からみた拡大平面図である。
Next, when it is housed in a thermal oxidation furnace and subjected to thermal oxidation, as shown in FIGS. 4 (h) and 7 (h), a silicon oxide film is formed in the region excluding the thin sample mounting
次に、C2F6を主ガスとするRIE法により、裏面側の基板エッチング用マスク51を除去し、基板エッチング用マスク51下の半導体基板1の領域を露出する(図4(i)および図8(i)参照)。図10は、図8(i)を裏面側からみた拡大平面図である。
Next, the
この状態で、水酸化カリウム(KOH)の20〜30重量%水溶液中に浸漬すると基板エッチング用マスク51下の半導体基板1の領域がエッチングされる。このエッチングは、(111)面が残存する異方性エッチングである。
ここで、(111)面は、(110)面と平行な辺を有し、z軸(図10において紙面と垂直な方向)と交差する方向に傾斜する傾斜面となる面であり、フラット面4が(110)面であることから、フラット面4と垂直な面および平行な面に対し傾斜する斜面となる。また、対となる微小試料基部10、10は、(110)面に対し、45度傾斜した軸に平行な方向に配列され、基板エッチング用マスク51は、平面視で円弧状としたので、フラット面4と垂直方向および平行方向に拡大して進行する。
In this state, when immersed in a 20 to 30% by weight aqueous solution of potassium hydroxide (KOH), the region of the
Here, the (111) plane is a plane that has a side parallel to the (110) plane and is an inclined plane that is inclined in a direction intersecting the z-axis (the direction perpendicular to the paper surface in FIG. 10). Since 4 is a (110) plane, the inclined surface is inclined with respect to a plane perpendicular to the
すなわち、図2に示す如く、微小試料台基部10のV字状の溝11を形成する上側面11a、11aは(111)面であり、その頂角θは90度である。異方性エッチングは、微小試料搭載用薄膜20、20を裏出するように進行し、第1のエッチングストッパ52で規制される。この状態を、図4(j)および図8(j)に示す。また、図11は、図8(j)を裏面側からみた拡大平面図である。
なお、基板エッチング用マスク51は、平面視で円弧状なく、方形としてもよく、この場合も、異方性エッチングは、フラット面4と垂直方向および平行方向に拡大して進行する。
That is, as shown in FIG. 2, the upper side surfaces 11a and 11a forming the V-shaped
The
この後、リンスをして、バッファード弗酸(BHF)で第1、第2、第3および第4のエッチングストッパ52、43、54、55を除去すると、図4(k)および図8(k)に図示するように、対となっている微小試料台基部10、10の間の部分が除去され、各微小試料台基部10が分離し、支持部3のみで半導体基板1と連結された図13に図示された状態となる。
なお、図12は図8(k)の状態を裏面側からみた拡大平面図である。
Thereafter, rinsing is performed, and the first, second, third, and
FIG. 12 is an enlarged plan view of the state of FIG.
この後、リンス、乾燥し、各微小試料台基部10の支持部3をエッチング等適宜な方法で切断することにより、図1および図2に示す微小試料台100が、同時に多数個得られる。
Thereafter, rinsing and drying are performed, and the
以上の通り、この発明の微小試料台100は、半導体基板1の表面に成膜により微小試料搭載用薄膜20を形成するので、数百nm以下、特に、百nm以下の厚さに形成することができる。このため、微小試料を微小試料台に固定した後、Ga+ビーム等の荷電粒子ビームを照射して、0.1μm程度の厚さにする薄片化処理を行う際、微小試料台がスパッタされて、微小試料の表面に付着する異物の量を大幅に抑止することができる。
また、表面の凹凸が殆どない半導体基板1の表面に形成するので、その側面を平坦度の高いものとすることができる。
また、従来の如く、微小試料台100を試料台ホルダに固定することなく、直接、分析装置のステージに取り付けることができる構造に形成したので、生産性を大幅に向上することが可能であり、コスト的なメリットを得ることもできる、という効果を奏するものである。
As described above, the
Moreover, since it forms in the surface of the
In addition, since the
なお、上記実施形態では、各微小試料台基部10を(110)フラット面4に対し45度傾斜した方向に配列されるように形成する場合で説明した。
しかし、この発明は、各微小試料台基部10を(110)フラット面4に垂直または平行に配列されるように形成することもできる。
次に、そのような変形例について説明する。
In the above embodiment, the case has been described in which the micro sample bases 10 are formed so as to be arranged in a direction inclined by 45 degrees with respect to the (110)
However, according to the present invention, each
Next, such a modification will be described.
(変形例)
図14は、本発明の微小試料台の変形例を示す拡大斜視図である。
微小試料台200は、シリコン基板等の半導体基板からなる微小試料台基部60および試料搭載用薄膜20からなっている。試料搭載用薄膜20は、図1および図2に関して説明したものとほぼ同じであり、以下、同一の部材には、同一の参照番号を付してその説明を省略する。
(Modification)
FIG. 14 is an enlarged perspective view showing a modification of the micro sample table of the present invention.
The micro sample table 200 includes a micro
微小試料台基部60は、平面視で、方形形状の溝61をしている。この微小試料台基部60もシリコン基板で形成されており、溝61の上側面61aおよび左右の側面61b、61bは(111)面である。
すなわち、微小試料台基部60の裏面60aから微小試料搭載用薄膜20側に向かうに従い、徐々に、上昇または中心側に向かう傾斜面なっている。
The
That is, as it goes from the
このような、微小試料台200を形成するには、微小試料台基部60が(110)フラット面4に対し、垂直方向または平行方向に配列されるように位置づければよい。
この変形例に示す微小試料台200も、半導体基板1の表面に成膜により微小試料搭載用薄膜60を形成するので、数百nm以下、特に、百nm以下の厚さに形成することができる。このため、微小試料を微小試料台に固定した後、Ga+ビーム等の荷電粒子ビームを照射して、0.1μm程度の厚さにする薄片化処理を行う際、微小試料台がスパッタされて、微小試料の表面に付着する異物の量を大幅に抑止することができる。
また、表面の凹凸が殆どない半導体基板1の表面に形成するので、その側面を平坦度の高いものとすることができる。
また、従来の如く、微小試料台200を試料台ホルダに固定することなく、直接、分析装置のステージに取り付けることができる構造に形成したので、生産性を大幅に向上することが可能であり、コスト的なメリットを得ることもできる、という効果を奏するものである。
In order to form such a micro sample table 200, the micro
The
Moreover, since it forms in the surface of the
Moreover, since the
次に、上述した微小試料台100および200に微小試料を固定する方法につき、図15〜19と共に説明する。
図15において、70はシリコン基板等からなる微小試料である。微小試料70は、分析領域73の周囲をGaイオンビーム等で除去して溝72を形成したものである。この微小試料の上面には、マイクロプローブ75が固定されている。マイクロプローブ75は、微小試料を、母材であるデバイスから分離する前に、微小試料70の上面にマイクロプローブ75を押し当てた状態で、CVD方によりカーボン76を成膜して固定される。
Next, a method for fixing a micro sample to the
In FIG. 15,
マイクロプローブ75が固定された状態で、微小試料70は、微小試料台100または200の微小試料搭載用薄膜20の上端面21に固定される。
微小試料台100または200と微小試料搭載用薄膜20との固定も、上記と同様に、
CVD方により成膜したカーボン77によって行うことができる。
With the
The fixing of the micro sample table 100 or 200 and the micro sample mounting
This can be done with
なお、上記においては、微小試料70をマイクロプローブ75に固定した後、微小試料台100または200の微小試料搭載用薄膜20の上端面21に固定する方法で説明したが、微小試料70を、直接、ナノピンセットにより把持し、この状態のまま、微小試料搭載用薄膜20の上端面21に固定するようにしてもよい。
In the above description, the method of fixing the
図15に図示される如く、微小試料70が、微小試料台100または200の微小試料搭載用薄膜20の上端面21に固定されたら、イオンビームを照射してマイクロプローブを分離して図16の状態とする。
そして、この後、図示はしないが、微小試料70にGa+イオン等の荷電粒子をFIB法により照射して微小試料70を0.1μm程度の厚さになるまで薄片化する。
この薄片化工程において、本発明では、微小試料搭載用薄膜20が数百nm以下、特に、百nm程度以下の厚さしかないため、微小試料搭載用薄膜20がイオンビームによってスパッタされることがなく、したがって、異物が微小試料の表面に付着することが全くないか、あるいは少量しかない。
よって、分析時のバックグラウンドノイズを大幅に低減することが可能である。
As shown in FIG. 15, when the
Thereafter, although not shown, the
In this thinning step, according to the present invention, since the
Therefore, the background noise at the time of analysis can be greatly reduced.
図17は、微小試料70を微小試料搭載用薄膜20の上端面に固定した状態の側面図である。
微小試料70は、を微小試料搭載用薄膜20の側面に固定することも可能である。
図18は、微小試料70を、微小試料搭載用薄膜20の、微小試料台基部10(または60)と反対面側の側面に固定した状態の側面図を示す。
また、図19は、微小試料70を、微小試料搭載用薄膜20の、微小試料台基部10(または60)側の側面に固定した状態の側面図を示す。
図18および図19においては、微小試料70は微小試料搭載用薄膜20の状端面よりも低い位置に固定されているものである。
図20は、微小試料70を、微小試料搭載用薄膜20の、微小試料台基部10(または60)と反対面側の側面に固定した場合において、微小試料70を微小試料搭載用薄膜20の上端面21よりも突き出して固定した状態の側面図である。
また、図21は、微小試料70を、微小試料搭載用薄膜20の、微小試料台基部10(または60)側の側面に固定した場合において、微小試料70を微小試料搭載用薄膜20の上端面21よりも突き出して固定した状態の側面図である。
FIG. 17 is a side view of a state in which the
The
FIG. 18 is a side view showing a state in which the
FIG. 19 is a side view showing a state in which the
18 and 19, the
FIG. 20 shows a case where the
21 shows the case where the
本発明の製造方法によれば、微小試料の薄片化工程において、微小試料の表面には、微小試料台の微粉が殆ど付着することはないが、仮に付着した場合には、例えば、Ar+ビームを微小試料台100または200の下方から微小試料70へ照射するイオンミリングにより除去することができる。この場合、微小試料の表面に付着する微粉の量はきわめて少ないので、この微小試料の表面からの異物除去工程は、従来よりも、遥かに短時間とすることができる。
According to the manufacturing method of the present invention, in the thinning step of the micro sample, the fine powder on the micro sample table hardly adheres to the surface of the micro sample. It can be removed by ion milling that irradiates the
なお、上記実施形態では、半導体基板としてシリコン基板を用いた場合で出説明したが、半導体基板として、Ge等の元素半導体、あるいはGaAs、InP等の化合物半導体基板を用いることができる。
また、2個を一対として生産する方法で説明したが、個々に独立して形成することもできる。また、微小試料搭載用薄膜を窒化シリコン(SiN)により形成した場合で説明したが、SiO2、SiON等他の無機材料で形成することも可能である。この場合、半導体基板を構成する元素と同一の元素を有する無機材料で形成すると接着強度が大きくなりより好ましい。
In the above embodiment, the case where a silicon substrate is used as the semiconductor substrate has been described, but an elemental semiconductor such as Ge or a compound semiconductor substrate such as GaAs or InP can be used as the semiconductor substrate.
Moreover, although demonstrated by the method of producing two as a pair, it can also form independently. Further, although the case where the thin film for mounting a small sample is formed of silicon nitride (SiN) has been described, it can also be formed of other inorganic materials such as SiO 2 and SiON. In this case, it is more preferable to form with an inorganic material having the same element as that constituting the semiconductor substrate because the adhesive strength is increased.
また、微小試料台基部10の外形を形成する工程を、半導体基板1の一面および他面に、微小試料搭載用マスク20および基板エッチング用マスク51を形成した後として説明したが、外形形状に切断した後、微小試料搭載用マスク20および基板エッチング用マスク51あるいはいずれか一方を形成するようにしてもよい。この場合、支持部が1箇所では後工程において強度が不足するようであれば、適宜、支持部の数を増加すればよい。
In addition, although the process of forming the outer shape of the
また、本発明の微小試料台は、突出し状のガード部および該ガード部の上面から没入した溝部を有する半導体基板と、該半導体基板の一面に成膜により一体化され、半導体基板における溝部の最深部とガード部の上面との中間に上端面を有する微小試料搭載用薄膜と、を具備するものであればよい。 The micro sample table of the present invention is integrated with a semiconductor substrate having a protruding guard portion and a groove portion recessed from the upper surface of the guard portion by film formation on one surface of the semiconductor substrate, and the deepest groove portion in the semiconductor substrate is formed. And a thin film for mounting a micro sample having an upper end surface between the upper portion and the upper surface of the guard portion.
また、本発明の微小試料台作成用基板は、それぞれが支持部において連結された多数の微小試料台基部を有する半導体ウエハと、各微小試料台基部の一面に成膜により形成され、少なくとも対応する微小試料基部の少なくとも一部の端面より突出す部分を有する微小試料搭載用薄膜と、を具備するものであればよい。 Further, the substrate for preparing a micro sample stage of the present invention is formed by film formation on one surface of each micro sample base and a semiconductor wafer having a large number of micro sample bases connected to each other by a support part. What is necessary is just to comprise the thin film for micro sample mounting which has a part which protrudes from the at least one part end surface of a micro sample base.
また、本発明の微小試料台の製造方法は、半導体基板の一面に無機材料からなる薄膜を形成する工程と、薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程と、半導体基板を、微小試料搭載用薄膜の上端面よりも没入する溝部を有する形状にパターニングする工程と、を具備するものであればよい。
また、本発明の微小試料台の製造方法は、半導体基板の一面および他面に無機材料からなる薄膜を成膜する工程と、半導体基板の一面に成膜された薄膜をパターニングして微小試料搭載用薄膜を形成する工程と、半導体基板の他面に成膜された薄膜をパターニングして微小試料搭載用薄膜の内部に対応する領域から外部に対応する領域に配置された基板エッチング用マスクを形成する工程と、微小試料搭載用薄膜および基板エッチング用マスクを除く半導体基板の一面および他面にエッチングストッパを形成する工程と、基板エッチング用マスクを除去して他面の半導体基板を露出する工程と、該露出された半導体基板を半導体基板の他面側からエッチングする工程と、を具備するものであればよい。
Further, the method for manufacturing a micro sample stage according to the present invention includes a step of forming a thin film made of an inorganic material on one surface of a semiconductor substrate, and a thin film for mounting a micro sample by patterning the thin film into a shape having a flat upper end surface. What is necessary is just to comprise the process and the process of patterning a semiconductor substrate in the shape which has a groove part which immerses rather than the upper end surface of the thin film for micro sample mounting.
In addition, the method for manufacturing a micro sample stage of the present invention includes a step of forming a thin film made of an inorganic material on one surface and the other surface of a semiconductor substrate, and a micro sample mounting by patterning the thin film formed on one surface of the semiconductor substrate. Forming a thin film for the substrate and patterning the thin film formed on the other surface of the semiconductor substrate to form a mask for etching the substrate arranged in the region corresponding to the outside from the region corresponding to the inside of the thin film for mounting the micro sample A step of forming an etching stopper on one surface and the other surface of the semiconductor substrate excluding the thin film for mounting a micro sample and a mask for etching the substrate, and a step of removing the mask for etching the substrate and exposing the semiconductor substrate on the other surface And the step of etching the exposed semiconductor substrate from the other surface side of the semiconductor substrate.
さらに、本発明の微小試料台の分析方法は、ガード部および該ガード部の上面から没入した溝部を有する半導体基板および該半導体基板の一面に成膜により一体化され、半導体基板における溝部の最深部とガード部の上面との中間に上端面を有する微小試料搭載用薄膜とを有する微小試料台を準備するステップと、微小試料台の微小試料搭載用薄膜に微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップと、微小試料が固定された微小試料台を、直接、分析用装置の分析ステージに取り付けるステップと、を具備するものであればよい。 Furthermore, the method for analyzing a micro sample stage according to the present invention includes a semiconductor substrate having a guard portion and a groove portion recessed from the upper surface of the guard portion, and being integrated on one surface of the semiconductor substrate by film formation, and the deepest portion of the groove portion in the semiconductor substrate. And a step of preparing a micro sample stage having a thin film for mounting a micro sample having an upper end in the middle between the upper surface of the guard part and the thin film for mounting the micro sample on the micro sample stage are thicker than the thin film for mounting the micro sample What is necessary is just to comprise the step of fixing the micro sample and the step of directly attaching the micro sample stage on which the micro sample is fixed to the analysis stage of the analyzer.
半導体ウエハ(半導体基板) 1
貫通溝 2
支持部 3
フラット面 4
10、60 微小試料台基部
11 溝
11a、61a 上側面
13 上面(ガード部)
20 微小試料搭載用薄膜
21 上端面
31、32 薄膜
41 第1のマスク
42 第2のマスク
43 第3のマスク
51 基板エッチング用マスク
61 溝
61a、61b 側面
70 微小試料
100、200 微小試料台
Semiconductor wafer (semiconductor substrate) 1
Through
10, 60
DESCRIPTION OF
Claims (20)
前記半導体基板の一面に成膜により一体化され、前記半導体基板における前記溝部の最深部と前記ガード部の上面との中間に上端面を有する微小試料搭載用薄膜と、
を具備することを特徴とする微小試料台。 A semiconductor substrate having a protruding guard part and a groove part recessed from the upper surface of the guard part;
A thin film for mounting a micro sample that is integrated on one surface of the semiconductor substrate by film formation and has an upper end surface in the middle between the deepest portion of the groove portion and the upper surface of the guard portion in the semiconductor substrate,
A micro sample stage characterized by comprising:
を具備することを特徴とする微小試料台作成用基板。 A semiconductor wafer having a large number of micro sample bases connected to each other at a support part, and formed by film formation on one surface of each micro sample base, and at least protrudes from at least a part of the end surface of the corresponding micro sample base A thin film for mounting a small sample having a portion,
A substrate for preparing a micro sample stage, comprising:
前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程と、
前記半導体基板を、前記微小試料搭載用薄膜の上端面よりも没入する溝部を有する形状にパターニングする工程と、
を具備することを特徴とする微小試料台の製造方法。 Forming a thin film made of an inorganic material on one surface of a semiconductor substrate;
Patterning the thin film into a shape having a flat upper end surface to form a thin film for mounting a micro sample;
Patterning the semiconductor substrate into a shape having a groove that is recessed from the upper end surface of the thin film for mounting a micro sample; and
A method of manufacturing a micro sample stage, comprising:
前記一面に成膜された薄膜をパターニングして微小試料搭載用薄膜を形成する工程と、
前記他面に成膜された薄膜をパターニングして前記微小試料搭載用薄膜の内部に対応する領域から外部に対応する領域に配置された基板エッチング用マスクを形成する工程と、
前記微小試料搭載用薄膜および前記基板エッチング用マスクを除く前記半導体基板の前記一面および前記他面にエッチングストッパを形成する工程と、
前記基板エッチング用マスクを除去して前記他面の半導体基板を露出する工程と、
前記露出された半導体基板を前記半導体基板の他面側からエッチングする工程と、
を具備することを特徴とする微小試料台の製造方法。 Forming a thin film made of an inorganic material on one side and the other side of the semiconductor substrate;
Patterning a thin film formed on the one surface to form a thin film for mounting a micro sample;
Patterning a thin film formed on the other surface to form a substrate etching mask disposed in a region corresponding to the outside from a region corresponding to the inside of the thin film for mounting a micro sample; and
Forming an etching stopper on the one surface and the other surface of the semiconductor substrate excluding the micro sample mounting thin film and the substrate etching mask;
Removing the substrate etching mask to expose the semiconductor substrate on the other surface;
Etching the exposed semiconductor substrate from the other side of the semiconductor substrate;
A method of manufacturing a micro sample stage, comprising:
前記微小試料台の前記微小試料搭載用薄膜に前記微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップと、
前記微小試料が固定された微小試料台を、直接、分析用装置の分析ステージに取り付けるステップと、
を具備することを特徴とする微小試料台を用いた分析方法。 A semiconductor substrate having a guard portion and a groove portion recessed from the upper surface of the guard portion, and integrated on one surface of the semiconductor substrate by film formation, and is located between the deepest portion of the groove portion and the upper surface of the guard portion in the semiconductor substrate. Preparing a micro sample stage having a micro sample mounting thin film having an end surface;
Fixing a micro sample having a thickness larger than the micro sample mounting thin film to the micro sample mounting thin film of the micro sample stage;
Directly attaching the micro sample table on which the micro sample is fixed to the analysis stage of the analysis device;
The analysis method using the micro sample stand characterized by comprising.
20. The analysis method using a micro sample stage according to claim 19, wherein the step of fixing a micro sample having a thickness larger than that of the micro sample mounting thin film on the micro sample mounting thin film of the micro sample stage includes the micro sample stage. An analysis method using a micro sample stage, comprising a step of fixing the micro sample to either the upper end surface or the side surface of the mounting thin film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121623A JP5101563B2 (en) | 2009-05-20 | 2009-05-20 | Manufacturing method of micro sample stage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121623A JP5101563B2 (en) | 2009-05-20 | 2009-05-20 | Manufacturing method of micro sample stage |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012184171A Division JP5298230B2 (en) | 2012-08-23 | 2012-08-23 | Micro sample table, substrate for preparing micro sample table, and analysis method using micro sample table |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010271101A true JP2010271101A (en) | 2010-12-02 |
JP5101563B2 JP5101563B2 (en) | 2012-12-19 |
Family
ID=43419252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009121623A Active JP5101563B2 (en) | 2009-05-20 | 2009-05-20 | Manufacturing method of micro sample stage |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5101563B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011047660A (en) * | 2009-08-25 | 2011-03-10 | Aoi Electronics Co Ltd | Minute sample stand, substrate used for manufacturing the minute sample stand, method for manufacturing the minute sample stand and analyzing method using the minute sample stand |
WO2015023025A1 (en) * | 2013-08-14 | 2015-02-19 | 국립대학법인 울산과학기술대학교 산학협력단 | Method for producing transmission electron microscopy specimen using tripod polishing and focused ion beams |
JP2016100301A (en) * | 2014-11-26 | 2016-05-30 | アオイ電子株式会社 | Sample fixing device |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784100A (en) * | 1993-09-10 | 1995-03-31 | Nikon Corp | Sample container for x-ray microscope |
WO1999005506A1 (en) * | 1997-07-22 | 1999-02-04 | Hitachi, Ltd. | Method and apparatus for preparing samples |
JP2000230891A (en) * | 1999-02-09 | 2000-08-22 | Fuji Electric Co Ltd | Method for preparing sample for transmission electron microscope |
JP2004501370A (en) * | 2000-06-21 | 2004-01-15 | ガタン・インコーポレーテッド | Ion beam planing apparatus and method for preparing specimens for electron microscope |
JP2006172958A (en) * | 2004-12-17 | 2006-06-29 | Hitachi High-Technologies Corp | Focused ion beam processing apparatus and sample stage used therefor |
JP2006226970A (en) * | 2005-02-21 | 2006-08-31 | Sii Nanotechnology Inc | Sample stage manufactured by semiconductor silicon process technology |
JP2007033186A (en) * | 2005-07-26 | 2007-02-08 | Aoi Electronics Co Ltd | Micro sample table |
JP2007033376A (en) * | 2005-07-29 | 2007-02-08 | Aoi Electronics Co Ltd | Small sample table assembly |
JP2008529031A (en) * | 2005-02-03 | 2008-07-31 | セラ セミコンダクター エンジニアリング ラボラトリーズ リミテッド | Sample preparation for microanalysis |
JP2008185338A (en) * | 2007-01-26 | 2008-08-14 | Aoi Electronics Co Ltd | Micro sample table, method for producing the same, micro sample table assembly, and sample holder |
JP2008191156A (en) * | 2007-02-05 | 2008-08-21 | Fei Co | Method for thinning sample, and sample carrier therefor |
WO2008109406A1 (en) * | 2007-03-02 | 2008-09-12 | Protochips, Inc. | Membrane supports with reinforcement features |
-
2009
- 2009-05-20 JP JP2009121623A patent/JP5101563B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784100A (en) * | 1993-09-10 | 1995-03-31 | Nikon Corp | Sample container for x-ray microscope |
WO1999005506A1 (en) * | 1997-07-22 | 1999-02-04 | Hitachi, Ltd. | Method and apparatus for preparing samples |
JP3547143B2 (en) * | 1997-07-22 | 2004-07-28 | 株式会社日立製作所 | Sample preparation method |
JP2000230891A (en) * | 1999-02-09 | 2000-08-22 | Fuji Electric Co Ltd | Method for preparing sample for transmission electron microscope |
JP2004501370A (en) * | 2000-06-21 | 2004-01-15 | ガタン・インコーポレーテッド | Ion beam planing apparatus and method for preparing specimens for electron microscope |
JP2006172958A (en) * | 2004-12-17 | 2006-06-29 | Hitachi High-Technologies Corp | Focused ion beam processing apparatus and sample stage used therefor |
JP2008529031A (en) * | 2005-02-03 | 2008-07-31 | セラ セミコンダクター エンジニアリング ラボラトリーズ リミテッド | Sample preparation for microanalysis |
JP2006226970A (en) * | 2005-02-21 | 2006-08-31 | Sii Nanotechnology Inc | Sample stage manufactured by semiconductor silicon process technology |
JP2007033186A (en) * | 2005-07-26 | 2007-02-08 | Aoi Electronics Co Ltd | Micro sample table |
JP2007033376A (en) * | 2005-07-29 | 2007-02-08 | Aoi Electronics Co Ltd | Small sample table assembly |
JP2008185338A (en) * | 2007-01-26 | 2008-08-14 | Aoi Electronics Co Ltd | Micro sample table, method for producing the same, micro sample table assembly, and sample holder |
JP2008191156A (en) * | 2007-02-05 | 2008-08-21 | Fei Co | Method for thinning sample, and sample carrier therefor |
WO2008109406A1 (en) * | 2007-03-02 | 2008-09-12 | Protochips, Inc. | Membrane supports with reinforcement features |
JP2010521656A (en) * | 2007-03-02 | 2010-06-24 | プロトチップス,インコーポレイテッド | Membrane support with reinforcing features |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011047660A (en) * | 2009-08-25 | 2011-03-10 | Aoi Electronics Co Ltd | Minute sample stand, substrate used for manufacturing the minute sample stand, method for manufacturing the minute sample stand and analyzing method using the minute sample stand |
WO2015023025A1 (en) * | 2013-08-14 | 2015-02-19 | 국립대학법인 울산과학기술대학교 산학협력단 | Method for producing transmission electron microscopy specimen using tripod polishing and focused ion beams |
JP2016100301A (en) * | 2014-11-26 | 2016-05-30 | アオイ電子株式会社 | Sample fixing device |
Also Published As
Publication number | Publication date |
---|---|
JP5101563B2 (en) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1979119B (en) | Transmission electron microscope test sample manufacture method, observation method and structure | |
US10101246B2 (en) | Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis | |
JP4205992B2 (en) | Sample processing method using ion beam, ion beam processing apparatus, ion beam processing system, and method of manufacturing electronic component using the same | |
CN106289929B (en) | Sample collection element, method of making same, and sample collection element array | |
JP6396038B2 (en) | Multiple sample attachment to nanomanipulators for high-throughput sample preparation | |
JP5101563B2 (en) | Manufacturing method of micro sample stage | |
JP4699168B2 (en) | Electron microscope sample preparation method | |
JP4570980B2 (en) | Sample stage and sample processing method | |
JP4937775B2 (en) | Micro sample table, method for producing the same, micro sample table assembly, and sample holder | |
KR20080058682A (en) | Method for manufacturing specimen for transmission electron microscope | |
JP5298230B2 (en) | Micro sample table, substrate for preparing micro sample table, and analysis method using micro sample table | |
JP4644470B2 (en) | Ion beam processing apparatus and sample preparation method | |
JP2007033186A (en) | Micro sample table | |
JPH11183339A (en) | Sample preparation method for transmission electron microscope | |
JP5666791B2 (en) | Micro sample table and method for manufacturing micro sample table | |
KR100694580B1 (en) | Method of manufacturing specimen for transmission electron microscope analysis | |
JP2004253232A (en) | Sample fixing table | |
JP2006010397A (en) | Sample preparation method and sample analysis method | |
US20170307484A1 (en) | Liquid sample drying apparatus, dried sample test piece and preparation method thereof | |
KR20050033699A (en) | Method for forming sample using analysis by tem | |
KR20060078915A (en) | Transmission electron microscope analysis | |
KR20050112261A (en) | Method of forming sample using analysis by tem | |
KR100620728B1 (en) | Method of manufacturing specimen for transmission electron microscope analysis | |
KR100655581B1 (en) | Coating device for specimen for transmission electron microscope analysis and specimen coating method using same | |
KR100744267B1 (en) | Method for manufacturing specimen for transmission electron microscope |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5101563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |