JP2010267798A - 半導体発光素子の製造方法 - Google Patents

Abstract

【課題】第１半導体層上へのそれとは異なる第２半導体層を形成する新規な半導体発光素子の製造方法を提供する。
【解決手段】半導体発光素子Ｌの製造方法は、主面１２ａがｃ面であり且つ該主面１２ａとは異なる結晶成長面１２ｂが露出した第１半導体層１２を有する基板１０を用い、基板１０の第１半導体層１２の露出した結晶成長面１２ｂを起点として、第１半導体層１２を構成する半導体とは異なる半導体を結晶成長させることにより、第１半導体層１２上に第２半導体層１４を形成する。
【選択図】図４

Description

本発明は、半導体発光素子の製造方法、並びにそれによって得られる半導体発光素子用基板及び半導体発光素子に関する。

発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）などの半導体発光素子として、サファイア基板上に、ｎ型ＧａＮ層、ＩｎＧａＮ層からなる量子井戸層とＧａＮ層からなる障壁層とが交互積層された多重量子井戸層（Multi Quantum Wells：ＭＱＷｓ）、及びｐ型ＧａＮ層が順に積層形成された構造を有するものが量産化されている。

このような半導体発光素子において、結晶成長面が（０００１）面（ｃ面）であるＧａＮ層では、図１０に示すように、Ｇａ原子のみを含むＧａ原子面とＮ原子のみを含むＮ原子面とがｃ軸方向、つまり、層厚さ方向に交互に積層された結晶構造を有し、また、Ｇａ原子とＮ原子とが互いに異なる電気陰性度を有することから、Ｇａ原子面が僅かにプラスに帯電する一方、Ｎ原子面が僅かにマイナスに帯電し、結果としてｃ軸方向（層厚さ方向）に自発分極が発生する。また、ＧａＮ層上に異種半導体層をヘテロエピタキシャル成長させた場合、格子定数差に基づいてＧａＮ結晶に圧縮歪や引っ張り歪が生じ、ＧａＮ結晶内でｃ軸方向に圧電分極（ピエゾ分極）が発生する（特許文献１及び２参照）。

そして、多重量子井戸層において、ＩｎＧａＮ量子井戸層に固定電荷に起因する自発分極に加えて、ＩｎＧａＮ量子井戸層に加わる圧縮歪により生じたピエゾ分極が重畳されると、そのためｃ軸方向に大きな内部分極電場が発生することとなる。ここで、自発分極は−ｃ面方向に働き、ピエゾ分極は＋ｃ面方向に働くが、ＩｎＧａＮ井戸層においては圧倒的にピエゾ分極が大きい。そして、その影響によって、発光効率（特に緑領域の発光効率）の低下や必要な注入電流の増大にともなう発光のピーク波長シフトなどの問題が生じる。なお、かかる問題の原因としては、分極電場に起因して量子井戸層中の電子と正孔との波動関数が空間的に分離されて発光確率が激減する量子閉じ込めシュタルク効果（Quantum-confined Stark effect：ＱＣＳＥ）が考えられる。

特開２００８−５３５９３号公報 特開２００８−５３５９４号公報

上記問題の解決手段として、ＩｎＧａＮの結晶成長面を有する基板を用いることが考えられる。しかしながら、まず、ＩｎＧａＮのバルク基板は存在しない。また、主面が（０００１）面であるＧａＮ基板上にＩｎＧａＮを結晶成長させた場合、それらの格子定数の大きな差により、ＩｎＧａＮは多くの転位を有する非常に荒れた結晶表面となり、膜厚１μｍ以上に結晶成長させることができない。さらに、主面が（１−１００）面或いは（１１−２０）面の分極を無視できる基板であるＧａＮ基板上にＬＥＤ構造を作製した場合、その発光効率が、主面が（０００１）面であるＧａＮ基板上に結晶成長させたＩｎＧａＮを有するものと比べて小さい。

本発明の目的は、第１半導体層上へのそれとは異なる第２半導体層を形成する新規な半導体発光素子の製造方法を提供することである。

本発明の半導体発光素子の製造方法は、主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板を用い、該基板の該第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体を結晶成長させることにより、該第１半導体層上に第２半導体層を形成するものである。

本発明の半導体発光素子用基板は、
主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板と、
上記基板の上記第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体が結晶成長することにより、該第１半導体層上に形成された第２半導体層と、
を備える。

本発明の別の半導体発光素子用基板は、主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板における該第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体が結晶成長することにより、該第１半導体層上に第２半導体層を形成させ、該基板から該第１及び第２半導体層又は該第２半導体層を分離した半導体基板からなる。

本発明の半導体発光素子は、
主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板と、
上記基板の上記第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体が結晶成長することにより、該第１半導体層上に形成された第２半導体層と、
を備える。

本発明の別の半導体発光素子は、主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板における該第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体が結晶成長することにより、該第１半導体層上に第２半導体層を形成させ、該基板から該第１及び第２半導体層又は該第２半導体層を分離した半導体基板を備える。

本発明によれば、基板の第１半導体層のｃ面の主面とは異なる露出した結晶成長面を起点として、第１半導体層を構成する半導体とは異なる半導体をヘテロ成長させ、それによって第１半導体層上に第２半導体層を形成する、つまり、結晶成長面からの横方向の結晶成長により第２半導体層を形成する。このような半導体発光素子の製造方法は従来にない新規なものである。

（ａ）は構成例１及び（ｂ）は構成例２のそれぞれの基板の断面図である。 （ａ）は構成例１及び（ｂ）は構成例２のそれぞれの基板を用いた第２半導体層の形成を示す説明図である。 第１実施形態の基板の断面図及び平面図である。 （ａ）〜（ｄ）は第１実施形態の基板の準備工程を示す説明図である。 第１実施形態のＩｎＧａＮの結晶成長を示す説明図である。 （ａ）〜（ｄ）は第１実施形態の半導体発光素子の製造工程を示す説明図である。 第１実施形態の半導体発光素子の断面図である。 第２実施形態の基板の断面図である。 第２実施形態の基板の準備工程を示す説明図である。 ＧａＮ結晶を示す模式図である。

以下、実施形態について図１〜９に基づいて説明する。

（実施形態の要旨）
本実施形態に係る半導体発光素子Ｌの製造方法の要旨について図１及び２に基づいて説明する。

本実施形態に係る半導体発光素子Ｌの製造方法では、図１（ａ）及び（ｂ）に示すような半導体発光素子Ｌを作り込むための基板１０を用いる。なお、図１（ａ）が構成例１の基板１０及び図１（ｂ）が構成例２の基板１０をそれぞれ示す。基板１０は第１半導体層１２を有し、そして、その第１半導体層１２は、ｃ面の主面１２ａとは異なる結晶成長面１２ｂが表面露出している。ここで、本出願において「主面」とは、基板主面或いはそれに平行な半導体層の表面を意味する。

基板１０としては、例えば、ベース基板１１上に第１半導体層１２が設けられた構成のものが挙げられる。基板１０は、ベース基板１１と第１半導体層１２とが同一の半導体で形成され、全体として単一半導体で形成された構成であってもよい。基板１０は、例えば、直径によっても変わるが厚さが０．３〜３．０ｍｍ、及び直径が５０〜３００ｍｍである。なお、直径５０ｍｍの基板１０の場合では、１枚の基板１０に５０００〜１２０００個の半導体発光素子Ｌを作り込むことができる。

ベース基板１１としては、例えば、サファイア基板、ＧａＮ基板等が挙げられる。これらのうち汎用性の観点からＡｌ_２Ｏ_３のコランダム構造の単結晶基板であるサファイア基板が好ましい。ベース基板１１としてのサファイア基板の主面は、ａ面＜｛１１−２０｝面＞、ｃ面＜｛０００１｝面＞であってもよく、又は他の面方位の結晶面であってもよい。また、サファイア基板の主面は、ａ軸が主面の法線方向に対して所定の角度（例えば４５°や６０°、あるいは数度以内の微少角）傾斜したミスカット面であってもよい。つまり、サファイア基板はミスカット基板であってもよい。なお、ａ面、ｃ面、及びｍ面は面方位が相互に直交する。

第１半導体層１２としては、例えば、ＧａＮ層、ＩｎＧａＮ層、ＡｌＧａＮ層、ＩｎＮ層、ＡｌＮ層等が挙げられる。第１半導体層１２の主面１２ａはｃ面＜｛０００１｝面＞である。第１半導体層１２の厚さは例えば０．５〜１０μｍである。

第１半導体層１２の主面１２ａとは異なる表面露出した結晶成長面１２ｂとしては、図１（ａ）に示す構成例１のように、基板１０上に形成された凹部１３の側面における第１半導体層１２の露出面が挙げられる。この場合、凹部１３は、均一な結晶成長面１２ｂが露出するという観点から、基板１０上において延びるように形成された凹溝１３で構成されていることが好ましい。

凹溝１３は、側面を有せば、コの字溝であってもよく、Ｖ字溝であってもよく、台形溝であってもよい。凹溝１３は、例えば、溝開口幅が０．５〜１０μｍ、溝深さが０．７５〜１００μｍ、及び溝側面の主面１２ａに対してなす角度が７０〜１２０°である。但し、この角度は上記側面における第１半導体層１２の露出面からの後述の第２半導体層１４を形成する半導体の結晶成長ができればその限りではない。また、凹溝１３が底面を有する場合、底面からの半導体の結晶成長を抑制する観点から、溝深さは溝開口幅の１．５倍以上であることが好ましい。

凹溝１３は、１本だけが形成されていてもよく、また、複数本が相互に間隔をおいて並行に延びるように形成されていてもよい。後者の場合、凹溝１３間の間隔は例えば１〜１００μｍである。

凹溝１３の側面の結晶成長面１２ｂは、例えば、（１１−２０）面、（１−１００）面、（１−１０１）面であってもよく、又は他の面方位の結晶面であってもよい。

第１半導体層１２は、主面１２ａ部分からの結晶成長を阻止して結晶成長面１２ｂのみから結晶成長させる観点から、主面１２ａ部分が結晶成長阻止層１５で被覆されていることが好ましい。なお、第１半導体層１２の主面１２ａ部分が表面露出している場合には、主面１２ａ部分から結晶成長しない成長条件を選択することにより、主面１２ａ部分からの結晶成長を阻止することができる。

結晶成長阻止層１５としては、例えば、Ｓｉ、Ｔｉ、Ｔａ、Ｚｒ等の酸化物膜や窒化物膜、具体的には、ＳｉＯ_２膜、ＳｉＮ_ｘ膜、ＳｉＯ_１−ｘＮ_ｘ膜、ＴｉＯ_２膜、ＺｒＯ_２膜等が挙げられる。結晶成長阻止層１５の厚さは例えば０．０１〜３μｍである。かかる結晶成長阻止層１５は、例えば、真空蒸着、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）等の方法により形成することができる。なお、結晶成長阻止層１５を単一層で構成してもよく、また、複数層で構成してもよい。

凹溝１３及び結晶成長阻止層１５を有する上記構成例１の基板１０は、ベース基板１１上に第１半導体層１２を結晶成長させ、その上に結晶成長阻止層１５を形成した後、凹溝１３形成予定部分だけが開口部となるフォトレジストのパターニング形成を行い、フォトレジストをエッチングレジストとして結晶成長阻止層１５及び第１半導体層１２を反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）等のドライエッチング或いはウエットエッチングをすることにより作製することができる。

第１半導体層１２の主面１２ａとは異なる表面露出した結晶成長面１２ｂとしては、図１（ｂ）に示す構成例２のように、基板１０上に結晶成長して形成された、各々、断面三角形状の複数の突条１７によって構成された第１半導体層１２の主面１２ａに対して傾斜したファセットが挙げられる。なお、この場合、第１半導体層１２の主面１２ａ、つまり、第１半導体層１２表面は、複数の突条１７の頂部を含む平面である。

ファセットの結晶成長面１２ｂは、例えば、（１１−２２）面であってもよく、又は他の面方位の結晶面であってもよい。

断面三角形状の複数の突条１７によって構成された第１半導体層１２を有する基板１０は、ベース基板１１上にストライプ状に複数のマスク層１８を設け、マスク層１８間から露出したベース基板１１の主面を起点として第１半導体層１２を構成する半導体を結晶成長させることにより作製することができる。

マスク層１８としては、例えば、Ｓｉ、Ｔｉ、Ｔａ、Ｚｒ等の酸化物膜や窒化物膜、具体的には、ＳｉＯ_２膜、ＳｉＮ_ｘ膜、ＳｉＯ_１−ｘＮ_ｘ膜、ＴｉＯ_２膜、ＺｒＯ_２膜等が挙げられる。マスク層１８は、厚さが例えば０．０１〜３μｍ、及び幅が１〜１０μｍである。マスク層１８間の間隔、つまり、ベース基板１１の露出幅は例えば１〜１０μｍである。かかるマスク層１８は、例えば、真空蒸着、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）等の方法により形成することができる。なお、マスク層１８を単一層で構成してもよく、また、複数層で構成してもよい。

本実施形態に係る半導体発光素子Ｌの製造方法では、図１（ａ）及び（ｂ）にそれぞれ対応して図２（ａ）及び（ｂ）に示すように、基板１０の第１半導体層１２の露出した結晶成長面１２ｂを起点として、第１半導体層１２を構成する半導体とは異なる半導体を結晶成長させることにより、第１半導体層１２上に第２半導体層１４を形成する。

第１半導体層１２を構成する半導体とは異なる半導体で構成される第２半導体層１４としては、例えば、ＩｎＧａＮ層、ＡｌＧａＮ層等が挙げられる。第２半導体層１４の厚さは例えば２〜２０μｍである。なお、構成例１の場合、第２半導体層１４の形成後に凹溝１３に空洞が残ってもよい。また、第２半導体層１４は、ファセット等により表面が平坦化されていない場合は研磨などによって平坦化することが好ましい。

以上の本実施形態に係る半導体発光素子Ｌの製造方法によれば、基板１０の第１半導体層１２の主面１２ａとは異なる表面露出した結晶成長面１２ｂを起点として、第１半導体層１２を構成する半導体とは異なる半導体をヘテロ成長させ、それによって第１半導体層１２上に第２半導体層１４を形成する、つまり、結晶成長面１２ｂからの横方向の結晶成長により第２半導体層１４を形成する。このような半導体発光素子Ｌの製造方法は従来にない新規なものである。

そして、このようにして得られた第２半導体層１４が結晶成長した基板１０を半導体発光素子用基板として用いることができる。この場合、成長モードによって表面が平坦化されていない場合は研磨などによって平坦化することによりテンプレートとすることができる。そして、その上に発光層を成長させ、さらに電極を設けることにより半導体発光素子Ｌを製造することができる。また、基板１０から第１及び第２半導体層１２，１４又は第２半導体層１４を分離した半導体基板を半導体発光素子用基板として用い、その上に発光層を成長させ、さらに電極を設けることにより半導体発光素子Ｌを製造することもできる。

（第１実施形態）
第１実施形態に係る具体的な半導体発光素子Ｌの製造方法について説明する。

なお、以下の説明において、半導体層の形成方法としては、有機金属気相成長法（Metal Organic Ｖapor Phase Epitaxy：ＭＯＶＰＥ）、分子線エピタキシ法（Molecular Beam Epitaxy：ＭＢＥ）、ハイドライド気相成長法（Hydride Vapor Phase Epitaxy：ＨＶＰＥ）が挙げられるが、これらのうち有機金属気相成長法が最も一般的であることから、有機金属気相成長法を利用した半導体層の形成方法について説明する。

半導体層の形成に用いられるＭＯＶＰＥ装置は、大きくは基板搬送系、基板加熱系、ガス供給系、及びガス排気系から構成され、全て電子制御されている。基板加熱系は、熱電対及び抵抗加熱ヒータ、その上に設けられた炭素製あるいはＳｉＣ製のサセプタで構成される。サセプタの上に基板をセットした石英トレイが搬送され、半導体層の成長が行われる。これらの基板加熱系は水冷機構を備えた石英製の二重管内あるいはステンレス製の反応容器内に設置され、その二重管あるいは反応容器内にキャリアガス及び各種原料ガスが供給される。特にステンレス反応容器を使う場合は、基板上に層流のガスの流れを実現するために、石英製のフローチャネルを用いる。

キャリアガスとしては、例えば、Ｈ_２、Ｎ_２が挙げられる。Ｖ族元素供給源としては、例えば、ＮＨ_３が挙げられる。III族元素供給源としては、例えば、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）等が挙げられる。ｎ型ドーピング元素供給源としては、例えば、ＳｉＨ_４（シラン）、Ｓｉ_２Ｈ_６（ジシラン）、ＧｅＨ_４（ゲルマン）等が挙げられる。ｐ型ドーピング元素供給源としては、例えば、Ｃｐ_２Ｍｇ（ビスシクロペンタジエニルマグネシウム）が挙げられる。

＜基板の準備＞
以下のようにして、図３に示すような凹溝１３の側面に主面１２ａとは異なる結晶成長面１２ｂが露出したｕ-ＧａＮ層１２を有する基板１０を調製準備する。

−ベース基板の準備−
第１実施形態に係る半導体発光素子Ｌの製造方法では、ベース基板１１として主面が（１１−２０）面（ａ面）又は（０００１）面（ｃ面）であるサファイア基板１１を準備する。

−ｕ-ＧａＮ層の形成−
まず、サファイア基板１１を石英トレイ上にセットした後、サファイア基板１１を１０５０〜１１５０℃に加熱すると共に反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてＨ_２を流通させ、その状態を数分間保持することによりサファイア基板１１をサーマルクリーニングする。

次いで、サファイア基板１１の温度を１０５０〜１１５０℃とすると共に反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内にキャリアガスＨ_２を１０Ｌ／ｍｉｎの流量で流通させながら、そこにＶ族元素供給源（ＮＨ_３）及びIII族元素供給源１（ＴＭＧ）を、それぞれの供給量が０．１〜５Ｌ／ｍｉｎ、及び５０〜１５０μｍｏｌ／ｍｉｎとなるように流す。

このとき、図４（ａ）に示すように、サファイア基板１１上にアンドープのＧａＮが結晶成長し、サファイア基板１１上に第１半導体層１２として主面１２ａがｃ面であるｕ-ＧａＮ層１２（アンドープＧａＮ層）が形成される。なお、ｕ-ＧａＮ層１２を形成させる前に、サファイア基板１１上に厚さ２０〜３０ｎｍ程度の低温バッファ層を形成することが好ましい。

−ＳｉＯ_２膜の形成−
続いて、図４（ｂ）に示すように、ｕ-ＧａＮ層１２上に、例えば、真空蒸着、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）等の方法により、結晶成長阻止層１５としてＳｉＯ_２膜１５を形成する。

−凹溝の形成−
そして、図４（ｃ）に示すように、ＳｉＯ_２膜１５上に、凹溝形成予定部分だけが開口部となるフォトレジスト１６のパターニング形成を行い、図４（ｄ）に示すように、フォトレジスト１６をエッチングレジストとしてＳｉＯ_２膜１５及びｕ-ＧａＮ層１２を反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）等のドライエッチング或いはウエットエッチングをすることにより、複数の断面コの字状の凹溝１３を相互に間隔をおいて並列して配設されるように形成した後、フォトレジスト１６を除去する。

凹溝１３の延びる方向としては、例えば、ｕ-ＧａＮ層１２のｍ軸方向或いはａ軸方向が挙げられる。前者の場合、凹溝１３の側面に表面露出するｕ-ＧａＮ層１２は（１１−２０）面となり、後者の場合、凹溝１３の側面に表面露出するｕ-ＧａＮ層１２は（１−１００）面となる。そして、これらの（１１−２０）面或いは（１−１００）面が結晶成長面１２ｂとなる。

＜半導体層の形成＞
−ｕ-ＩｎＧａＮ層の形成−
上記で準備した基板１０をｕ-ＧａＮ層１２側が上方を向くように石英トレイ上にセットした後、基板１０を７００〜１０００℃に加熱すると共に反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてＨ_２を流通させ、その状態を数分間保持することにより基板１０をサーマルクリーニングする。

次いで、基板１０の温度を１０５０〜１１５０℃とすると共に反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内にキャリアガスＨ_２を１０Ｌ／ｍｉｎの流量で流通させながら、そこにＶ族元素供給源（ＮＨ_３）、III族元素供給源１（ＴＭＧ）、及びIII族元素供給源２（ＴＭＩ）を、それぞれの供給量が０．５〜２０Ｌ／ｍｉｎ、１０〜１５０μｍｏｌ／ｍｉｎ、及び１０〜１５０μｍｏｌ／ｍｉｎとなるように流す。

このとき、図５に示すように、ｕ-ＧａＮ層１２の主面１２ａ部分はＳｉＯ_２膜１５で表面被覆されているためＩｎＧａＮの結晶成長は起こらないが、一方、表面露出したｕ-ＧａＮ層１２の結晶成長面１２ｂには、そこを起点としてアンドープのＩｎＧａＮがヘテロエピタキシャル成長し、その結晶成長が主面１２ａの法線方向に進展し、図６（ａ）に示すように、ｕ-ＧａＮ層１２上に第２半導体層１４として成長方向がｃ軸であるｕ-ＩｎＧａＮ層１４（アンドープＩｎＧａＮ層）が形成される。

従来、ＧａＮのｃ面を起点としてＩｎＧａＮを結晶成長させた場合、Ｉｎ組成にもよるが、Ｉｎ組成１０％のＩｎＧａＮは厚さが５００ｎｍ程度でも欠陥が非常に多く、表面平坦性は劣悪であった。しかしながら、上記のようにｕ-ＧａＮ層１２の主面１２ａとは異なる結晶成長面１２ｂを起点としてＩｎＧａＮをヘテロエピタキシャル成長させることにより、主面１２ａの法線方向に厚さ１０μｍ以上のｕ-ＩｎＧａＮ層１４を形成させることができる。

また、上記従来の方法では、ＩｎＧａＮは、主面にＧａＮとＩｎＧａＮとの格子定数の相異により生じる転位が非常に多く現れ、また、表面平坦性に乏しいものであった。しかしながら、上記のようにｕ-ＧａＮ層１２の主面１２ａとは異なる結晶成長面１２ｂを起点としてＩｎＧａＮをヘテロエピタキシャル成長させることにより、転位のうち主面方向に延びるものが少なく、従って、主面に現れる転位が少ない。

なお、ｕ-ＧａＮ層１２上にｕ-ＩｎＧａＮ層１４ではなく、ｎ型のＩｎＧａＮ層を形成してもよい。

−ｎ型ＩｎＧａＮ層の形成−
まず、ファセット構造が残ってｕ-ＩｎＧａＮ層１４の表面が平坦でない場合には、ｕ-ＩｎＧａＮ層１４を形成したベース基板１１を一旦反応容器から取り出して表面研磨等の処理を施し、それによって表面を平坦化して結晶の再成長が可能な状態にする。

そして、反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内にキャリアガスＨ_２を５〜１５Ｌ／ｍｉｎ（以下、ガス流量は基準状態（０℃、１気圧）での値とする）の流量で流通させながら、そこにＶ族元素供給源（ＮＨ_３）、III族元素供給源１（ＴＭＧ）、III族元素供給源２（ＴＭＩ）、及びｎ型ドーピング元素供給源（ＳｉＨ_４）を、それぞれの供給量が０．５〜２０Ｌ／ｍｉｎ、１０〜１５０μｍｏｌ／ｍｉｎ、１０〜１５０μｍｏｌ／ｍｉｎ、及び５〜２０μｍｏｌ／ｍｉｎとなるように流す。

このとき、図６（ｂ）に示すように、ｕ-ＩｎＧａＮ層１４に連続してｎ型ＩｎＧａＮが、ｕ-ＩｎＧａＮ層１４と同様、主面がｃ面となるようにエピタキシャル成長して上層側のｎ型ＩｎＧａＮ層２１が形成される。上層側のｎ型ＩｎＧａＮ層２１の層厚さは約２〜１０μｍである。

なお、ｕ-ＧａＮ層１２上にｕ-ＩｎＧａＮ層１４ではなく、ｎ型のＩｎＧａＮ層を形成した場合には、この層の形成は必ずしも必要ではない。

−多重量子井戸層の形成−
基板１０の温度を６５０〜８００℃程度とすると共に反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内にキャリアガスＮ_２を５〜１５Ｌ／ｍｉｎの流量で流通させながら、そこにＶ族元素供給源（ＮＨ_３）、III族元素供給源１（ＴＭＧ）、及びIII族元素供給源２（ＴＭＩ）を、それぞれの供給量が０．１〜５Ｌ／ｍｉｎ、５〜１５μｍｏｌ／ｍｉｎ、及び２〜３０μｍｏｌ／ｍｉｎとなるように流す。このとき、ｎ型ＩｎＧａＮ層２１に連続してＩｎＧａＮが、ｎ型ＩｎＧａＮ層２１及びｕ-ＩｎＧａＮ層１４と同様、主面がｃ面となるようにエピタキシャル成長してＩｎＧａＮ層２２ａ（井戸層）が形成される。ＩｎＧａＮ層２２ａの層厚さは１〜１０ｎｍである。

次いで、Ｖ族元素供給源（ＮＨ_３）、及びIII族元素供給源（ＴＭＧ）を、それぞれの供給量が０．１〜５Ｌ／ｍｉｎ、及び５〜１５μｍｏｌ／ｍｉｎとなるように流す。このとき、ＩｎＧａＮ層２２ａに連続してＧａＮが、ＩｎＧａＮ層２２ａ、ｎ型ＩｎＧａＮ層２１、及びｕ-ＩｎＧａＮ層１４と同様、主面がｃ面となるようにエピタキシャル成長してＧａＮ層２２ｂ（障壁層）が形成される。ＧａＮ層２２ｂの層厚さは５〜２０ｎｍである。

そして、上記と同様の操作を交互に繰り返し、図６（ｃ）に示すように、ＩｎＧａＮ層２２ａとＧａＮ層２２ｂとを交互に形成することにより多重量子井戸層２２を構成する。なお、多重量子井戸層２２の発光波長はＩｎＧａＮ層２２ａのＩｎＮ混晶比に依存し、ＩｎＮ混晶比が高いほど発光波長は長波長となる。

なお、活性層内から後述のｐ型ＧａＮ層２３への電流リークを防ぐために活性層形成後にｐ型ＡｌＧａＩｎＮからなる電流ブロック層を挿入してもよい。

−ｐ型ＧａＮ層の形成−
基板１０の温度を９００〜１１００℃とすると共に反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内にキャリアガスのＨ_２を５〜１５Ｌ／ｍｉｎの流量で流通させながら、そこにＶ族元素供給源（ＮＨ_３）、III族元素供給源（ＴＭＧ）、及びｐ型ドーピング元素供給源（Ｃｐ_２Ｍｇ）を、それぞれの供給量０．１〜５Ｌ／ｍｉｎ、５０〜１５０μｍｏｌ／ｍｉｎ、及び０．０３〜３０μｍｏｌ／ｍｉｎ流す。

このとき、図６（ｄ）に示すように、多重量子井戸層２２に連続してＧａＮがエピタキシャル成長してｐ型ＧａＮ層２３が形成される。ｐ型ＧａＮ層２３の層厚さは約１００ｎｍである。

なお、ｐ型ＧａＮ層２３をドーピング元素の濃度が相異する複数の層で構成してもよい。

＜半導体発光素子の形成＞
図７に示すように、半導体層を積層形成した基板１０を部分的に反応性イオンエッチングすることによりｎ型ＩｎＧａＮ層２１を露出させた後、真空蒸着、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）等の方法によりｎ型ＩｎＧａＮ層２１上にｎ型電極２４及びｐ型ＧａＮ層２３上にｐ型電極２５をそれぞれ形成する。

ここで、ｎ型電極２４の電極材料としては、例えば、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ、Ｈｆ／Ａｕ等の積層構造、あるいは合金等が挙げられる。ｐ型電極２５としては、例えば、Ｐｄ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｐｄ／Ｍｏ／Ａｕ等の積層構造、あるいは合金等、またはＩＴＯ（酸化インジウム錫）などの酸化物系透明導電材料が挙げられる。

そして、基板１０を劈開することにより矩形板状の各半導体発光素子Ｌに分断する。各半導体発光素子Ｌは、約３００×３００μｍである。

以上のようにして製造した半導体発光素子Ｌは、主面１２ａとは異なる結晶成長面１２ｂが露出したｕ-ＧａＮ層１２を有する基板１０と、その基板１０のｕ-ＧａＮ層１２の露出した結晶成長面１２ｂを起点として、ＩｎＧａＮが結晶成長することによりｕ-ＧａＮ層１２上に形成されたｕ-ＩｎＧａＮ層１４とを備えたものとなり、例えばＧａＮ系発光ダイオードやＧａＮ系半導体レーザとして使用される。また、基板１０からｕ-ＩｎＧａＮ層１４を分離してＩｎＧａＮ基板とし、その上に半導体層を作り込んで半導体発光素子Ｌを構成することもできる。

以上のようにして製造された半導体発光素子Ｌは、ピエゾ効果低減に有利な主面がｃ面であるｕ-ＩｎＧａＮ層１４及びｎ型ＩｎＧａＮ層２１を有しているので、ピエゾ効果に起因する発光効率の低下を抑止することができる。特に、多重量子井戸層２２がＩｎＧａＮ層２２ａのＩｎＮ混晶比の高い緑色発光層（発光波長約５２０ｎｍの発光層）である場合、ピエゾ分極による影響を強く受けるので、顕著な効果を得ることができる。

（第２実施形態）
第２実施形態に係る具体的な半導体発光素子Ｌの製造方法について説明する。第２実施形態では、半導体層の形成工程及び半導体発光素子Ｌの形成工程が実施形態１と同一であるので、それらの説明を省略し、基板１０の準備工程のみを説明する。

＜基板の準備＞
以下のようにして、図８に示すような基板１０表面の突条１７のファセットが主面１２ａとは異なる結晶成長面１２ｂとして露出したｕ-ＧａＮ層１２を有する基板１０を調製準備する。

−ベース基板の準備−
第２実施形態に係る半導体発光素子Ｌの製造方法では、ベース基板として主面が（０００１）面（ｃ面）であるＧａＮ基板１１を準備する。

−マスク層の形成−
まず、図９に示すように、ＧａＮ基板１１上に、例えば、真空蒸着、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）等の方法により、ストライプ状に複数のマスク層１８としてＳｉＯ_２膜１８を形成する。

ストライプ状のＳｉＯ_２膜１８の延びる方向としては、例えば、ＧａＮ基板１１のｍ軸方向或いはａ軸方向が挙げられる。

−ファセットの形成−
そして、マスク層１８を設けたＧａＮ基板１１をマスク層１８が上方を向くように石英トレイ上にセットした後、ＧａＮ基板１１を１０５０〜１１５０℃に加熱すると共に反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてＨ_２を流通させ、その状態を数分間保持することによりＧａＮ基板１１をサーマルクリーニングする。

次いで、ＧａＮ基板１１の温度を９００〜１０５０℃とすると共に反応容器内の圧力を１０ｋ〜１００ｋＰａとし、また、反応容器内にキャリアガスＨ_２及びＮ_２をそれぞれ５〜１０Ｌ／ｍｉｎの流量で流通させながら、そこにＶ族元素供給源（ＮＨ_３）及びIII族元素供給源１（ＴＭＧ）を、それぞれの供給量が０．１〜５Ｌ／ｍｉｎ、及び５０〜１５０μｍｏｌ／ｍｉｎとなるように流す。なお、結果的にファセットが形成されれば、上記結晶成長条件でなくてもよい。

このとき、マスク層１８間から露出したＧａＮ基板１１を起点としてＧａＮが結晶成長し、ＧａＮ基板１１上に、第１半導体層１２として、各々、断面三角形状の複数の突条１７によって構成された主面１２ａがｃ面であるｕ-ＧａＮ層１２が形成される。そして、各突条１７の主面１２ａに対して傾斜したファセットが結晶成長面１２ｂとなる。例えば、ストライプ状のＳｉＯ_２膜１８の延びる方向がＧａＮ基板１１のｍ軸方向の場合、各突条１７も同じ方向に延びるように形成され、ファセットは（１１−２２）面となる。

本発明は、半導体発光素子の製造方法、並びにそれによって得られる半導体発光素子用基板及び半導体発光素子について有用である。

Ｌ 半導体発光素子
１０ 基板
１１ ベース基板（サファイア基板、ＧａＮ基板）
１２ 第１半導体層（ｕ-ＧａＮ層）
１２ａ 主面
１２ｂ 結晶成長面
１３ 凹部（凹溝）
１４ 第２半導体層（ｕ-ＩｎＧａＮ層）
１５ 結晶成長阻止層（ＳｉＯ_２膜）
２２ 多重量子井戸層
２２ａ ＩｎＧａＮ層（量子井戸層）
２２ｂ ＧａＮ層（障壁層）

Claims (15)

1. 主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板を用い、該基板の該第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体を結晶成長させることにより、該第１半導体層上に第２半導体層を形成する半導体発光素子の製造方法。
2. 請求項１に記載された半導体発光素子の製造方法において、
   上記結晶成長面は、上記基板上に形成された凹部の側面における上記第１半導体層の露出面で構成されている半導体発光素子の製造方法。
3. 請求項２に記載された半導体発光素子の製造方法において、
   上記凹部は、上記基板上において延びるように形成された凹溝で構成されている半導体発光素子の製造方法。
4. 請求項３に記載された半導体発光素子の製造方法において、
   上記凹溝が間隔をおいて並行に延びるように複数本形成されている半導体発光素子の製造方法。
5. 請求項２乃至４のいずれかに記載された半導体発光素子の製造方法において、
   上記基板の上記第１半導体層の主面部分が結晶成長阻止層で被覆されている半導体発光素子の製造方法。
6. 請求項１又は２に記載された半導体発光素子の製造方法において、
   上記結晶成長面は、ベース基板上に結晶成長して形成された上記第１半導体層の主面に対して傾斜したファセットで構成されている半導体発光素子の製造方法。
7. 請求項１乃至６のいずれかに記載された半導体発光素子の製造方法において、
   上記第１半導体層がＧａＮ層であり、且つ上記第２半導体層がＩｎＧａＮ層である半導体発光素子の製造方法。
8. 請求項７に記載された半導体発光素子の製造方法において、
   上記第２半導体層であるＩｎＧａＮ層上にエピタキシャル成長させることにより量子井戸層と障壁層とが交互積層された多重量子井戸層を形成する半導体発光素子の製造方法。
9. 請求項８に記載された半導体発光素子の製造方法において、
   上記多重量子井戸層が緑色発光層である半導体発光素子の製造方法。
10. 請求項８又は９に記載された半導体発光素子の製造方法において、
    上記多重量子井戸層を形成する前に、上記第２半導体層であるＩｎＧａＮ層の表面を平坦化する処理を施す半導体発光素子の製造方法。
11. 請求項１乃至１０のいずれかに記載された半導体発光素子の製造方法において、
    上記基板から上記第１及び第２半導体層又は上記第２半導体層を分離した半導体基板とする半導体発光素子の製造方法。
12. 主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板と、
    上記基板の上記第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体が結晶成長することにより、該第１半導体層上に形成された第２半導体層と、
    を備えた半導体発光素子用基板。
13. 主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板における該第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体が結晶成長することにより、該第１半導体層上に第２半導体層を形成させ、該基板から該第１及び第２半導体層又は該第２半導体層を分離した半導体基板からなる半導体発光素子用基板。
14. 主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板と、
    上記基板の上記第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体が結晶成長することにより、該第１半導体層上に形成された第２半導体層と、
    を備えた半導体発光素子。
15. 主面がｃ面であり且つ該主面とは異なる結晶成長面が露出した第１半導体層を有する基板における該第１半導体層の露出した結晶成長面を起点として、該第１半導体層を構成する半導体とは異なる半導体が結晶成長することにより、該第１半導体層上に第２半導体層を形成させ、該基板から該第１及び第２半導体層又は該第２半導体層を分離した半導体基板を備えた半導体発光素子。

Images