[go: up one dir, main page]

JP2010239123A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2010239123A
JP2010239123A JP2010049103A JP2010049103A JP2010239123A JP 2010239123 A JP2010239123 A JP 2010239123A JP 2010049103 A JP2010049103 A JP 2010049103A JP 2010049103 A JP2010049103 A JP 2010049103A JP 2010239123 A JP2010239123 A JP 2010239123A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
impurity region
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010049103A
Other languages
English (en)
Other versions
JP2010239123A5 (ja
Inventor
Atsuo Isobe
敦生 磯部
Hiromitsu Goto
宏充 郷戸
Satoshi Shinohara
聡始 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010049103A priority Critical patent/JP2010239123A/ja
Publication of JP2010239123A publication Critical patent/JP2010239123A/ja
Publication of JP2010239123A5 publication Critical patent/JP2010239123A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】絶縁表面を有する基板を用いる場合に生じうる課題を解決した半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有するベース基板と、絶縁表面上の導電層と、導電層上の絶縁層と、絶縁層上の、チャネル形成領域、第１の不純物領域、第２の不純物領域、およびチャネル形成領域と第２の不純物領域の間の第３の不純物領域と、を有する半導体層と、半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、第１の不純物領域に電気的に接続された第１の電極と、第２の不純物領域に電気的に接続された第２の電極とを有し、導電層は所定の電位に保持される。
【選択図】図１

Description

開示する発明の技術分野は、半導体装置およびその作製方法に関するものである。
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。このような、ＳＯＩ基板を使ったＬＳＩの開発においては、多層配線技術を用いてチップの面積を縮小することにより、動作周波数を向上し、処理能力の向上が実現されている。
このようなＳＯＩ基板の製造方法として、スマートカット法を用いて単結晶シリコン層をガラスからなる支持基板上に形成する方法が提案されている（例えば、特許文献１参照）。ガラス基板はシリコンウエハと比較して大面積化が容易であり、かつ、安価であるため、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
特開平１１−１６３３６３号公報
上述のように、ガラス基板をベース基板として用いる場合には、大面積かつ安価であるという特徴を生かして、半導体装置を低コストに提供することができるというメリットがある。
一方で、ガラス基板をベース基板として用いる場合には、ガラス基板が絶縁材料からなることに起因して様々な問題が生じうる。例えば、ＳＯＩ基板の構造として、ガラス基板と、ガラス基板上の絶縁層と、絶縁層上の半導体層、という積層構造を採用する場合には、半導体層下部の絶縁領域の厚さは、絶縁層の厚さとガラス基板の厚さとの和になるため、半導体層下部の絶縁領域の厚さは、シリコンウエハ上に形成した絶縁層の厚さと比較すると著しく大きくなる。これにより、シリコンなどの基板を用いる場合には予想されない問題が生じうる。
上述に鑑み、本明細書等（少なくとも、特許請求の範囲、明細書、図面を含む）において開示する発明の一態様では、ガラス基板をはじめとする絶縁表面を有する基板を用いる場合に生じうる課題を解決した半導体装置を提供することを目的の一とする。
開示する発明の一態様では、絶縁表面を有する基板上に、導電層と絶縁層と半導体層とが積層された構造の基板を用いて半導体装置を作製する。
例えば、開示する発明の一態様に係る半導体装置の作製方法では、ボンド基板にイオンを添加することにより、ボンド基板中に脆化領域を形成し、絶縁表面を有するベース基板の一表面に導電層を形成し、ボンド基板とベース基板を、絶縁層を介して貼り合わせ、ボンド基板を加熱して、ボンド基板を脆化領域において分離することにより、ベース基板上に、導電層、絶縁層、および半導体層の積層構造を形成し、半導体層をパターニングして、島状の半導体層を形成し、島状の半導体層を覆うようにゲート絶縁層を形成し、ゲート絶縁層上にゲート電極を形成し、島状の半導体層に選択的に不純物元素を添加して、チャネル形成領域、第１の不純物領域、第２の不純物領域、およびチャネル形成領域と第２の不純物領域の間の第３の不純物領域を形成し、第１の不純物領域に電気的に接続する第１の電極と、第２の不純物領域に電気的に接続する第２の電極を形成することを特徴とする。
また、開示する発明の一態様に係る半導体装置の作製方法では、ボンド基板にイオンを添加することにより、ボンド基板中に脆化領域を形成し、ボンド基板の一表面に第１の絶縁層を形成し、第１の絶縁層上に導電層を形成し、導電層上に第２の絶縁層を形成し、絶縁表面を有するベース基板の一表面に第３の絶縁層を形成し、ボンド基板とベース基板を、第２の絶縁層および第３の絶縁層を介して貼り合わせ、ボンド基板を加熱して、ボンド基板を脆化領域において分離することにより、ベース基板上に、第３の絶縁層、第２の絶縁層、導電層、第１の絶縁層、および半導体層の積層構造を形成し、半導体層をパターニングして、島状の半導体層を形成し、島状の半導体層を覆うようにゲート絶縁層を形成し、ゲート絶縁層上にゲート電極を形成し、島状の半導体層に選択的に不純物元素を添加して、チャネル形成領域、第１の不純物領域、第２の不純物領域、およびチャネル形成領域と第２の不純物領域の間の第３の不純物領域を形成し、第１の不純物領域に電気的に接続される第１の電極と、第２の不純物領域に電気的に接続される第２の電極を形成することを特徴とする。なお、当該一態様において、ボンド基板にイオンを添加することによる脆化領域の形成は、ボンド基板の一表面に第１の絶縁層を形成する前、第１の絶縁層を形成した後、導電層を形成した後、または第２の絶縁層を形成した後のいずれにおいて行っても良い。
なお、上記において、脆化領域を形成する前に、ボンド基板の一表面に保護絶縁層を形成しても良い。なお、ボンド基板は、単結晶シリコン基板または単結晶炭化シリコン基板であることが望ましい。
開示する発明の一態様に係る半導体装置は、絶縁表面を有するベース基板と、絶縁表面上の導電層と、導電層上の絶縁層と、絶縁層上の、チャネル形成領域、第１の不純物領域、第２の不純物領域、およびチャネル形成領域と第２の不純物領域の間の第３の不純物領域と、を有する半導体層と、半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、第１の不純物領域に電気的に接続された第１の電極と、第２の不純物領域に電気的に接続された第２の電極とを有し、導電層は所定の電位に保持されることを特徴とする。
なお、上記において、半導体層は、単結晶シリコン層または単結晶シリコン炭化物層であることが望ましい。また、所定の電位は、接地電位であることが望ましい。
また、上記において、第１の不純物領域および第２の不純物領域における不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上であり、第３の不純物領域における不純物濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上であることが望ましい。また、絶縁層の厚さは５μｍ以下であることが望ましい。
なお、上記において、チャネル形成領域と導電層とは、電気的に接続されていても良い。
本明細書等において開示する発明の一態様により、絶縁表面を有する基板を用いて半導体装置を作製する場合であっても、オン電流の低下抑制とドレイン耐圧の向上を両立させることが可能である。
半導体装置について示す図である。 計算機シミュレーションの結果を示す図である。 半導体基板の作製方法について示す図である。 半導体装置の作製方法について示す図である。 半導体装置の作製方法について示す図である。 半導体基板の作製方法について示す図である。 半導体装置について示す図である。 半導体基板の作製方法について示す図である。 半導体装置の作製方法について示す図である。
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、開示する発明の一態様である半導体装置およびその作製方法の一例について、図１乃至図５を参照して説明する。より具体的には、図１および図２を用いて半導体装置の一例であるトランジスタについて説明し、図３を用いて、半導体装置に用いる半導体基板の作製方法について説明し、図４および図５を用いて半導体装置の一例であるトランジスタの作製方法について説明する。なお、本実施の形態において説明するトランジスタは、大電圧、大電流用途向けに用いるのが望ましいが、開示する発明の用途はこれに限定されない。
図１には、半導体装置の一例であるトランジスタを示す。ここで、図１（Ａ）は断面図であり、図１（Ｂ）は平面図である。なお、図１（Ａ）は図１（Ｂ）のＡ−Ｂにおける断面を表している。また、図１（Ｂ）においては簡単のため、構成要素の一部を省略して表現している。
図１に示すトランジスタ１８０は、絶縁表面を有するベース基板１００上に形成されている。ここで、トランジスタ１８０とベース基板１００との間には、ベース基板１００側から順に、導電層１０２、絶縁層１０４、および絶縁層１１４が形成されている。
トランジスタ１８０は、ゲート電極１５４、高濃度不純物領域１６２（第１の不純物領域）、高濃度不純物領域１６４（第２の不純物領域）、低濃度不純物領域１６６（第３の不純物領域）、チャネル形成領域１６８、電極１７２、電極１７４などを有する。ゲート電極１５４は、ゲート絶縁層１５２を介してチャネル形成領域１６８に電圧を印加する機能を有する。高濃度不純物領域１６２、高濃度不純物領域１６４、低濃度不純物領域１６６、チャネル形成領域１６８はいずれも半導体材料を用いて形成される。素子特性の観点からは、単結晶半導体を用いることが好ましい。また、高濃度不純物領域１６２、高濃度不純物領域１６４、低濃度不純物領域１６６には、一導電型を付与する不純物元素が添加されている。なお、上記の高濃度不純物領域や低濃度不純物領域における不純物濃度は任意であるが、トランジスタ１８０のオン電流を一定以上に保つという観点からは、低濃度不純物領域１６６においても、ある程度の濃度で不純物元素が添加されていることが望ましい。
また、チャネル形成領域に不純物元素が添加されていても良い。例えば、上記の高濃度不純物領域や低濃度不純物領域の導電型とは反対の導電型を付与する不純物元素を添加することができる。もちろん、必要な場合には、上記の高濃度不純物領域や低濃度不純物領域の導電型と同じ導電型を付与する不純物元素を添加しても良い。
高濃度不純物領域１６２（第１の不純物領域）とチャネル形成領域１６８は隣接しており、チャネル形成領域１６８は低濃度不純物領域１６６と隣接しており、低濃度不純物領域１６６は高濃度不純物領域１６４と隣接している。さらに、高濃度不純物領域１６２は電極１７２と電気的に接続しており、高濃度不純物領域１６４は電極１７４と電気的に接続している。ここで、低濃度不純物領域はチャネル形成領域１６８と高濃度不純物領域１６２との間に設けることもできるが、オン電流確保の観点からは、ドレインとして機能する高濃度不純物領域側にのみ設けることが好ましい。
なお、上記においては電極の称呼を用いているが、電極は配線の一部である場合があるから、電極と配線との区別は便宜的なものに過ぎない。このように、電極または配線は同一物を指す場合があるから、電極または配線をこれらの称呼に限定して解釈する必要はない。
高濃度不純物領域１６２は、トランジスタ１８０のソース領域として機能し、電極１７２はトランジスタ１８０のソース電極として機能する。また、高濃度不純物領域１６４は、トランジスタ１８０のドレイン領域として機能し、電極１７４はトランジスタ１８０のドレイン電極として機能する。高濃度不純物領域１６４とチャネル形成領域１６８の間に存在する低濃度不純物領域１６６は、高濃度不純物領域１６４とチャネル形成領域１６８の間の電界を緩和する機能を有している。このように、トランジスタ１８０では、低濃度不純物領域１６６を設けることで、インパクトイオン化に起因するアバランシェ降伏を抑制し、ドレイン耐圧を向上させている。
さらに、開示する発明の一態様では、トランジスタ１８０の下部に導電層１０２を有している。これにより、低濃度不純物領域１６６における電界の緩和をより好適に行うことが可能になる。なお、導電層１０２は、所定の電位に保たれていることが望ましい。導電層１０２をフローティングとする場合には、トランジスタ１８０に印加される電圧などに起因して、トランジスタ特性が変動するおそれがあるためである。所定の電位としては、たとえば、接地電位がある。
ここで、計算機シミュレーションによる効果の検証結果を図２に示す。ソフトウエアとして、二次元デバイスシミュレータであるｓｅｎｔａｕｒｕｓ ｄｅｖｉｃｅ（ｓｙｎｏｐｓｙｓ社）を用いた。また、生成再結合モデルとして、ＳＲＨモデルおよびインパクトイオン化モデル（Ｂｏｌｏｇｎａ ｉｍｐａｃｔ ｉｏｎｉｚａｔｉｏｎ ｍｏｄｅｌ）を用いた。トランジスタとしては、単結晶シリコンを用いたｎチャネル型のトランジスタを想定し、単結晶シリコンの厚さを１４０ｎｍ、ゲート絶縁層の厚さを１００ｎｍ、チャネル長（チャネル形成領域のキャリア移動方向の長さ）を１０μｍ、チャネル幅（チャネル形成領域のキャリア移動方向と垂直な方向の長さ）を８μｍ、低濃度不純物領域の長さ（キャリア移動方向の長さ）を２μｍ、低濃度不純物領域の不純物濃度を１×１０１７ａｔｏｍｓ／ｃｍ３、高濃度不純物領域（ドレイン領域）の不純物濃度を１×１０２０ａｔｏｍｓ／ｃｍ３とした。
図２（Ａ）には、単結晶シリコン層の下部に絶縁層（酸化シリコン：ＳｉＯ２）が０．５μｍの厚さで存在し、その下部に導電層が設けられ、さらにその下部がベース基板（酸化シリコン：ＳｉＯ２）である場合の等電位線（ドレイン電圧は５０Ｖ）を示す。また、図２（Ｂ）には、単結晶シリコン層の下部が全て酸化シリコン（厚さ７００μｍ）である場合の等電位線（ドレイン電圧は３０Ｖ）を示す。図２（Ａ）および図２（Ｂ）において、等電位線は２Ｖ間隔で示されている。
図２（Ｂ）では、厚さ７００μｍの酸化シリコンを一層のみ設ける場合の計算結果を示しているが、これは、ベース基板（酸化シリコン）と絶縁層（酸化シリコン）をまとめて一層として考えているためである。なお、図２（Ａ）において、導電層の電位は接地電位（０Ｖ）とした。また、図２（Ｂ）においては、酸化シリコンの裏面側の電位を接地電位（０Ｖ）とした。つまり、ベース基板裏面の電位が接地電位である場合を想定した。なお、本実施の形態において裏面とは、単結晶シリコン層が設けられている側と反対側の表面をいうものとする。
上述の結果から、単結晶シリコン層下部に導電層を設ける場合（図２（Ａ）参照）には、チャネル形成領域と低濃度不純物領域の接合領域付近、および低濃度不純物領域と高濃度不純物領域の接合領域付近において等電位線の間隔が概ね等しくなっており、電界が緩和されている様子が分かる。一方で、単結晶シリコン層下部に導電層を設けない場合（図２（Ｂ）参照）には、チャネル形成領域と低濃度不純物領域の接合領域付近に等電位線が集中しており、接合領域の周辺に電界が集中していることが分かる。このため、ドレイン電圧が２０Ｖも異なるにも関わらず、図２（Ａ）と図２（Ｂ）とでは、チャネル形成領域と低濃度不純物領域の接合領域付近での電界が同程度になっている。
図２（Ｂ）に示すように、一の接合領域（この場合、チャネル形成領域と低濃度不純物領域の接合領域）の周辺に電界が集中する場合、ドレイン電圧が小さくともインパクトイオン化が生じることになる。つまり、ドレイン耐圧が低下することになる。そこで、図２（Ａ）に示すように半導体層の下部に導電層を設けることで、接合領域周辺での電界を緩和し、ドレイン耐圧を向上させることができる。
以上のように、ベース基板１００と絶縁層１０４の間に導電層１０２を設けることにより、電界の集中を低減して、トランジスタ１８０のドレイン耐圧をより一層向上させることが可能である。
なお、低濃度不純物領域における不純物濃度を低くする場合（例えば、１×１０１６ａｔｏｍｓ／ｃｍ３未満とする場合）には、チャネル形成領域と高濃度不純物領域との間に導電性が比較的低い領域が形成されることになるから、導電層を形成しなくとも電界の集中を緩和することが可能である。しかし、このように低濃度不純物領域における不純物濃度を低くする場合には、トランジスタ動作時の抵抗が高まるため、オン電流が低下することになる。
本明細書等において開示する発明の一態様では、ベース基板１００と絶縁層１０４の間に導電層１０２を設けることで、低濃度不純物領域における不純物濃度を低下させることなくドレイン耐圧を向上させることができる。つまり、絶縁表面を有する基板をベース基板として用いる場合に生じる、オン電流の低下抑制とドレイン耐圧の向上の両立という課題を解決することができる。なお、オン電流の低下を抑制するためには、低濃度不純物領域の不純物濃度は、例えば、５×１０１６ａｔｏｍｓ／ｃｍ３以上とすればよい。
次に、半導体装置に用いる半導体基板の作製方法について図３を参照して説明する。
まず、ベース基板１００を用意する（図３（Ａ）参照）。ベース基板１００としては、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上７５０℃以下（好ましくは、６００℃以上）であるものを用いると良い。もちろん、ガラス基板の耐熱性が許す場合にはこの限りでない。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
なお、ベース基板１００として、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、珪素などの半導体でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。なお、絶縁体ではない基板を用いる場合には、その表面が絶縁表面となっているものを用いることが望ましい。具体的には、例えば、最表面に絶縁層が形成されており、当該絶縁層の厚さが５μｍより大きい基板を用いると良い。このような絶縁表面を有する基板を用いる場合には、導電層を設けることによるドレイン耐圧の向上の効果を、より有効に得ることができるためである。なお、上述の最表面の絶縁層が薄い場合には、基板自身が導電層と同等の機能を果たす。つまり、導電層を用いることによる効果は、絶縁体基板、ある程度の厚みを有する絶縁層を最表面に備えた半導体基板、または、ある程度の厚みを有する絶縁層を最表面に備えた導電体基板に特有のものともいえる。なお、本明細書等においては、上述の基板を全て含む概念として、「絶縁表面を有する基板」等の称呼を用いる。
ベース基板１００上には、導電層１０２を形成する（図３（Ａ）参照）。導電層１０２の形成方法は特に限定されないが、例えば、スパッタリング法、真空蒸着法などを用いることができる。導電層１０２は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、セリウム（Ｃｅ）などの金属、またはこれらの金属を主成分とする合金、またはこれらの金属を成分とする窒化物を用いて形成することができる。インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）等の導電性酸化物や、導電性を付与する不純物元素を添加したシリコンなどを用いて形成しても良い。なお、導電層１０２は単層構造としても良いし、積層構造としても良い。
そして、導電層１０２上には絶縁層１０４を形成する（図３（Ａ）参照）。絶縁層１０４の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。絶縁層１０４は、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが好ましい。絶縁層１０４は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化珪素を用いて絶縁層１０４を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層１０４を得ることができる。なお、絶縁層１０４は単層構造としても良いし、積層構造としても良い。
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
次に、ボンド基板１１０を用意する（図３（Ｂ）参照）。ボンド基板１１０としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第１４属元素でなる半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる基板を用いてもよい。また、ボンド基板１１０としては単結晶半導体基板を用いることが好ましいが、多結晶半導体基板その他の半導体基板を用いても良い。本実施の形態においては、ボンド基板１１０として、単結晶シリコン基板を用いることとする。ボンド基板１１０のサイズに制限は無いが、例えば、直径が８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といったサイズの半導体基板を用いることができる。また、円形の半導体基板を、矩形に加工して用いても良い。なお、本明細書等において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いているものをいう。ただし、欠陥の多少については問わない。
ボンド基板１１０には、イオンを添加することにより、脆化領域１１２を形成する（図３（Ｂ）参照）。より具体的には、例えば、電界で加速されたイオンでなるイオンビームを照射して、ボンド基板１１０の表面から所定の深さの領域に脆化領域１１２を形成する。脆化領域１１２が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。なお、脆化領域１１２は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
上述の脆化領域１１２が形成される深さにより、ボンド基板１１０から分離される半導体層の厚さが決定される。脆化領域１１２が形成される深さは、ボンド基板１１０の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
イオンをボンド基板１１０に添加する際には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
イオンドーピング装置を用いる場合の脆化領域１１２の形成工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２ ＋、Ｈ３ ＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３ ＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３ ＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３ ＋の割合を高めておくことで、脆化領域１１２に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、脆化領域１１２における分離が容易になる。また、Ｈ３ ＋イオンを多く照射することで、Ｈ＋、Ｈ２ ＋を照射する場合より短時間で脆化領域１１２を形成することができる。また、Ｈ３ ＋を用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域１１２を浅い領域に形成することが可能になる。
イオン注入装置を用いる場合には、質量分離により、Ｈ３ ＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２ ＋を照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域１１２を効率よく形成することができる。
また、イオンの照射を複数回に分けて行うことで、脆化領域１１２を形成することもできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。
なお、上述のイオンの照射工程前に、ボンド基板１１０の表面に保護絶縁層として機能する絶縁層を形成しても良い。もちろん、当該絶縁層を設けない構成とすることもできるが、後のイオン照射の際のボンド基板１１０の汚染やボンド基板１１０の表面の損傷を防ぐためには、絶縁層を設けることが好ましい。絶縁層の厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。また、絶縁層の形成方法、材料、構造等は絶縁層１０４に関する記載を参酌すればよい。上述の絶縁層は、イオンの照射工程後には除去しても良いし、そのまま残存させても良い。
ボンド基板１１０上には絶縁層１１４を形成する（図３（Ｂ）参照）。絶縁層１１４の形成方法、材料、構造等は絶縁層１０４に関する記載を参酌すればよい。なお、絶縁層１０４と絶縁層１１４は同じ物である必要はない。
なお、本実施の形態においては、ベース基板１００側に絶縁層１０４を形成し、ボンド基板１１０側に絶縁層１１４を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。貼り合わせの際に、少なくとも、ボンド基板１１０の表面と、導電層１０２の表面とが直接接触しない構成であれば、これら絶縁層の構成は特に限定されない。例えば、ベース基板１００側のみに絶縁層を設けても良いし、ボンド基板１１０側のみに絶縁層を設けても良い。
開示する発明の一態様をより効果的なものとするためには、上記絶縁層を厚くし過ぎないことが望ましい。絶縁層を厚くし過ぎると、導電層１０２による効果が低下するためである。なお、絶縁層の厚さは、後に形成される半導体層と導電層１０２との間隔と同様の意味を有する。例えば、半導体層と導電層１０２との間隔が５μｍ以下となるように絶縁層を形成することが望ましい。
なお、上記イオンの照射工程（脆化領域１１２の形成工程）は、絶縁層１１４の形成前または形成後のいずれにおいて行っても良い。
その後、ベース基板１００とボンド基板１１０を貼り合わせる（図３（Ｃ）参照）。具体的には、絶縁層１０４および絶縁層１１４を介してベース基板１００とボンド基板１１０を貼り合わせる。なお、貼り合わせに係る絶縁層１０４および絶縁層１１４の表面は、超音波洗浄などの方法で洗浄することが望ましい。絶縁層１０４の表面と絶縁層１１４の表面とを接触させた後、加圧処理を施すことで、ベース基板１００とボンド基板１１０の貼り合わせが実現される。なお、貼り合わせのメカニズムとしては、ファン・デル・ワールス力が関与するメカニズムや、水素結合が関与するメカニズムなどが考えられている。
なお、貼り合わせに係る表面を酸素プラズマまたはオゾンで処理することにより、その表面を親水性にしても良い。この処理によって、貼り合わせ表面に水酸基が付加されるため、貼り合わせ界面に水素結合を形成することができる。
上記貼り合わせ後には、貼り合わせられたベース基板１００およびボンド基板１１０に対して熱処理を施して、貼り合わせを強固なものとすると良い。この際の加熱温度は、脆化領域１１２における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、処理時間と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。例えば、２００℃、２時間の熱処理を施すことができる。なお、貼り合わせに係る領域にマイクロ波などを照射して、該領域のみを局所的に加熱することも可能である。貼り合わせ強度に問題がない場合には、上記熱処理は省略すれば良い。
次に、ボンド基板１１０を、脆化領域１１２において、半導体層１２０と半導体基板１２２とに分離する（図３（Ｄ）参照）。ボンド基板１１０の分離は、熱処理により行う。該熱処理の温度は、ベース基板１００の耐熱温度を目安に行うことができる。例えば、ベース基板１００としてガラス基板を用いる場合には、熱処理の温度は４００℃以上７５０℃以下とすることが好ましい。ただし、ガラス基板の耐熱性が許すのであればこの限りではない。なお、本実施の形態においては、６００℃、２時間の熱処理を施すこととする。
上述のような熱処理を行うことにより、脆化領域１１２に形成された微小な空孔の体積変化が生じ、脆化領域１１２に亀裂が生ずる。その結果、脆化領域１１２に沿ってボンド基板１１０が分離する。これにより、ベース基板１００上にはボンド基板１１０から分離された半導体層１２０が残存することになる。また、この熱処理で、貼り合わせに係る界面が加熱されるため、当該界面に共有結合が形成され、貼り合わせを一層強固なものとすることができる。
上述のようにして形成された構造体（以下、単に「半導体基板」と呼ぶ）において、半導体層１２０の表面には、分離工程やイオン照射工程に起因する欠陥が存在し、また、その平坦性は損なわれている。そのため、半導体層１２０の欠陥を低減させる処理、または、半導体層１２０の表面の平坦性を向上させる処理を行う。
本実施の形態において、半導体層１２０の欠陥の低減、および、平坦性の向上は、半導体層１２０にレーザー光１３０を照射することで実現される（図３（Ｅ）参照）。レーザー光１３０を半導体層１２０に照射することで、半導体層１２０が溶融し、その後の冷却、固化によって、欠陥が低減され、表面の平坦性が向上した半導体層が得られるのである。本実施の形態においては、レーザー光１３０を用いているため、ベース基板１００が直接加熱されない。つまり、ベース基板１００の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能である。もちろん、ベース基板の耐熱温度の範囲内における加熱を行っても良い。ベース基板を加熱することにより、比較的低いエネルギー密度のレーザー光を用いる場合であっても、欠陥の低減を効果的に進めることができる。
なお、レーザー光１３０の照射による半導体層１２０の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化する可能性が高いためである。一方で、部分溶融させる場合には、溶融されていない固相部分から結晶成長が進行する。これにより、所定の結晶性を保ったまま、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、半導体層１２０が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、半導体層１２０の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
上記レーザー光の照射には、パルス発振レーザー光を用いることが好ましい。これは、瞬間的に高エネルギーのレーザー光を発振することができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザー光の発振器としては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザーなどを用いることができる。なお、部分溶融させるためにはパルス発振レーザー光を用いることが好ましいが、これに限定して解釈する必要はない。すなわち、連続発振レーザー光の使用を除外するものではない。なお、連続発振レーザー光の発振器には、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザーなどがある。
レーザー光１３０の波長は、半導体層１２０に吸収される波長とする必要がある。具体的な波長は、レーザー光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、半導体層１２０が単結晶シリコンの場合、２５０ｎｍ以上７００ｎｍ以下の波長を用いると良い。また、レーザー光１３０のエネルギー密度は、レーザー光１３０の波長、レーザー光の表皮深さ、半導体層１２０の膜厚などを考慮して決定することができる。具体的には、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。なお、上記エネルギー密度の範囲は、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。
レーザー光１３０の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１３０を照射するには、気密性のあるチャンバー内でレーザー光１３０を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１３０の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
なお、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも半導体層１２０の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑制する効果が高く、レーザー光１３０の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光１３０の照射は、真空中で行ってもよい。真空中でレーザー光１３０を照射した場合には、不活性雰囲気における照射と同等の効果を得ることができる。
上述のようにレーザー光１３０を照射した後には、半導体層の膜厚を小さくする薄膜化工程を行っても良い。半導体層の薄膜化には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用すればよい。例えば、半導体層がシリコンからなる場合、ＳＦ６と０２をプロセスガスに用いたドライエッチング処理で、半導体層を薄くすることができる。
なお、エッチング処理のタイミングは上記のものに限定する必要はない。例えば、レーザー光の照射前にエッチング処理を行ってもよい。この場合には、エッチング処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前および照射後の両方に上記処理を適用しても良い。また、レーザー光の照射と上記処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を効果的に低減することができる。もちろん、上述のエッチング処理や加熱処理などを常に用いる必要はない。また、必要がなければ、レーザー光の照射処理自体を省略することもできる。
以上により、半導体層１４０の下部に導電層１０２を有する半導体基板を作製することができる（図３（Ｆ）参照）。
次に、上記の半導体基板を用いた半導体装置の作製方法について、図４および図５を参照して説明する。ここでは、一例として、大電圧、大電流などの用途に用いられるトランジスタを含む半導体装置の作製方法について説明することとする。
図４（Ａ）は、上述の半導体基板の一部を拡大した断面図に相当する。図４（Ａ）から分かるように、ベース基板１００と絶縁層１０４との間には、導電層１０２が存在している。
半導体層１４０には、トランジスタのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物、または、リン、砒素などのｎ型を付与する不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型トランジスタを形成する場合にはｐ型を付与する不純物を添加し、ｐチャネル型トランジスタを形成する場合にはｎ型を付与する不純物を添加することができる。
上記半導体層１４０に対してエッチング処理を施すことにより、半導体層１４０を島状に分離して島状の半導体層１５０を形成する（図４（Ｂ）参照）。なお、エッチング処理はウエットエッチング処理としても良いし、ドライエッチング処理としても良い。
次に、半導体層１５０を覆うように、ゲート絶縁層１５２を形成する（図４（Ｃ）参照）。ゲート絶縁層１５２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化タンタルなどから選ばれた一または複数の材料を用いて形成することができる。ゲート絶縁層１５２の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。高密度プラズマ処理による酸化または窒化、熱酸化などの方法によってゲート絶縁層１５２を形成しても良い。ここでは、プラズマＣＶＤ法を用いて、酸化シリコンによりゲート絶縁層１５２を形成する。
次に、ゲート絶縁層１５２上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、半導体層１５０の上方にゲート電極１５４を形成する（図４（Ｄ）参照）。導電層の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電層は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ニオブ等の金属を用いて形成することができる。また、上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、導電性を付与する不純物元素を添加したシリコンなどを用いて形成しても良い。
なお、本実施の形態ではゲート電極１５４を単層の導電層で形成しているが、開示する発明の一態様に係る半導体装置はこれに限定されない。ゲート電極１５４を２層構造とする場合には、例えば、モリブデン、チタン、窒化チタン等を下層に用い、上層にはアルミニウムなどを用いればよい。３層構造の場合には、モリブデンとアルミニウムとモリブデンの積層構造や、チタンとアルミニウムとチタンの積層構造などを採用するとよい。また、４層以上の積層構造としても良い。
次に、ゲート電極１５４をマスクとして、一導電型を付与する不純物元素を半導体層１５０に添加する。これにより、低濃度不純物領域１５６および低濃度不純物領域１５８が形成される（図５（Ａ）参照）。ここでは、低濃度不純物領域１５６および低濃度不純物領域１５８における不純物濃度が、５×１０１６ａｔｏｍｓ／ｃｍ３〜１×１０１８ａｔｏｍｓ／ｃｍ３程度となるように不純物元素を添加する。なお、本実施の形態では、半導体層１５０にｎ型を付与する不純物元素（例えばリンやヒ素など）を添加する場合について説明するが、開示する発明の一態様はこれに限定されない。半導体層１５０にｐ型を付与する不純物元素（例えばボロンなど）を添加しても良い。なお、ｐ型を付与する不純物元素を添加する場合には、ｎ型を付与する不純物元素を添加する場合とは適切な不純物濃度の範囲が異なる場合がある。
次に、低濃度不純物領域１５８の一部と重畳するようにマスク１６０を形成する（図５（Ｂ）参照）。マスク１６０は、例えば、フォトマスクを用いてレジスト材料を露光、現像することにより形成することができる。ここで、マスク１６０は、少なくとも低濃度不純物領域１５８のうちの、ゲート電極１５４下部の半導体層と隣接する領域と重畳するように形成される。
そして、ゲート電極１５４およびマスク１６０をマスクとして用いて、一導電型を付与する不純物元素を半導体層に添加する。これにより、高濃度不純物領域１６２および高濃度不純物領域１６４が形成されると共に、低濃度不純物領域１６６およびチャネル形成領域１６８が形成される（図５（Ｂ）参照）。ここでは、高濃度不純物領域１６２および高濃度不純物領域１６４における不純物濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３程度となるように不純物元素を添加する。なお、本実施の形態においては、低濃度不純物領域１６６は、チャネル形成領域１６８および高濃度不純物領域１６４に隣接している。また、該工程の後に、マスク１６０は除去される。
次に、半導体層１５０、ゲート絶縁層１５２、ゲート電極１５４などを覆うように絶縁層１７０を形成する（図５（Ｃ）参照）。絶縁層１７０は、例えば、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成することができる。また、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の耐熱性を有する有機材料を用いて形成してもよい。なお、絶縁層１７０は必須の構成ではないから、不要な場合には設けなくとも良い。
次に、ゲート絶縁層１５２および絶縁層１７０を選択的にエッチングして、高濃度不純物領域１６２および高濃度不純物領域１６４に達するコンタクトホールを形成する。そして、該コンタクトホールを通じて、半導体層１５０の高濃度不純物領域１６２と電気的に接続する電極１７２、および半導体層１５０の高濃度不純物領域１６４と電気的に接続する電極１７４を形成する（図５（Ｄ）参照）。なお、コンタクトホールを形成する際には、ウエットエッチング処理またはドライエッチング処理のいずれを用いても良い。
電極１７２および電極１７４は、例えば、スパッタリング法や真空蒸着法などによって形成した導電層を選択的にエッチングすることにより形成することができる。また、電極１７２および電極１７４は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、珪素等の材料、またはこれらの材料を主成分とする合金、化合物などを用いて形成することができる。なお、電極１７２および電極１７４は、単層構造としても良いし、積層構造としても良い。
電極１７２および電極１７４に用いることができる合金の例としては、アルミニウムを主成分として、ニッケルを含むものが挙げられる。また、アルミニウムを主成分として、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、電極１７２および電極１７４を形成する材料として適している。特に、アルミニウムシリコンは、ヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
電極１７２および電極１７４を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、モリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むようにすると、ヒロックの発生をより一層抑制することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層１５０の表面などに薄い酸化膜が形成されている場合であっても、バリア膜に含まれるチタンが該酸化膜を還元し、半導体層と電極とのコンタクトを良好なものとすることができる。
以上により、大電圧、大電流などの用途に用いられるトランジスタ１８０を含む半導体装置を作製することができる。
本実施の形態において開示するように、半導体層の下部に導電層を設けることで、低濃度不純物領域における不純物濃度を低下させることなく、低濃度不純物領域における電界を緩和し、ドレイン耐圧を向上させることができる。つまり、オン電流を確保しつつ、ドレイン耐圧を向上した半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置に用いることができる半導体基板の作製方法の別の一例について説明する。なお、本実施の形態における半導体基板の作製方法は、先の実施の形態において図３を参照して説明した半導体基板の作製方法と共通する部分が多い。このため、本実施の形態においては、主に先の実施の形態と相違する部分についてのみ図６を参照して説明することとする。
まず、ベース基板１００を用意する（図６（Ａ）参照）。ベース基板１００の詳細は、先の実施の形態を参酌することができる。ベース基板１００上には、絶縁層１０４を形成する（図６（Ａ）参照）。絶縁層１０４の詳細についても、先の実施の形態を参酌することができる。
次に、ボンド基板１１０を用意する（図６（Ｂ）参照）。ボンド基板１１０の詳細は、先の実施の形態を参酌すればよい。
ボンド基板１１０には、イオンを添加することにより、脆化領域１１２を形成する（図６（Ｂ）参照）。脆化領域１１２の詳細についても、先の実施の形態を参酌することができる。
なお、イオンの照射工程前に、ボンド基板１１０の表面に保護絶縁層として機能する絶縁層を形成しても良い。もちろん、当該絶縁層を設けない構成とすることもできるが、後のイオン照射の際のボンド基板１１０の汚染やボンド基板１１０の表面の損傷を防ぐためには、絶縁層を設けることが好ましい。絶縁層の詳細についても、先の実施の形態を参酌することができる。
ボンド基板１１０上には絶縁層１９０、導電層１９２、および絶縁層１１４を積層して形成する（図６（Ｂ）参照）。絶縁層１９０および絶縁層１１４の形成方法、材料、構造等は、先の実施の形態における絶縁層１０４に関する記載などを参酌すればよい。なお、絶縁層１９０は貼り合わせに係る層ではないから、絶縁層１０４や絶縁層１１４と同等の平坦性を有している必要はない。また、絶縁層１０４と絶縁層１１４は同じ物である必要はない。導電層１９２の詳細については、先の実施の形態の導電層１０２に関する記載を参酌することができる。
なお、本実施の形態においては、ベース基板１００側に絶縁層１０４を形成し、ボンド基板１１０側に絶縁層１１４を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。例えば、ベース基板１００側のみに絶縁層を設けても良いし、ボンド基板１１０側のみに絶縁層を設けても良い。
開示する発明の一態様をより効果的なものとするためには、上記絶縁層１９０を厚くし過ぎないことが望ましい。絶縁層１９０を厚くし過ぎると、導電層１９２による効果が低下するためである。なお、絶縁層１９０の厚さは、後に形成される半導体層と導電層１９２との間隔と同様の意味を有している。例えば、半導体層と導電層１９２との間隔が５μｍ以下となるように絶縁層を形成することが望ましい。
その後、ベース基板１００とボンド基板１１０を貼り合わせる（図６（Ｃ）参照）。貼り合わせの詳細については、先の実施の形態を参酌することができる。
次に、ボンド基板１１０を、脆化領域１１２において、半導体層１２０と半導体基板１２２とに分離する（図６（Ｄ）参照）。ボンド基板１１０の分離の詳細についても、左記の実施の形態を参酌することができる。
上述のようにして形成された構造体（以下、単に「半導体基板」と呼ぶ）において、半導体層１２０の表面には、分離工程やイオン照射工程に起因する欠陥が存在し、また、その平坦性は損なわれている。そのため、半導体層１２０の欠陥を低減させる処理、または、半導体層１２０の表面の平坦性を向上させる処理を行う。
本実施の形態において、半導体層１２０の欠陥の低減、および、平坦性の向上は、半導体層１２０にレーザー光１３０を照射することで実現される（図６（Ｅ）参照）。詳細については先の実施の形態を参酌することができる。また、欠陥や表面の平坦性の問題が深刻でない場合には、レーザー光の照射処理自体を省略しても良い。
以上により、半導体層１４０の下部に導電層１９２を有する半導体基板を作製することができる（図６（Ｆ）参照）。
本実施の形態では、ベース基板１００側に導電層を設ける代わりに、ボンド基板１１０側に導電層を設ける場合について説明した。このように、最終的な半導体基板として、半導体層の下部に導電層が存在する構造を得ることができれば、どのような方法で作製した半導体基板を用いたとしても、開示する発明の一態様に係る効果を得ることができる。つまり、半導体基板の作製方法は、上述の方法に限定する必要はないと言える。
なお、本実施の形態は先の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態と異なる半導体装置およびその作製方法の一例に関して図７乃至図９を参照して説明する。より具体的には、図７を用いて半導体装置の一例であるトランジスタについて説明し、図８を用いて、半導体装置に用いる半導体基板の作製方法について説明し、図９を用いて半導体装置の一例であるトランジスタの作製方法について説明する。なお、本実施の形態におけるトランジスタは、先の実施の形態において説明したトランジスタと共通する部分が多い。このため、本実施の形態においては、主に先の実施の形態と相違する部分についてのみ図面を参照して説明することとする。
図７には、半導体装置の一例であるトランジスタを示す。ここで、図７（Ａ）は断面図であり、図７（Ｂ）は平面図である。なお、図７（Ａ）は図７（Ｂ）のＡ−Ｂにおける断面を表している。また、図７（Ｂ）においては簡単のため、構成要素の一部を省略して表現している。
図７に示すトランジスタ２８０は、絶縁表面を有するベース基板１００上に形成されている。ここで、トランジスタ２８０とベース基板１００との間には、ベース基板１００側から順に、絶縁層１１４、導電層２０８、および絶縁層２０６が形成されている。
トランジスタ２８０は、ゲート電極１５４、高濃度不純物領域１６２（第１の不純物領域）、高濃度不純物領域１６４（第２の不純物領域）、低濃度不純物領域１６６（第３の不純物領域）、チャネル形成領域１６８、電極１７２、電極１７４などを有する。ゲート電極１５４は、ゲート絶縁層１５２を介してチャネル形成領域１６８に電圧を印加する機能を有する。高濃度不純物領域１６２、高濃度不純物領域１６４、低濃度不純物領域１６６、チャネル形成領域１６８はいずれも半導体材料を用いて形成される。素子特性の観点からは、単結晶半導体を用いることが好ましい。また、高濃度不純物領域１６２、高濃度不純物領域１６４、低濃度不純物領域１６６には、一導電型を付与する不純物元素が添加されている。なお、上記の高濃度不純物領域や低濃度不純物領域における不純物濃度は任意であるが、トランジスタ２８０のオン電流を一定以上に保つという観点からは、低濃度不純物領域１６６においても、ある程度の濃度で不純物元素が添加されていることが望ましい。
また、チャネル形成領域に不純物元素が添加されていても良い。例えば、上記の高濃度不純物領域や低濃度不純物領域の導電型とは反対の導電型を付与する不純物元素を添加することができる。もちろん、必要な場合には、上記の高濃度不純物領域や低濃度不純物領域の導電型と同じ導電型を付与する不純物元素を添加しても良い。
高濃度不純物領域１６２（第１の不純物領域）とチャネル形成領域１６８は隣接しており、チャネル形成領域１６８は低濃度不純物領域１６６と隣接しており、低濃度不純物領域１６６は高濃度不純物領域１６４と隣接している。さらに、高濃度不純物領域１６２は電極１７２と電気的に接続しており、高濃度不純物領域１６４は電極１７４と電気的に接続している。ここで、低濃度不純物領域はチャネル形成領域１６８と高濃度不純物領域１６２との間に設けることもできるが、オン電流確保の観点からは、ドレインとして機能する高濃度不純物領域側にのみ設けることが好ましい。
なお、上記においては電極の称呼を用いているが、電極は配線の一部である場合があるから、電極と配線との区別は便宜的な物に過ぎない。このように、電極または配線は同一物を指す場合があるから、電極または配線をこれらの称呼に限定して解釈する必要はない。
高濃度不純物領域１６２は、トランジスタ２８０のソース領域として機能し、電極１７２はトランジスタ２８０のソース電極として機能する。また、高濃度不純物領域１６４は、トランジスタ２８０のドレイン領域として機能し、電極１７４はトランジスタ２８０のドレイン電極として機能する。高濃度不純物領域１６４とチャネル形成領域１６８の間に存在する低濃度不純物領域１６６は、高濃度不純物領域１６４とチャネル形成領域１６８の間の電界を緩和する機能を有している。このように、トランジスタ２８０では、低濃度不純物領域１６６を設けることで、インパクトイオン化に起因するアバランシェ降伏を抑制し、ドレイン耐圧を向上させている。
さらに、本実施の形態のトランジスタ２８０では、半導体層の下部に導電層２０８を有している。これにより、低濃度不純物領域１６６における電界の緩和をより好適に行うことが可能になる。
また、トランジスタ２８０の下部の導電層２０８とチャネル形成領域１６８が電気的に接続している。これにより、インパクトイオン化により生じる逆極性のキャリアを導電層２０８を通じて排出することができる。例えば、ｎチャネル型トランジスタでは、インパクトイオン化によって正孔（ホール）が生じ得るが、上述の構成を採用することにより、正孔を除去することができる。このため、インパクトイオン化に起因するアバランシェ降伏を抑制し、トランジスタのドレイン耐圧を一層向上させることができる。
以上のように、半導体層の下部に導電層２０８を設けることで電界の集中を低減すると共に、逆極性キャリアに起因するドレイン耐圧の低下を防止して、トランジスタ２８０のドレイン耐圧をより一層向上させることが可能である。
なお、低濃度不純物領域における不純物濃度を低くする場合（例えば、１×１０１６ａｔｏｍｓ／ｃｍ３未満とする場合）には、チャネル形成領域と高濃度不純物領域との間に導電性が比較的低い領域が形成されることになるから、導電層を形成しなくとも電界の集中を緩和することが可能である。しかし、このように低濃度不純物領域における不純物濃度を低くする場合には、トランジスタ動作時の抵抗が高まるため、オン電流が低下することになる。
本明細書等において開示する発明の一態様では、半導体層の下部に半導体層と電気的に接続する導電層２０８を設けることで、低濃度不純物領域における不純物濃度を低下させることなくドレイン耐圧を向上させることができる。また、逆極性キャリアに起因する問題を抑制することができる。つまり、絶縁表面を有する基板をベース基板として用いる場合に生じる、オン電流の低下抑制とドレイン耐圧の向上の両立という課題を解決することができ、また、トランジスタのドレイン耐圧低下抑制の問題を解決することができる。なお、オン電流の低下を抑制するためには、低濃度不純物領域の不純物濃度は、例えば、５×１０１６ａｔｏｍｓ／ｃｍ３以上とすればよい。
次に、半導体装置に用いる半導体基板の作製方法について図８を参照して説明する。具体的には、ボンド基板１１０の加工方法について詳細に説明する。
まず、ボンド基板１１０を用意する（図８（Ａ）参照）。ボンド基板１１０の詳細については、先の実施の形態を参酌できる。
次に、ボンド基板１１０にイオンを添加（照射）することにより、脆化領域１１２を形成する（図８（Ｂ）参照）。脆化領域１１２の形成の詳細については先の実施の形態を参酌することができる。
なお、イオンの照射工程の前に、ボンド基板１１０の表面に保護絶縁層として機能する絶縁層を形成しても良い。もちろん、当該絶縁層を設けない構成とすることもできるが、後のイオン照射の際のボンド基板１１０の汚染やボンド基板１１０の表面の損傷を防ぐためには、絶縁層を設けることが好ましい。詳細については、先の実施の形態を参酌すればよい。
脆化領域１１２を形成した後には、ボンド基板１１０の表面に導電層２００を形成する（図８（Ｃ）参照）。導電層２００は、スパッタリング法や真空蒸着法などにより形成することができる。詳細については、先の実施の形態の導電層１０２に関する記述を参酌すればよい。
その後、導電層２００を所定の形状に加工（パターニング）することで、導電層２０２を形成する（図８（Ｄ）参照）。
そして、導電層２０２を覆うように絶縁層２０４を形成する（図８（Ｅ）参照）。絶縁層２０４は、先の実施の形態の絶縁層１０４と同様にして形成することができる。
その後、絶縁層２０４を一部除去した絶縁層２０６を形成する（図８（Ｆ）参照）。絶縁層２０６上には、後の接合に係る層を形成することになるため、平坦化処理を施しておくことが望ましい。平坦化処理の一例としては、エッチング処理（エッチバック処理）を挙げることができる。該エッチング処理は、ドライエッチングまたはウエットエッチングのいずれか一方を用いて行っても良いし、双方を組み合わせて用いても良い。また、上述のエッチング処理に加えて、研磨（ＣＭＰなど）による平坦化処理を施しておいても良い。もちろん、研磨のみを単独で用いても良い。
なお、本実施の形態においては、導電層２０２の表面と絶縁層２０６の表面が同一平面上に存在する構成を示しているが、これは、導電層２０２によって、後に形成される導電層と半導体層とを電気的に接続させるためである。よって、導電層２０２がその機能を発揮できる態様であれば、上述の構成に限定して解釈する必要はない。
次に、導電層２０２および絶縁層２０６上に、導電層２０８および絶縁層１１４を形成する（図８（Ｇ）参照）。導電層２０８は、導電層２００と同様にして形成することができる。また、絶縁層１１４の詳細については、先の実施の形態を参酌すればよい。
以上により、ボンド基板１１０を半導体基板の製造に用いる態様に加工することができる。
ベース基板とボンド基板との貼り合わせおよび分離による半導体基板の作製工程については、先の実施の形態（例えば、図３や図６に係る説明）を参酌することができる。
次に、半導体装置の作製方法について、図９を参照して説明する。
図９（Ａ）は、上述の加工工程を経たボンド基板を用いて作製された半導体基板の一部を拡大した断面図に相当する。図９（Ａ）から分かるように、半導体層１４０の下部には導電層２０８が存在し、これらは導電層２０２を介して電気的に接続されている。なお、図９（Ａ）に示す半導体基板はベース基板１００側に絶縁層１０４を設けていないが、開示する発明の一態様はこれに限定して解釈されない。
半導体層１４０には、トランジスタのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物、または、リン、砒素などのｎ型を付与する不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型トランジスタを形成する場合にはｐ型を付与する不純物を添加し、ｐチャネル型トランジスタを形成する場合にはｎ型を付与する不純物を添加することができる。
上記半導体層１４０に対してエッチング処理を施すことにより、半導体層１４０を島状に分離して島状の半導体層１５０を形成する。なお、エッチング処理はウエットエッチング処理としても良いし、ドライエッチング処理としても良い。そして、半導体層１５０を覆うように、ゲート絶縁層１５２を形成する。ゲート絶縁層１５２の詳細は先の実施の形態を参酌することができる。
次に、ゲート絶縁層１５２上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、半導体層１５０の上方にゲート電極１５４を形成する（図９（Ｂ）参照）。ゲート電極１５４の詳細についても、先の実施の形態を参酌することができる。
次に、ゲート電極１５４をマスクとして用いて、一導電型を付与する不純物元素を半導体層１５０に添加し、低濃度不純物領域を形成する。そして、低濃度不純物領域の一部と重畳するようにマスクを形成した後、当該マスクを用いて一導電型を付与する不純物元素を半導体層に添加する。これにより、高濃度不純物領域１６２および高濃度不純物領域１６４が形成されると共に、低濃度不純物領域１６６およびチャネル形成領域１６８が形成される。
次に、半導体層１５０、ゲート絶縁層１５２、ゲート電極１５４などを覆うように絶縁層１７０を形成する（図９（Ｃ）参照）。絶縁層１７０については、先の実施の形態を参酌することができる。
次に、ゲート絶縁層１５２および絶縁層１７０を選択的にエッチングして、高濃度不純物領域１６２および高濃度不純物領域１６４に達するコンタクトホールを形成する。そして、該コンタクトホールを通じて、半導体層１５０の高濃度不純物領域１６２と電気的に接続する電極１７２、および半導体層１５０の高濃度不純物領域１６４と電気的に接続する電極１７４を形成する（図９（Ｄ）参照）。なお、コンタクトホールを形成する際には、ウエットエッチング処理またはドライエッチング処理のいずれを用いても良い。また、電極１７２および電極１７４の詳細については、先の実施の形態を参酌すればよい。
以上により、大電圧、大電流などの用途に用いられるトランジスタ２８０を含む半導体装置を作製することができる。
本実施の形態において示すように、半導体層の下部に、半導体層と電気的に接続する導電層を設けることで、低濃度不純物領域における電界を緩和すると共に、逆極性キャリアに起因するアバランシェ降伏を抑制して、ドレイン耐圧を一層向上させることが可能である。
なお、本実施の形態は先の実施の形態と適宜組み合わせて用いることができる。
１００ ベース基板
１０２ 導電層
１０４ 絶縁層
１１０ ボンド基板
１１２ 脆化領域
１１４ 絶縁層
１２０ 半導体層
１２２ 半導体基板
１３０ レーザー光
１４０ 半導体層
１５０ 半導体層
１５２ ゲート絶縁層
１５４ ゲート電極
１５６ 低濃度不純物領域
１５８ 低濃度不純物領域
１６０ マスク
１６２ 高濃度不純物領域
１６４ 高濃度不純物領域
１６６ 低濃度不純物領域
１６８ チャネル形成領域
１７０ 絶縁層
１７２ 電極
１７４ 電極
１８０ トランジスタ
１９０ 絶縁層
１９２ 導電層
２００ 導電層
２０２ 導電層
２０４ 絶縁層
２０６ 絶縁層
２０８ 導電層
２８０ トランジスタ

Claims (11)

  1. ボンド基板にイオンを添加することにより、前記ボンド基板中に脆化領域を形成し、
    絶縁表面を有するベース基板の一表面に導電層を形成し、
    前記ボンド基板と前記ベース基板を、絶縁層を介して貼り合わせ、
    前記ボンド基板を加熱して、前記ボンド基板を前記脆化領域において分離することにより、前記ベース基板上に、前記導電層、前記絶縁層、および半導体層の積層構造を形成し、
    前記半導体層をパターニングして、島状の半導体層を形成し、
    前記島状の半導体層を覆うようにゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極を形成し、
    前記島状の半導体層に選択的に不純物元素を添加して、チャネル形成領域、第１の不純物領域、第２の不純物領域、および前記チャネル形成領域と前記第２の不純物領域の間の第３の不純物領域を形成し、
    前記第１の不純物領域に電気的に接続する第１の電極と、前記第２の不純物領域に電気的に接続する第２の電極を形成することを特徴とする半導体装置の作製方法。
  2. ボンド基板にイオンを添加することにより、前記ボンド基板中に脆化領域を形成し、
    前記ボンド基板の一表面に第１の絶縁層を形成し、前記第１の絶縁層上に導電層を形成し、前記導電層上に第２の絶縁層を形成し、
    絶縁表面を有するベース基板の一表面に第３の絶縁層を形成し、
    前記ボンド基板と前記ベース基板を、前記第２の絶縁層および前記第３の絶縁層を介して貼り合わせ、
    前記ボンド基板を加熱して、前記ボンド基板を前記脆化領域において分離することにより、前記ベース基板上に、前記第３の絶縁層、前記第２の絶縁層、前記導電層、前記第１の絶縁層、および半導体層の積層構造を形成し、
    前記半導体層をパターニングして、島状の半導体層を形成し、
    前記島状の半導体層を覆うようにゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極を形成し、
    前記島状の半導体層に選択的に不純物元素を添加して、チャネル形成領域、第１の不純物領域、第２の不純物領域、および前記チャネル形成領域と前記第２の不純物領域の間の第３の不純物領域を形成し、
    前記第１の不純物領域に電気的に接続される第１の電極と、前記第２の不純物領域に電気的に接続される第２の電極とを形成することを特徴とする半導体装置の作製方法。
  3. 請求項２において、
    前記ボンド基板の一表面に第１の絶縁層を形成する前、前記第１の絶縁層を形成した後、前記導電層を形成した後、または前記第２の絶縁層を形成した後のいずれかにおいて、前記ボンド基板に前記イオンを添加して前記脆化領域を形成することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記脆化領域を形成する前に、前記ボンド基板の一表面に保護絶縁層を形成することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記ボンド基板は、単結晶シリコン基板または単結晶炭化シリコン基板であることを特徴とする半導体装置の作製方法。
  6. 絶縁表面を有するベース基板と、
    前記絶縁表面上の導電層と、
    前記導電層上の絶縁層と、
    前記絶縁層上の、チャネル形成領域、第１の不純物領域、第２の不純物領域、および前記チャネル形成領域と前記第２の不純物領域の間の第３の不純物領域と、を有する半導体層と、
    前記半導体層を覆うゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記第１の不純物領域に電気的に接続された第１の電極と、前記第２の不純物領域に電気的に接続された第２の電極とを有し、
    前記導電層は所定の電位に保持されることを特徴とする半導体装置。
  7. 請求項６において
    前記半導体層は、単結晶シリコン層または単結晶シリコン炭化物層であることを特徴とする半導体装置。
  8. 請求項６または請求項７において、
    前記所定の電位は、接地電位であることを特徴とする半導体装置。
  9. 請求項６乃至請求項８のいずれか一において、
    前記第１の不純物領域および前記第２の不純物領域における不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上であり、
    前記第３の不純物領域における不純物濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
  10. 請求項６乃至請求項９のいずれか一において、
    前記絶縁層の厚さは５μｍ以下であることを特徴とする半導体装置。
  11. 請求項６乃至請求項１０のいずれか一において、
    前記チャネル形成領域と前記導電層とは、電気的に接続されていることを特徴とする半導体装置。
JP2010049103A 2009-03-12 2010-03-05 半導体装置及びその作製方法 Withdrawn JP2010239123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010049103A JP2010239123A (ja) 2009-03-12 2010-03-05 半導体装置及びその作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009059157 2009-03-12
JP2010049103A JP2010239123A (ja) 2009-03-12 2010-03-05 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2010239123A true JP2010239123A (ja) 2010-10-21
JP2010239123A5 JP2010239123A5 (ja) 2013-03-07

Family

ID=42729981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010049103A Withdrawn JP2010239123A (ja) 2009-03-12 2010-03-05 半導体装置及びその作製方法

Country Status (4)

Country Link
US (1) US8530333B2 (ja)
JP (1) JP2010239123A (ja)
CN (1) CN101840864B (ja)
SG (1) SG184747A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057771A1 (ja) * 2011-10-21 2013-04-25 株式会社島津製作所 薄膜トランジスタの製造方法
JPWO2013057771A1 (ja) * 2011-10-21 2015-04-02 株式会社島津製作所 薄膜トランジスタの製造方法
JP2018142748A (ja) * 2011-02-23 2018-09-13 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5658916B2 (ja) * 2009-06-26 2015-01-28 株式会社半導体エネルギー研究所 半導体装置
US8766361B2 (en) * 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158270A (ja) * 2001-08-27 2003-05-30 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器
JP2003172950A (ja) * 2001-06-22 2003-06-20 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2009004739A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法、および半導体装置の作製方法
JP2009043748A (ja) * 2007-08-06 2009-02-26 Seiko Epson Corp 半導体装置および電気光学装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534409B1 (en) 1996-12-04 2003-03-18 Micron Technology, Inc. Silicon oxide co-deposition/etching process
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3909583B2 (ja) * 2001-08-27 2007-04-25 セイコーエプソン株式会社 電気光学装置の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP2005223102A (ja) * 2004-02-04 2005-08-18 Nec Corp 不揮発性記憶装置及びその製造方法
JP3998677B2 (ja) 2004-10-19 2007-10-31 株式会社東芝 半導体ウェハの製造方法
US7456080B2 (en) 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
US7608521B2 (en) 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP2008225338A (ja) 2007-03-15 2008-09-25 Seiko Epson Corp 電気光学装置およびその製造方法、電子機器
EP1978554A3 (en) 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
US7767542B2 (en) 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003172950A (ja) * 2001-06-22 2003-06-20 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2003158270A (ja) * 2001-08-27 2003-05-30 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器
JP2009004739A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法、および半導体装置の作製方法
JP2009043748A (ja) * 2007-08-06 2009-02-26 Seiko Epson Corp 半導体装置および電気光学装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018142748A (ja) * 2011-02-23 2018-09-13 株式会社半導体エネルギー研究所 半導体装置
WO2013057771A1 (ja) * 2011-10-21 2013-04-25 株式会社島津製作所 薄膜トランジスタの製造方法
JPWO2013057771A1 (ja) * 2011-10-21 2015-04-02 株式会社島津製作所 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
SG184747A1 (en) 2012-10-30
US20100230754A1 (en) 2010-09-16
CN101840864A (zh) 2010-09-22
US8530333B2 (en) 2013-09-10
CN101840864B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
TWI470732B (zh) 半導體裝置及其製造方法
US7883988B2 (en) Method for manufacturing semiconductor substrate
US8349704B2 (en) Method for manufacturing SOI substrate and SOI substrate
TW200935594A (en) Semiconductor device and electronic appliance
JP2010239123A (ja) 半導体装置及びその作製方法
JP2011040729A (ja) 半導体基板の作製方法および半導体装置
US8735263B2 (en) Method for manufacturing SOI substrate
US8043937B2 (en) Method for manufacturing semiconductor substrate
JP2007287945A (ja) 薄膜トランジスタ
CN101599464B (zh) 半导体装置的制造方法
JP5977947B2 (ja) Ｓｏｉ基板の作製方法
JP5846727B2 (ja) 半導体基板の作製方法
JPWO2011145286A1 (ja) 表示用薄膜半導体装置の製造方法
JP2004039701A (ja) 半導体装置の作製方法
JP5284669B2 (ja) 半導体装置の作製方法
JP5562696B2 (ja) 半導体装置の作製方法
JP5669439B2 (ja) 半導体基板の作製方法
KR101641499B1 (ko) Ｓｏｉ 기판의 제작 방법
JP2009272479A (ja) 半導体装置、集積回路及び表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140623