JP2010231330A - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP2010231330A JP2010231330A JP2009076061A JP2009076061A JP2010231330A JP 2010231330 A JP2010231330 A JP 2010231330A JP 2009076061 A JP2009076061 A JP 2009076061A JP 2009076061 A JP2009076061 A JP 2009076061A JP 2010231330 A JP2010231330 A JP 2010231330A
- Authority
- JP
- Japan
- Prior art keywords
- low
- speed
- clock
- speed clock
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012790 confirmation Methods 0.000 claims abstract description 53
- 230000002159 abnormal effect Effects 0.000 claims abstract description 27
- 230000005856 abnormality Effects 0.000 claims abstract description 22
- 230000007704 transition Effects 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 abstract description 23
- 238000005259 measurement Methods 0.000 abstract description 16
- 230000002265 prevention Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】マイクロコンピュータ10に低速クロックの状態を判定するための低速クロック確認部40を備える。この低速クロック確認部40は、確認用クロック発振部41で発生させた確認用クロックを用いて時間測定部42にて低速クロックの数を数え、比較部43にて低速クロックの数が規定値を満たすか否かを判定する。そして、比較部43が低速クロックに異常があると判定すると、低速クロック確認部40は出力部44から低速クロックの異常状態を示す異常信号を間欠制御部70、クロック制御部50、および機能部80に出力する。これにより、マイクロコンピュータ10が低速クロックを用いた低速動作に遷移しないようにする。
【選択図】図1
Description
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示されるマイクロコンピュータは、例えば車両に搭載されるECU等に用いられ、バッテリで動作するものである。
上記第1実施形態では、低速クロック確認部40の比較部43で用いられる期待値は予め比較部43に設定された値であるが、例えば機能部80の指令により変更することもできる。これにより、低速クロックの周波数に応じて期待値を設定できるので、マイコン10の汎用性を高めることができる。
40 低速クロック確認部
42 時間測定部
43 比較部
44 出力部
50 クロック制御部
70 間欠制御部
Claims (3)
- 高速クロックを用いた通常動作と、前記高速クロックよりも遅い低速クロックを用いた低速動作とのいずれかの動作により所定の機能を実現するマイクロコンピュータであって、
前記低速クロックを入力してこの低速クロックの異常の有無を判定する判定部(42、43)と、前記判定部(42、43)により前記低速クロックの異常が検出されたときに前記低速クロックの異常状態を示す異常信号を出力する出力部(44)とを有する低速クロック確認部(40)を備えていることを特徴とするマイクロコンピュータ。 - 前記低速クロック確認部(40)から前記異常信号を入力したとき、前記通常動作から前記低速動作への遷移を禁止する制御部(50、70)を備えていることを特徴とする請求項1に記載のマイクロコンピュータ。
- 前記低速クロック確認部(40)から前記異常信号を入力したとき、前記高速クロックを入力し、この高速クロックを分周して該高速クロックよりも遅く前記低速クロックよりも速い中高速クロックを生成し、この中高速クロックを前記通常動作に用いる制御部(50、70)を備えていることを特徴とする請求項1または2に記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009076061A JP5347631B2 (ja) | 2009-03-26 | 2009-03-26 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009076061A JP5347631B2 (ja) | 2009-03-26 | 2009-03-26 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010231330A true JP2010231330A (ja) | 2010-10-14 |
JP5347631B2 JP5347631B2 (ja) | 2013-11-20 |
Family
ID=43047111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009076061A Expired - Fee Related JP5347631B2 (ja) | 2009-03-26 | 2009-03-26 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5347631B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012147220A (ja) * | 2011-01-12 | 2012-08-02 | Panasonic Corp | 無線通信装置 |
CN102739248A (zh) * | 2011-03-30 | 2012-10-17 | 拉碧斯半导体株式会社 | 时钟信号生成电路 |
JP2013114589A (ja) * | 2011-11-30 | 2013-06-10 | Seiko Epson Corp | マイクロコントローラー |
JP2015080069A (ja) * | 2013-10-16 | 2015-04-23 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の動作制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619573A (ja) * | 1992-06-29 | 1994-01-28 | Sanyo Electric Co Ltd | マイクロコンピュータの発振クロック判定装置 |
JPH0635562A (ja) * | 1992-07-17 | 1994-02-10 | Hitachi Seiko Ltd | マイクロコンピュータの異常動作防止回路 |
JP2002073200A (ja) * | 2000-09-01 | 2002-03-12 | Yazaki Corp | 制御ユニット及び、多重通信システム |
-
2009
- 2009-03-26 JP JP2009076061A patent/JP5347631B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619573A (ja) * | 1992-06-29 | 1994-01-28 | Sanyo Electric Co Ltd | マイクロコンピュータの発振クロック判定装置 |
JPH0635562A (ja) * | 1992-07-17 | 1994-02-10 | Hitachi Seiko Ltd | マイクロコンピュータの異常動作防止回路 |
JP2002073200A (ja) * | 2000-09-01 | 2002-03-12 | Yazaki Corp | 制御ユニット及び、多重通信システム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012147220A (ja) * | 2011-01-12 | 2012-08-02 | Panasonic Corp | 無線通信装置 |
CN102739248A (zh) * | 2011-03-30 | 2012-10-17 | 拉碧斯半导体株式会社 | 时钟信号生成电路 |
JP2012208804A (ja) * | 2011-03-30 | 2012-10-25 | Lapis Semiconductor Co Ltd | クロック信号生成回路 |
JP2013114589A (ja) * | 2011-11-30 | 2013-06-10 | Seiko Epson Corp | マイクロコントローラー |
JP2015080069A (ja) * | 2013-10-16 | 2015-04-23 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の動作制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5347631B2 (ja) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4750564B2 (ja) | リセット信号生成回路 | |
JP4038134B2 (ja) | 電源制御装置及び情報処理装置 | |
WO2011145198A1 (ja) | データプロセッサ及び電子制御ユニット | |
KR20130020652A (ko) | 자동 안전 오실레이터 감시 및 경고 장치 | |
JP5347631B2 (ja) | マイクロコンピュータ | |
JP4151566B2 (ja) | マイクロコンピュータ | |
JP4715760B2 (ja) | マイクロコンピュータ及び制御システム | |
JP5281448B2 (ja) | 電子制御装置、異常監視方法 | |
JP2010021706A (ja) | 半導体集積回路 | |
JP4541214B2 (ja) | 検出回路及び半導体装置 | |
JP3578043B2 (ja) | 電源電圧検出回路 | |
JP4701898B2 (ja) | 外部信号検出回路およびリアルタイムクロック | |
US8638154B2 (en) | System clock monitoring apparatus and motor control system | |
JP2009116719A (ja) | マイクロコンピュータ | |
US6606713B1 (en) | Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal | |
JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
JP5870319B2 (ja) | ネットワーク端末、その制御方法およびネットワークシステム | |
TWI501555B (zh) | 動態調整振盪源起振電流的控制電路及方法 | |
JP2005173927A (ja) | 半導体装置 | |
JP5682783B2 (ja) | 信号入力用回路 | |
JP4248963B2 (ja) | 計時装置 | |
JP5532005B2 (ja) | 半導体集積回路装置 | |
JP2015024677A (ja) | 車載電子制御装置 | |
JP4984718B2 (ja) | 情報処理システム | |
JP2024162795A (ja) | 演算装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5347631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |