JP2010204599A - スキャナー、電気光学パネル、電気光学表示装置及び電子機器 - Google Patents

Abstract

【課題】ブートストラップされた高電位による素子破壊や信頼性低下を効果的に防止する。
【解決手段】同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、前記スキャナーを構成する前記単位回路は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、前記電圧制限トランジスターのゲート電極は第１の電源電位が供給されるスキャナー。
【選択図】図６

Description

本発明は、スキャナー、電気光学パネル、当該電気光学パネルを備える電気光学表示装置、及び当該電気光学表示装置を備える電子機器に関する。

アクティブマトリクス装置を用いた電気光学パネルを低コスト化する手法として、アクティブマトリクス装置と同一基板上に駆動回路を内蔵する技術が知られている。特に駆動回路をｎ型もしくはｐ型どちらかの同一導電型のトランジスターのみで回路構成すればコスト削減効果は高い。この場合、駆動回路の出力信号の電位振幅を十分得るためにブートストラップを用いたスキャナーを走査線駆動回路として用いる構成が一般的であり、数多くの回路構成が提案されている（例えば特許文献１）。

ここでブートストラップにより吊り上げられる電位（以下、ブートストラップ電位という）は高いほどスキャナーの駆動能力を高めることができるが、高くなりすぎると素子破壊・信頼性低下に繋がるため、ブートストラップ電位を適正に制御する技術が特許文献２に提案されている。

特許第３６５８３４９号公報 特開２００８−２８７１３４号公報

特許文献２で提案されているような容量分割によりブートストラップ電位を調整する手法は容量の素子面積により回路面積が増大する上にプロセスばらつきに弱い。

本発明は同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、前記スキャナーを構成する前記単位回路は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、前記電圧制限トランジスターのゲート電極は第１の電源電位が供給されてなることを特徴としたスキャナーである。

またさらに本発明では、前記の回路を構成する素子として、前記スキャナーを構成する前記単位回路は、前記出力トランジスターのゲート電極に適切なタイミングで第２の電源電位を書き込んで前記出力トランジスターを遮断する遮断スイッチもしくは前記出力トランジスターが導通状態となるタイミングで導通状態となって第２の電源電位を一端に書き込む制御スイッチもしくは少なくとも電源投入直後に前記出力トランジスターの前記ゲート電極に第２の電源電位を書き込むリセットスイッチのいずれか少なくとも一つを有し、これらのトランジスターは前記電圧制限トランジスターの前記一端とは別の他端に接続されることも提案する。

このように構成することで、出力トランジスターのゲート電極に印加されるブートストラップ電位は十分高くなり駆動能力が確保できる一方、電圧制限トランジスターの他端の電位は第１の電源電位までに制限されるため、回路を構成する素子（具体的には上記の遮断トランジスター、制御トランジスター、リセットスイッチ）に印加される電位を制限でき、信頼性や歩留まりに影響することがない。また、ブートストラップ電位を下げるための容量も不要であるので回路面積も小さく出来る。

またさらに本発明はこれらのスキャナーを走査線駆動回路として基板上に形成した電気光学パネルとそれを用いた電気光学表示装置および電子機器を提案する。走査線駆動回路に十分な能力があるため表示品位が高く、コストおよびサイズを抑えた表示装置および電子機器が実現可能である。

本発明の実施例に係る液晶表示装置９１０の斜視図。 本発明の実施例に係るアクティブマトリクス基板１０１の構成図。 本発明の実施例に係るアクティブマトリクス基板１０１の画素回路図。 本発明の電子機器１０００の実施例を示すブロック図。 本発明の走査線駆動回路３０１の実施例を示すブロック図。 本発明の単位走査線駆動回路５１０−ｎの実施例を示す回路図。 本発明を説明するための比較例に関わる単位走査線駆動回路５１０’−ｎの回路図。 本発明の実施例に関わる走査線駆動回路３０１の順方向動作を説明するためのタイミングチャート。 本発明の実施例に関わる走査線駆動回路３０１の逆方向動作を説明するためのタイミングチャート。 本発明のデータ線駆動回路３０２の実施例を示す回路図。 本発明の実施例に関わるデータ線駆動回路３０２の動作を説明するためのタイミングチャート。

以下、本発明を具体化した実施形態について図面に基づいて説明する。

［実施の形態］
図１は本実施形態に係る電気光学パネルとしての液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス装置としてのアクティブマトリクス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持してなる。アクティブマトリクス基板１０１上には、図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが、画素に対応したカラーフィルターと、光抜けを防止してコントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスとが形成される。ネマティック相液晶材料９２２と接触する面には、ポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜ラビング処理方向と平行かつ逆向きにラビング処理されている。

さらに対向基板９１２の外側には、上偏光板９２４を、アクティブマトリクス基板１０１の外側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７はバックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施形態ではＬＥＤユニットであるが、冷陰極管（ＣＣＦＬ）であってもよい。バックライトユニット９２６はコネクター９２９を通じて電子機器本体に接続され、電源を供給される。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。

また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す張り出し部１１０が設けられ、その張り出し部１１０には、可撓性基板としてのＦＰＣ９２８及び駆動ＩＣ９２１が実装され張り出し部１１０上に設けられた信号入力端子３２０（図２参照）を通じて電気的に接続されている。駆動ＩＣ９２１はアクティブマトリクス基板１０１の駆動に必要な信号と電源を供給し、ＦＰＣ９２８は電子機器１０００を構成する外部電源回路７８４及び映像処理回路７８０（図４参照）から必要な信号と電源を駆動ＩＣ９２１及びアクティブマトリクス基板１０１に供給する。なお、本実施形態では、張り出し部１１０に駆動ＩＣ９２１を実装するＣＯＧ（Chip On Glass）実装としたが、張り出し部１１０にはＦＰＣ９２８のみを実装し、駆動ＩＣ９２１はＦＰＣ９２８に実装するＣＯＦ（Chip On Film）実装としてもよい。

図２はアクティブマトリクス基板１０１の構成図である。アクティブマトリクス基板１０１上には４８０本の複数の走査線２０１（２０１−１〜２０１−４８０）と１９２０本の複数のデータ線２０２（２０２−１〜２０２−１９２０）が直交して形成されている。走査線２０１−１〜２０１−４８０は走査線駆動回路３０１に接続されて駆動される。また、データ線２０２−１〜２０２−１９２０はデータ線駆動回路３０２に接続されて駆動される。ここで走査線駆動回路３０１、データ線駆動回路３０２を構成する薄膜トランジスターは後述する画素スイッチング素子４０１（４０１−ｎ−ｍ）と同一の製造工程で製造された、いわゆる駆動回路内蔵型のアクティブマトリクス基板である。

図３は表示領域３１０におけるｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。電気光学パネルとしての液晶表示装置９１０は複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子を備えてなる。走査線２０１−ｎとデータ線２０２−ｍの各交点にはｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２（４０２−ｎ−ｍ）に接続されている。画素電極４０２−ｎ−ｍは共通電極（ＣＯＭ）９３０と誘電体をはさんで補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで共通電極（ＣＯＭ）９３０とやはりコンデンサーを形成する。ここで共通電極（ＣＯＭ）９３０はアクティブマトリクス基板１０１上の表示領域３１０全体に配置された透明な共通電極であって、各画素電極４０２−ｎ−ｍとアクティブマトリクス基板１０１上でコンデンサーを形成し、電界がアクティブマトリクス基板１０１と平行な方向に印加されるいわゆるＩＰＳ（In Plane Switching）モードの液晶表示装置となるように構成されている。共通電極（ＣＯＭ）９３０は本実施形態では一定周期で反転するＡＣ駆動を行なわれるが、常に一定電位を保つＤＣ駆動であっても差し支えない。

図４は本実施例での電子機器１０００の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した液晶表示装置であって、外部電源回路７８４、映像処理回路７８０が可撓性基板としてのＦＰＣ９２８およびコネクター９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。ここで電子機器１０００とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、フォトビューワー、ビデオプレイヤー、ＤＶＤプレイヤー、オーディオプレイヤーなどである。また、本実施形態は、電気光学パネルとしての液晶表示装置９１０を用いた種々の電気光学表示装置にも同様に適用することができる。更に、本発明は本発明の電気光学パネルとしての液晶表示装置９１０を含む他の電子機器にも適用することができる。

図５は第１の実施例におけるスキャナーとしての走査線駆動回路３０１のブロック図である。走査線駆動回路３０１は同一導電型のトランジスターで構成された４８０個の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０よりなり、各単位走査線駆動回路５１０−ｎの出力端子は各走査線２０１−ｎに接続される（ｎ＝１〜４８０）。また、単位走査線駆動回路５１０−ｎは走査線２０１−ｎ−１及び走査線２０１−ｎ−１にも接続される。ただし、単位走査線駆動回路５１０−１及び単位走査線駆動回路５１０−４８０は信号ＧＳＰに接続される。スキャナーとしての走査線駆動回路３０１を構成する複数の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０は、外部から与えられる信号を選択的に複数の単位回路の出力端子に出力する出力トランジスターとしての第１のトランジスター４１１−ｎを備えている。

図６はｎ番目（ｎ＝１〜４８０）の単位走査線駆動回路５１０−ｎの回路図である。ｎ番目の走査線２０１−ｎには出力トランジスターとしての第１のトランジスター４１１−ｎの一端と第２のトランジスター４１２−ｎの一端と、第１のコンデンサー４４１−ｎの一端が接続される。出力トランジスターとしての第１のトランジスター４１１−ｎの他端は信号ＧＥＮ１（ｎが奇数の場合）または信号ＧＥＮ２（ｎが偶数の場合）が接続される。出力トランジスターとしての第１のトランジスター４１１−ｎのゲート電極はブートストラップノード５２１−ｎに接続され、第１のコンデンサー４４１−ｎの他端と電圧制限トランジスター４５０−ｎの一端に接続される。電圧制限トランジスター４５０−ｎの他端は第１の方向スイッチ４３１−ｎの一端と、第２の方向スイッチ４３２−ｎの一端と、遮断スイッチとしての第５のトランジスター４１５−ｎの一端と、リセットスイッチ４０１−ｎの一端と、第６のトランジスター４１６−ｎの一端と、制御スイッチとしての第４のトランジスター４１４−ｎのゲート電極に接続される。第２のトランジスター４１２−ｎのゲート電極は第３のトランジスター４１３−ｎの一端と、制御スイッチとしての第４のトランジスター４１４−ｎの一端と、第６のトランジスター４１６−ｎのゲート電極に接続される。遮断スイッチとしての第５のトランジスター４１５−ｎのゲート電極は第３の方向スイッチ４３３−ｎの一端と、第４の方向スイッチ４３４−ｎの一端に接続され、第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎのゲート電極は第１の方向信号ＵＤが供給され、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎのゲート電極は第２の方向信号ＸＵＤが供給され、第１の方向スイッチ４３１−ｎの他端は第１の整流素子４２１−ｎの一端に接続され、第２の方向スイッチ４３２−ｎの他端は第２の整流素子４２２−ｎの一端に接続され、第１の整流素子４２１−ｎの他端およびゲート電極と第４の方向スイッチ４３４−ｎの他端は前段の走査線２０１−ｎ−１（ｎ＝２〜４８０の場合）もしくは信号ＧＳＰ（ｎ＝１の場合）に接続され、第２の整流素子４２２−ｎの他端およびゲート電極と第３の方向スイッチ４３３−ｎの他端は次段の走査線２０１−ｎ＋１（ｎ＝１〜４７９の場合）もしくは信号ＧＳＰ（ｎ＝４８０の場合）に接続される。

第３のトランジスター４１３−ｎの他端とゲート電極は第１の電源電位としての電位ＶＧＨに接続され、第２のトランジスター４１２−ｎと制御スイッチとしての第４のトランジスター４１４−ｎと遮断スイッチとしての第５のトランジスター４１５−ｎと第６のトランジスター４１６−ｎとリセットスイッチ４０１−ｎの各他端は第２の電源電位としての電位ＶＧＬに接続され、リセットスイッチ４０１−ｎのゲート電極は信号ＲＳＴに接続される。
出力トランジスターとしての第１のトランジスター４１１−ｎのゲート電極は電圧制限トランジスター４５０−ｎの一端に接続され、電圧制限トランジスター４５０−ｎのゲート電極は第１の電源電位としての電位ＶＧＨが供給される。

ここで外部から与えられる信号である信号ＧＥＮ１、信号ＧＥＮ２、信号ＧＳＰ、信号ＲＳＴは駆動ＩＣ９２１から信号入力端子３２０を介して０Ｖ／＋１５Ｖ振幅で供給されるタイミング信号であり、第１の電源電位としての電位ＶＧＨと第２の電源電位としての電位ＶＧＬは駆動ＩＣ９２１から信号入力端子３２０を介して入力されるＤＣ電源であって第１の電源電位としての電位ＶＧＨは１５Ｖ、第２の電源電位としての電位ＶＧＬは０Ｖに設定される。第１の方向信号ＵＤならびに第２の方向信号ＸＵＤは駆動ＩＣ９２１から信号入力端子３２０を介して入力され電位であって、スキャン方向に応じて１５Ｖもしくは０ＶのＤＣ電位に設定される（後述）。また、第１のトランジスター４１１−ｎ、第２のトランジスター４１２−ｎ、第３のトランジスター４１３−ｎ、第４のトランジスター４１４−ｎ、第５のトランジスター４１５−ｎ、第６のトランジスター４１６−ｎ、第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎ、第３の方向スイッチ４３３−ｎ、第４の方向スイッチ４３４−ｎ、第１の整流素子４２１−ｎ、第２の整流素子４２２−ｎ、リセットスイッチ４０１−ｎはいずれもｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなり、画素スイッチング素子４０１−ｎ−ｍと同一工程でアクティブマトリクス基板１０１上に形成される。これらのトランジスターは同一工程で製造されているので、概略同じ特性を有し、本実施例ではその閾値電圧Ｖｔｈは＋２Ｖとなるように製造される。また本実施例では第１のコンデンサー４４１−ｎは安定したブートストラップ電圧を得るために設けているが、トランジスターの設計パラメーターによっては不要である。また、第６のトランジスター４１６−ｎは非選択期間中、出力トランジスターである第１のトランジスター４１１−ｎのゲート電極を０Ｖに固定し続けるために設けているが、これも設計パラメーターによっては不要である。

図７は図６との比較例として示す単位走査線駆動回路５１０’−ｎの回路図である。比較例は電圧制限トランジスター４５０−ｎが存在せず、ブートストラップノード５２１−ｎに直接、第１の方向スイッチ４３１−ｎの一端と、第２の方向スイッチ４３２−ｎの一端と、遮断スイッチとしての第５のトランジスター４１５−ｎの一端と、リセットスイッチ４０１−ｎの一端と、第６のトランジスター４１６−ｎの一端と、制御スイッチとしての第４のトランジスター４１４−ｎのゲート電極に接続される。また、電圧緩和コンデンサー４６１−ｎが追加され、その一端はブートストラップノード５２１−ｎに、他端は電位ＶＧＬに接続される。その他の構成は図６と同じであるので、同じ番号を付与することで説明を省略する。

図８は走査線駆動回路３０１の順方向動作時のタイミングチャートである。なお、順方向動作か逆方向動作かは図４の中央演算回路７８１によって判断され、映像処理回路７８０と可撓性基板としてのＦＰＣ９２８を介して駆動ＩＣ９２１に設定コマンドを送ることで決定されるものであり、順方向動作時は第１の方向信号ＵＤは１５Ｖ、第２の方向信号ＸＵＤは０ＶのＤＣ電位が駆動ＩＣ９２１より与えられる。このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時導通状態であり、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時非導通状態である。信号ＲＳＴは電源立ち上げ後、最初の信号ＧＳＰがＨｉｇｈ（１５Ｖ）になる前に一回だけ４０μ秒間Ｈｉｇｈ（１５Ｖ）となるリセット信号であり、信号ＧＳＰは１６．６６７ｍ秒周期（フレーム周期）で一回、２８μ秒間Ｈｉｇｈとなる信号であり、信号ＧＥＮ１は信号ＧＳＰがＨｉｇｈになってから３４．６μ秒後にＨｉｇｈ（１５Ｖ）となって、以下６９．２μ秒毎に２８μ秒間Ｈｉｇｈ（１５Ｖ）となるのを２４０回繰り返す信号であり、信号ＧＥＮ２は信号ＧＥＮ１と同様で３４．６μ秒位相が遅れた信号である。

最初に信号ＲＳＴが一定期間（本実施例では４０μ秒）Ｈｉｇｈ（＝１５Ｖ）になると、全段のリセットスイッチ４０１−ｎがＯＮし、電圧制限トランジスター４５０−ｎを介して電位ＶＧＬ（０Ｖ）がブートストラップノード５２１−ｎに充電され、制御スイッチとしての第４のトランジスター４１４−ｎのゲート電極も電位ＶＧＬ（０Ｖ）が充電されるため、第２のトランジスター４１２−ｎのゲート電極に第３のトランジスター４１３−ｎを介して電位ＶＧＨ（１５Ｖ）から閾値電圧Ｖｔｈ（＝２Ｖ）分ドロップした電位（１３Ｖ）が充電されて、出力トランジスターとしての第１のトランジスター４１１−ｎはＯＦＦし、第２のトランジスター４１２−ｎはＯＮするため、全走査線２０１−１〜２０１−４８０には電位ＶＧＬ（０Ｖ）が充電される。なお、本実施例では前記リセット動作は電源投入直後の一回だけ行っているが、各垂直ブランク期間に毎回行ってもよい。

次に信号ＧＳＰがＨｉｇｈ（＝１５Ｖ）になると、初段（ｎ＝１）の第１の整流素子４２１−１はＯＮし、第１の方向スイッチ４３１−１及び電圧制限トランジスター４５０−１を介してブートストラップノード５２１−１に充電が行われる。このとき、第１の整流素子４２１−１から第１の方向スイッチ４３１−１に印加される電位は閾値電圧Ｖｔｈ（Ｖｔｈ＝２Ｖ）分低下して１３Ｖとなる。しかし、第１の方向スイッチ４３１−１および電圧制限トランジスター４５０−１のゲート電位は１５Ｖであり、印加された電位（１３Ｖ）＋閾値電圧（２Ｖ）ちょうどとなるので、第１の方向スイッチ４３１−１および電圧制限トランジスター４５０−１による電位低下はほぼ生じず、ブートストラップノード５２１−１の電位は電位ＶＡ１＝１３Ｖとなり、出力トランジスターとしての第１のトランジスター４１１−ｎは導通状態となる。このとき、制御スイッチとしての第４のトランジスター４１４−ｎのゲート電極も電位ＶＡ１＝１３Ｖ電位となり、制御スイッチとしての第４のトランジスター４１４−ｎは導通状態となって第２のトランジスター４１２−ｎと第６のトランジスター４１６−ｎのゲート電極に電位ＶＧＬ（０Ｖ）を書き込むため第２のトランジスター４１２−ｎと第６のトランジスター４１６−ｎは非導通状態となる。

信号ＧＳＰがＬｏｗ（＝０Ｖ）になると第１の整流素子４２１−１はＯＦＦするからブートストラップノード５２１−１は１３Ｖを保つ。次に信号ＧＥＮ１がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−１の電位は第１のコンデンサー４４１−１の容量と第１のトランジスター４１１−１のゲート容量の和が配線の平行容量や交差容量などに比べ十分大きいとすれば１５Ｖ上昇し、電位ＶＡ２＝２８Ｖとなる。しかし、電圧制限トランジスター４５０−１のゲート電位は１５Ｖであり、閾値電圧は２Ｖであるからソース電位は１３Ｖ以上になると非導通状態になって、第１の方向スイッチ４３１−ｎの一端と、第２の方向スイッチ４３２−ｎの一端と、遮断スイッチとしての第５のトランジスター４１５−ｎの一端と、リセットスイッチ４０１−ｎの一端と、第６のトランジスター４１６−ｎの一端と、制御スイッチとしての第４のトランジスター４１４−ｎのゲート電極の電位は１３Ｖ以上に電位が上昇することはない。また、第１のトランジスター４１１−１のソース電位とドレイン電位はいずれも概略１５Ｖであるからゲート電極につながったブートストラップノード５２１−１との電位差は１３Ｖであり、電圧制限トランジスター４５０−１のゲート電位は１５Ｖ、ソース電位は１３Ｖであるからブートストラップノード５２１−１との電位差は１３Ｖ、１５Ｖである。このように、ブートストラップノード５２１−１には２８Ｖという大きな電位をかけて出力トランジスターの駆動能力を十分に確保できる一方で、各素子に印加される電位差は最大１５Ｖであって素子破壊や特性変動による誤動作などを引き起こす心配がない。

次に２８μ秒後に信号ＧＥＮ１がＬｏｗ（＝０Ｖ）になると走査線２０１−１も０Ｖに戻る。このとき、ブートストラップノード５２１−１の電位も電位ＶＡ１（＝１３Ｖ）に戻るので、やはり１５Ｖ以上の電位差が出力トランジスターとしての第１のトランジスター４１１−１にかかることはない。

次段（ｎ＝２）は、信号ＧＥＮ１がＨｉｇｈ（＝１５Ｖ）に反転し、走査線２０１−１が１５Ｖとなったタイミングで、第１の整流素子４２１−２がＯＮし、第１の方向スイッチ４３１−２を介してブートストラップノード５２１−２に電位ＶＡ１＝１３Ｖの充電が行われる。信号ＧＥＮ１がＬｏｗ（＝０Ｖ）になってから６．６μ秒後に信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−２は電位ＶＡ２＝２８Ｖにストラップされて走査線２０１−２には１５Ｖが書き込まれる。このとき、１段目の遮断スイッチとしての第５のトランジスター４１５−１は導通状態となり、ブートストラップノード５２１−１は電位ＶＧＬ（０Ｖ）となって第１のトランジスター４１１−１と第４のトランジスター４１４−１は非導通状態となり、第２のトランジスター４１２−１のゲート電極および第５のトランジスター４１５−１のゲート電極には１３Ｖが書き込まれて導通状態となり、走査線２０１−１は電位ＶＧＬ（０Ｖ）と導通して次のフレームまで信号ＧＥＮ１と走査線２０１−１の間は遮蔽される。以下同様にして走査線２０１−ｎがｎ＝１，２，３，４，５…の順に順次選択されることになる。複数の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０の一つは遮断スイッチとしての第５のトランジスター４１５−ｎを有しており、他の複数の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０の一つからの出力信号によって導通状態となって第２の電源電位としての電位ＶＧＬを出力トランジスターとしての第１のトランジスター４１１−ｎのゲート電極に書き込むことで、出力トランジスターとしての第１のトランジスター４１１−ｎを遮断するように機能する。

図９は走査線駆動回路３０１の逆方向動作時のタイミングチャートである。逆方向動作時は、第１の方向信号ＵＤは０Ｖ、第２の方向信号ＸＵＤは１５ＶのＤＣ電位が与えられる。このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時非導通状態になっており、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時導通状態となっている。信号ＧＥＮ２と信号ＧＥＮ１は図８に対して入れ替わっており、信号ＧＥＮ１は信号ＧＥＮ２と同様で３４．６μ秒位相が遅れた信号となっているが、それ以外は図８と同様のタイミング信号が入力される。信号ＧＳＰがＨｉｇｈ（＝１５Ｖ）になると終段（ｎ＝４８０）の第１の整流素子４２１−４８０がＯＮし、ブートストラップノード５２１−４８０が電位ＶＡ１（＝１３Ｖ）となって、次に信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−４８０の電位は電位ＶＡ２＝２８Ｖとなって走査線２０１−４８０には１５Ｖが書き込まれる。このとき、前段（ｎ＝４７９）の第１の整流素子４２１−４７９がＯＮし、第１の方向スイッチ４３１−４７９を介してブートストラップノード５２１−４７９に電位ＶＡ１＝１３Ｖの充電が行われ、以下同様にして走査線２０１−ｎがｎ＝４８０，４７９，４７８，４７７，４７６…の順に順次選択されることになり、逆方向に選択される他は図８の順方向スキャンと全く同様である。

一方、比較例である図７の構成ではブートストラップノード５２１−ｎには電圧緩和コンデンサー４６１−ｎが接続される。ブートストラップノード５２１−ｎが電位ＶＡ１（＝１３Ｖ）に充電されるところまでは同一であるが、信号ＧＥＮ１または信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転してブートストラップノード５２１−ｎがストラップされる時の電位ＶＡ２は第１のコンデンサー４４１−１の容量と第１のトランジスター４１１−１のゲート容量の和としての容量値Ｃ１と電圧緩和コンデンサー４６１−ｎの容量値Ｃ２の比によって決まる。本実施例ではＣ１＝５００ｆＦ、Ｃ２＝５００ｆＦであってこのとき電位ＶＡ２＝２２．５Ｖとなり、第１の方向スイッチ４３１−ｎの一端と、第２の方向スイッチ４３２−ｎの一端と、遮断スイッチとしての第５のトランジスター４１５−ｎの一端と、リセットスイッチ４０１−ｎの一端と、第６のトランジスター４１６−ｎの一端と、制御スイッチとしての第４のトランジスター４１４−ｎのゲート電極の電位も電位ＶＡ２＝２２．５Ｖが印加される。

以上のように、本発明の実施例（図６の構成）は比較例である電圧緩和コンデンサーを用いてブートストラップノード５２１−ｎのブートストラップ電位としての電位ＶＡ２を低下させる図７の構成に比べると出力トランジスターとしての第１のトランジスター４１１−１のゲート電位が６．５Ｖ高く、その分、走査線２０１−ｎの駆動能力は高くなるため、素子サイズを小さくすることで回路面積を縮小し消費電力を低減することができ、より大型・高精細なパネルにも適用できる。また、各トランジスターに印加される最大電位差も７．５Ｖ低く、より耐圧や信頼性の低い素子で構成できるため製造コストが安くできる。また、電圧緩和コンデンサー４６１−ｎが不要なため回路面積も小さくなり、電圧緩和コンデンサー４６１−ｎの充放電が不要な分、消費電力はさらに下がる。また、比較例では電圧緩和コンデンサー４６１−ｎの容量がプロセスばらつきにより想定より小さくなってしまうとブートストラップ電位としての電位ＶＡ２が上がって素子破壊や信頼性不良に繋がるため製造管理が難しくコストが上がる要因になるが本実施例ではそのような問題はない。

なお、本発明は図６で示す回路構成に限定されるものではなく、出力トランジスターのゲート電極の電位をブートストラップを用いてストラップするスキャナーであれば適用可能である。

図１０はデータ線駆動回路３０２の回路図であり、１：３のデマルチプレクサー回路構成となっている。１９２０本のデータ線２０２−１〜２０２−１９２０にｎチャネル型トランジスターであるデータ線スイッチ４５１−１〜４５１−１９２０のドレイン電極がそれぞれ接続される。データ線スイッチ４５１−１〜４５１−３のソース電極は信号ＶＩＤＥＯ１に接続され、データ線スイッチ４５１−４〜４５１−６のソース電極は信号ＶＩＤＥＯ２に接続され、以下同様にデータ線スイッチ４５１−（ｎ×３−２）〜４５１−（ｎ×３）のソース電極は信号ＶＩＤＥＯｎに接続される（ｎ＝１〜６４０）。またデータ線スイッチ４５１−１，４５１−４，４５１−７，…，４５１−１９１８のゲート電極は信号ＲＥＮＢに、データ線スイッチ４５１−２，４５１−５，４５１−８，…，４５１−１９１９のゲート電極は信号ＧＥＮＢに、データ線スイッチ４５１−３，４５１−６，４５１−９，…，４５１−１９２０のゲート電極は信号ＢＥＮＢに、それぞれ接続される。

図１１はデータ線駆動回路３０２の動作を説明するためのタイミングチャートである。信号ＲＥＮＢは、各走査線２０１−ｎ（ｎ＝１〜４８０）が選択された（Ｈｉｇｈ：＋１５Ｖになった）タイミングから２μ秒後にＨｉｇｈ（＋１５Ｖ）になり、７μ秒後にＬｏｗ（０Ｖ）に戻る信号である。信号ＧＥＮＢは信号ＲＥＮＢから９μ秒、信号ＢＥＮＢは信号ＲＥＮＢから１８μ秒、それぞれ位相がずれている他は信号ＲＥＮＢと同一の信号である。ここで信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢは、いずれも駆動ＩＣ９２１から信号入力端子３２０を介して０Ｖ／＋１５Ｖ振幅で供給され、信号ＶＩＤＥＯ１〜ＶＩＤＥＯ６４０は駆動ＩＣ９２１から信号入力端子３２０を介して供給される５Ｖ〜９Ｖのアナログ電位信号であり、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢに同期したタイミングで画像に対応した適切な電位が供給される。

なお、本発明におけるデータ線駆動回路は本実施形態の回路構成に限定されるものではなく、例えばアナログ順次駆動回路やＤＡＣ内蔵駆動回路など既知のあらゆるデータ線駆動回路を用いてもよいことはもちろんであるし、データ線駆動回路は内蔵せず、駆動ＩＣから直接データ線を駆動しても良い。

本発明のスキャナーは容易にかつ安定して素子印加電圧を制限でき、かつ駆動能力の確保が容易であるため、信頼性に優れ、より小型で低消費電力であるスキャナーを歩留まりがよく安価に製造できる。

また、本実施例はｎチャネル型トランジスターを用いたスキャナーで構成したが、極性を反転させてｐチャネル型トランジスターで同様の回路を構成しても良いことはもちろんである。

本発明は実施例の形態に限定されるものではなく、ＴＮモードや垂直配向モード（ＶＡモード）などの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置のみならず、ＯＬＥＤなどのアクティブマトリクス型表示装置全般に応用可能であるし、画像撮像素子、メモリー回路、カウンター回路などのスキャナーとしても利用可能である。

１０１…アクティブマトリクス装置としてのアクティブマトリクス基板、２０１…走査線、２０２…データ線、３０１…スキャナーとしての走査線駆動回路、３０２…データ線駆動回路、４０１…画素スイッチング素子、４０２…画素電極、９１０…電気光学パネルとしての液晶表示装置、９２１…駆動ＩＣ、９２８…可撓性基板としてのＦＰＣ。

Claims (7)

1. 同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、
   前記スキャナーを構成する前記単位回路は、
   外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、
   前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、
   前記電圧制限トランジスターのゲート電極は第１の電源電位が供給されてなる
   ことを特徴とするスキャナー。
2. 前記スキャナーを構成する前記単位回路は、
   他の単位回路からの出力信号によって導通状態となって第２の電源電位を前記出力トランジスターのゲート電極に書き込むことで前記出力トランジスターを遮断する遮断スイッチを有してなり、
   前記遮断スイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される ことを特徴とする請求項１に記載のスキャナー。
3. 前記スキャナーを構成する前記単位回路は、
   前記出力トランジスターが導通状態となるタイミングで導通状態となって第２の電源電位を一端に書き込む制御スイッチを有してなり、
   前記制御スイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される ことを特徴とした請求項１又は請求項２に記載のスキャナー。
4. 前記スキャナーを構成する前記単位回路は、
   少なくとも電源投入直後に前記出力トランジスターの前記ゲート電極に第２の電源電位を書き込むリセットスイッチを有してなり、
   前記リセットスイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される
   ことを特徴とする請求項１乃至請求項３のいずれか一項に記載のスキャナー。
5. 請求項１乃至請求項４のいずれか一項に記載のスキャナーと、
   複数の走査線と、
   前記複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子と、を備えてなる電気光学パネルであって、
   前記スキャナーを構成する前記複数の単位回路の出力端子は前記複数の走査線に接続されてなる
   ことを特徴とする電気光学パネル。
6. 請求項５に記載の電気光学パネルを用いたことを特徴とする電気光学表示装置。
7. 請求項６に記載の電気光学表示装置を用いたことを特徴とする電子機器。

Images