[go: up one dir, main page]

JP2010177303A - Semiconductor device and method for manufacturing resin substrate used in semiconductor device - Google Patents

Semiconductor device and method for manufacturing resin substrate used in semiconductor device Download PDF

Info

Publication number
JP2010177303A
JP2010177303A JP2009016048A JP2009016048A JP2010177303A JP 2010177303 A JP2010177303 A JP 2010177303A JP 2009016048 A JP2009016048 A JP 2009016048A JP 2009016048 A JP2009016048 A JP 2009016048A JP 2010177303 A JP2010177303 A JP 2010177303A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
resin substrate
resist
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009016048A
Other languages
Japanese (ja)
Inventor
Jun Kodera
純 小寺
Shigeru Nonoyama
茂 野々山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009016048A priority Critical patent/JP2010177303A/en
Publication of JP2010177303A publication Critical patent/JP2010177303A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップを固定する基板の反りを抑えつつ、吸湿リフローでのパッケージクラックを防止し、耐湿信頼性を向上させることを可能とする。
【解決手段】基板コア３と、基板コア３の上面にパターニングされた銅パターン４、１３と、上面に銅パターン４、１３が形成された基板コア３の上面に積層されるレジスト５とを含む樹脂基板２を備える。さらに、樹脂基板２の上面としてのレジスト５の表面の一部に貼り付けられた絶縁性フィルム７と、絶縁性フィルム７の上に設けられ、絶縁性フィルム７により樹脂基板２に固定される半導体チップ６とを備える。半導体チップ搭載領域３０に対応する、基板コア３の上面に形成された銅パターン１３の厚みは、半導体チップ搭載領域外の領域に対応する、基板コアの上面に形成された銅パターン４の厚みより小さい。
【選択図】図１[PROBLEMS] To prevent package cracking due to moisture absorption reflow while suppressing warping of a substrate to which a semiconductor chip is fixed, and to improve moisture resistance reliability.
The substrate includes a substrate core, copper patterns patterned on the upper surface of the substrate core, and a resist laminated on the upper surface of the substrate core on which the copper patterns are formed. A resin substrate 2 is provided. Further, an insulating film 7 attached to a part of the surface of the resist 5 as the upper surface of the resin substrate 2 and a semiconductor provided on the insulating film 7 and fixed to the resin substrate 2 by the insulating film 7 Chip 6. The thickness of the copper pattern 13 formed on the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30 is larger than the thickness of the copper pattern 4 formed on the upper surface of the substrate core corresponding to the region outside the semiconductor chip mounting region. small.
[Selection] Figure 1

Description

本発明は、半導体装置とそれに用いられる樹脂基板の製造方法に関し、より特定的にはＢＧＡパッケージなどの半導体装置とそれに用いられる樹脂基板の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing a resin substrate used therefor, and more particularly to a semiconductor device such as a BGA package and a method for manufacturing a resin substrate used therefor.

電子機器の高機能化・小型化・薄型化に伴い、高密度実装が可能な半導体装置の一つとして、表面実装形パッケージであるボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ （以下、ＢＧＡパッケージという）がある。   A ball grid array package (hereinafter referred to as a BGA package), which is a surface mount package, is one of the semiconductor devices that can be mounted with high density as electronic devices become more sophisticated, smaller, and thinner. There is.

ここで、従来技術における一般的なＢＧＡパッケージの構造について、説明する。   Here, the structure of a general BGA package in the prior art will be described.

図６は、従来技術におけるＢＧＡパッケージ１０１を示す断面図である。   FIG. 6 is a cross-sectional view showing a BGA package 101 in the prior art.

基板コア１０３には銅パターン１０４が積層されている。樹脂基板１０２はレジスト１０５を備える。レジスト１０５は、銅パターン１０４の表面を保護するように形成される。   A copper pattern 104 is laminated on the substrate core 103. The resin substrate 102 includes a resist 105. The resist 105 is formed so as to protect the surface of the copper pattern 104.

樹脂基板１０２の上面としてのレジスト１０５の表面の中心部（半導体チップ搭載領域１３０に対応する部分）には、絶縁性フィルム１０７により、半導体チップ１０６が接着されている。すなわち、樹脂基板１０２の上面としてのレジスト１０５の表面の中心部には、絶縁性フィルム１０７により、半導体チップ１０６が固定されている。   A semiconductor chip 106 is bonded to the center of the surface of the resist 105 as an upper surface of the resin substrate 102 (a portion corresponding to the semiconductor chip mounting region 130) by an insulating film 107. That is, the semiconductor chip 106 is fixed by the insulating film 107 at the center of the surface of the resist 105 as the upper surface of the resin substrate 102.

樹脂基板１０２の上面側の半導体チップ搭載領域１３０内における２つの銅パターン１０４の間に、少なくとも１個の貫通穴１１９が設けられている。半導体チップ搭載領域１３０内の絶縁性フィルム１０７は、貫通穴１１９周辺部において、樹脂基板１０２との間に中空領域１２０を形成する。   At least one through hole 119 is provided between the two copper patterns 104 in the semiconductor chip mounting region 130 on the upper surface side of the resin substrate 102. The insulating film 107 in the semiconductor chip mounting region 130 forms a hollow region 120 between the resin substrate 102 and the periphery of the through hole 119.

Ａｕワイヤ１０８が、ボンディングパッド配置領域１０９内のボンディングパッド１１０に接続される。Ａｕワイヤ１０８は、半導体チップ１０６上に設けられた電極パッド（図示せず）に電気的に接続される金属細線である。   The Au wire 108 is connected to the bonding pad 110 in the bonding pad arrangement region 109. The Au wire 108 is a fine metal wire that is electrically connected to an electrode pad (not shown) provided on the semiconductor chip 106.

また、半導体チップ１０６と、樹脂基板１０２と、絶縁性フィルム１０７と、Ａｕワイヤ１０８とは、封止樹脂１１１によって一体的に封止されている。外部端子を取り出すために、ボール１１２が樹脂基板１０２の下部に固定される。ボール１１２は、樹脂基板１０２の下部に溶融される。   The semiconductor chip 106, the resin substrate 102, the insulating film 107, and the Au wire 108 are integrally sealed with a sealing resin 111. In order to take out the external terminal, the ball 112 is fixed to the lower part of the resin substrate 102. The ball 112 is melted at the lower part of the resin substrate 102.

次に、従来技術における一般的なＢＧＡパッケージに用いられる樹脂基板の構造について、説明する。   Next, the structure of a resin substrate used for a general BGA package in the prior art will be described.

図７は、従来技術における樹脂基板１０２を示す断面図である。   FIG. 7 is a cross-sectional view showing a resin substrate 102 in the prior art.

基板コア１０３の上面および下面の両面には、パターニングされた銅パターン１０４が積層されている。基板コア１０３には、基板コア１０３内を貫通するようにビア１１４が形成される。ビア１１４の表面には、銅箔メッキが施されている。そのため、基板コア１０３の上面および下面の両面の銅パターン１０４は、電気的に接続される。   A patterned copper pattern 104 is laminated on both the upper and lower surfaces of the substrate core 103. A via 114 is formed in the substrate core 103 so as to penetrate the substrate core 103. Copper foil plating is applied to the surface of the via 114. Therefore, the copper patterns 104 on both the upper and lower surfaces of the substrate core 103 are electrically connected.

また、基板コア１０３には、ビア１１４以外に貫通穴１１９が設けられている。   The substrate core 103 is provided with a through hole 119 in addition to the via 114.

樹脂基板１０２の上面のボンディングパッド配置領域１０９以外の部分と、樹脂基板１０２の下面のボール配置領域１１５以外の部分とには、レジスト１０５が塗布されている。また、表面に銅箔メッキが施されたビア１１４は、レジスト１０５で埋められる。   A resist 105 is applied to a portion other than the bonding pad arrangement region 109 on the upper surface of the resin substrate 102 and a portion other than the ball arrangement region 115 on the lower surface of the resin substrate 102. The via 114 whose surface is plated with copper foil is filled with a resist 105.

貫通穴１１９はレジスト１０５で埋められていない。   The through hole 119 is not filled with the resist 105.

開口されたボンディングパッド配置領域１０９には、ボンディングパッド１１０が配置される。ボンディングパッド１１０の表面は、Ｎｉメッキ１１６とＡｕメッキ１１７とにより被覆される。また、ボール配置領域１１５に対応する、銅パターン１０４の表面は、Ｎｉメッキ１１６とＡｕメッキ１１７とにより被覆される。   A bonding pad 110 is arranged in the opened bonding pad arrangement area 109. The surface of the bonding pad 110 is covered with Ni plating 116 and Au plating 117. Further, the surface of the copper pattern 104 corresponding to the ball arrangement region 115 is covered with the Ni plating 116 and the Au plating 117.

次に、従来技術における一般的なＢＧＡパッケージ１０１の製造方法のうち、樹脂基板１０２の製造方法について説明する。   Next, the manufacturing method of the resin substrate 102 among the manufacturing methods of the general BGA package 101 in a prior art is demonstrated.

図８（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は、それぞれ、従来技術における製造工程（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）における樹脂基板１０２の断面図である。   8 (a), (b), (c), (d), (e), and (f) are respectively the manufacturing steps (a), (b), (c), (d), It is sectional drawing of the resin substrate 102 in (e), (f).

図８（ａ）に示されるように、工程（ａ）において、基板コア１０３の上面および下面の両面の全面に銅１１８が積層される。   As shown in FIG. 8A, in step (a), copper 118 is laminated on the entire upper and lower surfaces of the substrate core 103.

図８（ｂ）に示されるように、工程（ｂ）において、上面および下面の両面に銅１１８が塗布された基板コア１０３では、最終的な銅厚みを考慮に入れて最適な銅厚みにするべく、上面および下面の両面の銅がエッチングされる。そして、基板コア１０３の複数の所定箇所の各々に、基板コア１０３内を貫通するようにビア１１４および貫通穴１１９が形成される。ビア１１４および貫通穴１１９は、ドリルやレーザなどにより基板コア１０３の各所定箇所に形成される。   As shown in FIG. 8B, in step (b), in the substrate core 103 in which the copper 118 is applied to both the upper surface and the lower surface, the final copper thickness is taken into consideration to obtain an optimal copper thickness. Accordingly, the copper on both the upper and lower surfaces is etched. A via 114 and a through hole 119 are formed in each of a plurality of predetermined locations of the substrate core 103 so as to penetrate the substrate core 103. The via 114 and the through hole 119 are formed at predetermined positions of the substrate core 103 by a drill or a laser.

図８（ｃ）に示されるように、工程（ｃ）において、形成された樹脂基板の表面に銅箔メッキが施される。これにより、基板コア１０３内を貫通しているビア１１４の表面に銅箔メッキが形成される。なお、貫通穴１１９については、レジストでカバーして、銅を形成しない。   As shown in FIG. 8C, in the step (c), the surface of the formed resin substrate is subjected to copper foil plating. Thereby, copper foil plating is formed on the surface of the via 114 penetrating the substrate core 103. The through hole 119 is covered with a resist and copper is not formed.

図８（ｄ）に示されるように、工程（ｄ）において、基板コア１０３の上面および下面の両面に積層されている銅１１８の一部がエッチングによって削除されることにより、銅パターン１０４が形成される。   As shown in FIG. 8D, in step (d), a part of the copper 118 laminated on both the upper and lower surfaces of the substrate core 103 is removed by etching, thereby forming a copper pattern 104. Is done.

図８（ｅ）に示されるように、工程（ｅ）において、銅パターン１０４が積層されている基板コア１０３の上面および下面の両面に、レジスト１０５が積層（塗布）される。これにより、表面に銅箔メッキが施されたビア１１４が、レジスト１０５で埋められる。なお、貫通穴１１９については、レジスト１０５で埋めない。   As shown in FIG. 8E, in step (e), a resist 105 is laminated (coated) on both the upper and lower surfaces of the substrate core 103 on which the copper pattern 104 is laminated. As a result, the via 114 whose surface is plated with copper foil is filled with the resist 105. Note that the through hole 119 is not filled with the resist 105.

図８（ｆ）に示されるように、工程（ｆ）において、樹脂基板１０２の上面のボンディングパッド配置領域１０９に対応するレジスト１０５の部分と、樹脂基板１０２の下面のボール配置領域１１５に対応するレジスト１０５の部分とがエッチングにより取り除かれる。   As shown in FIG. 8F, in step (f), the resist 105 corresponding to the bonding pad arrangement region 109 on the upper surface of the resin substrate 102 and the ball arrangement region 115 on the lower surface of the resin substrate 102 are corresponded. The portion of the resist 105 is removed by etching.

次に、ボンディングパッド配置領域１０９において露出している銅パターン１０４の表面に、ボンディングパッド１１０が配置される。当該ボンディングパッド１１０の表面は、Ｎｉメッキ１１６とＡｕメッキ１１７とにより被覆される。   Next, the bonding pad 110 is arranged on the surface of the copper pattern 104 exposed in the bonding pad arrangement region 109. The surface of the bonding pad 110 is covered with Ni plating 116 and Au plating 117.

さらに、ボール配置領域１１５において露出している銅パターン１０４の表面はＮｉメッキ１１６とＡｕメッキ１１７とにより被覆される。   Furthermore, the surface of the copper pattern 104 exposed in the ball placement region 115 is covered with a Ni plating 116 and an Au plating 117.

次に、従来技術における一般的なＢＧＡパッケージ１０１の製造方法について説明する。具体的には、図８（ｆ）に示される、生成された樹脂基板１０２を用いてＢＧＡパッケージ１０１を製造する方法について説明する。   Next, a general method for manufacturing the BGA package 101 in the prior art will be described. Specifically, a method for manufacturing the BGA package 101 using the generated resin substrate 102 shown in FIG.

図９（ａ），（ｂ），（ｃ），（ｄ）は、それぞれ、従来技術における製造工程（ａ０），（ｂ０），（ｃ０），（ｄ０）により生成される樹脂基板の断面図である。   FIGS. 9A, 9B, 9C, and 9D are cross-sectional views of resin substrates generated by the manufacturing steps (a0), (b0), (c0), and (d0) in the prior art, respectively. It is.

図９（ａ）に示されるように、工程（ａ０）において、絶縁性フィルム１０７が下面に貼り付けられた半導体チップ１０６が、レジスト１０５の表面の所定の位置に接着される。半導体チップ１０６は、絶縁性フィルム１０７があらかじめ下面に貼り付けられたウエハ（図示せず）から切り分けられることにより得られるチップである。   As shown in FIG. 9A, in step (a0), the semiconductor chip 106 with the insulating film 107 attached to the lower surface is bonded to a predetermined position on the surface of the resist 105. The semiconductor chip 106 is a chip obtained by cutting an insulating film 107 from a wafer (not shown) that has been attached to the lower surface in advance.

図９（ｂ）に示されるように、工程（ｂ０）において、Ａｕワイヤ１０８が、ボンディングパッド配置領域１０９内の樹脂基板１０２上のボンディングパッド１１０に接続される。Ａｕワイヤ１０８は、半導体チップ１０６上に設けられた電極パッド（図示せず）に電気的に接続された金属細線である。すなわち、半導体チップ１０６上に設けられた電極パッドと、ボンディングパッド１１０とがＡｕワイヤ１０８により、電気的に接続される。   As shown in FIG. 9B, in step (b0), the Au wire 108 is connected to the bonding pad 110 on the resin substrate 102 in the bonding pad arrangement region 109. The Au wire 108 is a fine metal wire electrically connected to an electrode pad (not shown) provided on the semiconductor chip 106. That is, the electrode pad provided on the semiconductor chip 106 and the bonding pad 110 are electrically connected by the Au wire 108.

図９（ｃ）に示されるように、工程（ｃ０）において、半導体チップ１０６と、樹脂基板１０２と、絶縁性フィルム１０７と、Ａｕワイヤ１０８とが、封止樹脂１１１により、一体的に封止される。   As shown in FIG. 9C, in the step (c0), the semiconductor chip 106, the resin substrate 102, the insulating film 107, and the Au wire 108 are integrally sealed with the sealing resin 111. Is done.

図９（ｄ）に示されるように、工程（ｄ０）において、ボール配置領域１１５に対応する銅パターン１０４の表面に、外部端子としてのボール１１２が配置される。ボール１１２は、ＳｎＡｇＣｕ系、ＳｎＰｂ系等の半田で構成される。そして、図９（ｄ）に示されるＢＧＡパッケージがリフロー加熱されることにより、従来技術における一般的なＢＧＡパッケージ１０１が完成する。   As shown in FIG. 9D, in the step (d0), balls 112 as external terminals are arranged on the surface of the copper pattern 104 corresponding to the ball arrangement region 115. The ball 112 is made of SnAgCu-based or SnPb-based solder. Then, the BGA package shown in FIG. 9D is reflow-heated to complete a general BGA package 101 in the prior art.

ＢＧＡパッケージを吸湿した状態でリフロー加熱すると、絶縁性フィルムと樹脂基板の表面の凹凸との界面に生じる気泡（ボイド）が吸湿されることにより、リフロー時に、気泡に溜まった水分が気化蒸発し、パッケージクラックが発生する。   When reflow heating is performed in a state where the BGA package has absorbed moisture, bubbles (voids) generated at the interface between the insulating film and the irregularities on the surface of the resin substrate are absorbed by moisture, so that moisture accumulated in the bubbles is evaporated and evaporated during reflow. Package cracks occur.

特許文献１では、パッケージクラックの対策として、半導体チップを固定する樹脂基板において、当該固定されている半導体チップの下方に対応する部分の一部に貫通穴を設けて、絶縁性フィルムと樹脂基板の表面の凹凸との界面に溜まる水分を抜く箇所を作って、パッケージクラックを防止している。
特開２０００−３１５７４６号公報 In Patent Document 1, as a countermeasure against package cracks, in a resin substrate for fixing a semiconductor chip, a through hole is provided in a part of the portion corresponding to the lower side of the fixed semiconductor chip so that the insulating film and the resin substrate A portion that removes water accumulated at the interface with the surface irregularities is made to prevent package cracks.
JP 2000-315746 A

しかしながら、半導体チップを固定する基板に貫通穴が設けられると、基板の反りが大きくなる。ゆえに、基板の実装性に問題が生じる可能性がある。そのため、基板の反りを抑えつつ、吸湿リフローでのパッケージクラックを防止することが課題となっている。   However, if a through hole is provided in the substrate for fixing the semiconductor chip, the warpage of the substrate increases. Therefore, there is a possibility that a problem occurs in the mountability of the board. Therefore, it is a problem to prevent package cracking due to moisture absorption reflow while suppressing warpage of the substrate.

また、吸湿リフローが行われる場合、基板に設けている貫通穴から、水分がパッケージ内に浸入するので、基板の耐湿信頼性が低下するということも課題となっている。   In addition, when moisture absorption reflow is performed, moisture penetrates into the package from a through-hole provided in the substrate, so that the moisture resistance reliability of the substrate is also a problem.

本発明は、上述の問題点を解決するためになされたものであって、その目的は、半導体チップを固定する基板の反りを抑えつつ、吸湿リフローでのパッケージクラックを防止し、耐湿信頼性を向上させることを可能とする半導体装置等を提供することである。   The present invention has been made to solve the above-described problems, and its purpose is to prevent package cracking due to moisture absorption reflow while suppressing warping of a substrate for fixing a semiconductor chip, and to improve moisture resistance reliability. A semiconductor device or the like that can be improved is provided.

上述の課題を解決するために、この発明のある局面に従う半導体装置は、樹脂基板を備える。樹脂基板は、基板コアと、基板コアの上面にパターニングされた複数の銅パターンと、上面に複数の銅パターンが形成された基板コアの上面に積層されるレジストとを含む。レジストの表面には各銅パターンの厚みに応じた凹凸がある。半導体装置は、さらに、樹脂基板の上面としてのレジストの表面の一部に貼り付けられた絶縁性フィルムと、絶縁性フィルムの上に設けられ、絶縁性フィルムにより樹脂基板に固定される半導体チップとを備える。レジストの表面の一部は、樹脂基板の上方に半導体チップが固定された領域である半導体チップ搭載領域に対応する部分である。半導体チップ搭載領域に対応する、基板コアの上面に形成された銅パターンの厚みは、半導体チップ搭載領域外の領域に対応する、基板コアの上面に形成された銅パターンの厚みより小さい。   In order to solve the above-described problem, a semiconductor device according to an aspect of the present invention includes a resin substrate. The resin substrate includes a substrate core, a plurality of copper patterns patterned on the upper surface of the substrate core, and a resist laminated on the upper surface of the substrate core having the plurality of copper patterns formed on the upper surface. The surface of the resist has irregularities according to the thickness of each copper pattern. The semiconductor device further includes an insulating film affixed to a part of the resist surface as an upper surface of the resin substrate, and a semiconductor chip provided on the insulating film and fixed to the resin substrate by the insulating film; Is provided. A part of the surface of the resist is a portion corresponding to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate. The thickness of the copper pattern formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region is smaller than the thickness of the copper pattern formed on the upper surface of the substrate core corresponding to the region outside the semiconductor chip mounting region.

すなわち、半導体チップ搭載領域に対応する、基板コアの上面に形成された銅パターンの厚みは、半導体チップ搭載領域外の領域に対応する、基板コアの上面に形成された銅パターンの厚みより小さい。また、上面に複数の銅パターンが形成された基板コアの上面にはレジストが積層される。レジストの表面には各銅パターンの厚みに応じた凹凸がある。   That is, the thickness of the copper pattern formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region is smaller than the thickness of the copper pattern formed on the upper surface of the substrate core corresponding to the region outside the semiconductor chip mounting region. A resist is laminated on the upper surface of the substrate core having a plurality of copper patterns formed on the upper surface. The surface of the resist has irregularities according to the thickness of each copper pattern.

これにより、半導体チップ搭載領域に対応する、レジストの表面の凹部と凸部との差を、半導体チップ搭載領域外の領域に対応する、レジストの表面の凹部と凸部との差より小さくすることができる。すなわち、半導体チップ搭載領域に対応する、レジストの表面を滑らかにすることができる。   As a result, the difference between the concave and convex portions on the resist surface corresponding to the semiconductor chip mounting region is made smaller than the difference between the concave and convex portions on the resist surface corresponding to the region outside the semiconductor chip mounting region. Can do. That is, the resist surface corresponding to the semiconductor chip mounting region can be smoothed.

また、樹脂基板の上面としてのレジストの表面の一部には絶縁性フィルムが貼り付けられる。また、レジストの表面の一部は、樹脂基板の上方に半導体チップが固定された領域である半導体チップ搭載領域に対応する部分である。すなわち、半導体チップ搭載領域に対応する、レジストの表面に絶縁性フィルムが貼り付けられる。また、樹脂基板には半導体チップが固定される。   An insulating film is attached to a part of the resist surface as the upper surface of the resin substrate. A part of the surface of the resist corresponds to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate. That is, an insulating film is attached to the resist surface corresponding to the semiconductor chip mounting region. A semiconductor chip is fixed to the resin substrate.

これにより、半導体チップを固定する樹脂基板と、絶縁性フィルムとの間に生じる気泡（ボイド）の発生を抑制することができる。その結果、半導体チップを固定する樹脂基板に対する吸湿リフロー時のパッケージクラックの発生を防止することができ、樹脂基板の耐湿信頼性を向上させることができる。   Thereby, generation | occurrence | production of the bubble (void) produced between the resin substrate which fixes a semiconductor chip, and an insulating film can be suppressed. As a result, it is possible to prevent the occurrence of package cracks during moisture absorption reflow on the resin substrate to which the semiconductor chip is fixed, and to improve the moisture resistance reliability of the resin substrate.

また、樹脂基板は貫通穴を有していない。すなわち、半導体チップを固定する樹脂基板において、当該固定されている半導体チップの下方に対応する部分の一部に貫通穴が設けられていない。   Further, the resin substrate does not have a through hole. That is, in the resin substrate for fixing the semiconductor chip, a through hole is not provided in a part of the portion corresponding to the lower side of the fixed semiconductor chip.

そのため、半導体チップを固定する樹脂基板の反りを抑えることができるとともに、樹脂基板の耐湿信頼性を向上させることができる。   Therefore, it is possible to suppress warping of the resin substrate that fixes the semiconductor chip, and it is possible to improve moisture resistance reliability of the resin substrate.

以上により、半導体チップを固定する基板の反りを抑えつつ、吸湿リフローでのパッケージクラックを防止し、耐湿信頼性を向上させることができる。   As described above, package cracking due to moisture absorption reflow can be prevented and moisture resistance reliability can be improved while suppressing warping of the substrate to which the semiconductor chip is fixed.

また、半導体チップ搭載領域に対応する基板コアの上面に形成された銅パターンの厚みは、絶縁性フィルムの厚みの２５％以下の厚みとしてもよい。   Moreover, the thickness of the copper pattern formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region may be 25% or less of the thickness of the insulating film.

この発明の他の局面に従う半導体装置は、樹脂基板を備える。樹脂基板は、基板コアと、基板コアの上面にパターニングされた複数の銅パターンと、上面に複数の銅パターンが形成された基板コアの上面に積層されるレジストとを含む。レジストの表面には各銅パターンの厚みに応じた凹凸がある。半導体装置は、さらに、樹脂基板の上面としてのレジストの表面の一部に貼り付けられた絶縁性フィルムと、絶縁性フィルムの上に設けられ、絶縁性フィルムにより樹脂基板に固定される半導体チップとを備える。レジストの表面の一部は、樹脂基板の上方に半導体チップが固定された領域である半導体チップ搭載領域に対応する部分である。半導体チップ搭載領域に対応する、基板コアの上面に形成された銅パターンの幅は、半導体チップ搭載領域に対応する、基板コアの上面に形成された隣接する２つの銅パターンの間隔より大きい。   A semiconductor device according to another aspect of the present invention includes a resin substrate. The resin substrate includes a substrate core, a plurality of copper patterns patterned on the upper surface of the substrate core, and a resist laminated on the upper surface of the substrate core having the plurality of copper patterns formed on the upper surface. The surface of the resist has irregularities according to the thickness of each copper pattern. The semiconductor device further includes an insulating film affixed to a part of the resist surface as an upper surface of the resin substrate, and a semiconductor chip provided on the insulating film and fixed to the resin substrate by the insulating film; Is provided. A part of the surface of the resist is a portion corresponding to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate. The width of the copper pattern formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region is larger than the interval between two adjacent copper patterns formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region.

すなわち、半導体チップ搭載領域に対応する、基板コアの上面に形成された銅パターンの幅は、半導体チップ搭載領域に対応する、基板コアの上面に形成された隣接する２つの銅パターンの間隔より大きい。また、上面に複数の銅パターンが形成された基板コアの上面にはレジストが積層される。レジストの表面には各銅パターンの厚みに応じた凹凸がある。   That is, the width of the copper pattern formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region is larger than the interval between two adjacent copper patterns formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region. . A resist is laminated on the upper surface of the substrate core having a plurality of copper patterns formed on the upper surface. The surface of the resist has irregularities according to the thickness of each copper pattern.

これにより、半導体チップ搭載領域に対応する、レジストの表面の凹部の面積を減らすことができる。すなわち、半導体チップ搭載領域に対応する、レジストの表面を滑らかにすることができる。   Thereby, the area of the recessed part of the surface of a resist corresponding to a semiconductor chip mounting area | region can be reduced. That is, the resist surface corresponding to the semiconductor chip mounting region can be smoothed.

また、樹脂基板の上面としてのレジストの表面の一部には絶縁性フィルムが貼り付けられる。また、レジストの表面の一部は、樹脂基板の上方に半導体チップが固定された領域である半導体チップ搭載領域に対応する部分である。すなわち、半導体チップ搭載領域に対応する、レジストの表面に絶縁性フィルムが貼り付けられる。また、樹脂基板には半導体チップが固定される。   An insulating film is attached to a part of the resist surface as the upper surface of the resin substrate. A part of the surface of the resist corresponds to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate. That is, an insulating film is attached to the resist surface corresponding to the semiconductor chip mounting region. A semiconductor chip is fixed to the resin substrate.

これにより、半導体チップを固定する樹脂基板と、絶縁性フィルムとの間に生じる気泡（ボイド）の発生を抑制することができる。その結果、半導体チップを固定する樹脂基板に対する吸湿リフロー時のパッケージクラックの発生を防止することができ、樹脂基板の耐湿信頼性を向上させることができる。   Thereby, generation | occurrence | production of the bubble (void) produced between the resin substrate which fixes a semiconductor chip, and an insulating film can be suppressed. As a result, it is possible to prevent the occurrence of package cracks during moisture absorption reflow on the resin substrate to which the semiconductor chip is fixed, and to improve the moisture resistance reliability of the resin substrate.

この発明のさらに他の局面に従う半導体装置は、樹脂基板を備える。樹脂基板は、基板コアと、基板コアの上面にパターニングされた複数の銅パターンと、上面に複数の銅パターンが形成された基板コアの上面に積層されるレジストとを含む。レジストの表面には各銅パターンの厚みに応じた凹凸がある。半導体装置は、さらに、樹脂基板の上面としてのレジストの表面の一部に貼り付けられた絶縁性フィルムと、絶縁性フィルムの上に設けられ、絶縁性フィルムにより樹脂基板に固定される半導体チップとを備える。レジストの表面の一部は、樹脂基板の上方に半導体チップが固定された領域である半導体チップ搭載領域に対応する部分である。半導体チップ搭載領域内から半導体チップ搭載領域外に向かって、基板コアの上面に形成された銅パターンと、半導体チップの側面との角度は、ほぼ９０度である。   A semiconductor device according to still another aspect of the present invention includes a resin substrate. The resin substrate includes a substrate core, a plurality of copper patterns patterned on the upper surface of the substrate core, and a resist laminated on the upper surface of the substrate core having the plurality of copper patterns formed on the upper surface. The surface of the resist has irregularities according to the thickness of each copper pattern. The semiconductor device further includes an insulating film affixed to a part of the resist surface as an upper surface of the resin substrate, and a semiconductor chip provided on the insulating film and fixed to the resin substrate by the insulating film; Is provided. A part of the surface of the resist is a portion corresponding to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate. The angle between the copper pattern formed on the upper surface of the substrate core and the side surface of the semiconductor chip is approximately 90 degrees from the inside of the semiconductor chip mounting area to the outside of the semiconductor chip mounting area.

すなわち、半導体チップ搭載領域内から半導体チップ搭載領域外に向かって、基板コアの上面に形成された銅パターンと、半導体チップの側面との角度は、ほぼ９０度である。また、上面に複数の銅パターンが形成された基板コアの上面にはレジストが積層される。レジストの表面には各銅パターンの厚みに応じた凹凸がある。   That is, the angle between the copper pattern formed on the upper surface of the substrate core and the side surface of the semiconductor chip is approximately 90 degrees from the inside of the semiconductor chip mounting area to the outside of the semiconductor chip mounting area. A resist is laminated on the upper surface of the substrate core having a plurality of copper patterns formed on the upper surface. The surface of the resist has irregularities according to the thickness of each copper pattern.

また、樹脂基板の上面としてのレジストの表面の一部には絶縁性フィルムが貼り付けられる。また、レジストの表面の一部は、樹脂基板の上方に半導体チップが固定された領域である半導体チップ搭載領域に対応する部分である。すなわち、半導体チップ搭載領域に対応する、レジストの表面に絶縁性フィルムが貼り付けられる。また、樹脂基板には半導体チップが固定される。   An insulating film is attached to a part of the resist surface as the upper surface of the resin substrate. A part of the surface of the resist corresponds to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate. That is, an insulating film is attached to the resist surface corresponding to the semiconductor chip mounting region. A semiconductor chip is fixed to the resin substrate.

これにより、半導体チップを固定する樹脂基板と、絶縁性フィルムとの間に溜まる空気を、半導体チップ搭載領域外に排出し易くすることができる。また、樹脂基板と、絶縁性フィルムとの間に生じる気泡（ボイド）の発生を抑制することができる。その結果、半導体チップを固定する樹脂基板に対する吸湿リフロー時のパッケージクラックの発生を防止することができ、樹脂基板の耐湿信頼性を向上させることができる。   Thereby, the air which accumulates between the resin substrate which fixes a semiconductor chip, and an insulating film can be easily discharged | emitted out of a semiconductor chip mounting area | region. Moreover, generation | occurrence | production of the bubble (void) produced between a resin substrate and an insulating film can be suppressed. As a result, it is possible to prevent the occurrence of package cracks during moisture absorption reflow on the resin substrate to which the semiconductor chip is fixed, and to improve the moisture resistance reliability of the resin substrate.

本発明により、半導体チップを固定する基板の反りを抑えつつ、吸湿リフローでのパッケージクラックを防止し、耐湿信頼性を向上させることができる。   According to the present invention, it is possible to prevent package cracking due to moisture absorption reflow and improve moisture resistance reliability while suppressing warping of a substrate to which a semiconductor chip is fixed.

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts are denoted by the same reference numerals. Their names and functions are also the same. Therefore, detailed description thereof will not be repeated.

（ＢＧＡパッケージの構成）
図１は、本発明の実施の形態におけるＢＧＡパッケージ１を示す断面図である。 (Configuration of BGA package)
FIG. 1 is a cross-sectional view showing a BGA package 1 according to an embodiment of the present invention.

図１に示されるように、基板コア３には銅パターン４が積層されている。基板コア３は、平板状の絶縁材料である。樹脂基板２はレジスト５を備える。レジスト５は、銅パターン４の表面を保護するように形成される。レジスト５の表面には、下部の銅パターン（例えば、銅パターン４）の厚みに応じた凹凸がある。   As shown in FIG. 1, a copper pattern 4 is laminated on the substrate core 3. The substrate core 3 is a flat insulating material. The resin substrate 2 includes a resist 5. The resist 5 is formed so as to protect the surface of the copper pattern 4. The surface of the resist 5 has irregularities corresponding to the thickness of the lower copper pattern (for example, the copper pattern 4).

樹脂基板２の上面としてのレジスト５の表面の中心部（半導体チップ搭載領域３０に対応する部分）には、絶縁性フィルム７により、半導体チップ６が接着されている。すなわち、樹脂基板２の上面としてのレジスト５の表面の中心部には、絶縁性フィルム７により、半導体チップ６が固定されている。   The semiconductor chip 6 is bonded to the center of the surface of the resist 5 as the upper surface of the resin substrate 2 (the part corresponding to the semiconductor chip mounting region 30) by an insulating film 7. That is, the semiconductor chip 6 is fixed by the insulating film 7 at the center of the surface of the resist 5 as the upper surface of the resin substrate 2.

Ａｕワイヤ８が、ボンディングパッド配置領域９内のボンディングパッド１０に接続される。Ａｕワイヤ８は、半導体チップ６上に設けられた電極パッド（図示せず）に電気的に接続される金属細線である。   The Au wire 8 is connected to the bonding pad 10 in the bonding pad arrangement region 9. The Au wire 8 is a fine metal wire that is electrically connected to an electrode pad (not shown) provided on the semiconductor chip 6.

また、半導体チップ６と、樹脂基板２と、絶縁性フィルム７と、Ａｕワイヤ８とは、封止樹脂１１によって一体的に封止されている。外部端子を取り出すために、ボール１２が樹脂基板２の下部に固定される。ボール１２は、樹脂基板２の下部に溶融される。なお、半導体チップ６は、複数のチップが積層されているものであってもよい。   Further, the semiconductor chip 6, the resin substrate 2, the insulating film 7, and the Au wire 8 are integrally sealed with a sealing resin 11. In order to take out the external terminal, the ball 12 is fixed to the lower part of the resin substrate 2. The ball 12 is melted at the lower part of the resin substrate 2. The semiconductor chip 6 may be a stack of a plurality of chips.

半導体チップ搭載領域３０は、樹脂基板２の上方に半導体チップ６が固定される領域である。半導体チップ搭載領域３０に対応する、基板コア３の上面には、銅パターン１３が形成される。   The semiconductor chip mounting area 30 is an area where the semiconductor chip 6 is fixed above the resin substrate 2. A copper pattern 13 is formed on the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30.

銅パターン１３の厚みは、半導体チップ搭載領域３０外の領域に対応する、基板コア３の上面に形成された銅パターン（銅パターン４）の厚みより小さい。また、銅パターン１３の厚みは、絶縁性フィルム７の厚みの２５％以下の厚みである。   The thickness of the copper pattern 13 is smaller than the thickness of the copper pattern (copper pattern 4) formed on the upper surface of the substrate core 3 corresponding to the region outside the semiconductor chip mounting region 30. The thickness of the copper pattern 13 is 25% or less of the thickness of the insulating film 7.

半導体チップ搭載領域３０に対応する、基板コア３の上面に形成された銅パターン１３の幅ＷＤ１（図１参照）は、半導体チップ搭載領域３０に対応する、基板コア３の上面に形成された隣接する２つの銅パターン１３の間隔ＳＰ１より大きい。   The width WD1 (see FIG. 1) of the copper pattern 13 formed on the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30 is adjacent to the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30. It is larger than the interval SP1 between the two copper patterns 13.

図２は、樹脂基板２を示す上面図である。図２は、樹脂基板２を上面からみた場合における、樹脂基板２全体の１／４の部分を示す。   FIG. 2 is a top view showing the resin substrate 2. FIG. 2 shows a quarter of the entire resin substrate 2 when the resin substrate 2 is viewed from above.

半導体チップ搭載領域３０内から半導体チップ搭載領域３０外に向かって、基板コア３の上面に形成された銅パターン（銅パターン１３，４）と、半導体チップ６の側面との角度は、８５度から９５度の範囲内の角度である。すなわち、半導体チップ搭載領域３０内から半導体チップ搭載領域３０外に向かって、基板コア３の上面に形成された銅パターン（銅パターン１３，４）と、半導体チップ６の側面との角度は、ほぼ９０度である。   The angle between the copper pattern (copper patterns 13 and 4) formed on the upper surface of the substrate core 3 and the side surface of the semiconductor chip 6 from 85 degrees toward the outside of the semiconductor chip mounting area 30 from inside the semiconductor chip mounting area 30. The angle is in the range of 95 degrees. That is, the angle between the copper pattern (copper patterns 13 and 4) formed on the upper surface of the substrate core 3 and the side surface of the semiconductor chip 6 from the inside of the semiconductor chip mounting area 30 to the outside of the semiconductor chip mounting area 30 is approximately 90 degrees.

図３は、樹脂基板２を示す断面図である。   FIG. 3 is a cross-sectional view showing the resin substrate 2.

基板コア３の上面および下面の両面には、パターニングされた銅パターン４が積層されている。また、基板コア３には、基板コア３内を貫通するようにビア１４が形成される。ビア１４の表面には、銅箔メッキが施されている。そのため、基板コア３の上面および下面の両面の銅パターン４は、電気的に接続される。なお、ビア１４は、チップ搭載領域３０の内側および外側のどちらに形成されてもよい。   A patterned copper pattern 4 is laminated on both the upper and lower surfaces of the substrate core 3. Further, vias 14 are formed in the substrate core 3 so as to penetrate the substrate core 3. Copper foil plating is applied to the surface of the via 14. Therefore, the copper patterns 4 on both the upper and lower surfaces of the substrate core 3 are electrically connected. The via 14 may be formed either inside or outside the chip mounting area 30.

樹脂基板２の上面のボンディングパッド配置領域９以外の部分と、樹脂基板２の下面のボール配置領域１５以外の部分とには、レジスト５が塗布される。また、表面に銅箔メッキが施されたビア１４は、レジスト５で埋められる。   A resist 5 is applied to a portion other than the bonding pad arrangement region 9 on the upper surface of the resin substrate 2 and a portion other than the ball arrangement region 15 on the lower surface of the resin substrate 2. The via 14 whose surface is plated with copper foil is filled with a resist 5.

開口されたボンディングパッド配置領域９には、ボンディングパッド１０が配置される。ボンディングパッド１０の表面は、Ｎｉメッキ１６とＡｕメッキ１７とにより被覆される。また、ボール配置領域１５に対応する、銅パターン４の表面は、Ｎｉメッキ１６とＡｕメッキ１７とにより被覆される。   A bonding pad 10 is disposed in the opened bonding pad arrangement region 9. The surface of the bonding pad 10 is covered with Ni plating 16 and Au plating 17. Further, the surface of the copper pattern 4 corresponding to the ball arrangement region 15 is covered with the Ni plating 16 and the Au plating 17.

（樹脂基板の製造方法）
次に、本発明の実施形態におけるＢＧＡパッケージ１の製造方法のうち、樹脂基板２の製造方法について説明する。 (Production method of resin substrate)
Next, the manufacturing method of the resin substrate 2 is demonstrated among the manufacturing methods of the BGA package 1 in embodiment of this invention.

図４（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は、それぞれ、本実施の形態における製造工程（ａ１），（ｂ１），（ｃ１），（ｄ１），（ｅ１），（ｆ１）における樹脂基板２の断面図である。   4 (a), (b), (c), (d), (e), and (f) are respectively the manufacturing steps (a1), (b1), (c1), and (d1) in the present embodiment. FIG. 6 is a cross-sectional view of the resin substrate 2 taken along lines (e), (e1), and (f1).

図４（ａ）に示されるように、工程（ａ１）において、周知のプロセスにより、基板コア３の上面および下面の両面の全面に銅１８が積層される。   As shown in FIG. 4A, in step (a1), copper 18 is laminated on the entire upper and lower surfaces of the substrate core 3 by a known process.

図４（ｂ）に示されるように、工程（ｂ１）において、上面および下面の両面に銅１８が塗布された基板コア３では、最終的な銅厚みを考慮に入れて最適な銅厚みにするべく、周知のプロセスにより、上面および下面の両面の銅がエッチングされる。そして、基板コア３の複数の所定箇所の各々に、基板コア３内を貫通するようにビア１４が形成される。ビア１４は、ドリルやレーザなどにより基板コア３の各所定箇所に形成される。   As shown in FIG. 4B, in step (b1), in the substrate core 3 in which the copper 18 is applied to both the upper surface and the lower surface, the final copper thickness is taken into consideration to obtain an optimum copper thickness. Therefore, the copper on both the upper and lower surfaces is etched by a known process. A via 14 is formed in each of a plurality of predetermined locations of the substrate core 3 so as to penetrate the substrate core 3. The via 14 is formed at each predetermined position of the substrate core 3 by a drill or a laser.

図４（ｃ）に示されるように、周知のプロセスにより、工程（ｃ１）において、形成された樹脂基板の表面に銅箔メッキが施される。樹脂基板の上面および下面の両面のレジストが被覆されていない箇所には銅が形成される。これにより、基板コア３内を貫通しているビア１４の表面に銅箔メッキが形成される。   As shown in FIG. 4C, copper foil plating is applied to the surface of the formed resin substrate in the step (c1) by a known process. Copper is formed at locations where the resist on both the upper and lower surfaces of the resin substrate is not covered. Thereby, copper foil plating is formed on the surface of the via 14 penetrating the substrate core 3.

なお、工程（ｃ１）では、最終的に銅パターン１３の厚みを薄くするために、樹脂基板上面側の半導体チップ搭載領域３０に対応する、基板コア３の上面に形成される予定となる銅パターン１３に該当する箇所には、レジストを被覆し、銅箔メッキは施されない。   In the step (c1), the copper pattern to be formed on the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30 on the upper surface side of the resin substrate in order to finally reduce the thickness of the copper pattern 13. A portion corresponding to 13 is covered with a resist and is not subjected to copper foil plating.

すなわち、工程（ｃ１）では、複数のビア１４が形成された基板コア３の上面のうち、半導体チップ搭載領域３０に対応する面において銅パターン１３を形成する予定となる箇所以外の箇所に銅メッキが施される。   That is, in the step (c1), copper plating is applied to a portion other than the portion where the copper pattern 13 is to be formed on the surface corresponding to the semiconductor chip mounting region 30 among the upper surface of the substrate core 3 on which the plurality of vias 14 are formed. Is given.

図４（ｄ）に示されるように、工程（ｄ１）において、周知のプロセスにより、基板コア３の上面および下面の両面に積層されている銅１８の一部がエッチングによって削除されることにより、銅パターン４，１３が形成される。   As shown in FIG. 4D, in step (d1), a part of the copper 18 laminated on both the upper and lower surfaces of the substrate core 3 is removed by etching by a known process. Copper patterns 4 and 13 are formed.

図４（ｅ）に示されるように、工程（ｅ１）において、銅パターン４および銅パターン１３の少なくとも一方が形成されている基板コア３の上面および下面の両面に、レジスト５が積層（塗布）される。すなわち、銅パターン４および銅パターン１３の表面にレジストが積層される。これにより、表面に銅箔メッキが施されたビア１４が、レジスト５で埋められる。   As shown in FIG. 4E, in step (e1), a resist 5 is laminated (coated) on both the upper and lower surfaces of the substrate core 3 on which at least one of the copper pattern 4 and the copper pattern 13 is formed. Is done. That is, a resist is laminated on the surfaces of the copper pattern 4 and the copper pattern 13. Thereby, the via 14 whose surface is plated with copper foil is filled with the resist 5.

なお、形成されるレジストの厚さは一定である。そのため、工程（ｅ１）により、基板コア３上に形成される銅パターンの厚みが大きいほど、レジストの表面の凹部と凸部との差は大きくなる。   Note that the thickness of the resist to be formed is constant. Therefore, the difference between the concave portion and the convex portion on the surface of the resist increases as the thickness of the copper pattern formed on the substrate core 3 by the step (e1) increases.

たとえば、半導体チップ搭載領域３０に対応する、基板コア３の上面に形成されたパターン１３の上に設けられたレジストの凸部の厚みＴＨ１は、半導体チップ搭載領域３０外の領域に対応する、基板コア３の上面に形成された銅パターン４の上に設けられたレジストの凸部の厚みＴＨ２より大きい。   For example, the thickness TH1 of the convex portion of the resist provided on the pattern 13 formed on the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30 corresponds to the region outside the semiconductor chip mounting region 30. It is larger than the thickness TH2 of the convex portion of the resist provided on the copper pattern 4 formed on the upper surface of the core 3.

すなわち、半導体チップ搭載領域３０に対応する、基板コア３の上面に形成された銅パターンの厚みに応じた、レジストの凹部と凸部との差は、半導体チップ搭載領域３０外の領域に対応する、基板コア３の上面に形成された銅パターンの厚みに応じた、レジストの凹部と凸部との差より小さい。つまり、半導体チップ搭載領域３０に対応する、樹脂基板２の表面としてのレジスト５の表面の凹部と凸部との差は、半導体チップ搭載領域３０外の領域に対応する、樹脂基板２の表面としてのレジスト５の表面の凹部と凸部との差より小さい。   That is, the difference between the concave portion and the convex portion of the resist corresponding to the thickness of the copper pattern formed on the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30 corresponds to a region outside the semiconductor chip mounting region 30. The difference between the concave portion and the convex portion of the resist is smaller than the thickness of the copper pattern formed on the upper surface of the substrate core 3. That is, the difference between the concave and convex portions on the surface of the resist 5 as the surface of the resin substrate 2 corresponding to the semiconductor chip mounting region 30 is the surface of the resin substrate 2 corresponding to the region outside the semiconductor chip mounting region 30. The difference between the concave and convex portions on the surface of the resist 5 is smaller.

図４（ｆ）に示されるように、工程（ｆ１）において、周知のプロセスにより、樹脂基板２の上面のボンディングパッド配置領域９に対応するレジスト５の部分と、樹脂基板２の下面のボール配置領域１５に対応するレジスト５の部分とがエッチングにより取り除かれる。   As shown in FIG. 4 (f), in the step (f1), the resist 5 corresponding to the bonding pad arrangement region 9 on the upper surface of the resin substrate 2 and the ball arrangement on the lower surface of the resin substrate 2 are formed by a known process. The portion of the resist 5 corresponding to the region 15 is removed by etching.

次に、ボンディングパッド配置領域９において露出している銅パターン４の表面に、ボンディングパッド１０が配置される。当該ボンディングパッド１０の表面は、Ｎｉメッキ１６とＡｕメッキ１７とにより被覆される。   Next, the bonding pad 10 is arranged on the surface of the copper pattern 4 exposed in the bonding pad arrangement region 9. The surface of the bonding pad 10 is covered with Ni plating 16 and Au plating 17.

さらに、ボール配置領域１５において露出している銅パターン４の表面はＮｉメッキ１６とＡｕメッキ１７とにより被覆される。   Further, the surface of the copper pattern 4 exposed in the ball arrangement region 15 is covered with the Ni plating 16 and the Au plating 17.

以上の工程により樹脂基板２が生成される。   The resin substrate 2 is produced | generated by the above process.

（ＢＧＡパッケージの製造方法）
次に、本発明の実施形態におけるＢＧＡパッケージ１の製造方法について説明する。具体的には、図４（ｆ）に示される、生成された樹脂基板２を用いてＢＧＡパッケージ１を製造する方法について説明する。 (Manufacturing method of BGA package)
Next, a method for manufacturing the BGA package 1 in the embodiment of the present invention will be described. Specifically, a method for manufacturing the BGA package 1 using the generated resin substrate 2 shown in FIG.

図５（ａ），（ｂ），（ｃ），（ｄ）は、それぞれ、本実施形態における製造工程（ａ２），（ｂ２），（ｃ２），（ｄ２）により生成される樹脂基板の断面図である。   5 (a), (b), (c), and (d) are cross sections of the resin substrate produced by the manufacturing steps (a2), (b2), (c2), and (d2) in the present embodiment, respectively. FIG.

図５（ａ）に示されるように、工程（ａ２）において、絶縁性フィルム７が下面に貼り付けられた半導体チップ６が、半導体チップ搭載領域３０に対応するレジスト５の表面に接着される。半導体チップ６は、絶縁性フィルム７があらかじめ下面に貼り付けられたウエハ（図示せず）から切り分けられることにより得られるチップである。   As shown in FIG. 5A, in the step (a2), the semiconductor chip 6 with the insulating film 7 attached to the lower surface is bonded to the surface of the resist 5 corresponding to the semiconductor chip mounting region 30. The semiconductor chip 6 is a chip obtained by cutting an insulating film 7 from a wafer (not shown) that has been previously attached to the lower surface.

工程（ａ２）により、樹脂基板２の上面としてのレジスト５の表面の中心部（半導体チップ搭載領域３０に対応する部分）に、絶縁性フィルム７が貼り付けられる。   Through the step (a2), the insulating film 7 is attached to the central portion (the portion corresponding to the semiconductor chip mounting region 30) of the surface of the resist 5 as the upper surface of the resin substrate 2.

図５（ｂ）に示されるように、工程（ｂ２）において、Ａｕワイヤ８が、ボンディングパッド配置領域９内の樹脂基板２上のボンディングパッド１０に接続される。Ａｕワイヤ８は、半導体チップ６上に設けられた電極パッド（図示せず）に電気的に接続された金属細線である。すなわち、半導体チップ６上に設けられた電極パッドと、ボンディングパッド１０とがＡｕワイヤ８により、電気的に接続される。   As shown in FIG. 5B, in the step (b2), the Au wire 8 is connected to the bonding pad 10 on the resin substrate 2 in the bonding pad arrangement region 9. The Au wire 8 is a fine metal wire electrically connected to an electrode pad (not shown) provided on the semiconductor chip 6. That is, the electrode pad provided on the semiconductor chip 6 and the bonding pad 10 are electrically connected by the Au wire 8.

図５（ｃ）に示されるように、工程（ｃ２）において、半導体チップ６と、樹脂基板２と、絶縁性フィルム７と、Ａｕワイヤ８とが、封止樹脂１１により、一体的に封止される。   As shown in FIG. 5C, in the step (c2), the semiconductor chip 6, the resin substrate 2, the insulating film 7, and the Au wire 8 are integrally sealed with the sealing resin 11. Is done.

図５（ｄ）に示されるように、工程（ｄ２）において、ボール配置領域１５に対応する銅パターン４の表面に、外部端子としてのボール１２が配置される。ボール１２は、ＳｎＡｇＣｕ系、ＳｎＰｂ系等の半田で構成される。そして、図５（ｄ）に示されるＢＧＡパッケージがリフロー加熱されることにより、本発明の実施の形態におけるＢＧＡパッケージ１が完成する。   As shown in FIG. 5D, in the step (d2), balls 12 as external terminals are arranged on the surface of the copper pattern 4 corresponding to the ball arrangement region 15. The ball 12 is composed of SnAgCu-based or SnPb-based solder. Then, the BGA package 1 shown in FIG. 5D is reflow-heated to complete the BGA package 1 in the embodiment of the present invention.

なお、本実施の形態により生成されたＢＧＡパッケージ１に含まれる、半導体チップ６を固定する樹脂基板２には、当該固定されている半導体チップ６の下方に対応する部分の一部に貫通穴が設けられていない。   The resin substrate 2 for fixing the semiconductor chip 6 included in the BGA package 1 generated according to the present embodiment has a through hole in a part of the portion corresponding to the lower side of the fixed semiconductor chip 6. Not provided.

以上のように、本発明の実施の形態では、半導体チップ搭載領域３０に対応する、基板コア３の上面に、銅パターン１３が形成される。銅パターン１３の厚みは、半導体チップ搭載領域３０外の領域に対応する、基板コア３の上面に形成された銅パターン（銅パターン４）の厚みより小さい。   As described above, in the embodiment of the present invention, the copper pattern 13 is formed on the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30. The thickness of the copper pattern 13 is smaller than the thickness of the copper pattern (copper pattern 4) formed on the upper surface of the substrate core 3 corresponding to the region outside the semiconductor chip mounting region 30.

また、上面に銅パターン４および銅パターン１３が形成されている基板コア３の上面には、厚さが一定のレジストが積層される。   A resist having a constant thickness is laminated on the upper surface of the substrate core 3 on which the copper pattern 4 and the copper pattern 13 are formed.

そのため、半導体チップ搭載領域３０に対応する、レジスト５の表面の凹部と凸部との差を、半導体チップ搭載領域３０外の領域に対応する、レジスト５の表面の凹部と凸部との差より小さくすることができる。すなわち、半導体チップ搭載領域３０に対応する、レジスト５の表面を滑らかにすることができる。   Therefore, the difference between the concave portion and the convex portion on the surface of the resist 5 corresponding to the semiconductor chip mounting region 30 is represented by the difference between the concave portion and the convex portion on the surface of the resist 5 corresponding to the region outside the semiconductor chip mounting region 30. Can be small. That is, the surface of the resist 5 corresponding to the semiconductor chip mounting region 30 can be smoothed.

また、樹脂基板２の上面としてのレジスト５の表面の中心部（半導体チップ搭載領域３０に対応する部分）に、絶縁性フィルム７が貼り付けられる。また、絶縁性フィルム７により、半導体チップ６が樹脂基板２に固定される。   In addition, the insulating film 7 is attached to the center portion of the surface of the resist 5 as the upper surface of the resin substrate 2 (the portion corresponding to the semiconductor chip mounting region 30). Further, the semiconductor chip 6 is fixed to the resin substrate 2 by the insulating film 7.

これにより、半導体チップ６を固定する樹脂基板２と、絶縁性フィルム７との間に生じる気泡（ボイド）の発生を抑制することができる。その結果、樹脂基板２に対する吸湿リフロー時のパッケージクラックの発生を防止することができ、樹脂基板２の耐湿信頼性を向上させることができる。   Thereby, generation | occurrence | production of the bubble (void) produced between the resin substrate 2 which fixes the semiconductor chip 6 and the insulating film 7 can be suppressed. As a result, it is possible to prevent the occurrence of package cracks during moisture absorption reflow with respect to the resin substrate 2 and to improve the moisture resistance reliability of the resin substrate 2.

また、本実施の形態により生成される樹脂基板２は貫通穴を有していない。すなわち、半導体チップ６を固定する樹脂基板２において、当該固定されている半導体チップ６の下方に対応する部分の一部に貫通穴が設けられていない。   Moreover, the resin substrate 2 produced | generated by this Embodiment does not have a through-hole. That is, in the resin substrate 2 to which the semiconductor chip 6 is fixed, a through hole is not provided in a part of the portion corresponding to the lower part of the fixed semiconductor chip 6.

そのため、半導体チップ６を固定する樹脂基板２の反りを抑えることができるとともに、樹脂基板２の耐湿信頼性を向上させることができる。   Therefore, it is possible to suppress the warpage of the resin substrate 2 that fixes the semiconductor chip 6 and to improve the moisture resistance reliability of the resin substrate 2.

また、図１の半導体チップ搭載領域３０に対応する、基板コア３の上面に形成された銅パターン１３の幅ＷＤ１（図１参照）は、半導体チップ搭載領域３０に対応する、基板コア３の上面に形成された隣接する２つの銅パターン１３の間隔ＳＰ１より大きい。   Further, the width WD1 (see FIG. 1) of the copper pattern 13 formed on the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30 in FIG. 1 is the upper surface of the substrate core 3 corresponding to the semiconductor chip mounting region 30. It is larger than the interval SP1 between the two adjacent copper patterns 13 formed in.

また、上面に銅パターン４および銅パターン１３が形成されている基板コア３の上面には、厚さが一定のレジストが積層される。   A resist having a constant thickness is laminated on the upper surface of the substrate core 3 on which the copper pattern 4 and the copper pattern 13 are formed.

そのため、半導体チップ搭載領域３０に対応する、レジストの表面の凹部の面積を減らすことができる。すなわち、半導体チップ搭載領域３０に対応する、樹脂基板２の表面の凹部の面積を減らすことができる。   Therefore, the area of the recess on the surface of the resist corresponding to the semiconductor chip mounting region 30 can be reduced. That is, the area of the concave portion on the surface of the resin substrate 2 corresponding to the semiconductor chip mounting region 30 can be reduced.

また、樹脂基板２の上面としてのレジスト５の表面の中心部（半導体チップ搭載領域３０に対応する部分）に、絶縁性フィルム７が貼り付けられる。また、絶縁性フィルム７により、半導体チップ６が樹脂基板２に固定される。   In addition, the insulating film 7 is attached to the center portion of the surface of the resist 5 as the upper surface of the resin substrate 2 (the portion corresponding to the semiconductor chip mounting region 30). Further, the semiconductor chip 6 is fixed to the resin substrate 2 by the insulating film 7.

これにより、半導体チップ６を固定する樹脂基板２と、絶縁性フィルム７との間に生じる気泡（ボイド）の発生を抑制することができる。その結果、半導体チップ６を固定する樹脂基板２に対する吸湿リフロー時のパッケージクラックの発生を防止することができ、樹脂基板２の耐湿信頼性を向上させることができる。   Thereby, generation | occurrence | production of the bubble (void) produced between the resin substrate 2 which fixes the semiconductor chip 6 and the insulating film 7 can be suppressed. As a result, generation of package cracks during moisture absorption reflow on the resin substrate 2 to which the semiconductor chip 6 is fixed can be prevented, and the moisture resistance reliability of the resin substrate 2 can be improved.

また、半導体チップ搭載領域３０内から半導体チップ搭載領域３０外に向かって、基板コア３の上面に形成された銅パターン（銅パターン１３，４）と、半導体チップ６の側面との角度は、ほぼ９０度である。   The angle between the copper pattern (copper patterns 13 and 4) formed on the upper surface of the substrate core 3 and the side surface of the semiconductor chip 6 from the inside of the semiconductor chip mounting region 30 to the outside of the semiconductor chip mounting region 30 is approximately 90 degrees.

また、上面に銅パターン４および銅パターン１３が形成されている基板コア３の上面には、厚さが一定のレジストが積層される。   A resist having a constant thickness is laminated on the upper surface of the substrate core 3 on which the copper pattern 4 and the copper pattern 13 are formed.

また、樹脂基板２の上面としてのレジスト５の表面の中心部（半導体チップ搭載領域３０に対応する部分）に、絶縁性フィルム７が貼り付けられる。また、絶縁性フィルム７により、半導体チップ６が樹脂基板２に固定される。   In addition, the insulating film 7 is attached to the center portion of the surface of the resist 5 as the upper surface of the resin substrate 2 (the portion corresponding to the semiconductor chip mounting region 30). Further, the semiconductor chip 6 is fixed to the resin substrate 2 by the insulating film 7.

これにより、半導体チップ６を固定する樹脂基板２と、絶縁性フィルム７との間に溜まる空気を、半導体チップ搭載領域３０外に排出し易くすることができる。また、樹脂基板２と、絶縁性フィルム７との間に生じる気泡（ボイド）の発生を抑制することができる。その結果、半導体チップ６を固定する樹脂基板２に対する吸湿リフロー時のパッケージクラックの発生を防止することができ、樹脂基板２の耐湿信頼性を向上させることができる。   As a result, the air accumulated between the resin substrate 2 that fixes the semiconductor chip 6 and the insulating film 7 can be easily discharged out of the semiconductor chip mounting region 30. Moreover, generation | occurrence | production of the bubble (void) produced between the resin substrate 2 and the insulating film 7 can be suppressed. As a result, generation of package cracks during moisture absorption reflow on the resin substrate 2 to which the semiconductor chip 6 is fixed can be prevented, and the moisture resistance reliability of the resin substrate 2 can be improved.

以上により、本発明は、半導体チップ６を固定する基板の反りを抑えつつ、吸湿リフローでのパッケージクラックを防止し、樹脂基板２の耐湿信頼性を向上させることができる。   As described above, the present invention can prevent package cracking due to moisture absorption reflow and improve the moisture resistance reliability of the resin substrate 2 while suppressing the warpage of the substrate to which the semiconductor chip 6 is fixed.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明の半導体装置は、半導体装置用樹脂基板上側の半導体チップ搭載領域における凹凸を軽減する。これにより、本発明の半導体装置は、吸湿リフロー時のパッケージクラックの発生を防止する、品質の安定した小型化・薄型化が求められている半導体装置等に有用である。   The semiconductor device of the present invention reduces unevenness in the semiconductor chip mounting region on the upper side of the resin substrate for semiconductor devices. As a result, the semiconductor device of the present invention is useful for a semiconductor device or the like that is required to be downsized and thin with stable quality, which prevents the occurrence of package cracks during moisture reflow.

本発明の実施の形態におけるＢＧＡパッケージを示す断面図である。It is sectional drawing which shows the BGA package in embodiment of this invention. 樹脂基板を示す上面図である。It is a top view which shows a resin substrate. 樹脂基板を示す断面図である。It is sectional drawing which shows a resin substrate. 本実施の形態における樹脂基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the resin substrate in this Embodiment. 本実施の形態におけるＢＧＡパッケージの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the BGA package in this Embodiment. 従来技術におけるＢＧＡパッケージを示す断面図である。It is sectional drawing which shows the BGA package in a prior art. 従来技術における樹脂基板を示す断面図である。It is sectional drawing which shows the resin substrate in a prior art. 従来技術における樹脂基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the resin substrate in a prior art. 従来技術におけるＢＧＡパッケージの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the BGA package in a prior art.

１，１０１ ＢＧＡパッケージ
２，１０２ 樹脂基板
３，１０３ 基板コア
４，１３，１０４ 銅パターン
５，１０５ レジスト
６，１０６ 半導体チップ
７，１０７ 絶縁性フィルム
８，１０８ Ａｕワイヤ
９，１０９ ボンディングパッド配置領域
１０，１１０ ボンディングパッド
１１，１１１ 封止樹脂
１２，１１２ ボール
１４，１１４ ビア
１５，１１５ ボール配置領域
１６，１１６ Ｎｉメッキ
１７，１１７ Ａｕメッキ
１８，１１８ 銅
３０，１３０ 半導体チップ搭載領域
１１９ 貫通穴
１２０ 中空領域 1,101 BGA package 2,102 Resin substrate 3,103 Substrate core 4,13,104 Copper pattern 5,105 Resist 6,106 Semiconductor chip 7,107 Insulating film 8,108 Au wire 9,109 Bonding pad arrangement region 10 , 110 Bonding pad 11, 111 Sealing resin 12, 112 Ball 14, 114 Via 15, 115 Ball arrangement area 16, 116 Ni plating 17, 117 Au plating 18, 118 Copper 30, 130 Semiconductor chip mounting area 119 Through hole 120 Hollow region

Claims (5)

半導体装置であって、
樹脂基板を備え、
前記樹脂基板は、
基板コアと、
前記基板コアの上面にパターニングされた複数の銅パターンと、
上面に前記複数の銅パターンが形成された前記基板コアの上面に積層されるレジストとを含み、
前記レジストの表面には各前記銅パターンの厚みに応じた凹凸があり、
前記半導体装置は、さらに、
前記樹脂基板の上面としての前記レジストの表面の一部に貼り付けられた絶縁性フィルムと、
前記絶縁性フィルムの上に設けられ、前記絶縁性フィルムにより前記樹脂基板に固定される半導体チップとを備え、
前記レジストの表面の一部は、前記樹脂基板の上方に前記半導体チップが固定された領域である半導体チップ搭載領域に対応する部分であり、
前記半導体チップ搭載領域に対応する、前記基板コアの上面に形成された銅パターンの厚みは、前記半導体チップ搭載領域外の領域に対応する、前記基板コアの上面に形成された銅パターンの厚みより小さい、
半導体装置。 A semiconductor device,
Equipped with a resin substrate,
The resin substrate is
A substrate core;
A plurality of copper patterns patterned on the upper surface of the substrate core;
And a resist laminated on the upper surface of the substrate core on which the plurality of copper patterns are formed on the upper surface,
The surface of the resist has irregularities according to the thickness of each copper pattern,
The semiconductor device further includes:
An insulating film affixed to a part of the surface of the resist as the upper surface of the resin substrate;
A semiconductor chip provided on the insulating film and fixed to the resin substrate by the insulating film;
A part of the surface of the resist is a portion corresponding to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate,
The thickness of the copper pattern formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region is larger than the thickness of the copper pattern formed on the upper surface of the substrate core corresponding to the region outside the semiconductor chip mounting region. small,
Semiconductor device. 前記半導体チップ搭載領域に対応する前記基板コアの上面に形成された銅パターンの厚みは、前記絶縁性フィルムの厚みの２５％以下の厚みである、
請求項１に記載の半導体装置。 The thickness of the copper pattern formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region is 25% or less of the thickness of the insulating film.
The semiconductor device according to claim 1. 半導体装置であって、
樹脂基板を備え、
前記樹脂基板は、
基板コアと、
前記基板コアの上面にパターニングされた複数の銅パターンと、
上面に前記複数の銅パターンが形成された前記基板コアの上面に積層されるレジストとを含み、
前記レジストの表面には各前記銅パターンの厚みに応じた凹凸があり、
前記半導体装置は、さらに、
前記樹脂基板の上面としての前記レジストの表面の一部に貼り付けられた絶縁性フィルムと、
前記絶縁性フィルムの上に設けられ、前記絶縁性フィルムにより前記樹脂基板に固定される半導体チップとを備え、
前記レジストの表面の一部は、前記樹脂基板の上方に前記半導体チップが固定された領域である半導体チップ搭載領域に対応する部分であり、
前記半導体チップ搭載領域に対応する、前記基板コアの上面に形成された銅パターンの幅は、前記半導体チップ搭載領域に対応する、前記基板コアの上面に形成された隣接する２つの銅パターンの間隔より大きい、
半導体装置。 A semiconductor device,
Equipped with a resin substrate,
The resin substrate is
A substrate core;
A plurality of copper patterns patterned on the upper surface of the substrate core;
And a resist laminated on the upper surface of the substrate core on which the plurality of copper patterns are formed on the upper surface,
The surface of the resist has irregularities according to the thickness of each copper pattern,
The semiconductor device further includes:
An insulating film affixed to a part of the surface of the resist as the upper surface of the resin substrate;
A semiconductor chip provided on the insulating film and fixed to the resin substrate by the insulating film;
A part of the surface of the resist is a portion corresponding to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate,
The width of the copper pattern formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region is the interval between two adjacent copper patterns formed on the upper surface of the substrate core corresponding to the semiconductor chip mounting region. Greater than,
Semiconductor device. 半導体装置であって、
樹脂基板を備え、
前記樹脂基板は、
基板コアと、
前記基板コアの上面にパターニングされた複数の銅パターンと、
上面に前記複数の銅パターンが形成された前記基板コアの上面に積層されるレジストとを含み、
前記レジストの表面には各前記銅パターンの厚みに応じた凹凸があり、
前記半導体装置は、さらに、
前記樹脂基板の上面としての前記レジストの表面の一部に貼り付けられた絶縁性フィルムと、
前記絶縁性フィルムの上に設けられ、前記絶縁性フィルムにより前記樹脂基板に固定される半導体チップとを備え、
前記レジストの表面の一部は、前記樹脂基板の上方に前記半導体チップが固定された領域である半導体チップ搭載領域に対応する部分であり、
前記半導体チップ搭載領域内から前記半導体チップ搭載領域外に向かって、前記基板コアの上面に形成された前記銅パターンと、前記半導体チップの側面との角度は、ほぼ９０度である、
半導体装置。 A semiconductor device,
Equipped with a resin substrate,
The resin substrate is
A substrate core;
A plurality of copper patterns patterned on the upper surface of the substrate core;
And a resist laminated on the upper surface of the substrate core on which the plurality of copper patterns are formed on the upper surface,
The surface of the resist has irregularities according to the thickness of each copper pattern,
The semiconductor device further includes:
An insulating film affixed to a part of the surface of the resist as the upper surface of the resin substrate;
A semiconductor chip provided on the insulating film and fixed to the resin substrate by the insulating film;
A part of the surface of the resist is a portion corresponding to a semiconductor chip mounting region, which is a region where the semiconductor chip is fixed above the resin substrate,
From the inside of the semiconductor chip mounting area to the outside of the semiconductor chip mounting area, the angle between the copper pattern formed on the upper surface of the substrate core and the side surface of the semiconductor chip is approximately 90 degrees.
Semiconductor device. 請求項１に記載の半導体装置が備える樹脂基板の製造方法であって、
平板状の絶縁材料である基板コアの上面に銅を積層する工程と、
前記銅が積層された前記基板コアの少なくとも１箇所以上において、前記銅が積層された前記基板コア内を貫通するように少なくとも１つ以上のビアを形成する工程と、
前記１つ以上のビアが形成された前記基板コアの上面のうち、前記半導体チップ搭載領域に対応する面において銅パターンを形成する予定となる箇所以外の箇所に銅メッキを施す工程と、
前記基板コアの上面に積層されている銅の一部をエッチングによって削除することにより、前記基板コアの上面に複数の銅パターンを形成する工程と、
上面に前記複数の銅パターンが形成された前記基板コアの上面にレジストを積層する工程とを含む、
樹脂基板の製造方法。 It is a manufacturing method of the resin substrate with which the semiconductor device according to claim 1 is provided,
A step of laminating copper on the upper surface of the substrate core, which is a flat insulating material;
Forming at least one or more vias so as to penetrate through the inside of the substrate core on which the copper is laminated, in at least one part of the substrate core on which the copper is laminated;
A step of performing copper plating on a portion other than a portion where a copper pattern is to be formed on a surface corresponding to the semiconductor chip mounting region among the upper surface of the substrate core on which the one or more vias are formed;
Forming a plurality of copper patterns on the upper surface of the substrate core by removing a portion of the copper laminated on the upper surface of the substrate core by etching; and
Laminating a resist on the upper surface of the substrate core on which the plurality of copper patterns are formed on the upper surface,
Manufacturing method of resin substrate.
JP2009016048A 2009-01-27 2009-01-27 Semiconductor device and method for manufacturing resin substrate used in semiconductor device Pending JP2010177303A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009016048A JP2010177303A (en) 2009-01-27 2009-01-27 Semiconductor device and method for manufacturing resin substrate used in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009016048A JP2010177303A (en) 2009-01-27 2009-01-27 Semiconductor device and method for manufacturing resin substrate used in semiconductor device

Publications (1)

Publication Number Publication Date
JP2010177303A true JP2010177303A (en) 2010-08-12

Family

ID=42707975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009016048A Pending JP2010177303A (en) 2009-01-27 2009-01-27 Semiconductor device and method for manufacturing resin substrate used in semiconductor device

Country Status (1)

Country Link
JP (1) JP2010177303A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102493A (en) * 2018-12-20 2020-07-02 京セラ株式会社 Wiring board and mounting structure
WO2021157368A1 (en) * 2020-02-03 2021-08-12 株式会社村田製作所 Module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102493A (en) * 2018-12-20 2020-07-02 京セラ株式会社 Wiring board and mounting structure
JP7066603B2 (en) 2018-12-20 2022-05-13 京セラ株式会社 Wiring board and mounting structure
WO2021157368A1 (en) * 2020-02-03 2021-08-12 株式会社村田製作所 Module

Similar Documents

Publication Publication Date Title
JP5324051B2 (en) Wiring substrate manufacturing method, semiconductor device manufacturing method, and wiring substrate
JP5101451B2 (en) Wiring board and manufacturing method thereof
JP4980295B2 (en) Wiring substrate manufacturing method and semiconductor device manufacturing method
US9111818B2 (en) Packaging substrate
JP5142967B2 (en) Semiconductor device
JP2005310946A (en) Semiconductor device
WO2010052942A1 (en) Wiring board with built-in electronic component and method for manufacturing the wiring board
JP2008028376A (en) Circuit board, semiconductor module and method of manufacturing circuit board
JP2007318098A (en) Circuit arrangement and manufacturing method thereof
JP2004111536A (en) Method for producing multilayer wiring board
JP2008085089A (en) Resin wiring board and semiconductor device
JP2009302500A (en) Wafer level package, and manufacturing method thereof
JP2017163027A (en) Wiring board, semiconductor device, and manufacturing method for wiring board
JP2016063130A (en) Printed wiring board and semiconductor package
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2010093292A (en) Circuit device
TWI397358B (en) Wire bonding substrate and fabrication thereof
WO2023189540A1 (en) Glass wiring board, manufacturing method therefor, and imaging device
JP2005243850A (en) Multilayer printed wiring board and its manufacturing method
JP2010177303A (en) Semiconductor device and method for manufacturing resin substrate used in semiconductor device
JP2007059874A (en) Circuit arrangement
JP2013211497A (en) Component joint structure
JP5442192B2 (en) Device mounting substrate, semiconductor module, and device mounting substrate manufacturing method
US11749596B2 (en) Wiring substrate
JP2021019081A (en) Semiconductor package