[go: up one dir, main page]

JP2010140919A - 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板 - Google Patents

酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板 Download PDF

Info

Publication number
JP2010140919A
JP2010140919A JP2008312814A JP2008312814A JP2010140919A JP 2010140919 A JP2010140919 A JP 2010140919A JP 2008312814 A JP2008312814 A JP 2008312814A JP 2008312814 A JP2008312814 A JP 2008312814A JP 2010140919 A JP2010140919 A JP 2010140919A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
contact
electrode
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008312814A
Other languages
English (en)
Other versions
JP2010140919A5 (ja
Inventor
Hiroyuki Uchiyama
博幸 内山
Tetsushi Kawamura
哲史 河村
Hironori Wakana
裕紀 若菜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008312814A priority Critical patent/JP2010140919A/ja
Priority to US12/633,577 priority patent/US8368067B2/en
Publication of JP2010140919A publication Critical patent/JP2010140919A/ja
Publication of JP2010140919A5 publication Critical patent/JP2010140919A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 酸化インジウムガリウム亜鉛や酸化亜鉛錫等の酸化物半導体薄膜トランジスタと金属電極材料間には、仕事関数の違いやコンタクト抵抗の低減が困難という課題があり、元来酸化物半導体材料が有する特性を活かしきれなかった。
【解決手段】 酸化インジウムガリウム亜鉛や酸化亜鉛錫等の酸化物半導体成膜時に導入するガス中の添加酸素割合により酸化物半導体と金属間のコンタクト抵抗が変化する現象を利用する。添加酸素の割合が１０％以上でコンタクト抵抗の抑制が可能だが、しきい電位シフトは逆に大きくなる相反する傾向にあるため、金属と酸化物半導体の接する面から深さ方向少なくとも３ｎｍまでの領域を上記の添加酸素の割合１０％以上としてコンタクト層を形成し、さらに主たるチャネル層となる領域を添加酸素の割合１０％以下で形成する多層構造として、電極金属とのオーミック性、しきい電位シフト抑制等の信頼性の双方を両立する。
【選択図】 図３

Description

本発明は、酸化物半導体装置とその製造技術に関するものである。
近年表示デバイスはブラウン管を用いた表示から液晶パネルやプラズマディスプレイといったフラットパネルディスプレイ（ＦＰＤ）と呼ばれる平面型表示デバイスへと急速な進化を遂げた。液晶パネルでは、液晶による表示切り替えに関わる装置として、a-Siやポリシリコンの薄膜トランジスタをスイッチング素子として利用している。最近では、更なる大面積化やフレキシブル化を目的として有機ＥＬを用いたＦＰＤが期待されている。しかし、この有機ＥＬディスプレイは有機半導体層を駆動して直接発光を得る自発光デバイスであるため、従来の液晶ディスプレイとは異なり、薄膜トランジスタには電流駆動デバイスとしての特性が要求されている。一方、今後のＦＰＤには更なる大面積化やフレキシブル化といった新機能の付与も求められており、画像表示デバイスとして高性能であることはもちろん、大面積プロセスへの対応やフレキシブル基板への対応も要求されている。この様な背景から、近年表示デバイス向け薄膜トランジスタとして、バンドギャップが３ｅＶ前後と大きく、透明な酸化物半導体の適用が検討されており、表示デバイスの他に薄膜メモリー、ＲＦＩＤ、タッチパネル等への適用も期待されている。
透明酸化物トランジスタとしては、酸化亜鉛や酸化錫が古くから知られていたが、近年酸化亜鉛の欠点であるしきい電位シフトが抑制できる材料として、ＩＧＺＯ（酸化インジウムガリウム亜鉛）を用いる薄膜トランジスタが特開２００６−１６５５３２号公報、特開２００６−１７３５８０号公報に（特許文献１〜２参照）に記述されており、薄膜プロセスによる新しい半導体デバイス実現の可能性が期待される。特に、ＩＧＺＯやＺＴＯ（酸化亜鉛錫）に関してはサブスレッショルド特性がポリシリコン以上の良好なものも確認されており、ディスプレイ応用に留まらず、超低電圧動作や超低消費電力を必要とするデバイスへの応用も考えられる。
J-S. Park et al、 Appl. Phys. Lett.、 90、 262106(2007) 特表2006-165532号公報（段落［0009］〜［0052］） 特開2006-173580号公報（段落［0009］〜［0032］） 特開2007-250983号公報（段落［0018］〜［0024］） 特開2007-073699号公報（段落［0016］〜［0028］）
前述の通り、酸化物半導体をチャネル層に用いた薄膜トランジスタは、移動度にして１〜５０ｃｍ２／Ｖｓ程度、オンオフ比として106以上と液晶ディスプレイや有機ＥＬディスプレイのスイッチング・電流駆動デバイスとして十分な特性を備えている。しかも、スパッタ等常温でのプロセスが可能なため、フレキシブル化が容易等の複合的利点が存在する。つまり、スパッタ法のような常温プロセスにより高温処理が必要なポリシリコン並の高品位薄膜トランジスタが低コストで実現可能であることを示している。特に、近年自発光かつ高精細ディスプレイとして期待される有機ＥＬディスプレイでは、電流駆動デバイスとしての適用が求められるため、しきい電位シフトの抑制や耐久性の面で大きな信頼性が要求される。例えば、従来液晶ディスプレイのスイッチングに主に用いられていたａ-Ｓｉでは、しきい電位のシフトが補正回路による制御が容易な２Ｖ前後を大きく超えるため、有機ＥＬ向けの薄膜トランジスタとしては適用困難と言われている。
しかしながら、Ｓｉ半導体に比較して半導体／電極界面の研究が進んでいない酸化物半導体の場合、電極との界面の制御や金属材料との仕事関数との相違のため、良好なコンタクト特性を得られず、有する特性を活かしきれていない課題があることがわかった。図１と２は酸化物半導体チャネル層がスパッタ成膜によるＩＧＺＯの場合のアルゴンガスに対する添加酸素割合とコンタクト抵抗、しきい電位シフトの関係を示す図であるが、添加酸素割合が１０％以上では良好なコンタクト特性を示すが、しきい電位シフトが大きく、一方、添加酸素割合が５％以下では良好なしきい電位シフト特性を示すが、コンタクト抵抗が高く、相反するこれら二つの課題を両立させるのは困難と考えられる。
また、コンタクト特性を改善するため、酸化物半導体に対して仕事関数の近いインジウム錫複合酸化物（ＩＴＯ)やアルミニウムドープ酸化亜鉛（ＡＺＯ)、ガリウムドープ酸化亜鉛（ＧＺＯ）を用いる方法もあるが、チャネル層である酸化物半導体層がインジウムや亜鉛を主体とした複合酸化物であるため、これらの透明導電膜材料との接触界面で組成が変わり、半導体特性に影響を及ぼす可能性や通電による特性変化を引き起こす可能性があり、必ずしも良い方法とは言えない。
さらに、近年酸素や水素を含むプラズマ、高エネルギー線により電極を形成する酸化物半導体表面を曝すことによりコンタクト特性を改善する方法が非特許文献１、特開２００７−２５０９８３号、特開２００７−０７３６９９号公報等に記載されているが、これらの方法では表面近傍の酸素濃度を増加させることは可能であるが、真空槽内部の状態によりプラズマの制御が困難であるため正確な酸素濃度制御も困難で、かつ、表面処理であるため酸化物半導体層が形成される前の状態での対応はできない。つまり、トップコンタクト型の薄膜トランジスタ構造であれば対応可能だが、ボトムコンタクト型の薄膜トランジスタ構造では対応不可能である。
本願の目的は、酸化物半導体デバイスにおいて、酸化物半導体と金属電極との界面で生ずるオーミック特性劣化を防止し、且つ酸化物半導体が有する本来の低しきい電位シフト特性など高信頼性を両立させる界面制御方法を提供し、良好な酸化物半導体デバイスを実現することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願の酸化物半導体装置は、酸化物半導体成膜時に導入するガスに添加する酸素の割合に応じて金属電極とのオーミック特性が変化することを利用する。まず、チャネル層が形成されるゲート絶縁膜近傍を含む領域には、しきい電位シフトの起こりにくい特性を有する相対的に酸素添加割合の小さな（５％以下）酸化物半導体層を、金属電極と接触する３〜１０ｎｍの領域に相対的に酸素添加割合の大きな（１０％以上）酸化物半導体層を形成、二層以上の多層構造とすることで低しきい電位特性などの高信頼性とオーミックコンタクト特性を両立させる。つまり、金属電極と接触する部分にはコンタクト抵抗の少ない酸素濃度の大きな酸化物半導体層を利用し、チャネル層が形成されるゲート絶縁膜近傍を含む酸化物半導体層をしきい電位シフトの少ない酸素濃度が小さな酸化物半導体層とし、コンタクトの改善と低しきい電位シフト特性の両立を図るものである。オーミックコンタクトを改善する目的で挿入する高酸素濃度の酸化物半導体層については、金属との反応層が形成される厚みが存在すれば良好なコンタクト特性が得られるため、実効的な膜厚は３〜１０ｎｍ程度存在すれば十分であり、用いるデバイスに必要な酸化物半導体チャネル層の厚さに応じてこれらの範囲内で最適化が必要である。また、このような膜で好ましい酸素濃度の一例は、高酸素濃度の酸化物半導体層の酸素濃度は１０２１原子濃度以上で、低酸素濃度の酸化物半導体層の酸素濃度は１０２１原子濃度以下となる。好ましくは、１０倍程度の濃度差があることが好ましい。また、このような膜は、実質的に均一な濃度となるが、製膜条件で多少ばらつくが、そのばらつきは通常数百ｐｐｍ程度に収まるので、本願明細書で規定する「実質的に均一な濃度」とは数百ｐｐｍ以内の濃度差しかない膜をいうものとする。図３にボトムゲートトップコンタクト型薄膜トランジスタの場合の、本願の酸化物半導体コンタクト層４’と酸化物半導体チャネル層４の構成を示すが、上記の通り膜中の酸素濃度の異なる酸化物半導体層をゲート酸化膜３側のチャネル層４とソース・ドレイン電極５側のコンタクト層４’の多層構造としている。コンタクト層４’については、単層でも良いし、酸素濃度を変えた多層構造、電極側からチャネル層４側に酸素濃度をグレーデッドに変化させた構造でも構わない。また、ソース・ドレイン電極５直下の領域だけコンタクト層４’を設ける構造でも効果は変わらない。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
図1、２に示した通り、添加酸素割合が高い条件では良好なコンタクト特性を示すが、しきい電位シフトが大きく、一方、添加酸素割合が小さい領域では良好なしきい電位シフト特性を示すが、コンタクト特性が悪く、相反するこれら二つの課題を両立させるのは困難である。そこで、本願を応用し、合計膜厚２５nmの酸化物半導体層の内、ゲート絶縁膜近傍の２０ｎｍを成膜時の導入ガス中の酸素添加割合を４％に設定し、ソース・ドレイン電極と接触する５ｎｍを成膜時の酸素添加割合を変化させた積層構造の場合のコンタクト抵抗としきい電位シフトの状況を示すのが図４、５である。比較のため従来の結果も記載してある。酸素添加割合２０％単層の酸化物半導体チャネルを用いた場合に比較するとソース・ドレイン電極とのコンタクト抵抗は良好なまま、しきい電位シフトが大幅に改善されていることがわかる。比較のため、本願の方法とは逆の金属とのコンタクト層に５ｎｍの成膜時酸素添加割合４％の酸化物半導体層を、主たるチャネル層として２０ｎｍの成膜時酸素添加割合２０％の酸化物半導体層を用いて測定を試みたが、本願の方法の結果とは異なり、1ｋΩ近い非常に高いコンタクト抵抗を示し、しきい電位シフトの測定にも至らない結果となった。このことからも本願の方法が電極金属と酸化物半導体層のコンタクト特性を改善していることが明らかである。
また、課題にて記述したプラズマや高エネルギ線による表面処理による方法と本願の違いは、図６に示す通り酸化物半導体膜中の酸素濃度の分布に明らかに現れる。この図は、Ｃｓイオンを４００μｍ２の酸化物半導体に対して加速電圧３ＫｅＶ電圧、２０ｎＡ照射することでその１０％の領域を検出したＳＩＭＳ検出結果である。つまり、プラズマ処理による方法では、表面近傍のみであれば酸素濃度を高くすることが可能であるが、深さ方向に急激に酸素濃度は低下してしまうため、金属とのコンタクトに必要な十分な厚さが確保できない。これに比べ、本願による多層構造の形成では、３ｎｍのコンタクト層全体に渡り均一に高酸素濃度が確保されていることが明らかである。生産技術として歩留まりや製品信頼性、均一性確保に有効であることがこのことからも明確である。
本発明によれば、酸化物半導体が元来有する移動度や低しきい電位シフト特性をデバイスとして有効に応用することが可能となる。
以下、本発明の実施例を図面に基づいて詳細に説明する。
本発明の実施例１による画像デバイス向け薄膜トランジスタの構造と製造方法、適用方法を図７〜１０を用いて説明する。図７はボトムゲートトップコンタクト型薄膜トランジスタの断面図とその製造工程の一例を示すフロー図、図８〜９はそれをデバイス適用するためのアクティブマトリクス回路の簡単な構成と模式図、図１０はボトムゲートトップコンタクト構造以外の薄膜トランジスタの構造を示す断面図である。
まず、例えばガラス基板、石英基板、サファイア基板、樹脂基板、フィルム等の支持基板１を用意する。次に、これらの支持基板１上に蒸着法やスパッタ法等により金属薄膜、例えばＡｌ（２５０ｎｍ）とＭｏ（５０ｎｍ）の積層膜等を形成、リフトオフプロセスやエッチングプロセスによるパタニングを行いゲート電極２を形成する。その後、その上層にスパッタ法やＣＶＤ法、蒸着法等により、例えば厚さ１００ｎｍ程度の酸化膜や窒化膜、例えばシリコン酸化膜やシリコン窒化膜等、から形成されるゲート絶縁膜３を堆積する。この後、ＩＧＺＯターゲットやＺＴＯターゲットを用いてスパッタ法や蒸着法により酸化物半導体チャネル層４、４’を形成、レジストプロセスとエッチング技術によるパタニングを行う。この際、酸化物半導体チャネル層４、４’の厚さは、有機ＥＬなどの電流駆動デバイスとしての応用の際には、２５ｎｍ〜７５ｎｍ程度が望ましく、液晶ディスプレイなどのスイッチングデバイスとしての応用の際には１０〜２５ｎｍが望ましい。この酸化物半導体チャネル層４、４’の内ソース・ドレイン電極５と接触することになる表面側の５ｎｍを成膜時の添加酸素割合を２０％以上の条件で成膜し、一度停止し、残りのゲート絶縁膜３側の酸化物半導体層を成膜時の添加酸素割合を５％以下の条件とした本願の方法による二層構造とする。この際の酸化物半導体層における実効的な酸素濃度は電極と接触する５ｎｍで１０１９原子濃度以上であり、残りの酸化物半導体層は１０１８原子濃度未満と考えられる。その後、ソース・ドレイン電極５となる電極層を蒸着法やスパッタ法等により形成、レジストプロセスを用いたリフトオフ法やエッチングプロセスによるパタニングを施し、パッシベーション膜６と配線７工程を経て、ボトムゲートトップコンタクト型酸化物半導体薄膜トランジスタが完成する。ソース・ドレイン電極５はＩＴＯやＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）等の透明導電膜を用いている。なお、これらの電極と酸化物半導体層との間に、通常の透明導電膜（上述の電極材料）よりも高濃度の酸素を含有させた低抵抗な透明導電膜を介在させて、多層化してもよい。さらに、コンタクト層４’の構造については、全面に二層構造としたものでも、ソース・ドレイン電極５直下の領域にのみコンタクト層を用いたものでも同様の効果が得られる。
上記本願の方法を用いて、ＩＧＺＯ薄膜トランジスタをマグネトロンスパッタ法による成膜技術を用いて試作した。ＩＧＺＯチャネル層は４５ｎｍ厚で、成膜条件は、０．５Ｐａ（アルゴン酸素混合ガス使用、酸素４％添加）、１０Ｗ／ｃｍ２のＲＦパワー密度、基板回転速度５ｒｐｍ、電極間距離７０ｃｍ、ターゲット組成（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１）である。一度、成膜を止め、条件を変えて、ＩＧＺＯコンタクト層が５ｎｍ厚で成膜した。この成膜条件は酸素２０％添加以外はチャネル層と同一である。また、成膜を止めずに酸素の添加量を連続的または段階的に変えながら連続成膜することで、グレーティング層を形成してもよい。ゲート電極がＡｌ（２５０ｎｍ）／Ｍｏ（５０ｎｍ）積層膜、ソース・ドレイン電極が１５０ｎｍのスパッタＩＴＯ透明導電膜を用いている。この薄膜トランジスタを加速条件にてしきい電位シフトの様子を調査したところ、コンタクト抵抗約０．２Ωを実現する添加酸素割合２０％程度でＩＧＺＯチャネル層を形成した時のしきい電位シフトが、１００時間当たり４Ｖ程度であるのに対し、本願の方法によるソース・ドレイン電極側に添加酸素割合２０％で形成したＩＧＺＯコンタクト層（５ｎｍ）とゲート絶縁膜側に添加酸素割合３％で形成したＩＧＺＯチャネル層（４５ｎｍ）から成るＩＧＺＯ積層膜の薄膜トランジスタの場合、しきい電位シフトが１００時間当たり０．２Ｖ以下に抑制されていた。また、その他の基本的特性も移動度５０ｃｍ２／Ｖｓ以上、Ｏｎ／Ｏｆｆ特性１０６以上と良好な値が得られ、有機ＥＬディスプレイ、液晶ディスプレイ駆動用トランジスタとしての適用が十分可能な特性を備えており、実際に図８〜９に示すような薄膜トランジスタアレイを試作して、有機ＥＬ用駆動回路として適用したところ良好な動作が可能であった。さらに、図１０に示すようなボトムコンタクトトップゲート構造、ボトムコンタクトボトムゲート構造、トップコンタクトトップゲート構造の薄膜トランジスタにおいても、酸化物半導体成膜手順が異なる以外はすべて同じ膜質制御が可能なため、ほぼ同様なデバイス特性が得られる。
図８は本願による半導体装置を実施する際の構成図である。本願による酸化物半導体薄膜トランジスタを構成要素とする素子が指示基板１０上にアレイ状に配置されている。アレイ内の各素子のスイッチングや駆動用のトランジスタに本願を適用した酸化物半導体トランジスタを用いることはもちろん、この酸化物半導体薄膜トランジスタのゲート電極２につながるゲート線１３に信号を送るゲート線駆動回路１２や、酸化物半導体薄膜トランジスタのソース・ドレイン電極５につながるデータ線１４に信号を送るデータ線駆動回路１１を構成するトランジスタに用いても良い。この場合、各素子の酸化物半導体薄膜トランジスタと前記ゲート線駆動回路１２あるいは前記データ線駆動回路１１内の酸化物半導体薄膜トランジスタを並行して形成することも可能である。また、室温での形成も可能なため、基板１０を樹脂基板やフィルムなどのいわゆるフレキシブル基板とした構成にしても適用可能である。
アクティブマトリクス型液晶表示装置に前記アレイを適用する場合、各素子は例えば、図９のような構成になる。ゲート線１３に走査信号が供給されると酸化物半導体薄膜トランジスタがオンし、このオンされた酸化物半導体薄膜トランジスタを通して、データ線１４からの映像信号が画素電極１５に供給される。なお、ゲート線１３は図中ｙ方向に並設され、データ線１４は図中ｘ方向に並設され、隣接する一対のゲート線１３と隣接する一対のデータ（ドレイン）線１４で囲まれる領域（画素領域）に前記画素電極１５が配置されている。この場合、たとえばデータ線１４がソース電極と電気的に接続され、画素電極１５がドレイン電極と電気的に接続される。あるいは、データ線１４がソース電極を兼ね、画素電極１５がドレイン電極を兼ねても良い。また、液晶表示装置に限らず有機ＥＬディスプレイ等に前記アレイを適用しても良い。この場合、画素回路を構成するトランジスタに本願の酸化物半導体薄膜トランジスタを適用する。さらには、実施例２にて記載する通り、アレイを記憶素子として適用し、選択トランジスタに本願の酸化物半導体薄膜トランジスタを適用しても良い。
本願の実施例２による酸化物半導体薄膜メモリの構造と製造方法について図１１〜１６を用いて説明する。図１１〜１２は本願によるボトムゲートトップコンタクト型薄膜トランジスタを用いた酸化物半導体メモリの断面図とその製造工程の一例を示すフロー図、図１３〜１４はドレイン側に容量を備えたメモリ構造とゲート容量の変化によりメモリ動作を行うそれぞれのデバイスの断面図、図１５は本願の方法によるボトムゲートトップコンタクト型薄膜トランジスタを用いたディスプレイ駆動用トランジスタと酸化物半導体薄膜メモリを集積化した場合の一例を示す断面図、図１６は酸化物半導体メモリを多層構造化、集積化した場合の断面図である。
まず，シリコン基板などの半導体単結晶基板２０またはサファイア基板や石英基板、樹脂基板、フィルム等の透明基板２０’を準備する。これらの基板上にＡｌ等で形成されるゲート電極２１を蒸着法やスパッタ法、レジストプロセスとエッチング、リフトオフ法により形成する。ゲート電極２１については基板がシリコン単結晶基板であれば、図１２に示すようにイオン注入等による高濃度ｐ型Ｓｉゲート電極２９の形成でも良く、その場合には良質な熱酸化膜をゲート絶縁膜２２として適用でき、デバイス自体も凹凸の少ない形状とできる利点がある。その後、ゲート絶縁膜２２であるＳｉＯ２膜をＣＶＤ法、スパッタ法、蒸着法等により形成する。メモリとしての適用にはゲート絶縁膜２２厚としては１０ｎｍ〜５０ｎｍ程度が好ましい。その後、本願の高濃度酸素添加コンタクト層２３’を有する多層構造のＩＧＺＯやＺＴＯの酸化物半導体層２３、２３’をスパッタ法や蒸着法により形成する。例えば、主たるチャネル層２３として酸素添加割合３％のアルゴン／酸素混合ガスプラズマを利用したマグネトロンスパッタ法によるＩＧＺＯ膜を２〜１０ｎｍ、その上にコンタクト層２３’として酸素添加割合１８％のアルゴン／酸素プラズマによるスパッタＩＧＺＯ膜を３〜５ｎｍ適用する。ＩＧＺＯの成膜条件については、酸素添加割合以外は実施の形態１と同様である。メモリとしての特性を考えた場合、完全に空乏化が可能な膜厚は５〜１５ｎｍであり、一方、コンタクト層２３’として良好な金属材料との接触を得るためには３ｎｍ以上の膜厚が必要であるため、これらを考慮した膜厚の組み合わせを選択する必要がある。また、コンタクト層２３’の構造については、全面に形成する他、ソース・ドレイン電極２４の直下の領域だけ形成しても効果は同様である。その後、ソース・ドレイン電極２４層を蒸着法やスパッタ法により形成した後、レジストプロセスとエッチングもしくはリフトオフ法によりソース・ドレイン電極２４パタンを形成する。さらに、この上にシリコン酸化膜／シリコン窒化膜とから形成される抵抗膜２５を形成、これに近接する位置に配線層２６を置く。抵抗膜２５と配線層２６の膜厚を上手く設定することにより、初期に高めの電圧印可によりこの抵抗膜２５が破壊し、導通するようになるため、これを利用した一回書き込み可能メモリの実現が可能である。また、図１３に示すように、この部分に十分な容量の容量層３０を形成したり、強誘電体ゲート絶縁膜３１とすることで、書き換え可能なメモリとしても利用可能である。この場合、図１３に示すようにドレイン電極側に容量を設けた時にはヒステリシスによる電流値の違いをメモリとして利用するのに対し、図１４に示すようにゲート絶縁膜を強誘電体等とする場合にはしきい電位の違いをメモリとして利用することになる。さらに、図１５に示すように電極材料としてＩＴＯやＡＺＯ，ＧＺＯ等の透明導電膜を利用することで、液晶ディスプレイや有機ＥＬディスプレイ等のＦＰＤへのメモリデバイス集積も可能である。その場合、１画素当たり１ビットのメモリが形成できたと仮定して、フルハイビジョンのディスプレイ上に最低２５６ｋバイト以上のメモリを重畳することが可能である。さらにポリイミドまたはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）層から成る層間絶縁膜２８を形成、貫通孔形成と配線層形成によりメモリアレイが完成する。本願の技術は成膜技術を主体としたものであるため、さらに図１６に示すように、これらのメモリアレイ（図は一回書き込み可能メモリの例）を上層領域に積み上げることにより、単位面積当たりのメモリ容量の拡大や回路の集積化も可能である。なお、これらのメモリアレイを適用する際の回路の基本的な構成については、実施の形態１で示した図８，９に記載されているもの、および図１３，１４に記載したものとほぼ同一である。
実際に本願の方法により作製したＩＧＺＯ薄膜トランジスタの単体セルの電流−電圧特性を調べた結果、サブスレッショルド特性６２ｍＶ／ｄｅｃ、移動度２０ｃｍ２／Ｖｓという結晶シリコン半導体にも劣らない良好なトランジスタ特性を示した。本トランジスタのしきい電位はほぼ０Ｖ付近にあるため、良好なサブスレッショルド特性とも併せて、超低電圧（１．５Ｖ以下）、超低消費電力でのメモリ動作が可能である。なお、ここではボトムゲートトップコンタクト型の薄膜トランジスタを用いて説明したが、その他のトップゲートボトムコンタクト型やトップゲートトップコンタクト型、ボトムゲートボトムコンタクト型などいずれの薄膜トランジスタ構造においてもほぼ同じ効果が得られる。
また、ＩＧＺＯやＺＴＯは透明酸化物材料であるため、これらを薄膜トランジスタとして、ゲート絶縁膜にシリコン酸化膜、電極材料にＩＴＯやＡＺＯ，ＧＺＯ等の透明導電膜を使用すると、ほとんど透明な回路を形成できる。例えば、アンテナ部分をＩＴＯ透明導電膜、電源回路や共振回路（ＺＴＯ半導体のショットキーダイオードを利用）、図１１に示す１回書き込み可能メモリを適用したデジタル回路から構成されるＲＦＩＤを本願のコンタクト層（５ｎｍ程度）を成膜時の酸素添加割合を電極側から２０％〜５％まで段階的に変化させる方法でＺＴＯ薄膜トランジスタで形成した場合、移動度１０〜５０ｃｍ２／Ｖｓ程度、Ｏｎ／Ｏｆｆ比≧１０７、サブスレッショルド特性７０ｍＶ／ｄｅｃと良好な特性を示しており、１３．５６ＭＨｚでの送受信を確認できた。特に、このＲＦＩＤタグの特徴として、９０％以上の非常に透過率の高い材料で構成されるため、従来のＲＦＩＤタグのように、Ｓｉのチップや金属によるアンテナ等の構造が見える形態ではないため、フィルムやカード上に記載されている意匠を損なうことなく後付することが可能である。
本願の実施例３による酸化物半導体薄膜トランジスタを用いたタッチパネルの構造と製造方法について図１７、１８を用いて説明する。図１７は本願による酸化物半導体タッチパネル（タッチセンサー）の断面図とその製造工程の一例を示すフロー図、図１８はバックエミッション型有機ＥＬディスプレイとして本願の酸化物半導体タッチパネル、酸化物半導体トランジスタを集積した場合の一例を示す断面図である。
本願によるタッチパネルの基本的な構造は、実施の形態２に記載の酸化物半導体薄膜トランジスタアレイにほぼ同じであるが、タッチパネルの場合にはその用途上、耐久性や操作性の観点から表面には凹凸がない方が望ましい。従って、図１７に示すように、まずガラス基板等の透明基板４０上に、本願の方法によるボトムゲートボトムコンタクト型の薄膜トランジスタを製作し、その後、対向のフローティング電極５１を形成したトップパネル５２をスペーサ４９等を介してエアギャップ５０を設けた上、貼り合わせ、容量型タッチパネルとした。薄膜トランジスタチャネル層４４とコンタクト層４４’の構成を、本願の方法により、５ｎｍのコンタクト層４４’をスパッタ法による添加酸素割合２０％のＩＧＺＯ層（電極側３ｎｍ）、酸素添加割合１０％のＩＧＺＯ層（チャネル側２ｎｍ）の二層構造とし、チャネル層４４をスパッタ法による添加酸素割合４％のＩＧＺＯ層（３５ｎｍ）として、合わせて３層構造のＩＧＺＯ酸化物半導体層とした。電極材料については、ＩＴＯやＡＺＯ、ＧＺＯ等の透明導電膜で形成することによりほぼ透明なタッチパネルが完成する。これを液晶パネルや有機ＥＬパネル等の表面に貼り合わせれば、ドレイン容量の変化に応じてアクティブマトリックス型のタッチセンサとして動作する。図１８にはボトムエミッション型有機ＥＬとの集積構造の一例を示した。本願の技術により、透過率８０％程度を維持しながら、薄膜トランジスタアレイによる６００ｄｐｉ程度の高精度な位置検出が可能となった。ここでは、ドレイン容量変化を利用した容量検知方式を示したが、ゲート電極に対向するフローティング電極を用いたゲート容量参照型や容量検知の他、一般的に用いられている抵抗膜検知等の技術でも代用可能である。それらの回路形態については図８，９、１３，１４に記載したものとほぼ同様である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本願で用いる酸化物半導体（ＩＧＺＯの例）成膜時の導入ガス中添加酸素の割合と酸化物半導体−電極間のコンタクト抵抗の関係を示すグラフ図。 本願で用いる酸化物半導体（ＩＧＺＯの例）薄膜トランジスタの成膜時添加酸素割合としきい電位シフトの関係を示すグラフ図。 本願で用いる酸化物半導体コンタクト層とチャネル層の構成を説明する断面図。 本願の方法を適用した酸化物半導体積層膜（添加酸素４％：２０ｎｍ／添加酸素２０％：５ｎｍ）と電極間のコンタクト抵抗の関係を示すグラフ図（横軸添加酸素割合はコンタクト層の添加酸素割合を示す）。 本本願の方法による酸化物半導体積層膜（添加酸素４％：２０ｎｍ／添加酸素２０％：５ｎｍ）を適用した酸化物半導体薄膜トランジスタのしきい電位シフトを示すグラフ図。 本願の方法による酸化物半導体膜中酸素濃度と従来のプラズマ法による膜中酸素濃度の違いを説明する二次イオン質量分析法のグラフ図。 本願の実施例１によるボトムゲートトップコンタクト型酸化物半導体薄膜トランジスタの構造と製造方法を説明するフロー図。 本願の方法を応用するアクティブマトリクス回路の簡単な構成を説明する模式図。 本願の方法を応用するアクティブマトリクス回路と薄膜トランジスタの構成を説明する鳥瞰図。 本願の方法が適用可能なその他の酸化物半導体薄膜トランジスタの構造。 本願の実施例２によるボトムゲートトップコンタクト型構造酸化物半導体薄膜トランジスタを応用した一回書き込み可能薄膜メモリーの構造と製造方法を説明するフロー図。 本願の実施例２の薄膜メモリーに応用するボトムゲートトップコンタクト型酸化物半導体薄膜トランジスタの別の形態を説明する断面図。 本願の実施例２の酸化物半導体薄膜メモリーとディスプレイ駆動用酸化物半導体薄膜トランジスタを集積化した一例を説明する断面図。 本願の実施例２の酸化物半導体薄膜メモリーを多層化により集積化した一例を説明する断面図。 図１５は本願の方法によるボトムゲートトップコンタクト型薄膜トランジスタを用いたディスプレイ駆動用トランジスタと酸化物半導体薄膜メモリを集積化した場合の一例を示す断面図。 図１６は酸化物半導体メモリを多層構造化、集積化した場合の断面図。 本願の実施例３によるボトムゲートボトムコンタクト型酸化物半導体薄膜トランジスタ応用タッチパネル（タッチセンサー）の構造と製造方法を説明するフロー図。 本願の実施例３によるボトムゲートボトムコンタクト型酸化物半導体薄膜トランジスタ応用タッチパネル（タッチセンサー）とボトムエミッション型有機ＥＬ素子とその駆動トランジスタを集積したディスプレイの構造を説明する断面図。
符号の説明
１ 支持基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体チャネル層
４’本願の酸化物半導体コンタクト層
５ ソーズ・ドレイン電極
６ パッシベーション層
７ 配線層
８ パッシベーション層
１０ 支持基板
１１ データ線駆動回路
１２ ゲート線駆動回路
１３ ゲート線
１４ データ線
１５ 画素電極
１６ 本願の酸化物半導体薄膜トランジスタ
１７ 容量値参照線
１８ 強誘電体ゲート絶縁膜を用いた本願の酸化物半導体トランジスタ
２０ 半導体結晶基板
２０’透明基板
２１ ゲート電極
２２ ゲート絶縁膜
２３ 酸化物半導体チャネル層
２３’本願の酸化物半導体コンタクト層
２４ ソース・ドレイン電極
２５ 抵抗膜
２６ データ線側配線層
２７ パッシベーション層
２８ 配線層
２９ イオン注入、または、ドーピングにより活性化した埋め込み型Ｓｉゲート電極
３０ 容量層（蓄電層）
３１ 強誘電体ゲート絶縁膜
３２ 平坦化膜、中間層
４０ 支持基板、透明基板
４１ ゲート電極
４２ ゲート絶縁膜
４３ ソース・ドレイン電極
４４ 酸化物半導体チャネル層
４４’本願の酸化物半導体コンタクト層
４５ パッシベーション層
４６ 配線層
４７ 容量素子側配線層
４８ 接着層
４９ スペーサ
５０ エアーギャップ
５１ 対向電極
５２ トップパネル
５３ 有機ＥＬ素子電極（エミッション側）
５４ 有機ＥＬ素子
５５ 有機ＥＬ素子電極
５６ バックパネル
５７ 層間絶縁膜層

Claims (17)

  1. 酸化物半導体層と、前記酸化物半導体層の第1面に接する電極を備えた酸化物半導体装置において、
    前記酸化物半導体層は、
    前記第１面側に、含有酸素濃度が第1濃度で実質的に均一な第1層と、
    前記第1面と反対側の第２面側に、含有酸素濃度が第２濃度で実質的に均一な第２層とを備え、
    前記第１濃度が前記第２濃度よりも高いことを特徴とする酸化物半導体装置。
  2. 請求項１において、
    前記第１層は、３ｎｍ以上の厚みを有することを特徴とする酸化物半導体装置。
  3. 請求項１において、
    前記第１濃度は、１０２１原子濃度以上であり、
    前記第２濃度は、１０２１原子濃度以下であることを特徴とする酸化物半導体装置。
  4. 請求項１において、
    前記第１濃度と前記第２濃度は、１０倍以上の濃度差があることを特徴とする酸化物半導体装置。
  5. 請求項１において、
    前記酸化物半導体層は、酸化亜鉛（ＺｎＯ）、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化亜鉛錫（ＺＴＯ）、酸化インジウム亜鉛（ＺＩＯ）のいずれかで構成されていることを特徴とする酸化物半導体装置。
  6. 請求項１において、
    前記第１層と前記第２層との間に、前記第１層の酸素濃度と前記第２層の酸素濃度の差が徐々に減少する第３層を備えていることを特徴とする酸化物半導体装置。
  7. 請求項１において、
    前記第１層と前記第２層との間に、前記第１層の酸素濃度と前記第２層の酸素濃度の間の酸素濃度であって、この酸素濃度が実質的に均一な第４層を備えることを特徴とする酸化物半導体装置。
  8. 請求項１において、
    前記電極は複数層で構成され、酸化物半導体層と接する第１層に、酸化物半導体層と接しない第２層よりも導電性の低い透明導電膜を備えることを特徴とする酸化物半導体装置。
  9. 請求項１において、
    前記第２面側にゲート絶縁膜を介してゲート電極を備え、
    前記第1面側に接するソース電極及びドレイン電極を備えたボトムゲートトップコンタクト型のトランジスタ又はトップゲートボトムコンタクト型のトランジスタを構成したことを特徴とする酸化物半導体装置。
  10. 請求項９において、
    基板上に複数のゲート線と、複数のデータ線とを備え、
    前記複数のゲート線と前記複数のデータ線との交点に対応して構成されるマトリクス状の画素内に、前記トランジスタを配置したことを特徴とするアクティブマトリクス基板。
  11. 請求項１において、
    前記第１面側にゲート絶縁膜を介してゲート電極を備え、
    前記第1面側に接するソース電極及びドレイン電極を備えたトップゲートトップコンタクト型のトランジスタ又はボトムゲートボトムコンタクト型のトランジスタを構成したことを特徴とする酸化物半導体装置。
  12. 請求項１１において、
    基板上に複数のゲート線と、複数のデータ線とを備え、
    前記複数のゲート線と前記複数のデータ線との交点に対応して構成されるマトリクス状の画素内に、前記トランジスタを配置したことを特徴とするアクティブマトリクス基板。
  13. 酸化物半導体層と、前記酸化物半導体層に接する電極を備えた酸化物半導体装置の製造方法において、
    前記電極に接する酸化物半導体層の成膜プロセス時に反応槽内に導入する酸素ガスの流入量を、前記電極に接しない酸化物半導体層の成膜プロセス時に反応槽内に導入する酸素ガスの流入量より、多くすることを特徴とする酸化物半導体層の製造方法。
  14. 請求項１３において、
    前記電極に接する酸化物半導体層の成膜プロセス時に反応槽内に導入する酸素ガスの全導入ガスに占める酸素ガスの割合が１０％以上であり、
    前記電極に接しない酸化物半導体層の成膜プロセス時に反応槽内に導入する酸素ガスの全導入ガスに占める酸素ガスの割合が５％以下であることを特徴とする酸化物半導体装置の製造方法。
  15. 請求項１３において、
    前記酸素ガスの流入量を多い状態で、前記電極に接する酸化物半導体層を３ｎｍ以上形成することを特徴とする酸化物半導体装置の製造方法。
  16. 請求項１３において、
    前記酸素ガスの流入量を変化させる場合に、前記酸化物半導体層の成膜を一度止めることを特徴とする酸化物半導体装置の製造方法。
  17. 請求項１３において、
    前記酸化物半導体層の成膜プロセス時に、
    前記電極に接する面から対向する面に向って、酸素ガスの流入量を増加させるか、
    前記電極に接する面の対向する面から、前記電極に接する面に向って、酸素ガスの流入量を減少させることを特徴とする酸化物半導体装置の製造方法。
JP2008312814A 2008-12-09 2008-12-09 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板 Pending JP2010140919A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008312814A JP2010140919A (ja) 2008-12-09 2008-12-09 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
US12/633,577 US8368067B2 (en) 2008-12-09 2009-12-08 Oxide semiconductor device with oxide semiconductor layers of different oxygen concentrations and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008312814A JP2010140919A (ja) 2008-12-09 2008-12-09 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JP2010140919A true JP2010140919A (ja) 2010-06-24
JP2010140919A5 JP2010140919A5 (ja) 2011-12-22

Family

ID=42230061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008312814A Pending JP2010140919A (ja) 2008-12-09 2008-12-09 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板

Country Status (2)

Country Link
US (1) US8368067B2 (ja)
JP (1) JP2010140919A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023226A1 (ja) * 2010-08-18 2012-02-23 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
JP2012160718A (ja) * 2011-01-14 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8900914B2 (en) 2011-06-06 2014-12-02 Sharp Kabushiki Kaisha TFT substrate and method for manufacturing same
JP2015503121A (ja) * 2011-11-30 2015-01-29 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド アナログ干渉変調器を駆動するためのシステム、デバイス、および方法
US9123821B2 (en) 2011-03-08 2015-09-01 Advanced Interconnect Materials, Llc Electrode for oxide semiconductor, method of forming the same, and oxide semiconductor device provided with the electrode
JP2015228020A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 表示装置およびその動作方法
JP2015228366A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 発光装置及び入出力装置
JP2016167616A (ja) * 2010-09-08 2016-09-15 株式会社半導体エネルギー研究所 半導体装置
US9691906B2 (en) 2013-10-24 2017-06-27 Joled Inc. Method for producing thin film transistor
JP2018139294A (ja) * 2010-12-28 2018-09-06 株式会社半導体エネルギー研究所 トランジスタ
JP2020013131A (ja) * 2014-04-25 2020-01-23 株式会社半導体エネルギー研究所 表示装置
WO2022106956A1 (ja) * 2020-11-20 2022-05-27 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070717B (zh) 2009-10-30 2019-01-01 株式会社半导体能源研究所 半导体装置
WO2011052367A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102682982B1 (ko) 2009-11-20 2024-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068037A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR20180001594A (ko) 2010-02-12 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 구동 방법
CN105824397B (zh) 2010-04-28 2018-12-18 株式会社半导体能源研究所 半导体显示装置及其驱动方法
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8405085B2 (en) 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
TWI416737B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9177872B2 (en) 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
TWI544263B (zh) 2011-11-02 2016-08-01 元太科技工業股份有限公司 陣列基板及其製造方法
JP5489009B2 (ja) * 2011-11-18 2014-05-14 独立行政法人科学技術振興機構 積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシター
US8971088B1 (en) * 2012-03-22 2015-03-03 Crossbar, Inc. Multi-level cell operation using zinc oxide switching material in non-volatile memory device
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
TWI567995B (zh) 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
CN103579361A (zh) * 2013-10-23 2014-02-12 昆山龙腾光电有限公司 金属氧化物半导体薄膜晶体管及其制造方法
WO2015064630A1 (ja) 2013-10-30 2015-05-07 Dic株式会社 液晶表示素子
US20160272889A1 (en) * 2013-11-12 2016-09-22 Dic Corporation Liquid crystal display device
US10047289B2 (en) * 2013-11-12 2018-08-14 Dic Corporation Liquid crystal display device
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
KR20170037949A (ko) 2014-07-29 2017-04-05 디아이씨 가부시끼가이샤 액정 표시 소자
US10421906B2 (en) 2014-07-29 2019-09-24 Dic Corporation Liquid-crystal display element
CN105140271B (zh) * 2015-07-16 2019-03-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
US20170104033A1 (en) * 2015-10-13 2017-04-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method for the same
US10043917B2 (en) * 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
CN106206745B (zh) * 2016-08-31 2019-12-31 深圳市华星光电技术有限公司 一种高迁移率金属氧化物tft的制作方法
CN106531746A (zh) * 2016-11-30 2017-03-22 京东方科技集团股份有限公司 一种阵列基板、阵列基板的制作方法、显示面板及显示装置
CN107195665B (zh) * 2017-06-23 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
WO2019005094A1 (en) * 2017-06-30 2019-01-03 Intel Corporation THIN FILM TRANSISTOR WITH LOW CONTACT RESISTANCE
KR102402945B1 (ko) 2017-08-31 2022-05-30 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
KR102396806B1 (ko) 2017-08-31 2022-05-12 마이크론 테크놀로지, 인크 반도체 장치, 하이브리드 트랜지스터 및 관련 방법
US10290710B2 (en) 2017-09-05 2019-05-14 United Microelectronics Corp. Semiconductor device and method for forming the same
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
KR102216132B1 (ko) 2019-08-26 2021-02-16 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN115050838B (zh) 2021-12-09 2024-12-24 友达光电股份有限公司 半导体装置及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
WO2006090496A1 (ja) * 2005-02-25 2006-08-31 Osaka Industrial Promotion Organization 強磁性伝導体材料およびその製造方法、並びに磁気抵抗素子、電界効果トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2007284342A (ja) * 2006-04-18 2007-11-01 Samsung Electronics Co Ltd ＺｎＯ半導体薄膜及びＺｎＯ薄膜トランジスタの製造方法、並びにその方法を適用したＺｎＯ薄膜トランジスタ
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437095B (en) * 1998-10-16 2001-05-28 Seiko Epson Corp Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
WO2006090496A1 (ja) * 2005-02-25 2006-08-31 Osaka Industrial Promotion Organization 強磁性伝導体材料およびその製造方法、並びに磁気抵抗素子、電界効果トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2007284342A (ja) * 2006-04-18 2007-11-01 Samsung Electronics Co Ltd ＺｎＯ半導体薄膜及びＺｎＯ薄膜トランジスタの製造方法、並びにその方法を適用したＺｎＯ薄膜トランジスタ
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5275519B2 (ja) * 2010-08-18 2013-08-28 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
KR101339607B1 (ko) 2010-08-18 2013-12-10 샤프 가부시키가이샤 표시장치용 기판 및 그 제조방법, 표시장치
WO2012023226A1 (ja) * 2010-08-18 2012-02-23 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
JP2016167616A (ja) * 2010-09-08 2016-09-15 株式会社半導体エネルギー研究所 半導体装置
JP2018139294A (ja) * 2010-12-28 2018-09-06 株式会社半導体エネルギー研究所 トランジスタ
US10886414B2 (en) 2010-12-28 2021-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11923249B2 (en) 2010-12-28 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10522692B2 (en) 2010-12-28 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US12288824B2 (en) 2010-12-28 2025-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including top-gate bottom-contact transistor
US11670721B2 (en) 2010-12-28 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US12225711B2 (en) 2011-01-14 2025-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising wiring layer over driver circuit
US9786668B2 (en) 2011-01-14 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including multilayer wiring layer
US11139301B2 (en) 2011-01-14 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including side surface conductor contact
US10249626B2 (en) 2011-01-14 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including multilayer wiring layer
US11805637B2 (en) 2011-01-14 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first and second conductors
US10763261B2 (en) 2011-01-14 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device comprising memory cell over driver
JP2012160718A (ja) * 2011-01-14 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US9123821B2 (en) 2011-03-08 2015-09-01 Advanced Interconnect Materials, Llc Electrode for oxide semiconductor, method of forming the same, and oxide semiconductor device provided with the electrode
US8900914B2 (en) 2011-06-06 2014-12-02 Sharp Kabushiki Kaisha TFT substrate and method for manufacturing same
JP2015503121A (ja) * 2011-11-30 2015-01-29 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド アナログ干渉変調器を駆動するためのシステム、デバイス、および方法
US9691906B2 (en) 2013-10-24 2017-06-27 Joled Inc. Method for producing thin film transistor
US11199920B2 (en) 2014-04-25 2021-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11669181B2 (en) 2014-04-25 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2020013131A (ja) * 2014-04-25 2020-01-23 株式会社半導体エネルギー研究所 表示装置
US11599249B2 (en) 2014-05-02 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
US11112947B2 (en) 2014-05-02 2021-09-07 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
US10656799B2 (en) 2014-05-02 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
JP2015228366A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 発光装置及び入出力装置
JP2015228020A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 表示装置およびその動作方法
WO2022106956A1 (ja) * 2020-11-20 2022-05-27 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US8368067B2 (en) 2013-02-05
US20100140614A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP2010140919A (ja) 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
KR102699702B1 (ko) 박막트랜지스터 어레이 기판
JP5305630B2 (ja) ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US8143678B2 (en) Thin film transistors having multi-layer channel
JP5400019B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
US20120025187A1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
CN107818986B (zh) 半导体装置及其制造方法和显示设备及其制造方法
JP2008141119A (ja) 酸化物半導体を用いた表示装置及びその製造方法
TW201005950A (en) Thin film transistor and method of manufacturing the same
JP2015109315A (ja) 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
JP2007258223A (ja) 薄膜トランジスタ及び表示装置
KR20090128315A (ko) 박막 트랜지스터 및 그 제조 방법 및 표시 장치
US9153651B2 (en) Thin film transistor and method for manufacturing the same
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
CN107818987B (zh) 半导体装置及其制造方法和显示设备及其制造方法
KR20160137129A (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
JPWO2015119073A1 (ja) 半導体装置およびその製造方法
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
WO2012124408A1 (ja) 酸化物半導体薄膜の製造方法
KR102661549B1 (ko) 표시 장치 및 그 제조 방법
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107