JP2010129975A - Anti-fuse element and manufacturing method therefor - Google Patents
Anti-fuse element and manufacturing method therefor Download PDFInfo
- Publication number
- JP2010129975A JP2010129975A JP2008306609A JP2008306609A JP2010129975A JP 2010129975 A JP2010129975 A JP 2010129975A JP 2008306609 A JP2008306609 A JP 2008306609A JP 2008306609 A JP2008306609 A JP 2008306609A JP 2010129975 A JP2010129975 A JP 2010129975A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- electrode films
- antifuse element
- film
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 39
- 239000012212 insulator Substances 0.000 claims description 36
- 238000000206 photolithography Methods 0.000 claims description 25
- 238000000605 extraction Methods 0.000 claims description 3
- 239000012141 concentrate Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 133
- 239000010409 thin film Substances 0.000 description 27
- 230000005684 electric field Effects 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 12
- 229920001721 polyimide Polymers 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 238000000992 sputter etching Methods 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 230000001154 acute effect Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 238000004380 ashing Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明はアンチヒューズ素子及びその製造方法に関する。 The present invention relates to an antifuse element and a manufacturing method thereof.
一般のヒューズは所定以上の電圧等になると切れ、電流を遮断する。これとは逆に、所定以上の電圧になると短絡し、電流が流れるようになるアンチヒューズ素子が提案されている。 A general fuse is blown when the voltage exceeds a predetermined level and cuts off the current. On the other hand, an antifuse element has been proposed that is short-circuited when a voltage exceeding a predetermined level is reached, and a current flows.
例えば図9の断面図に示すアンチヒューズ素子は、導電層121,125の間に絶縁層122,123が挟まれ、一方の導電層121には鋭角のコーナー部分124が形成されている。鋭角のコーナー部分124で電界強度が増大するので、絶縁層を薄くしなくても、電流遮断動作を開始する電圧、すなわち降伏電圧(ショート化電圧)を低減できる。
For example, in the antifuse element shown in the cross-sectional view of FIG. 9,
このような構成は、ベース絶縁層120上に導電層、上部絶縁層を順に形成する。次いで、島状にパターニングし、パターニングされ導電層121の側壁を熱酸化して側壁部に熱酸化誘電体層123を形成すると同時に、導電層121の縁部に鋭角のコーナー部分124を形成する。次いで、上部絶縁層122、酸化誘電体層123及びベース絶縁層120を覆うように第2の導電層125を形成する(例えば、特許文献1参照)。
図9に示したアンチヒューズ素子は、突起部を作製する工程が複雑になるため、作製プロセスが複雑になり、製造コストが高価になる問題がある。 The antifuse element shown in FIG. 9 has a problem that the manufacturing process is complicated and the manufacturing cost is high because the process of manufacturing the protrusion is complicated.
また、導電層121の縁部に形成された鋭角のコーナー部分124は、図9において紙面垂直方向に延在しており、ショートに至る部分が特定できない。そのため、次のような問題がある。
Further, the
(a)アンチヒューズ素子でショートする位置が特定できないということは、故障解析すべき箇所も特定できないため、故障解析を基にする品質作り込みが十分にできず、アンチヒューズ素子の信頼性を高めることができない。また、アンチヒューズ素子でショートする部分が特定できれば、機能部の構造(鋭角部の形状等)を観察することで良品選別が可能になるが、機能する部分が特定できないため良品選別ができない。 (A) The fact that the position at which the anti-fuse element is short-circuited cannot be specified means that the location where failure analysis should be performed cannot be specified, so that quality building based on failure analysis cannot be sufficiently performed, and the reliability of the anti-fuse element is increased. I can't. Further, if the portion to be short-circuited by the anti-fuse element can be identified, the non-defective product can be selected by observing the structure of the functional portion (the shape of the acute angle portion), but the non-defective product cannot be selected because the functioning portion cannot be identified.
(b)アンチヒューズ素子としては、使用環境で発生する静電気で短絡してはいけない。静電気耐性を向上するためには、電極間容量を大きくすることが望ましく、電極面積を大きくすることが望ましい。電極面積を大きくした場合、ショートする部分が特定されていないと、ショート後の電流経路長が変動する。そのため、各素子においてショート後の抵抗値がばらつく。 (B) The anti-fuse element must not be short-circuited by static electricity generated in the usage environment. In order to improve electrostatic resistance, it is desirable to increase the capacitance between electrodes, and it is desirable to increase the electrode area. When the electrode area is increased, the current path length after the short circuit varies unless the shorted part is specified. Therefore, the resistance value after a short circuit varies in each element.
さらに、図9に示したアンチヒューズ素子を作製する方法では、鋭角のコーナー部分124の先端形状を十分に制御できない。そのため、コーナー部分での電界集中の度合いを十分に制御できず、ショート化電圧を高精度に制御することができない問題がある。
Furthermore, in the method of manufacturing the antifuse element shown in FIG. 9, the tip shape of the
本発明は、かかる実情に鑑み、ショートする箇所を特定することができ、ショート化電圧を高精度に制御することができる、アンチヒューズ素子及びその製造方法を提供しようとするものである。 In view of such circumstances, the present invention intends to provide an antifuse element and a method for manufacturing the same, which can specify a short-circuited location and can control a short-circuit voltage with high accuracy.
本発明は、上記課題を解決するために、以下のように構成したアンチヒューズ素子を提供する。 In order to solve the above-described problems, the present invention provides an antifuse element configured as follows.
アンチヒューズ素子は、(a)対向する少なくとも一対の電極膜と、(b)前記一対の電極膜の間に配置された絶縁体膜と、(c)前記一対の電極膜及び前記絶縁体膜を支持する基板とを備える。膜厚方向から透視したときに、少なくとも前記一対の電極膜の一方には先端が尖った角部が形成され、該角部は前記一対の電極膜の他方に重なっている。 The antifuse element includes: (a) at least a pair of opposing electrode films; (b) an insulator film disposed between the pair of electrode films; and (c) the pair of electrode films and the insulator film. And a supporting substrate. When seen through from the film thickness direction, at least one of the pair of electrode films has a corner with a sharp tip, and the corner overlaps the other of the pair of electrode films.
上記構成において、一方の電極膜は、膜厚方向に対して直角方向、すなわち面方向に延在し、角部が形成されている。この角部は他方の電極膜に対向する。 In the above configuration, one electrode film extends in a direction perpendicular to the film thickness direction, that is, in the plane direction, and has a corner. This corner faces the other electrode film.
上記構成によれば、電極膜間に電圧が印加されたときに一方の電極膜の角部の先端付近で電界が集中し、ショートに至る箇所を角部の先端付近に限定することができる。角部の形状は精度よく形成することができるので、ショート化電圧を高精度に制御することができる。また、一方の電極膜の全体形状の一部として角部を形成することにより、角部を形成するためだけの特別な工程が不要となり、製造コストを低減することができる。 According to the above configuration, when a voltage is applied between the electrode films, the electric field concentrates in the vicinity of the tip of the corner of one electrode film, and the location leading to the short can be limited to the vicinity of the tip of the corner. Since the shape of the corner can be formed with high accuracy, the short-circuit voltage can be controlled with high accuracy. In addition, by forming the corner as a part of the entire shape of one electrode film, a special process only for forming the corner is not required, and the manufacturing cost can be reduced.
好ましくは、前記角部は、前記一対の電極膜の前記一方の1箇所にのみ形成されている。 Preferably, the corner portion is formed only at the one position of the pair of electrode films.
この場合、角部の位置を1箇所に限定することで、ショートに至る部分が1箇所に特定される。そのため、ショートに至る特定の部分を故障解析して十分な品質を確保し、アンチヒューズ素子の信頼性を高めることができる。また、この特定の部分の形状を観察することで良品検査が可能となり、より品質が安定したアンチヒューズ素子を提供することが可能となる。また、静電気対策等で大きい電極面積が必要な場合でも、ショート後の電流経路長を制御できるため、ショート後の抵抗値にばらつきのないアンチヒューズ素子を提供することが可能となる。 In this case, by limiting the position of the corner to one location, the portion leading to the short is specified as one location. Therefore, failure analysis of a specific part leading to a short circuit ensures sufficient quality, and the reliability of the antifuse element can be improved. In addition, by observing the shape of this specific portion, it is possible to inspect a non-defective product and to provide an antifuse element with more stable quality. In addition, even when a large electrode area is required for countermeasures against static electricity or the like, the current path length after a short circuit can be controlled, so that it is possible to provide an antifuse element in which there is no variation in the resistance value after a short circuit.
好ましくは、前記角部は、膜厚方向から透視したときに、前記一対の電極膜にそれぞれ接続された引き出し電極を結ぶ線分の中間位置に配置されている。 Preferably, the corner is disposed at an intermediate position of a line segment connecting the extraction electrodes respectively connected to the pair of electrode films when seen through from the film thickness direction.
この場合、ショート後の電流経路を最短にして、抵抗を小さくすることができる。また、ショート後の抵抗値を設定することができる。 In this case, the resistance can be reduced by shortening the current path after the short circuit. Moreover, the resistance value after a short circuit can be set.
また、本発明は、以下のように構成したアンチヒューズ素子の製造方法を提供する。 The present invention also provides a method for manufacturing an antifuse element configured as follows.
アンチヒューズ素子の製造方法は、上記各構成のいずれか一つのアンチヒューズ素子を製造する方法である。前記一対の電極膜の前記一方の形状を形成する工程を含み、該工程において前記角部を同時に形成する。 The method for manufacturing an antifuse element is a method for manufacturing any one antifuse element having the above-described configuration. Including the step of forming the one shape of the pair of electrode films, wherein the corners are formed simultaneously.
上記方法によれば、一方の電極膜の形状加工と同時に角部を加工することで、角部だけを別工程で形成する場合より工数を削減することができ、アンチヒューズ素子を安価に製造することができる。 According to the above method, by processing the corner portion simultaneously with the shape processing of one electrode film, it is possible to reduce the man-hours compared to the case where only the corner portion is formed in a separate process, and to manufacture the antifuse element at a low cost. be able to.
好ましくは、前記一対の電極膜の前記一方について膜厚方向から透視したときの前記形状を形成する工程において、前記一対の電極膜の前記一方に、フォトリソグラフィを用いて、膜厚方向から透視したときの形状の一部として前記角部を同時に形成する。 Preferably, in the step of forming the shape when the one of the pair of electrode films is seen through from the film thickness direction, the one of the pair of electrode films is seen through from the film thickness direction using photolithography. The corners are formed simultaneously as part of the shape.
この場合、一方の電極膜に角部を精度良く加工をすることができる。 In this case, a corner portion can be processed with high accuracy in one of the electrode films.
また、本発明は、上記課題を解決するための、以下のように構成した他のアンチヒューズ素子を提供する。 The present invention also provides another antifuse element configured as follows to solve the above problems.
アンチヒューズ素子は、(a)対向する少なくとも一対の電極膜と、(b)前記一対の電極膜の間に配置された絶縁体膜と、(c)前記一対の電極膜及び前記絶縁体膜を支持する基板とを備える。少なくとも前記一対の電極膜の一方には、前記絶縁体膜を介して前記一対の電極膜の他方に対向する部分に、前記一対の電極膜の前記他方側に突出し先端が尖った突起部が形成されている。 The antifuse element includes: (a) at least a pair of opposing electrode films; (b) an insulator film disposed between the pair of electrode films; and (c) the pair of electrode films and the insulator film. And a supporting substrate. At least one of the pair of electrode films is formed with a protrusion with a pointed tip protruding to the other side of the pair of electrode films at a portion facing the other of the pair of electrode films via the insulator film Has been.
上記構成において、一方の電極膜には、他方の電極膜に向かって膜厚方向に突出する突起部が形成されている。 In the above configuration, one electrode film is formed with a protrusion protruding in the film thickness direction toward the other electrode film.
上記構成によれば、一方の電極膜の突起部では他方の電極膜との間の距離が小さくなるため、電極膜間に電圧が印加されたときに突起部の先端付近に電界が集中し、ショートに至る箇所を突起部に限定することができる。突起部の形状は精度よく形成することができるので、ショート化電圧を高精度に制御することができる。 According to the above configuration, since the distance between the electrode film and the other electrode film is small, the electric field concentrates near the tip of the protrusion when a voltage is applied between the electrode films. The location leading to the short circuit can be limited to the protrusion. Since the shape of the protrusion can be formed with high accuracy, the short-circuit voltage can be controlled with high accuracy.
好ましくは、前記突起部は、前記一対の電極膜の前記一方の1箇所にのみ形成されている。 Preferably, the protrusion is formed only at the one position of the pair of electrode films.
この場合、突起部の位置を1箇所に限定することで、ショートに至る部分が1箇所に特定される。そのため、ショートに至る特定の部分を故障解析して十分な品質を確保し、アンチヒューズ素子の信頼性を高めることができる。また、この特定の部分の形状を観察することで良品検査が可能となり、より品質が安定したアンチヒューズ素子を提供することが可能となる。また、静電気対策等で大きい電極面積が必要な場合でも、ショート後の電流経路長を制御できるため、ショート後の抵抗値にばらつきのないアンチヒューズ素子を提供することが可能となる。 In this case, by limiting the position of the protruding portion to one place, the portion leading to the short is specified as one place. Therefore, failure analysis of a specific part leading to a short circuit ensures sufficient quality, and the reliability of the antifuse element can be improved. In addition, by observing the shape of this specific portion, it is possible to inspect a non-defective product and to provide an antifuse element with more stable quality. In addition, even when a large electrode area is required for countermeasures against static electricity or the like, the current path length after a short circuit can be controlled, so that it is possible to provide an antifuse element in which there is no variation in the resistance value after a short circuit.
また、本発明は、以下のように構成した他のアンチヒューズ素子の製造方法を提供する。 The present invention also provides a method for manufacturing another antifuse element configured as follows.
アンチヒューズ素子の製造方法は、上記各構成のいずれかのアンチヒューズ素子を製造する方法である。アンチヒューズ素子の製造方法は、(a)前記絶縁体膜について、前記一対の電極膜の前記一方と前記絶縁体膜との界面になる面に、前記突起部に対応する形状を形成する工程と、(b)前記突起部に対応する形状が形成された前記界面になる面上に、前記一対の電極膜の前記一方を形成する工程とを含む。 The method for manufacturing an antifuse element is a method for manufacturing an antifuse element having any one of the above-described configurations. The method for manufacturing an antifuse element includes: (a) forming a shape corresponding to the protrusion on the surface of the insulator film that is an interface between the one of the pair of electrode films and the insulator film; And (b) forming the one of the pair of electrode films on the surface to be the interface where the shape corresponding to the protrusion is formed.
上記方法によれば、前記突起の先端形状が製造プロセス上制御可能となり、突起部の先端形状を制御することで、電界集中度を制御できる。そのため、降伏電圧(ショート化電圧)を制御できる。 According to the above method, the tip shape of the protrusion can be controlled in the manufacturing process, and the electric field concentration can be controlled by controlling the tip shape of the protrusion. Therefore, the breakdown voltage (short circuit voltage) can be controlled.
好ましい一態様は、(a)前記絶縁体膜について、前記一対の電極膜の前記一方との界面になる面に、前記突起部に対応する形状を、フォトリソグラフィを用いて形成する工程と、(b)前記突起部に対応する形状が形成された前記界面になる面上に、前記一対の電極膜の前記一方を形成する工程とを含む。 In one preferred aspect, (a) a step of forming a shape corresponding to the protrusion on the surface of the insulator film, which is an interface with the one of the pair of electrode films, using photolithography; and b) forming the one of the pair of electrode films on the surface to be the interface on which the shape corresponding to the protrusion is formed.
この場合、突起部を精度良く加工をすることができる。 In this case, the protrusion can be processed with high accuracy.
好ましい他の態様は、(a)前記絶縁体膜について、前記一対の電極膜の前記一方との界面になる面に、前記突起部に対応する形状を、ナノインデント法により形成する工程と、(b)前記突起部に対応する形状が形成された前記界面になる面上に、前記一対の電極膜の前記一方を形成する工程とを含む。 In another preferred embodiment, (a) a step of forming a shape corresponding to the protruding portion on the surface of the insulator film with the one of the pair of electrode films by a nano-indent method; and b) forming the one of the pair of electrode films on the surface to be the interface on which the shape corresponding to the protrusion is formed.
この場合、突起部を精度良く加工をすることができる。 In this case, the protrusion can be processed with high accuracy.
また、本発明は、以下のように構成したさらに別のアンチヒューズ素子の製造方法を提供する。 The present invention also provides another method of manufacturing an antifuse element configured as follows.
アンチヒューズ素子の製造方法は、上記各構成のいずれかのアンチヒューズ素子を製造する方法である。アンチヒューズ素子の製造方法は、(a)前記一対の電極膜の前記一方について、前記一対の電極膜の前記一方と前記絶縁体膜との界面になる面に、前記突起部を形成する工程と、(b)前記突起部が形成された前記界面になる面上に、前記絶縁体膜を形成する工程とを含む。 The method for manufacturing an antifuse element is a method for manufacturing an antifuse element having any one of the above-described configurations. The method of manufacturing an antifuse element includes: (a) forming the protrusion on the surface of the one of the pair of electrode films on the interface between the one of the pair of electrode films and the insulator film; And (b) forming the insulator film on the surface to be the interface on which the protrusion is formed.
上記方法によれば、前記突起の先端形状が製造プロセス上制御可能となり、突起部の先端形状を制御することで、電界集中度を制御できる。そのため、降伏電圧(ショート化電圧)を制御できる。 According to the above method, the tip shape of the protrusion can be controlled in the manufacturing process, and the electric field concentration can be controlled by controlling the tip shape of the protrusion. Therefore, the breakdown voltage (short circuit voltage) can be controlled.
好ましい一態様は、(a)前記一対の電極膜の前記一方について、前記絶縁体膜との界面になる面に、フォトリソグラフィを用いて前記突起部を形成する工程と、(b)前記突起部が形成された前記界面になる面上に、前記絶縁体膜を形成する工程とを含む。 A preferable aspect is that: (a) forming one of the protrusions on the surface of the one of the pair of electrode films on the surface of the insulator film using photolithography; and (b) the protrusion. Forming the insulator film on the surface that forms the interface.
この場合、突起部を精度良く加工をすることができる。 In this case, the protrusion can be processed with high accuracy.
本発明によれば、ショートする箇所を特定することができ、ショート化電圧を高精度に制御することができ、製造コストを低減することができる。 According to the present invention, it is possible to specify a short-circuit location, to control the short-circuit voltage with high accuracy, and to reduce manufacturing costs.
以下、本発明の実施の形態について、図1〜図7を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
<実施例1> 実施例1のアンチヒューズ素子10について、図1〜図3を参照しながら説明する。
Example 1 An
図1(a)は、アンチヒューズ素子10の断面図である。図1(b)は、アンチヒューズ素子10の平面図である。
FIG. 1A is a cross-sectional view of the
図1に示すように、アンチヒューズ素子10は、大略、Si基板12の上面に形成された熱酸化膜13上に、絶縁体膜14、下部電極膜15、絶縁体膜16、上部電極膜17が順に積層され、絶縁層20,22で覆われている。アンチヒューズ素子10の上面10sには、アンチヒューズ素子10を回路基板等に実装するための外部電極30,32が形成されている。電極膜15,17は、それぞれ、絶縁層20,22を貫通するビアホール導体31,33を介して、外部電極30,32に電気的に接続されている。ビアホール導体31は、上部電極膜17に接続された引き出し電極であり、ビアホール導体33は、下部電極膜15に接続された引き出し電極である。
As shown in FIG. 1, the
図1(b)に示すように、膜厚方向から透視したときに、上部電極膜17には、先端が尖った角部17aが形成されている。上部電極膜17は、下部電極膜15の内側に重なるように形成されており、上部電極膜17の角部17aは下部電極膜15に重なっている。下部電極膜15に接続されたビアホール導体33は、上部電極膜17のうち角部17aの先端に最も接近するように形成されている。
As shown in FIG. 1B, the
図1(b)に示すように、ショートが発生する箇所となる角部17aは、両方のビアホール導体31,33間を結ぶ線分上の中間位置に配置されている。このように、膜厚方向から透視したときに、電極膜17,15にそれぞれ接続されたビアホール導体31,33間を結ぶ線分上の中間位置に角部17aが配置されることで、ショート後の電流経路を最短にして、抵抗を小さくすることができる。また、ショートが発生する箇所は角部17aの位置に決定されるので、ショート後の抵抗値を設定することができる。
As shown in FIG. 1B, the
アンチヒューズ素子10は、外部電極30,32を介して電極膜15,17間に電圧が印加されると、角部17aの先端付近で電界が集中する。印加電圧が小さい間は、絶縁体膜16によって電極膜15,17間の絶縁が保たれ、外部電極30,32間はオープン(非導通)状態である。所定以上の電圧が印加されると、角部17aの先端付近でショートが発生し、外部電極30,32間はクローズド(導通)状態になる。
In the
次に、アンチヒューズ素子10の製造方法について、図2及び図3の断面図を参照しながら説明する。
Next, a method for manufacturing the
図2(a)に示すように、熱酸化膜13付きSi基板12(厚さ525μm)上に、Ba:Sr:Ti=7:3:10(モル比)であるMOD原料をスピンコート、乾燥後、酸素雰囲気中650℃、30分の条件でRTA(高速昇温熱処理)を行い、100nm厚のBST薄膜14を形成する。次に、スパッタ法により200nm厚のPt電極膜15を成膜する。次に、Ba:Sr:Ti=7:3:10(モル比)であるMOD原料をスピンコート、乾燥後、酸素雰囲気中650℃、60分の条件でRTA(高速昇温熱処理)を行い、100nm厚のBST薄膜16を形成する。次に、スパッタ法により200nm厚のPt電極膜17を成膜する。
As shown in FIG. 2A, a MOD raw material of Ba: Sr: Ti = 7: 3: 10 (molar ratio) is spin-coated on a Si substrate 12 (thickness of 525 μm) with a
次に、図2(b)に示すように、フォトリソグラフィとイオンミリング法を用いて、上層のPt電極膜17を加工する。これにより、先端が鋭角の角部17aを有する上部電極膜17の形状が形成される。
Next, as shown in FIG. 2B, the upper
次に、図2(c)に示すように、フォトリソグラフィとRIE(反応性イオンエッチング)法を用いて、BST薄膜16を加工する。これにより、電極膜15,17の間に挟まれる絶縁体膜16の形状が形成される。
Next, as shown in FIG. 2C, the BST
次に、図3(d)に示すように、フォトリソグラフィとイオンミリング法を用いて、下層のPt電極膜15を加工し、RIE法を用いて密着層であるBST薄膜14を加工する。次に、酸素雰囲気中850℃、30分の条件で熱処理を行う。
Next, as shown in FIG. 3D, the underlying
次に、図3(e)に示すように、スパッタ法により500nm厚のSiNX層20を成膜する。次に、感光性ポリイミドを塗布、露光、現像、キュアして、ポリイミド層22に、貫通孔を有するパターンを形成する。次に、ポリイミド層22をマスクとして使用し、RIE法を用いてSiNX層20を加工し、電極膜17,15がそれぞれ露出する貫通孔24,26を形成する。
Next, as shown in FIG. 3E, a 500 nm thick SiN X layer 20 is formed by sputtering. Next, photosensitive polyimide is applied, exposed, developed, and cured to form a pattern having through holes in the
次に、スパッタ法により100nm厚のTi、2000nm厚のNi、100nm厚のAuを成膜し、フォトリソグラフィとイオンミリング法・RIE法を用いて、前記Au/Ni/Tiを加工する。これによって、図3(f)に示すように、貫通孔24,26に充填されたビアホール導体31,33と外部電極30,32とが形成され、アンチヒューズ素子10が完成する。
Next, 100 nm-thick Ti, 2000 nm-thick Ni, and 100 nm-thick Au are deposited by sputtering, and the Au / Ni / Ti is processed using photolithography, ion milling, and RIE. As a result, as shown in FIG. 3F, the via-
以上に説明したように、アンチヒューズ素子10は、上部電極膜17のパターン加工プロセスと同時に角部17aを形成できるため、安価に製造できる。
As described above, since the
また、角部17aをフォトリソグラフィで形成するため、角部17aの位置を制御することができ、ショートに至る部分は、角部17aの先端付近の1箇所に特定される。
Further, since the
(a)この特定部分を故障解析することで、故障解析を基にする品質作り込みが十分にでき、アンチヒューズ素子の信頼性を高めることができる。また、この特定部分の形状を観察することで良品検査が可能となり、品質がより安定したアンチヒューズ素子を提供することが可能となる。 (A) By analyzing the failure of this specific portion, quality can be built based on the failure analysis, and the reliability of the antifuse element can be improved. In addition, by observing the shape of this specific portion, it is possible to inspect a non-defective product and to provide an antifuse element with more stable quality.
(b)静電気対策等で大きい電極面積が必要な場合でも、ショート後の電流経路長を制御できるため、ショート後の抵抗値にばらつきのない素子を提供することが可能となる。 (B) Even when a large electrode area is required for countermeasures against static electricity or the like, the current path length after a short circuit can be controlled, so that it is possible to provide an element with no variation in resistance value after a short circuit.
また、フォトリソグラフィで角部17aを精度良く形成でき、角部17aの先端形状を制御することで電界集中度を制御できるため、降伏電圧(ショート化電圧)を高精度に制御できる。
In addition, the
<変形例> 図1(b)に示したように角部17aが鋭角であると、電界がより集中するが、これに限るものではなく、角部は直角又は鈍角であってもよい。
<Modification> As shown in FIG. 1B, when the
また、角部を形成する電極膜の主要部は円形形状に限らず、多角形形状でもよい。多角形形状の場合には、角部の先端付近で電界がより集中するように、電極膜の主要部の多角形の各々の角よりも小さい角度の角部を形成することが好ましい。 Further, the main part of the electrode film forming the corner is not limited to a circular shape, but may be a polygonal shape. In the case of a polygonal shape, it is preferable to form corner portions having angles smaller than the respective corners of the polygon of the main portion of the electrode film so that the electric field is more concentrated near the tip of the corner portion.
<実施例2> 実施例2のアンチヒューズ素子10aについて、図4及び図5を参照しながら説明する。 Example 2 An antifuse element 10a of Example 2 will be described with reference to FIGS.
実施例2のアンチヒューズ素子10aは、実施例1のアンチヒューズ素子10と略同様に構成される。以下では、実施例1のアンチヒューズ素子10と同じ構成部分には同じ符号を用い、実施例1のアンチヒューズ素子10との相違点を中心に説明する。
The antifuse element 10a according to the second embodiment is configured in substantially the same manner as the
図4及び図5は、実施例2のアンチヒューズ素子10aの製造工程を示す断面図である。 4 and 5 are cross-sectional views showing a manufacturing process of the antifuse element 10a of the second embodiment.
図5(i)に示すように、実施例2のアンチヒューズ素子10aは、実施例1のアンチヒューズ素子10に形成されている上部電極膜17の角部17aの代わりに、絶縁体膜16を介して下部電極15に対向する上部電極膜17の下面17sの1箇所に、円錐形の突起部17bが形成されている。上部電極膜17は、下部電極膜15との間の距離が突起部17bの先端において最も小さくなる。そのため、電極膜15,17間に所定以上の電圧が印加されたときに、突起部17bの先端付近でショートが発生する。
As shown in FIG. 5I, the antifuse element 10a according to the second embodiment includes an
次に、実施例2のアンチヒューズ素子10aの製造方法について、図4及び図5を参照しながら説明する。 Next, a method for manufacturing the antifuse element 10a according to the second embodiment will be described with reference to FIGS.
図4(a)に示すように、熱酸化膜13付きSi基板12(厚さ525μm)上に、Ba:Sr:Ti=7:3:10(モル比)であるMOD原料をスピンコート、乾燥後、酸素雰囲気中650℃、30分の条件でRTA(高速昇温熱処理)を行い、100nm厚のBST薄膜14を形成する。BST薄膜14は、密着層として機能する。
As shown in FIG. 4A, a MOD raw material of Ba: Sr: Ti = 7: 3: 10 (molar ratio) is spin-coated on a Si substrate 12 (thickness of 525 μm) with a
次に、図4(b)に示すように、スパッタ法により200nm厚のPt電極膜15を成膜する。
Next, as shown in FIG. 4B, a
次に、図4(c)に示すように、Ba:Sr:Ti=7:3:10(モル比)であるMOD原料をスピンコート、乾燥後、酸素雰囲気中650℃、60分の条件でRTA(高速昇温熱処理)を行い、150nm厚のBST薄膜16を形成する。
Next, as shown in FIG. 4C, a MOD raw material having Ba: Sr: Ti = 7: 3: 10 (molar ratio) is spin-coated, dried, and then in an oxygen atmosphere at 650 ° C. for 60 minutes. RTA (rapid temperature rise heat treatment) is performed to form a BST
次に、図4(d)に示すように、BST薄膜16の上面16sに感光性レジストを塗布・露光・現像し、レジスト16kに微小レジストパターン16xを形成する。この微小レジストパターン16xは、照射強度に分布を付与できるグレーマスクを用いる方法や、種々のフォトリソ条件を変更することで作製可能となる。
Next, as shown in FIG. 4D, a photosensitive resist is applied, exposed and developed on the
次に、微小レジストパターン16xが形成されたレジスト16kをマスクとして、BST薄膜16をRIE法により30nm厚分だけ加工し、その後、レジスト16kを酸素プラズマアッシングにより除去する。これによって、図4(e)に示すように、BST薄膜16の上面16sには、微小レジストパターン16xに対応する位置に、すり鉢状の微小な凹部形状16aが形成される。
Next, using the resist 16k on which the minute resist
次に、図5(f)に示すように、スパッタ法により200nm厚のPt電極膜17を成膜する。このとき、Pt電極膜17はBST薄膜16の上面16sに沿って形成されるため、Pt電極膜17の下面17sには、BST薄膜16の凹部形状16aに対応して、突起部17bが形成される。
Next, as shown in FIG. 5F, a
次に、図5(g)に示すように、フォトリソグラフィとイオンミリング法を用いて上層のPt電極膜17を加工する。次に、フォトリソブロセスとRIE法を用いてBST薄膜16を加工する。次に、フォトリソグラフィとイオンミリング法を用いて下層のPt電極膜15を加工し、RIE法を用いて密着層のBST薄膜14を加工する。次に、酸素雰囲気中850で、30分の条件で熱処理を行う。
Next, as shown in FIG. 5G, the upper
次に、図5(h)に示すように、スパッタ法により500nm厚のSiNX層20を成膜する。次に、感光性ポリイミドを塗布、露光、現像、キュアして、ポリイミド層22に貫通孔を有するパターンを形成する。次に、ポリイミド層22をマスクとして使用し、RIE法を用いてSiNX層22を加工する。これによって、SiNX層20及びポリイミド層22には、Pt電極膜17,15がそれぞれ露出する貫通孔24,26が形成される。
Next, as shown in FIG. 5H, a SiN X layer 20 having a thickness of 500 nm is formed by sputtering. Next, photosensitive polyimide is applied, exposed, developed, and cured to form a pattern having through holes in the
次に、スパッタ法により100nm厚のTi、2000nm厚のNi、100nm厚のAuを成膜し、フォトリソグラフィとイオンミリング法・RIE法を用いて、前記Au/Ni/Tiを加工する。これによって、図5(i)に示すように、貫通孔24,26に充填されるビアホール導体31,33と外部電極30,32とが形成され、アンチヒューズ素子10aが完成する。
Next, 100 nm-thick Ti, 2000 nm-thick Ni, and 100 nm-thick Au are deposited by sputtering, and the Au / Ni / Ti is processed using photolithography, ion milling, and RIE. As a result, as shown in FIG. 5 (i), via-
以上に説明した実施例2のアンチヒューズ素子10aは、フォトリソグラフィを用いて突起部17bを精度良く形成するため、突起部17bの位置を制御でき、ショートに至る部分が1箇所に特定される。
Since the antifuse element 10a of the second embodiment described above forms the
(a)この特定部分を故障解析することで、故障解析を基にする品質作り込みが十分にでき、アンチヒューズ素子の信頼性を高めることができる。また、この特定部分の形状を観察することで良品検査が可能となり、品質がより安定したアンチヒューズ素子を提供することが可能となる。 (A) By analyzing the failure of this specific portion, quality can be built based on the failure analysis, and the reliability of the antifuse element can be improved. In addition, by observing the shape of this specific portion, it is possible to inspect a non-defective product and to provide an antifuse element with more stable quality.
(b)静電気対策等で大きい電極面積が必要な場合でも、ショート後の電流経路長を制御できるため、抵抗値を低くでき、ショート後の抵抗値にばらつきのないアンチヒューズ素子を提供することが可能となる。 (B) Even when a large electrode area is required for countermeasures against static electricity or the like, the current path length after a short circuit can be controlled, so that the resistance value can be lowered, and an antifuse element in which there is no variation in the resistance value after a short circuit is provided. It becomes possible.
また、フォトリソグラフィを用いて突起部17bを精度良く形成するため、突起部17bの大きさや先端形状を制御でき、電界集中度を容易に制御できるため、降伏電圧(ショート化電圧)を高精度に制御できる。
In addition, since the
<実施例3> 実施例3のアンチヒューズ素子について説明する。 Example 3 An antifuse element of Example 3 will be described.
実施例3のアンチヒューズ素子の構成は、実施例2アンチヒューズ素子の構成と同じである。 The configuration of the antifuse element of the third embodiment is the same as the configuration of the antifuse element of the second embodiment.
実施例3のアンチヒューズ素子は、実施例2のアンチヒューズ素子とは、製造方法の一部のみ、すなわちBST薄膜16の上面16sに凹部形状16aを形成する工程のみが異なる。
The antifuse element of Example 3 differs from the antifuse element of Example 2 only in a part of the manufacturing method, that is, only the step of forming the
詳しくは、実施例3のアンチヒューズ素子の製造方法は、図4(c)まで、すなわち、熱酸化膜13付きSi基板12上に、BST薄膜14、Pt電極膜15、BST薄膜16を形成するまでの工程は、実施例2のアンチヒューズ素子の製造方法と同じである。
Specifically, in the method of manufacturing the antifuse element of Example 3, the BST
その後、実施例2ではレジスト16kを用いてBST薄膜16の上面に凹部形状16aを形成するのに対し、実施例3のアンチヒューズ素子の製造方法では、ナノインデント法でBST薄膜16の上面に凹部形状16aを形成し、図4(e)の状態が完成する。ナノインデント法とは、AFM(Atomic Force Microscope;原子間力顕微鏡)等に用いられるカンチレバーを押し込む微細加工方法である。カンチレバーの先端形状を変更すれば、BST薄膜16の上面16sに形成される凹部形状16aの大きさや形状を制御できる。
Thereafter, in the second embodiment, the
BST薄膜16に凹部形状16aを形成した後の工程は、実施例2のアンチヒューズ素子10aの製造方法と同じである。
The process after forming the
実施例3のアンチヒューズ素子の製造方法は、実施例2のアンチヒューズ素子の製造方法と同じ作用・効果を奏する。 The manufacturing method of the antifuse element of Example 3 has the same operation and effect as the manufacturing method of the antifuse element of Example 2.
すなわち、ナノインデント法により突起部17bを精度良く形成できるため、突起部17bの位置を制御でき、ショートに至る部分が1箇所に特定される。そのため、故障解析による品質向上や、形状観察による良品検査が可能である。また、ショート後の抵抗値のばらつきをなくすことができる。
That is, since the
また、突起部17bの大きさや先端形状を制御でき、電界集中度を容易に制御できるため、降伏電圧(ショート化電圧)を高精度に制御できる。
Further, since the size and the tip shape of the
<実施例4> 実施例4のアンチヒューズ素子について、図6及び図7を参照しながら説明する。 Example 4 An antifuse element of Example 4 will be described with reference to FIGS. 6 and 7.
図6及び図7は、実施例4のアンチヒューズ素子10bの製造工程を示す断面図である。
6 and 7 are cross-sectional views showing manufacturing steps of the
図7(i)に示すように、実施例4のアンチヒューズ素子10bは、実施例1のアンチヒューズ素子10に形成されている上部電極膜17の角部17aの代わりに、絶縁体膜16を介して上部電極膜17に対向する下部電極膜15の上面15sの1箇所に、円錐形の突起部15aが形成されている点が、実施例1のアンチヒューズ素子10と異なる。下部電極膜15は、上部電極膜17との間の距離が突起部15aの先端において最も小さくなる。そのため、電極膜15,17間に所定以上の電圧が印加されたときに、突起部15aの先端付近でショートが発生する。
As shown in FIG. 7 (i), the
次に、実施例4のアンチヒューズ素子10bの製造方法について、図6及び図7を参照しながら説明する。実施例4のアンチヒューズ素子10bの製造方法においては、下部電極膜15の上面15sを加工する際に、突起部15aを形成する。以下、詳細に説明する。
Next, a method for manufacturing the
図6(a)に示すように、熱酸化膜13付きSi基板12(厚さ525μm)上に、Ba:Sr:Ti=7:3:10(モル比)であるMOD原料をスピンコート、乾燥後、酸素雰囲気中650℃、30分の条件でRTA(高速昇温熱処理)を行い、100nm厚のBST薄膜14を形成する。BST薄膜14は、密着層として機能する。
As shown in FIG. 6A, a MOD raw material of Ba: Sr: Ti = 7: 3: 10 (molar ratio) is spin-coated on a Si substrate 12 (thickness of 525 μm) with a
次に、図6(b)に示すように、スパッタ法により200nm厚のPt電極膜15を成膜する。
Next, as shown in FIG. 6B, a
次に、図6(c)に示すように、感光性レジストを塗布・露光・現像し、微小レジストパターン15xを形成する。この微小レジストパターン15xは、照射強度に分布を付与できるグレーマスクを用いる方法や、フォトリソ条件を変更することで作製可能となる。
Next, as shown in FIG. 6C, a photosensitive resist is applied, exposed, and developed to form a fine resist
次に、微小レジストパターン15xをマスクとして、Pt電極膜15をイオンミリング法により30nm厚加工し、その後、残った微小レジストパターン15xを酸素プラズマアッシングにより除去する。これによって、図6(d)に示すように、Pt電極膜15の上面15sに、突起部15aが形成される。
Next, using the fine resist
次に、図6(e)に示すように、Ba:Sr:Ti=7:3:10(モル比)であるMOD原料をスピンコート、乾燥後、酸素雰囲気中650℃、60分の条件でRTA(高速昇温熱処理)を行い、150nm厚のBST薄膜16を形成する。
Next, as shown in FIG. 6E, a MOD raw material having Ba: Sr: Ti = 7: 3: 10 (molar ratio) is spin-coated, dried, and then in an oxygen atmosphere at 650 ° C. for 60 minutes. RTA (rapid temperature rise heat treatment) is performed to form a BST
次に、図7(f)に示すように、スパッタ法により200nm厚のPt電極膜17を成膜する。
Next, as shown in FIG. 7F, a
次に、図7(g)に示すように、フォトリソグラフィとイオンミリング法を用いて上層のPt電極膜17を加工する。次に、フォトリソグラフィとRIE法を用いてBST薄膜
16を加工する。次に、フォトリソグラフィとイオンミリング法を用いて下層のPt電極膜15を加工し、RIE法を用いて密着層のBST薄膜14を加工する。次に、酸素雰囲気中850℃、30分の条件で熱処理を行う。
Next, as shown in FIG. 7G, the upper
次に、図7(h)に示すように、スパッタ法により500nm厚のSiNX層20を成膜する。次に、感光性ポリイミドを塗布、露光、現像、キュアして、貫通孔を有するパターンをポリイミド層22に形成する。次に、ポリイミド層22をマスクとして使用し、RIE法を用いてSiNX層を加工し、Pt電極膜17,15がそれぞれ露出する貫通孔24,26を有するSiNX層20及びポリイミド層22を形成する。
Next, as shown in FIG. 7H, a 500 nm thick SiN X layer 20 is formed by sputtering. Next, photosensitive polyimide is applied, exposed, developed and cured to form a pattern having through holes in the
次に、スパッタ法により100nm厚のTi、2000nm厚のNi、100nm厚のAuを成膜し、フォトリソグラフィとイオンミリング法・RIE法を用いて、前記Au/Ni/Tiを加工する。これによって、図7(i)に示すように、SiNX層20及びポリイミド層22に形成された貫通孔24,26に充填されるビアホール導体31,33と外部電極30,32とを形成し、アンチヒューズ素子10bが完成する。
Next, 100 nm-thick Ti, 2000 nm-thick Ni, and 100 nm-thick Au are deposited by sputtering, and the Au / Ni / Ti is processed using photolithography, ion milling, and RIE. As a result, as shown in FIG. 7 (i), via
以上に説明した実施例4のアンチヒューズ素子10bは、実施例2のアンチヒューズ素子10aと同様の作用・効果を奏する。
The
すなわち、フォトリソグラフィを用いて突起部15aを精度良く形成するため、突起部15aの位置を制御でき、ショートに至る部分が1箇所に特定される。そのため、故障解析による品質向上や、形状観察による良品検査が可能である。また、ショート後の抵抗値のばらつきをなくすことができる。
That is, in order to form the
また、突起部15aの大きさや先端形状を制御でき、電界集中度を容易に制御できるため、降伏電圧(ショート化電圧)を高精度に制御できる。
In addition, since the size and tip shape of the
<比較例> 比較例について、図8を参照しながら説明する。 <Comparative Example> A comparative example will be described with reference to FIG.
図8は、比較例のアンチヒューズ素子10xの断面図である。図8に示すように、比較例のアンチヒューズ素子10xは、実施例1〜4のアンチヒューズ素子と略同様に構成されている。すなわち、基板12上に、電極膜15,17の間に絶縁体膜16が挟まれた素子構造が形成され、絶縁層28で覆われている。電極膜17,15は、絶縁層28を貫通するビアホール導体31,33を介して、それぞれ、外部電極30,32に接続されている。
FIG. 8 is a cross-sectional view of the
比較例のアンチヒューズ素子10xは、実施例1〜4のアンチヒューズ素子と異なり、電極膜15,17には、角部や突起部は形成されていない。すなわち、電界集中が生じるように意図的に形成された尖った部分はない。
Unlike the antifuse elements of Examples 1 to 4, the
そのため、ショートが発生する箇所は特定されておらず、ショート発生後の電流経路は、図8(b)において太線50で示すように長くなる場合や、図8(c)において太線52で示すように短くなる場合があり、ショート後の抵抗値にばらつきが生じる。
For this reason, the location where the short circuit occurs is not specified, and the current path after the occurrence of the short circuit becomes long as shown by the
また、ショート発生箇所が特定できないため、故障解析による品質向上や、特定部分の形状観察による良品検査が困難である。 Further, since the location where the short occurs cannot be identified, it is difficult to improve the quality by failure analysis and to inspect the non-defective product by observing the shape of the specific portion.
<まとめ> 以上に説明した実施例1〜4のアンチヒューズ素子は、電極膜に、電界集中が生じる角部や突起部が形成されている。そのため、ショートする箇所を特定することができる。また、角部や突起部の形状によって、ショート化電圧を高精度に制御することができる。さらに、角部や突起部は、電極膜の形状加工と同時に、あるいは簡単な工程を追加するだけで、加工することができ、製造コストを低減することができる。 <Summary> In the antifuse elements of Examples 1 to 4 described above, corners and protrusions where electric field concentration occurs are formed in the electrode film. For this reason, it is possible to identify a short-circuited location. Further, the short circuit voltage can be controlled with high accuracy by the shapes of the corners and the protrusions. Furthermore, the corners and the protrusions can be processed simultaneously with the shape processing of the electrode film or by adding a simple process, and the manufacturing cost can be reduced.
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。 The present invention is not limited to the above embodiment, and can be implemented with various modifications.
例えば、本発明の実施の形態として、高電圧を印加することでショートする機能を有するアンチヒューズ素子について述べたが、本発明の形態において絶縁体膜の厚みを調整することで、静電気をアースに逃がす機能を有するESDサプレッサ素子として使用することも可能である。ESDサプレッサ素子は、静電気(瞬間の高電圧)を逃がす素子であり、アンチヒューズ素子と異なり、絶縁破壊させない。したがって、絶縁体膜を厚くすれば、ESDサプレッサ素子にも適用可能である。 For example, as an embodiment of the present invention, an antifuse element having a function of short-circuiting by applying a high voltage has been described. However, by adjusting the thickness of the insulator film in the embodiment of the present invention, static electricity is grounded. It can also be used as an ESD suppressor element having a function of releasing. The ESD suppressor element is an element that releases static electricity (instantaneous high voltage) and, unlike an antifuse element, does not cause dielectric breakdown. Therefore, if the insulator film is thickened, it can be applied to an ESD suppressor element.
また、本発明のアンチヒューズ素子を、他の回路素子等と一体に形成してもよい。 The antifuse element of the present invention may be formed integrally with other circuit elements.
10,10a,10b,10x アンチヒューズ素子
12 基板
15 下部電極膜
15a 突起部
16 絶縁体膜(BST薄膜)
17 上部電極膜
17a 角部
17b 突起部
22 絶縁層
24 絶縁層
30 外部電極
31 ビアホール導体(引き出し電極)
32 外部電極
33 ビアホール導体(引き出し電極)
10, 10a, 10b, 10x
17
32
Claims (12)
前記一対の電極膜の間に配置された絶縁体膜と、
前記一対の電極膜及び前記絶縁体膜を支持する基板と、
を備え、
膜厚方向から透視したときに、少なくとも前記一対の電極膜の一方には先端が尖った角部が形成され、該角部は前記一対の電極膜の他方に重なっていることを特徴とする、アンチヒューズ素子。 At least a pair of opposing electrode films;
An insulator film disposed between the pair of electrode films;
A substrate supporting the pair of electrode films and the insulator film;
With
When seen through from the film thickness direction, at least one of the pair of electrode films is formed with a sharp corner, and the corner overlaps the other of the pair of electrode films, Antifuse element.
前記一対の電極膜の前記一方の形状を形成する工程を含み、該工程において前記角部を同時に形成することを特徴とする、アンチヒューズ素子の製造方法。 In the manufacturing method of the antifuse element which manufactures the antifuse element as described in any one of Claims 1 thru | or 3,
A method of manufacturing an antifuse element, including a step of forming the one shape of the pair of electrode films, wherein the corner portion is formed simultaneously in the step.
前記一対の電極膜の間に配置された絶縁体膜と、
前記一対の電極膜及び前記絶縁体膜を支持する基板と、
を備え、
少なくとも前記一対の電極膜の一方には、前記絶縁体膜を介して前記一対の電極膜の他方に対向する部分に、前記一対の電極膜の前記他方側に突出し先端が尖った突起部が形成されていることを特徴とする、アンチヒューズ素子。 At least a pair of opposing electrode films;
An insulator film disposed between the pair of electrode films;
A substrate supporting the pair of electrode films and the insulator film;
With
At least one of the pair of electrode films is formed with a protrusion with a pointed tip protruding to the other side of the pair of electrode films at a portion facing the other of the pair of electrode films via the insulator film An anti-fuse element characterized by being made.
前記絶縁体膜について、前記一対の電極膜の前記一方と前記絶縁体膜との界面になる面に、前記突起部に対応する形状を形成する工程と、
前記突起部に対応する形状が形成された前記界面になる面上に、前記一対の電極膜の前記一方を形成する工程と、
を含むことを特徴とする、アンチヒューズ素子の製造方法。 In the manufacturing method of the antifuse element which manufactures the antifuse element of Claim 6 or 7,
Forming a shape corresponding to the protrusion on the surface of the insulator film, which is an interface between the one of the pair of electrode films and the insulator film;
Forming the one of the pair of electrode films on a surface to be the interface where the shape corresponding to the protrusion is formed;
A method for manufacturing an antifuse element, comprising:
前記一対の電極膜の前記一方について、前記一対の電極膜の前記一方と前記絶縁体膜との界面になる面に、前記突起部を形成する工程と、
前記突起部が形成された前記界面になる面上に、前記絶縁体膜を形成する工程と、
を含むことを特徴とする、アンチヒューズ素子の製造方法。 In the manufacturing method of the antifuse element which manufactures the antifuse element of Claim 6 or 7,
Forming the protrusion on the surface of the one of the pair of electrode films on the interface between the one of the pair of electrode films and the insulator film;
Forming the insulator film on a surface to be the interface on which the protrusion is formed;
A method for manufacturing an antifuse element, comprising:
前記突起部に対応する形状が形成された前記界面になる面上に、前記一対の電極膜の前記一方を形成する工程と、
を含むことを特徴とする、請求項8に記載のアンチヒューズ素子の製造方法。 Forming a shape corresponding to the protruding portion on the surface of the insulator film that is an interface with the one of the pair of electrode films using photolithography;
Forming the one of the pair of electrode films on a surface to be the interface where the shape corresponding to the protrusion is formed;
The method for manufacturing an antifuse element according to claim 8, comprising:
前記突起部に対応する形状が形成された前記界面になる面上に、前記一対の電極膜の前記一方を形成する工程と、
を含むことを特徴とする、請求項8に記載のアンチヒューズ素子の製造方法。 A step of forming a shape corresponding to the protruding portion on the surface that becomes an interface with the one of the pair of electrode films by the nano-indent method with respect to the insulator film;
Forming the one of the pair of electrode films on a surface to be the interface where the shape corresponding to the protrusion is formed;
The method for manufacturing an antifuse element according to claim 8, comprising:
前記突起部が形成された前記界面になる面上に、前記絶縁体膜を形成する工程と、
を含むことを特徴とする、請求項9に記載のアンチヒューズ素子の製造方法。 Forming the protrusion using photolithography on the surface of the one of the pair of electrode films on the interface with the insulator film; and
Forming the insulator film on a surface to be the interface on which the protrusion is formed;
The method for manufacturing an antifuse element according to claim 9, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306609A JP2010129975A (en) | 2008-12-01 | 2008-12-01 | Anti-fuse element and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306609A JP2010129975A (en) | 2008-12-01 | 2008-12-01 | Anti-fuse element and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010129975A true JP2010129975A (en) | 2010-06-10 |
Family
ID=42330128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306609A Pending JP2010129975A (en) | 2008-12-01 | 2008-12-01 | Anti-fuse element and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010129975A (en) |
-
2008
- 2008-12-01 JP JP2008306609A patent/JP2010129975A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7427400B2 (en) | capacitor | |
EP2405479A1 (en) | Antifuse device | |
JP6372640B2 (en) | Capacitors | |
CN110959188B (en) | Capacitor with a capacitor body | |
JP7178187B2 (en) | trench capacitor | |
JPWO2012036017A1 (en) | Dielectric thin film element, antifuse element, and method of manufacturing dielectric thin film element | |
JP2020205307A (en) | Storage device | |
JPH04284649A (en) | Anti-fuse | |
CN102473675B (en) | Antifuse element | |
JP6853248B2 (en) | Improved contacts in RF switches | |
US9202654B2 (en) | MEMS device and manufacturing method thereof | |
CN102473676B (en) | Anti-fuse element | |
JP2010129975A (en) | Anti-fuse element and manufacturing method therefor | |
WO2018088265A1 (en) | Electronic component | |
US6492206B2 (en) | Antifuse with improved radiation SEDR | |
JP2007311372A (en) | Semiconductor device and manufacturing method thereof | |
JPH11214389A (en) | Manufacture of semiconductor device | |
EP0738426A1 (en) | Spacer-based antifuse structure for low capacitance and high reliability and method of fabrication thereof | |
JP2007523497A (en) | Reprogrammable metal-to-metal antifuse using carbon-containing antifuse material | |
WO2018123678A1 (en) | Resistance variable element, semiconductor device, and manufacturing method for same | |
TWI715895B (en) | Semiconductor structure and method for manufacturing the same | |
CN108735714A (en) | Semiconductor element and method for defining critical dimension thereof | |
JPH10112559A (en) | Josephson junction element | |
CN119095471A (en) | Resistor switching element and manufacturing method thereof | |
JP2014072196A (en) | Anti-fuse element |