JP2010074931A

JP2010074931A - 電圧変換回路

Info

Publication number: JP2010074931A
Application number: JP2008238930A
Authority: JP
Inventors: Kenichi Hirotsu; 研一弘津; Yoshihisa Asao; 芳久浅尾
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2008-09-18
Filing date: 2008-09-18
Publication date: 2010-04-02
Anticipated expiration: 2028-09-18
Also published as: JP5152511B2

Abstract

【課題】トランス及びチョークコイルを省略することにより、装置の小型化及び変換効率の向上を実現し得る、電圧変換回路を得る。
【解決手段】電圧変換回路は、交流の第１電圧を整流して直流の第２電圧を出力する整流回路２と、第２電圧を降圧して直流の第３電圧を出力する降圧回路３とを備える。降圧回路３は、複数のコンデンサＣ１〜Ｃ３と、複数のコンデンサＣ１〜Ｃ３の接続を、第２電圧による複数のコンデンサＣ１〜Ｃ３の充電動作時には直列接続に切り換え、複数のコンデンサＣ１〜Ｃ３の放電動作時には並列接続に切り換える、スイッチング素子（トランジスタＱ１〜Ｑ４）とを有する。
【選択図】図１

Description

本発明は、モデム等の情報通信機器の電源回路に使用される電圧変換回路に関し、特に、交流−直流変換回路に関する。

図９は、背景技術に係る電圧変換回路（交流−直流変換回路）の構成を示す回路図である（例えば下記非特許文献１参照）。この電圧変換回路は、交流電源１の電圧を直流に整流した後に降圧して負荷４に供給するものであり、図９に示すように、トランジスタＱ、ダイオードＤ１〜Ｄ４，Ｄａ，Ｄｂ、トランスＴ、チョークコイルＬ、及びコンデンサＣａ，Ｃｂを備えて構成されている。

戸川治朗著、「実用電源回路設計ハンドブック」、第２６版、ＣＱ出版株式会社、２００８年１月１日、ｐ１６０

図９に示した電圧変換回路は、トランスＴ及びチョークコイルＬを備えて構成されている。一般的にトランス及びチョークコイルは大型であるため、トランスＴ及びチョークコイルＬを備えることによって電圧変換回路の全体が大型化する。また、トランス及びチョークコイルは巻線又は鉄芯内で損失が発生するため、トランスＴ及びチョークコイルＬを備えることによって電圧変換回路の変換効率が低下する。

本発明はかかる事情に鑑みて成されたものであり、トランス及びチョークコイルを省略することにより、装置の小型化及び変換効率の向上を実現し得る、電圧変換回路を得ることを目的とする。

本発明の第１の態様に係る電圧変換回路は、交流の第１電圧を整流して直流の第２電圧を出力する整流回路と、前記第２電圧を降圧して直流の第３電圧を出力する第１の降圧回路とを備え、前記第１の降圧回路は、複数の第１のコンデンサと、前記複数の第１のコンデンサの接続を、前記第２電圧による前記複数の第１のコンデンサの充電動作時には直列接続に切り換え、前記複数の第１のコンデンサの放電動作時には並列接続に切り換える、第１のスイッチング素子とを有することを特徴とするものである。

第１の態様に係る電圧変換回路によれば、複数の第１のコンデンサは、直列接続された状態で第２電圧によって充電される。従って、各第１のコンデンサの電圧は、第２電圧よりも低くなる。そのため、複数の第１のコンデンサのうちの一の第１のコンデンサの電圧を第３電圧として取り出すことにより、第２電圧が降圧された第３電圧を得ることができる。しかも、放電動作時には複数の第１のコンデンサが並列接続されるため、負荷に対して複数の第１のコンデンサから十分な電流を供給することが可能である。

本発明の第２の態様に係る電圧変換回路は、第１の態様に係る電圧変換回路において特に、前記第１の降圧回路の後段に接続され、直流の入力電圧を降圧して直流の出力電圧を出力する、第２の降圧回路をさらに備え、前記第２の降圧回路は、複数の第２のコンデンサと、前記入力電圧による前記複数の第２のコンデンサの充電動作と、前記複数の第２のコンデンサの放電動作とを切り換える、第２のスイッチング素子と、前記複数の第２のコンデンサの接続を、前記複数の第２のコンデンサの充電動作時には直列接続に切り換え、前記複数の第２のコンデンサの放電動作時には並列接続に切り換える、第３のスイッチング素子とを有することを特徴とするものである。

第２の態様に係る電圧変換回路によれば、第１の降圧回路の後段に第２の降圧回路が縦続接続されることにより、第１の降圧回路に入力された入力電圧を第２の降圧回路によってさらに降圧することができる。

本発明の第３の態様に係る電圧変換回路は、第２の態様に係る電圧変換回路において特に、縦続接続された複数の前記第２の降圧回路を備え、初段の前記第２の降圧回路においては、前記第３電圧によって、初段の前記第２の降圧回路が有する前記複数の第２のコンデンサが充電され、二段目以降の前記第２の降圧回路においては、前段の前記第２の降圧回路から出力された前記出力電圧によって、自段の前記第２の降圧回路が有する前記複数の第２のコンデンサが充電されることを特徴とするものである。

第３の態様に係る電圧変換回路によれば、第１の降圧回路の後段に複数の第２の降圧回路が縦続接続されることにより、第１の降圧回路に入力された入力電圧を、複数の第２の降圧回路によってさらに降圧することができる。従って、縦続接続する第２の降圧回路の段数を変更することによって、最終段の第２の降圧回路の出力電圧として、所望のレベルに降圧された電圧を得ることが可能となる。

本発明の第４の態様に係る電圧変換回路は、第１〜第３のいずれか一つの態様に係る電圧変換回路において特に、前記第１の降圧回路は、前記第２電圧による前記複数の第１のコンデンサの充電動作と、前記複数の第１のコンデンサの放電動作とを切り換える、第４のスイッチング素子をさらに有することを特徴とするものである。

第４の態様に係る電圧変換回路によれば、第４のスイッチング素子を制御することによって、複数の第１のコンデンサの充電動作と放電動作とを、能動的に切り換えることが可能となる。従って、複数の第１のコンデンサの充電期間及び放電期間を所望に設定することが可能となる。

本発明の第５の態様に係る電圧変換回路は、第４の態様に係る電圧変換回路において特に、前記第１の降圧回路は、前記整流回路と前記第１の降圧回路との電気的な接続又は分離を切り換える、第５のスイッチング素子をさらに有することを特徴とするものである。

第５の態様に係る電圧変換回路によれば、第４のスイッチング素子が非導通状態である場合には第５のスイッチング素子も非導通状態とすることにより、整流回路と第１の降圧回路とを電気的に分離することが可能となる。その結果、電圧変換回路の入力と出力との間を、電気的に分離することが可能となる。

本発明の第６の態様に係る電圧変換回路は、第３の態様に係る電圧変換回路において特に、複数の前記第２の降圧回路の各々は、第６のスイッチング素子をさらに有し、初段の前記第２の降圧回路が有する前記第６のスイッチング素子は、前記複数の第１のコンデンサの充電動作時には、初段の前記第２の降圧回路を前記第１の降圧回路から電気的に分離し、前記複数の第１のコンデンサの放電動作時には、初段の前記第２の降圧回路を前記第１の降圧回路に電気的に接続し、二段目以降の前記第２の降圧回路が有する前記第６のスイッチング素子は、前段の前記第２の降圧回路が有する前記複数の第２のコンデンサの充電動作時には、自段の前記第２の降圧回路を前段の前記第２の降圧回路から電気的に分離し、前段の前記第２の降圧回路が有する前記複数の第２のコンデンサの放電動作時には、自段の前記第２の降圧回路を前段の前記第２の降圧回路に電気的に接続することを特徴とするものである。

第６の態様に係る電圧変換回路によれば、前段の第２の降圧回路が有する第６のスイッチング素子が導通状態である場合には、自段の第２の降圧回路が有する第６のスイッチング素子を非導通状態とし、前段の第２の降圧回路が有する第６のスイッチング素子が非導通状態である場合には、自段の第２の降圧回路が有する第６のスイッチング素子を導通状態とすることにより、電圧変換回路の入力と出力との間を、いずれかの第６のスイッチング素子によって電気的に分離することが可能となる。

本発明の第７の態様に係る電圧変換回路は、第１〜第６のいずれか一つの態様に係る電圧変換回路において特に、電圧変換回路は情報通信機器の電源回路に使用されることを特徴とするものである。

第７の態様に係る電圧変換回路によれば、トランス及びチョークコイルを省略したことにより、小型化でき、また、発熱量も少ない。そのため、壁際や部屋の隅等の、狭所でかつ熱対策の面からも不利な環境下に設置されやすい情報通信機器の電源回路として好適である。

本発明に係る電圧変換回路によれば、トランス及びチョークコイルを省略することにより、装置の小型化及び変換効率の向上を図ることが可能となる。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。

図１は、本発明の実施の形態に係る電圧変換回路（交流−直流変換回路）の構成を示す回路図である。電圧変換回路は、整流回路２と降圧回路３とを備えて構成されている。

整流回路２においては、複数のダイオードＤ１〜Ｄ４によってダイオードブリッジが形成されている。ダイオードＤ１のアノードは、端子Ｎ１ａを介して交流電源１に接続されており、ダイオードＤ１のカソードは、端子Ｎ２ａに接続されている。ダイオードＤ２のアノードは、端子Ｎ２ｂに接続されており、ダイオードＤ２のカソードは、端子Ｎ１ａを介して交流電源１に接続されている。ダイオードＤ３のアノードは、端子Ｎ１ｂを介して交流電源１に接続されており、ダイオードＤ３のカソードは、端子Ｎ２ａに接続されている。ダイオードＤ４のアノードは、端子Ｎ２ｂに接続されており、ダイオードＤ４のカソードは、端子Ｎ１ｂを介して交流電源１に接続されている。

降圧回路３は、コンデンサＣ１〜Ｃ３と、ダイオードＤ５，Ｄ６と、スイッチング素子の一例としてのＮチャネルＭＯＳＦＥＴ（以下「トランジスタ」と略称する）Ｑ１〜Ｑ４とを有している。

トランジスタＱ１のドレイン電極は、ノードＰ１に接続されている。トランジスタＱ１のソース電極は、ノードＰ２に接続されている。トランジスタＱ２のドレイン電極は、ノードＰ２に接続されている。トランジスタＱ２のソース電極は、ノードＰ３に接続されている。トランジスタＱ３のドレイン電極は、ノードＰ４に接続されている。トランジスタＱ３のソース電極は、ノードＰ５に接続されている。トランジスタＱ４のドレイン電極は、ノードＰ５に接続されている。トランジスタＱ４のソース電極は、ノードＰ６に接続されている。

コンデンサＣ１の一方電極は、ノードＰ１に接続されている。コンデンサＣ１の他方電極は、ノードＰ４に接続されている。コンデンサＣ２の一方電極は、ノードＰ２に接続されている。コンデンサＣ２の他方電極は、ノードＰ５に接続されている。コンデンサＣ３の一方電極は、ノードＰ３に接続されている。コンデンサＣ３の他方電極は、ノードＰ６に接続されている。

ダイオードＤ５のアノードは、ノードＰ４に接続されている。ダイオードＤ５のカソードは、ノードＰ２に接続されている。ダイオードＤ６のアノードは、ノードＰ５に接続されている。ダイオードＤ６のカソードは、ノードＰ３に接続されている。

ノードＰ２は、端子Ｎ３ａを介して、負荷４に接続されている。ノードＰ５は、端子Ｎ３ｂを介して、負荷４に接続されている。ノードＰ１は端子Ｎ２ａに接続されており、ノードＰ６は端子Ｎ２ｂに接続されている。

図２は、本実施の形態に係る電圧変換回路の動作を示すタイミングチャートである。交流電源１によって、端子Ｎ１ａと端子Ｎ１ｂとの間には、電圧Ｖ１が印加されている。電圧Ｖ１が端子Ｎ２ａと端子Ｎ２ｂとの間の電圧Ｖ２以上となる期間においては、順バイアスによってダイオードＤ１（及びＤ４）又はダイオードＤ３（及びＤ２）がオンされるため、交流電源１から整流回路２を介して、降圧回路３に電流が供給される。一方、電圧Ｖ１が電圧Ｖ２未満となる期間においては、ダイオードＤ１及びダイオードＤ３がともにオフされるため、交流電源１から降圧回路３に電流は供給されない。

時刻Ｔ１〜Ｔ２の期間においては、ダイオードＤ３がオンされ、交流電源１から降圧回路３に電流が供給される。

この時刻Ｔ１〜Ｔ２の期間においては、トランジスタＱ１〜Ｑ４の各ゲート電極に、ローレベルのゲート電圧（ゲート−ソース間電圧。以下同様。）が印加されている。これにより、トランジスタＱ１〜Ｑ４がオフされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が非導通状態となる。その結果、コンデンサＣ１〜Ｃ３が直列接続される。つまり、ノードＰ１から、コンデンサＣ１、ノードＰ４、ダイオードＤ５、ノードＰ２、コンデンサＣ２、ノードＰ５、ダイオードＤ６、ノードＰ３、及びコンデンサＣ３をこの順に経由してノードＰ６に到る経路が形成される。

この時、交流電源１から整流回路２を介して降圧回路３に電流が供給されているため、直列接続されたコンデンサＣ１〜Ｃ３は、この電流によって充電される。その結果、端子Ｎ３ａと端子Ｎ３ｂとの間の電圧Ｖ３が、徐々に上昇する。

時刻Ｔ２〜Ｔ３の期間においては、ダイオードＤ１及びダイオードＤ３がともにオフされ、交流電源１から降圧回路３に電流は供給されない。この時刻Ｔ２〜Ｔ３の期間においても、トランジスタＱ１〜Ｑ４の各ゲート電極には、ローレベルのゲート電圧が印加されている。その結果、コンデンサＣ１〜Ｃ３は直列接続の状態を維持する。この時、交流電源１から降圧回路３に電流が供給されていないため、直列接続されたコンデンサＣ１〜Ｃ３は、放電動作を行う。コンデンサＣ２の放電に伴い、電圧Ｖ３は徐々に低下する。また、電圧Ｖ２も徐々に低下する。

時刻Ｔ３〜Ｔ４は、電圧Ｖ１が所定値（この例では電圧Ｖ２の最大値Ｖｍａｘの１／３）未満となる期間である。この時刻Ｔ３〜Ｔ４の期間においては、トランジスタＱ１〜Ｑ４の各ゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ１〜Ｑ４がオンされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が導通状態となる。その結果、コンデンサＣ１〜Ｃ３が並列接続される。つまり、端子Ｎ３ａと端子Ｎ３ｂとの間で、コンデンサＣ１〜Ｃ３が並列接続される。

この時、交流電源１から降圧回路３には電流が供給されていない。従って、コンデンサＣ１〜Ｃ３は放電動作を行っている。コンデンサＣ１〜Ｃ３からの放電電流は、負荷４に供給される。ここで、コンデンサＣ２の一方電極からコンデンサＣ１の他方電極に向けての電流の逆流が、ダイオードＤ５によって規制される。また、コンデンサＣ３の一方電極からコンデンサＣ２の他方電極に向けての電流の逆流が、ダイオードＤ６によって規制される。

コンデンサＣ１〜Ｃ３から放電電流が流出することにより、図２に示すように、電圧Ｖ３が徐々に低下する。同様に、電圧値Ｖ２も徐々に低下する。但し、時刻Ｔ３〜Ｔ４の期間においては、コンデンサＣ２のみからではなく、並列接続されたコンデンサＣ１〜Ｃ３から負荷４に電流が供給される。そのため、時刻Ｔ３〜Ｔ４の期間における電圧Ｖ３の低下の程度は、時刻Ｔ２〜Ｔ３の期間におけるそれよりも緩やかである。なお、静電容量が十分に大きいコンデンサをコンデンサＣ１〜Ｃ３として採用することにより、放電電流の流出に伴う電圧Ｖ３の低下を抑制することができる。

時刻Ｔ４〜Ｔ５の期間においては、時刻Ｔ２〜Ｔ３の期間と同様に、トランジスタＱ１〜Ｑ４の各ゲート電極に、ローレベルのゲート電圧が印加される。その結果、コンデンサＣ１〜Ｃ３は直列接続される。この時、交流電源１から降圧回路３に電流が供給されていないため、直列接続されたコンデンサＣ１〜Ｃ３は、放電動作を行う。コンデンサＣ２の放電に伴い、電圧Ｖ３は徐々に低下する。また、電圧Ｖ２も徐々に低下する。

時刻Ｔ５において、ダイオードＤ１がオンされ、交流電源１から降圧回路３に電流が供給される。以降の動作は上記と同様である。

図２に示すように、降圧回路３からの出力電圧Ｖ３は、電圧変換回路への入力電圧Ｖ１よりも小さい。換言すれば、電圧変換回路への入力電圧Ｖ１が、整流回路２によって整流された後、降圧回路３によって降圧されて、出力電圧Ｖ３として出力されている。

ここで、コンデンサＣ１，Ｃ２，Ｃ３の各静電容量をそれぞれＣ１，Ｃ２，Ｃ３とすると、出力電圧Ｖ３は、
Ｖ３＝３・Ｖ１／（（１／Ｃ１＋１／Ｃ２＋１／Ｃ３）・（Ｃ１＋Ｃ２＋Ｃ３））
となる。

コンデンサＣ１〜Ｃ３の各静電容量が互いに等しい場合（つまりＣ１＝Ｃ２＝Ｃ３である場合）には、
Ｖ３＝Ｖ１／３
となる。つまり、この場合は、入力電圧Ｖ１が降圧回路３によって１／３に降圧されて、出力電圧Ｖ３として出力されている。

上記の例では３個のコンデンサＣ１〜Ｃ３が用いられたが、コンデンサの個数は３個に限らず、複数個であれば良い。一般化して、ｎ個（ｎは２以上の自然数）のコンデンサが用いられると仮定すると、
Ｖ３＝ｎ・Ｖ１／（（１／Ｃ１＋・・・＋１／Ｃｎ）・（Ｃ１＋・・・＋Ｃｎ））
となる。

全てのコンデンサＣ１〜Ｃｎの各静電容量が互いに等しい場合（つまりＣ１＝・・・＝Ｃｎである場合）には、
Ｖ３＝Ｖ１／ｎ
となる。

本実施の形態に係る電圧変換回路によれば、トランスＴ及びチョークコイルＬ（図９参照）を省略できるため、装置の小型化及び変換効率の向上を図ることができる。

また、本実施の形態に係る電圧変換回路によれば、複数のコンデンサＣ１〜Ｃ３は、直列接続された状態で、降圧回路３への入力電圧Ｖ２によって充電される。従って、各コンデンサＣ１〜Ｃ３の両端電圧は、入力電圧Ｖ２よりも低くなる。そのため、複数のコンデンサＣ１〜Ｃ３のうちの一のコンデンサ（上記の例ではコンデンサＣ２）の両端電圧を出力電圧Ｖ３として取り出すことにより、入力電圧Ｖ２が降圧された出力電圧Ｖ３を得ることができる。しかも、放電動作時（特に時刻Ｔ３〜Ｔ４の期間）には複数のコンデンサＣ１〜Ｃ３が並列接続されるため、負荷４に対して複数のコンデンサＣ１〜Ｃ３から十分な電流を供給することが可能である。

また、本実施の形態に係る電圧変換回路によれば、放電動作時に、コンデンサＣ３からコンデンサＣ２に向けて逆流する電流がダイオードＤ６によって規制され、コンデンサＣ２からコンデンサＣ１に向けて逆流する電流がダイオードＤ５によって規制される。従って、コンデンサＣ２，Ｃ３からの放電電流は適切に負荷４に供給される。その結果、複数のコンデンサＣ１〜Ｃ３から負荷４に対して十分な電流を供給することが可能となる。

＜第１の変形例＞
図３は、第１の変形例に係る電圧変換回路の構成を示す回路図である。第１の変形例に係る電圧変換回路は、図１に示した電圧変換回路において、降圧回路３と負荷４との間に、降圧回路３と同様の降圧回路５を追加したものである。つまり、降圧回路を複数段（この例では２段）に縦続接続したものである。

降圧回路５は、降圧回路３と同様に、コンデンサＣ４〜Ｃ６と、ダイオードＤ７，Ｄ８と、トランジスタＱ５〜Ｑ８とを有している。また、降圧回路５は、トランジスタＱ２０を有している。各素子の接続関係は図３に示した通りであり、基本的には降圧回路３と同様の構成であるため、繰り返しの説明は省略する。

図４は、第１の変形例に係る電圧変換回路の動作を示すタイミングチャートである。時刻Ｔ１〜Ｔ２の期間においては、ダイオードＤ１がオンされ、交流電源１から降圧回路３に電流が供給される。

この時刻Ｔ１〜Ｔ２の期間においては、トランジスタＱ１〜Ｑ４の各ゲート電極に、ローレベルのゲート電圧が印加されている。これにより、トランジスタＱ１〜Ｑ４がオフされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が非導通状態となる。その結果、コンデンサＣ１〜Ｃ３が直列接続される。つまり、ノードＰ１から、コンデンサＣ１、ノードＰ４、ダイオードＤ５、ノードＰ２、コンデンサＣ２、ノードＰ５、ダイオードＤ６、ノードＰ３、及びコンデンサＣ３をこの順に経由してノードＰ６に到る経路が形成される。

この時、交流電源１から整流回路２を介して降圧回路３に電流が供給されているため、直列接続されたコンデンサＣ１〜Ｃ３は、この電流によって充電される。その結果、端子Ｎ４ａと端子Ｎ４ｂとの間の電圧Ｖ４が、徐々に上昇する。

また、時刻Ｔ１〜Ｔ２の期間においては、トランジスタＱ２０のゲート電極に、ローレベルのゲート電圧が印加されている。これにより、トランジスタＱ２０がオフされ、トランジスタＱ２０のドレイン電極とソース電極との間が非導通状態となる。

また、時刻Ｔ１〜Ｔ２の期間においては、トランジスタＱ５〜Ｑ８の各ゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ５〜Ｑ８がオンされ、トランジスタＱ５〜Ｑ８の各ドレイン電極と各ソース電極との間が導通状態となる。その結果、コンデンサＣ４〜Ｃ６が並列接続される。つまり、端子Ｎ３ａと端子Ｎ３ｂとの間で、コンデンサＣ４〜Ｃ６が並列接続される。

この時、トランジスタＱ２０がオフされているため、コンデンサＣ４〜Ｃ６には降圧回路３からの出力電圧Ｖ４が印加されない。従って、コンデンサＣ４〜Ｃ６は放電動作を行う。コンデンサＣ４〜Ｃ６からの放電電流は、負荷４に供給される。ここで、コンデンサＣ５の一方電極からコンデンサＣ４の他方電極に向けての電流の逆流が、ダイオードＤ７によって規制される。また、コンデンサＣ６の一方電極からコンデンサＣ５の他方電極に向けての電流の逆流が、ダイオードＤ８によって規制される。

コンデンサＣ４〜Ｃ６から放電電流が流出することにより、図４に示すように、端子Ｎ３ａと端子Ｎ３ｂとの間の電圧Ｖ３が徐々に低下する。但し、静電容量が十分に大きいコンデンサをコンデンサＣ４〜Ｃ６として採用することにより、放電電流の流出に伴う電圧Ｖ３の低下を抑制することができる。

時刻Ｔ２〜Ｔ３の期間においては、ダイオードＤ１及びダイオードＤ３がともにオフされ、交流電源１から降圧回路３に電流は供給されない。この時刻Ｔ２〜Ｔ３の期間においても、トランジスタＱ１〜Ｑ４の各ゲート電極には、ローレベルのゲート電圧が印加されている。その結果、コンデンサＣ１〜Ｃ３は直列接続の状態を維持する。この時、交流電源１から降圧回路３に電流が供給されていないため、直列接続されたコンデンサＣ１〜Ｃ３は、放電動作を行う。コンデンサＣ２の放電に伴い、電圧Ｖ４は徐々に低下する。また、電圧Ｖ２も徐々に低下する。

また、時刻Ｔ２〜Ｔ３の期間においても、トランジスタＱ２０のゲート電極に、ローレベルのゲート電圧が印加されている。これにより、トランジスタＱ２０がオフされ、トランジスタＱ２０のドレイン電極とソース電極との間が非導通状態となる。

また、時刻Ｔ２〜Ｔ３の期間においては、トランジスタＱ５〜Ｑ８の各ゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ５〜Ｑ８がオフされ、トランジスタＱ５〜Ｑ８の各ドレイン電極と各ソース電極との間が非導通状態となる。その結果、コンデンサＣ４〜Ｃ６が直列接続される。

この時、トランジスタＱ２０がオフされているため、コンデンサＣ４〜Ｃ６には降圧回路３からの出力電圧Ｖ４が印加されない。従って、コンデンサＣ４〜Ｃ６は放電動作を行う。コンデンサＣ４〜Ｃ６からの放電電流は、負荷４に供給される。コンデンサＣ４〜Ｃ６から放電電流が流出することにより、電圧Ｖ３が徐々に低下する。

電圧Ｖ１が電圧Ｖ２の最大値Ｖｍａｘの１／３未満となる時刻Ｔ３〜Ｔ４の期間において、トランジスタＱ１〜Ｑ４の各ゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ１〜Ｑ４がオンされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が導通状態となる。その結果、コンデンサＣ１〜Ｃ３が並列接続される。つまり、端子Ｎ４ａと端子Ｎ４ｂとの間で、コンデンサＣ１〜Ｃ３が並列接続される。

この時、交流電源１から降圧回路３には電流が供給されていない。従って、コンデンサＣ１〜Ｃ３は放電動作を行っている。コンデンサＣ１〜Ｃ３からの放電電流は、降圧回路５に供給される。

コンデンサＣ１〜Ｃ３から放電電流が流出することにより、図４に示すように、電圧Ｖ４が徐々に低下する。但し、時刻Ｔ３〜Ｔ４の期間においては、コンデンサＣ２のみからではなく、並列接続されたコンデンサＣ１〜Ｃ３から降圧回路５に電流が供給される。そのため、時刻Ｔ３〜Ｔ４の期間における電圧Ｖ４の低下の程度は、時刻Ｔ２〜Ｔ３の期間におけるそれよりも緩やかである。

時刻Ｔ３〜Ｔ４の期間においては、トランジスタＱ２０のゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ２０がオンされ、トランジスタＱ２０のドレイン電極とソース電極との間が導通状態となる。

また、時刻Ｔ３〜Ｔ４の期間においては、トランジスタＱ５〜Ｑ８の各ゲート電極に、ローレベルのゲート電圧が印加されている。これにより、コンデンサＣ４〜Ｃ６は、直列接続の状態を維持している。つまり、コンデンサＣ４、ダイオードＤ７、コンデンサＣ５、ダイオードＤ８、及びコンデンサＣ６をこの順に経由する経路が形成されている。

この時、トランジスタＱ２０がオンされているため、直列接続されたコンデンサＣ４〜Ｃ６は、降圧回路３からの出力電圧Ｖ４によって充電される。その結果、電圧Ｖ３が徐々に上昇する。

時刻Ｔ４〜Ｔ５の期間においては、時刻Ｔ２〜Ｔ３の期間と同様に、トランジスタＱ１〜Ｑ４の各ゲート電極に、ローレベルのゲート電圧が印加される。その結果、コンデンサＣ１〜Ｃ３は直列接続される。この時、交流電源１から降圧回路３に電流が供給されていないため、直列接続されたコンデンサＣ１〜Ｃ３は、放電動作を行う。コンデンサＣ２の放電に伴い、電圧Ｖ４は徐々に低下する。

また、時刻Ｔ４〜Ｔ５の期間においては、トランジスタＱ２０のゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ２０がオフされ、トランジスタＱ２０のドレイン電極とソース電極との間が非導通状態となる。

また、時刻Ｔ４〜Ｔ５の期間においては、トランジスタＱ５〜Ｑ８の各ゲート電極に、ローレベルのゲート電圧が印加されている。これにより、コンデンサＣ４〜Ｃ６は、直列接続の状態を維持している。

時刻Ｔ５において、ダイオードＤ３がオンされ、交流電源１から降圧回路３に電流が供給される。以降の動作は上記と同様である。

図４に示すように、降圧回路３からの出力電圧Ｖ４は、電圧変換回路への入力電圧Ｖ１よりも小さい。換言すれば、入力電圧Ｖ１が、整流回路２によって整流された後、降圧回路３によって降圧されて、出力電圧Ｖ４として出力されている。また、降圧回路５からの出力電圧Ｖ３は、降圧回路５への入力電圧Ｖ４よりも小さい。換言すれば、入力電圧Ｖ４が降圧回路５によって降圧されて、出力電圧Ｖ３として出力されている。結果として、入力電圧Ｖ１が降圧回路３，５によって降圧されて、出力電圧Ｖ３として出力されている。

ここで、コンデンサＣ４，Ｃ５，Ｃ６の各静電容量をそれぞれＣ４，Ｃ５，Ｃ６とすると、出力電圧Ｖ３は、
Ｖ３＝３・Ｖ４／（（１／Ｃ４＋１／Ｃ５＋１／Ｃ６）・（Ｃ４＋Ｃ５＋Ｃ６））
となる。

コンデンサＣ４〜Ｃ６の各静電容量が互いに等しい場合（つまりＣ４＝Ｃ５＝Ｃ６である場合）には、
Ｖ３＝Ｖ４／３
となる。つまり、この場合は、入力電圧Ｖ４が降圧回路５によって１／３に降圧されて、出力電圧Ｖ３として出力されている。なお、上記の例では３個のコンデンサＣ４〜Ｃ６が用いられたが、コンデンサの個数は３個に限らず、複数個であれば良い。

コンデンサＣ１〜Ｃ３の各静電容量が互いに等しく（つまりＣ１＝Ｃ２＝Ｃ３）、コンデンサＣ４〜Ｃ６の各静電容量が互いに等しい（つまりＣ４＝Ｃ５＝Ｃ６）場合には、
Ｖ３＝Ｖ１・１／３・１／３＝Ｖ１／９
となる。つまり、この場合は、入力電圧Ｖ１が降圧回路３，５によって１／９に降圧されて、出力電圧Ｖ３として降圧回路５から出力される。

第１の変形例に係る電圧変換回路によれば、降圧回路３の後段に降圧回路５が縦続接続されることにより、電圧変換回路への入力電圧Ｖ１を降圧回路５によってさらに降圧することができる。

＜第２の変形例＞
図５は、第２の変形例に係る電圧変換回路の構成を示す回路図である。第２の変形例に係る電圧変換回路は、図３に示した第１の変形例に係る電圧変換回路において、降圧回路５と負荷４との間に、降圧回路５と同様の降圧回路６を追加したものである。つまり、降圧回路を複数段（この例では３段）に縦続接続したものである。

降圧回路６は、降圧回路５と同様に、コンデンサＣ７〜Ｃ９と、ダイオードＤ９，Ｄ１０と、トランジスタＱ９〜Ｑ１２，Ｑ２１とを有している。各素子の接続関係は図５に示した通りであり、降圧回路５と同様の構成であるため、繰り返しの説明は省略する。

トランジスタＱ２０のオン期間（つまりコンデンサＣ４〜Ｃ６の充電期間）においては、トランジスタＱ２１はオフされ、コンデンサＣ７〜Ｃ９は放電動作を行う。一方、トランジスタＱ２０のオフ期間（つまりコンデンサＣ４〜Ｃ６の放電期間）においては、トランジスタＱ２１はオンされ、降圧回路５からの出力電圧（端子Ｎ５ａと端子Ｎ５ｂとの間の電圧）によってコンデンサＣ７〜Ｃ９は充電動作を行う。

第２の変形例に係る電圧変換回路によれば、降圧回路３の後段に複数の降圧回路５，６が縦続接続されることにより、電圧変換回路への入力電圧Ｖ１を、複数の降圧回路５，６によってさらに降圧することができる。従って、縦続接続する降圧回路５，６の段数を変更することによって、最終段の降圧回路６の出力電圧として、所望のレベルに降圧された電圧を得ることが可能となる。

＜第３の変形例＞
図６は、第３の変形例に係る電圧変換回路の構成を示す回路図である。第３の変形例に係る電圧変換回路は、図１に示した電圧変換回路において、トランジスタＱ３０を追加したものである。トランジスタＱ３０のドレイン電極は、端子Ｎ２ａに接続されている。トランジスタＱ３０のソース電極は、ノードＰ１に接続されている。

上記実施の形態に係る電圧変換回路では、コンデンサＣ１〜Ｃ３の充電期間及び放電期間は、ダイオードＤ１，Ｄ３のオン期間又はオフ期間に基づいて受動的に定められた。これに対して、第３の変形例に係る電圧変換回路では、トランジスタＱ３０のオン又はオフによって、コンデンサＣ１〜Ｃ３の充電期間又は放電期間が能動的に規定される。

具体的に、トランジスタＱ３０のゲート電極にハイレベルのゲート電圧を印加することによってトランジスタＱ３０がオンされ、これにより、整流回路２からの出力電圧によってコンデンサＣ１〜Ｃ３は充電動作を行う。トランジスタＱ３０のオン期間においては、トランジスタＱ１〜Ｑ４はオフされる。

一方、トランジスタＱ３０のゲート電極にローレベルのゲート電圧を印加することによってトランジスタＱ３０がオフされ、これにより、コンデンサＣ１〜Ｃ３は放電動作を行う。トランジスタＱ３０のオフ期間においては、トランジスタＱ１〜Ｑ４はオンされる。

第３の変形例に係る電圧変換回路によれば、トランジスタＱ３０のゲート電圧を制御することによって、コンデンサＣ１〜Ｃ３の充電動作と放電動作とを、能動的に切り換えることが可能となる。従って、コンデンサＣ１〜Ｃ３の充電期間及び放電期間を所望に設定することが可能となる。

＜第４の変形例＞
図７は、第４の変形例に係る電圧変換回路の構成を示す回路図である。第４の変形例に係る電圧変換回路は、図６に示した第３の変形例に係る電圧変換回路において、トランジスタＱ３１を追加したものである。トランジスタＱ３１のドレイン電極は、ノードＰ６に接続されている。トランジスタＱ３１のソース電極は、端子Ｎ２ｂに接続されている。

トランジスタＱ３０のオン期間（つまりコンデンサＣ１〜Ｃ３の充電期間）においては、トランジスタＱ３１のゲート電極にハイレベルのゲート電圧が印加されることにより、トランジスタＱ３１もオンされる。

一方、トランジスタＱ３０のオフ期間（つまりコンデンサＣ１〜Ｃ３の放電期間）においては、トランジスタＱ３１のゲート電極にローレベルのゲート電圧が印加されることにより、トランジスタＱ３１もオフされる。トランジスタＱ３０，Ｑ３１が双方ともオフされるため、コンデンサＣ１〜Ｃ３の放電期間においては、交流電源１と負荷４とを電気的に分離することが可能となる。

＜第５の変形例＞
図８は、第５の変形例に係る電圧変換回路の構成を示す回路図である。第５の変形例に係る電圧変換回路は、図５に示した第２の変形例に係る電圧変換回路において、トランジスタＱ４０，Ｑ４１を追加したものである。トランジスタＱ４０のソース電極は、端子Ｎ４ｂに接続されている。トランジスタＱ４１のソース電極は、端子Ｎ５ｂに接続されている。

トランジスタＱ２０のオン期間においては、トランジスタＱ４０のゲート電極にハイレベルのゲート電圧が印加されることにより、トランジスタＱ４０もオンされる。また、トランジスタＱ２１のオン期間においては、トランジスタＱ４１のゲート電極にハイレベルのゲート電圧が印加されることにより、トランジスタＱ４１もオンされる。

一方、トランジスタＱ２０のオフ期間においては、トランジスタＱ４０のゲート電極にローレベルのゲート電圧が印加されることにより、トランジスタＱ４０もオフされる。また、トランジスタＱ２１のオフ期間においては、トランジスタＱ４１のゲート電極にローレベルのゲート電圧が印加されることにより、トランジスタＱ４１もオフされる。

上記の通り、トランジスタＱ２０のオン期間（つまりコンデンサＣ４〜Ｃ６の充電期間）はトランジスタＱ２１のオフ期間（つまりコンデンサＣ７〜Ｃ９の放電期間）に等しく、トランジスタＱ２０のオフ期間（つまりコンデンサＣ４〜Ｃ６の放電期間）はトランジスタＱ２１のオン期間（つまりコンデンサＣ７〜Ｃ９の充電期間）に等しい。従って、トランジスタＱ２０，Ｑ４０がともにオンされている期間においては、トランジスタＱ２１，Ｑ４１はともにオフされており、一方、トランジスタＱ２１，Ｑ４１がともにオンされている期間においては、トランジスタＱ２０，Ｑ４０はともにオフされている。つまり、トランジスタＱ２０，Ｑ４０の対と、トランジスタＱ２１，Ｑ４１の対との一方は、オフされている。

その結果、第５の変形例に係る電圧変換回路によれば、オフされているトランジスタＱ２０，Ｑ４０又はトランジスタＱ２１，Ｑ４１によって、交流電源１と負荷４との間を電気的に分離することが可能となる。

＜第６の変形例＞
トランジスタＱ１〜Ｑ１２は、ＳｉＣ（シリコンカーバイド）の基板、ＧａＮ（ガリウムナイトライド）の基板、又はダイヤモンド半導体の基板を用いたトランジスタであることが望ましい。ＳｉＣ、ＧａＮ、又はダイヤモンド半導体の基板を用いたトランジスタは、シリコン基板を用いたトランジスタよりも高耐圧である。従って、高耐圧であるが集積化が困難な縦型トランジスタとは異なり、複数のトランジスタＱ１〜Ｑ１２を、横型トランジスタとして基板の同一面上に並べて形成することが可能となる。つまり、複数のトランジスタＱ１〜Ｑ１２を、単体のＩＣチップとして集積化することが可能となる。その結果、さらなる小型化を図ることができる。

なお、他のトランジスタＱ２０，Ｑ２１，Ｑ３０，Ｑ３１，Ｑ４０，Ｑ４１についても同様に、ＳｉＣ、ＧａＮ、又はダイヤモンド半導体の基板を用いることにより、シリコン基板を用いたトランジスタと比較して、高耐圧化を図ることができる。

＜第７の変形例＞
上記実施の形態又は上記各変形例に係る電圧変換回路は、モデム、ルータ、ホームゲートウェイ、セットトップボックス、又はノートパソコン等の情報通信機器の電源回路としての用途に好適である。例えば、ＰＬＣ（Power Line Communication）等の電力線通信システムにおいては、電力線（又は電力線と信号線との同軸ケーブル）と各端末との間にモデムが介挿される。このモデムの電源回路内の電圧変換回路として、上記実施の形態又は上記各変形例に係る電圧変換回路を用いることができる。

上記実施の形態又は上記各変形例に係る電圧変換回路によれば、トランスＴ及びチョークコイルＬ（図９参照）を省略したことにより、小型化でき、また、発熱量も少ない。そのため、壁際や部屋の隅等の、狭所でかつ熱対策の面からも不利な環境下に設置されやすいモデム等の情報通信機器の電源回路として好適である。

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

本発明の実施の形態に係る電圧変換回路の構成を示す回路図である。本発明の実施の形態に係る電圧変換回路の動作を示すタイミングチャートである。第１の変形例に係る電圧変換回路の構成を示す回路図である。第１の変形例に係る電圧変換回路の動作を示すタイミングチャートである。第２の変形例に係る電圧変換回路の構成を示す回路図である。第３の変形例に係る電圧変換回路の構成を示す回路図である。第４の変形例に係る電圧変換回路の構成を示す回路図である。第５の変形例に係る電圧変換回路の構成を示す回路図である。背景技術に係る電圧変換回路の構成を示す回路図である。

符号の説明

１交流電源
２整流回路
３，５，６降圧回路
４負荷
Ｑ１〜Ｑ１２，Ｑ２０，Ｑ２１，Ｑ３０，Ｑ３１，Ｑ４０，Ｑ４１トランジスタ
Ｃ１〜Ｃ９コンデンサ
Ｄ１〜Ｄ１０ダイオード

Claims

交流の第１電圧を整流して直流の第２電圧を出力する整流回路と、
前記第２電圧を降圧して直流の第３電圧を出力する第１の降圧回路と
を備え、
前記第１の降圧回路は、
複数の第１のコンデンサと、
前記複数の第１のコンデンサの接続を、前記第２電圧による前記複数の第１のコンデンサの充電動作時には直列接続に切り換え、前記複数の第１のコンデンサの放電動作時には並列接続に切り換える、第１のスイッチング素子と
を有する、電圧変換回路。
前記第１の降圧回路の後段に接続され、直流の入力電圧を降圧して直流の出力電圧を出力する、第２の降圧回路をさらに備え、
前記第２の降圧回路は、
複数の第２のコンデンサと、
前記入力電圧による前記複数の第２のコンデンサの充電動作と、前記複数の第２のコンデンサの放電動作とを切り換える、第２のスイッチング素子と、
前記複数の第２のコンデンサの接続を、前記複数の第２のコンデンサの充電動作時には直列接続に切り換え、前記複数の第２のコンデンサの放電動作時には並列接続に切り換える、第３のスイッチング素子と
を有する、請求項１に記載の電圧変換回路。
縦続接続された複数の前記第２の降圧回路を備え、
初段の前記第２の降圧回路においては、前記第３電圧によって、初段の前記第２の降圧回路が有する前記複数の第２のコンデンサが充電され、
二段目以降の前記第２の降圧回路においては、前段の前記第２の降圧回路から出力された前記出力電圧によって、自段の前記第２の降圧回路が有する前記複数の第２のコンデンサが充電される、請求項２に記載の電圧変換回路。
前記第１の降圧回路は、前記第２電圧による前記複数の第１のコンデンサの充電動作と、前記複数の第１のコンデンサの放電動作とを切り換える、第４のスイッチング素子をさらに有する、請求項１〜３のいずれか一つに記載の電圧変換回路。
前記第１の降圧回路は、前記整流回路と前記第１の降圧回路との電気的な接続又は分離を切り換える、第５のスイッチング素子をさらに有する、請求項４に記載の電圧変換回路。
複数の前記第２の降圧回路の各々は、第６のスイッチング素子をさらに有し、
初段の前記第２の降圧回路が有する前記第６のスイッチング素子は、前記複数の第１のコンデンサの充電動作時には、初段の前記第２の降圧回路を前記第１の降圧回路から電気的に分離し、前記複数の第１のコンデンサの放電動作時には、初段の前記第２の降圧回路を前記第１の降圧回路に電気的に接続し、
二段目以降の前記第２の降圧回路が有する前記第６のスイッチング素子は、前段の前記第２の降圧回路が有する前記複数の第２のコンデンサの充電動作時には、自段の前記第２の降圧回路を前段の前記第２の降圧回路から電気的に分離し、前段の前記第２の降圧回路が有する前記複数の第２のコンデンサの放電動作時には、自段の前記第２の降圧回路を前段の前記第２の降圧回路に電気的に接続する、請求項３に記載の電圧変換回路。
情報通信機器の電源回路に使用される、請求項１〜６のいずれか一つに記載の電圧変換回路。