JP2010073886A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010073886A JP2010073886A JP2008239638A JP2008239638A JP2010073886A JP 2010073886 A JP2010073886 A JP 2010073886A JP 2008239638 A JP2008239638 A JP 2008239638A JP 2008239638 A JP2008239638 A JP 2008239638A JP 2010073886 A JP2010073886 A JP 2010073886A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- semiconductor device
- semiconductor chip
- sealing film
- functional element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Pressure Sensors (AREA)
Abstract
Description
本発明は、可動部分を有する機能素子を有する半導体装置に係り、特に可動部分の配置された凹部を封止する封止膜を有する半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device having a functional element having a movable part, and more particularly to a semiconductor device having a sealing film for sealing a concave portion in which the movable part is arranged, and a method for manufacturing the same.
可動部分を有する機能素子を有するMEMS(Micro Electro Mechanical System)素子、表面弾性波(SAW)素子、圧電材料を使用した圧電薄膜共振器(FBAR)等が、ジャイロセンサや圧力センサ等に使用されている。一般的に、MEMS素子、SAW素子、FBAR等は、半導体チップに振動子等の可動部分が形成される。 MEMS (Micro Electro Mechanical System) elements having functional elements having movable parts, surface acoustic wave (SAW) elements, piezoelectric thin film resonators (FBARs) using piezoelectric materials, etc. are used for gyro sensors, pressure sensors, etc. Yes. Generally, in a MEMS element, a SAW element, an FBAR, and the like, a movable part such as a vibrator is formed on a semiconductor chip.
半導体チップの表面に形成した凹部内に機能素子の可動部分を配置する場合、凹部を封止して機能素子の可動部分を保護する必要がある。機能素子の特性変動を防止するためである。例えば、凹部を樹脂等の封止膜で封止する(例えば、特許文献1参照。)。
しかしながら、樹脂の封止膜は強度が低いため、半導体チップをモールド封止する際等に封止膜が変形する場合がある。この場合、凹部内に配置された機能素子の可動部分と封止膜とが接触して、機能素子がダメージを受けるという問題があった。凹部上方の封止膜を変形させずに半導体チップをモールド封止するためには、封止膜の厚みを例えば数百μm程度に厚くする必要があり、半導体装置の薄型化が阻害される。 However, since the resin sealing film has low strength, the sealing film may be deformed when the semiconductor chip is molded and sealed. In this case, there is a problem in that the movable portion of the functional element disposed in the recess and the sealing film come into contact with each other, and the functional element is damaged. In order to mold-seal the semiconductor chip without deforming the sealing film above the recess, it is necessary to increase the thickness of the sealing film to, for example, about several hundreds μm, which hinders the thinning of the semiconductor device.
上記問題点を鑑み、本発明は、機能素子の可動部分を配置した凹部を封止する封止膜の変形を抑制できる半導体装置及びその製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor device that can suppress deformation of a sealing film that seals a recess in which a movable part of a functional element is disposed, and a method for manufacturing the same.
本発明の一態様によれば、(イ)表面に凹部が形成され、その凹部の底面に下端を接する支柱部、及び支柱部を囲むように凹部内に配置された可動部分を有する機能素子を備える半導体チップと、(ロ)支柱部の上端上に配置された柱状部、及び半導体チップの表面上で凹部を囲んで環状に配置された環状部を有するスペーサと、(ハ)スペーサの柱状部の上面及び環状部の上面に接し、空洞を形成するように凹部の上方を覆って配置された封止膜とを備える半導体装置が提供される。 According to one aspect of the present invention, there is provided (i) a functional element having a concave portion formed on a surface thereof, a support portion having a lower end in contact with a bottom surface of the concave portion, and a movable portion disposed in the recess so as to surround the support portion. A semiconductor chip provided; (b) a columnar portion disposed on the upper end of the support column; a spacer having an annular portion disposed in an annular shape surrounding the recess on the surface of the semiconductor chip; and (c) a columnar portion of the spacer. And a sealing film disposed in contact with the upper surface of the substrate and the upper surface of the annular portion and covering the upper portion of the recess so as to form a cavity.
本発明の他の態様によれば、(イ)半導体チップの表面に凹部及びその凹部の底面に下端を接する支柱部を形成するステップと、(ロ)支柱部を囲むように凹部内に配置された可動部分を有する機能素子を形成するステップと、(ハ)支柱部の上端上に配置された柱状部、及び半導体チップの表面上で凹部を囲んで環状に配置された環状部を有するスペーサを形成するステップと、(ニ)空洞を形成するように凹部の上方を覆ってスペーサの柱状部の上面及び環状部の上面に接する封止膜を配置するステップとを含む半導体装置の製造方法が提供される。 According to another aspect of the present invention, (b) a step of forming a recess on the surface of the semiconductor chip and a column part contacting the lower end with the bottom surface of the recess, and (b) being disposed in the recess so as to surround the column part. Forming a functional element having a movable part; (c) a spacer having a columnar part arranged on the upper end of the support part and an annular part arranged in an annular shape surrounding the recess on the surface of the semiconductor chip; And (d) a method of manufacturing a semiconductor device, including: (d) disposing a sealing film covering the upper surface of the columnar portion of the spacer and the upper surface of the annular portion so as to form a cavity. Is done.
本発明によれば、機能素子の可動部分を配置した凹部を封止する封止膜の変形を抑制できる半導体装置及びその製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can suppress the deformation | transformation of the sealing film which seals the recessed part which has arrange | positioned the movable part of a functional element, and its manufacturing method can be provided.
次に、図面を参照して、本発明の第1乃至第4の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, first to fourth embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
又、以下に示す第1乃至第4の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。 Also, the following first to fourth embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention is the component parts. The material, shape, structure, arrangement, etc. are not specified below. The technical idea of the present invention can be variously modified within the scope of the claims.
(第1の実施の形態)
本発明の第1の実施の形態における半導体装置は、図1に示すように、表面10aに凹部15が形成され、その凹部15の底面に下端を接する支柱部11、及び支柱部11を囲むように凹部15内に配置された可動部分を有する機能素子100を備える半導体チップ10と、支柱部11の上端上に配置された柱状部202、及び半導体チップ10の表面10a上で凹部15を囲んで環状に配置された環状部201を有するスペーサ20と、スペーサ20の柱状部202の上面202a及び環状部201の上面201aに接し、空洞を形成するように凹部15の上方を覆って配置された封止膜30とを備える。
(First embodiment)
As shown in FIG. 1, the semiconductor device according to the first embodiment of the present invention has a
図1に示した例では、半導体チップ10が、第1シリコン膜層101、酸化シリコン膜層102及び第2シリコン膜層103が積層された構造を有する。後述するように、第2シリコン膜層103と酸化シリコン膜層102のそれぞれ一部がエッチング除去されて、支柱部11及び機能素子100の可動部分が形成される。つまり、凹部15の底面は、第1シリコン膜層101の表面101aである。支柱部11の上端面は、半導体チップ10の表面10a及び可動部分の上面と同一平面レベルに位置する。なお、機能素子100の可動部分が他の方法により形成されてもよいことはもちろんである。半導体チップ10の表面10a上に配置された電極パッド151は、後述するように、機能素子100の可動部分への電圧印加や、機能素子100が生成する検出信号の出力等に使用される。
In the example shown in FIG. 1, the
スペーサ20には、例えば、ポリミイド系、エポキシ系、アクリル系、シリコーン系等の樹脂系接着剤を採用可能である。スクリーン印刷や塗布可能な樹脂系接着剤をスペーサ20に使用できる。
For the
封止膜30には、例えば、感光性樹脂フィルム等の樹脂膜が採用可能である。封止膜30の膜厚は、数十〜百μm程度である。封止膜30の膜厚は、凹部15の面積や形状、及び凹部15内に配置された支柱部11の数や配置等に応じて決定される。
For the
図1に示した半導体装置では、凹部15を囲んで半導体チップ10の表面10a上で配置された環状部201以外に、凹部15内に配置された支柱部11の上端上に配置された柱状部202によって、封止膜30が支持される。このため、例えば凹部15上方の封止膜30に上部から圧力がかかっても、封止膜30の変形を抑制できる。
In the semiconductor device shown in FIG. 1, in addition to the
例えば、深さ50μmで形成された凹部15の周囲の形状が1mm×1mmの矩形である場合、凹部15の中心付近に上端面形状が50μm×50μmの矩形の支柱部11を配置する。図1では支柱部11が1つの場合を例示したが、凹部15内に複数の支柱部11を配置してもよい。
For example, when the shape of the periphery of the
機能素子100の有する「可動部分」は、外部からの衝撃等の外因に応じて物理的に形状が変化したり、位置が変化したりする部分である。例えば、圧力センサやジャイロセンサの振動子等が可動部分である。
The “movable part” of the
図2に、機能素子100の有する可動部分の例を示す。ここでは、機能素子100が加速度センサである例を説明する。図2は、図1に示した半導体装置を封止膜30を透過してみた上面図である。図1は、図2のI−I方向に沿った断面図である。図2に示すように、機能素子100の有する可動部分は、凹部15の内側面に固定端が固定され、その固定端から凹部15がなす空間に自由端が延在する片持ち梁1111〜1116、1121〜1123、1131〜1136、1141〜1143と、凹部の中心領域に配置された中央可動部105を有する。
FIG. 2 shows an example of a movable part included in the
片持ち梁1111〜1116は、紙面に向かって上方向に延伸する。片持ち梁1121〜1123は、紙面に向かって左方向に延伸する。片持ち梁1131〜1136は、紙面に向かって下方向に延伸する。片持ち梁1141〜1143は、紙面に向かって右方向に延伸する。以下では、片持ち梁1111〜1116、1121〜1123、1131〜1136、1141〜1143を「外周梁部」110と総称する。
The
中央可動部105の中心領域に空洞が形成され、この空洞を貫通して支柱部11が配置されている。中央可動部105の四隅は支持部1051〜1054によって凹部15の内側面に固定されている。中央可動部105の四方の外縁部に片持ち梁1011〜1015、1021〜1024、1031〜1035、1041〜1044が配置されている。以下において、中央可動部105の外縁部に配置された片持ち梁1011〜1015、1021〜1024、1031〜1035、1041〜1044を「中央梁部」106と総称する。
A cavity is formed in the central region of the central movable part 105, and the
図2に示したように、片持ち梁1111〜1116と片持ち梁1011〜1015は交差指状に配置されている。同様に、片持ち梁1121〜1123と片持ち梁1021〜1024、片持ち梁1131〜1136と片持ち梁1031〜1035、片持ち梁1141〜1143と片持ち梁1041〜1044は交差指状に配置されている。
As shown in FIG. 2, the
図2のIII−III方向に沿った断面図を図3に示す。凹部15の酸化シリコン膜層102がエッチング除去されて、第2シリコン膜層103をパターニングした外周梁部110及び中央梁部106が形成される。
FIG. 3 shows a cross-sectional view along the direction III-III in FIG. The silicon
図1に示した半導体チップ10の動作例を以下に説明する。中央梁部106と外周梁部110間に電圧が印加された状態で半導体チップ10に外力が加わると、外力の影響により中央梁部106と外周梁部110が機械的に振動し、中央梁部106と外周梁部110との梁間距離が変動する。機能素子100は、可動部分が変位して生じる中央梁部106と外周梁部110間の静電容量の変化を検出する。つまり、機能素子100の可動部分の機械的な変位が静電容量の変化として検出される。機能素子100は、検出された静電容量の変化を検出信号として生成する。検出信号を処理することにより、半導体チップ10に生じた加速度が検出される。中央梁部106や外周梁部110への電圧印加や検出信号の外部への出力は、半導体チップ10の表面10a上に配置された電極パッド151〜153等を介して行われる。
An example of the operation of the
図1、図3に示したように、機能素子100の上面の位置と半導体チップ10の表面10aの位置は同一平面レベルである。中央梁部106と外周梁部110は機械的に振動する。このため、中央梁部106及び外周梁部110が振動しても中央梁部106或いは外周梁部110と封止膜30とが接触しないように、半導体チップ10と封止膜30とを隔てるスペーサ20の厚さdは一定の大きさが必要である。厚さdの値は、材料や形状に応じて定まる中央梁部106と外周梁部110の振動幅に応じて設定される。スペーサ20の厚さdは数十μm程度、例えば50μm程度に設定される。
As shown in FIGS. 1 and 3, the position of the upper surface of the
本発明の第1の実施の形態に係る半導体装置では、環状部201及び柱状部202を有するスペーサ20により、半導体チップ10上の封止膜30が支持される。このため、図1に示した半導体装置によれば、機能素子100の可動部分を配置した凹部15の上方から封止膜30に圧力が加わっても、凹部15を封止する封止膜30の変形を抑制できる。その結果、機能素子100の可動部分と封止膜30が接触する問題を防止できる。図1に示した半導体装置によれば、凹部15の周辺領域に配置した環状部201だけで封止膜30を支持する場合に比べて、半導体装置を薄型化できる。
In the semiconductor device according to the first embodiment of the present invention, the sealing
図4〜図9を参照して、図1に示した半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。 A method of manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIGS. The semiconductor device manufacturing method described below is merely an example, and it is needless to say that the present invention can be realized by various other manufacturing methods including this modification.
(イ)図4に示すように、第1シリコン膜層101、酸化シリコン膜層102及び第2シリコン膜層103が積層された半導体チップ10の表面10aに、熱酸化法等によって酸化シリコン膜211を形成する。
(A) As shown in FIG. 4, a
(ロ)フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて酸化シリコン膜211の一部をエッチング除去して、酸化シリコン膜211をパターニングする。具体的には、図5に示すように、中央梁部106と外周梁部110を形成する領域上、及び支柱部11を形成する領域上の酸化シリコン膜211を残す。電極パッド151〜153を配置する領域上の酸化シリコン膜211は除去される。
(B) A part of the
(ハ)半導体チップ10の表面10aにアルミニウム(Al)膜を配置する。フォトリソグラフィ技術等を用いてAl膜をパターニングすることにより、図6に示すように半導体チップ10の表面10a上に電極パッド151を形成する。
(C) An aluminum (Al) film is disposed on the
(ニ)図7に示すように、酸化シリコン膜211をマスクにして第2シリコン膜層103をエッチング除去し、中央可動部105と外周梁部110の側面部を形成する。このとき、中央可動部105の中央領域が開口され、支柱部11の側面部が同時に形成される。
(D) As shown in FIG. 7, the second
(ホ)酸化シリコン膜211及び酸化シリコン膜層102をエッチング除去する。このとき、図8に示すように、第2シリコン膜層103をマスクにして、第1シリコン膜層101の表面101aが露出するまで酸化シリコン膜層102をエッチング除去する。その結果、中央梁部106と外周梁部110が形成される。同時に、支柱部11が形成される。つまり、凹部15の底面に下端を接する支柱部11と、支柱部11を囲むように凹部15内に配置された可動部分を有する機能素子100が形成される。第2シリコン膜層103及び第2シリコン膜層103が積層された構造の支柱部11の上端面は、半導体チップ10の表面10a及び可動部分の上面と同一平面レベルに位置する。
(E) The
(ヘ)図9に示すように、支柱部11の上端面に配置された柱状部202、及び半導体チップ10の表面10a上で凹部15を囲んで環状に配置された環状部201を形成する。例えば、エポキシ樹脂を厚さ50μ程度でスクリーン印刷し、エポキシ樹脂を熱硬化する。上記より、柱状部202と環状部201を有するスペーサ20が形成される。
(F) As shown in FIG. 9, a
(ト)空洞を形成するように凹部15の上方を覆って、スペーサ20の柱状部202の上端面及び環状部201の上面に接する封止膜30を配置する。例えば、半導体チップ10に感光性樹脂シートをラミネートした後、フォトリソグラフィ技術等を用いて感光性樹脂シートの一部をエッチング除去して、所望のパターンの封止膜30を配置する。以上により、図1に示した半導体装置が完成する。
(G) The sealing
以上に説明したように、本発明の第1の実施の形態に係る半導体装置の製造方法によれば、環状部201及び柱状部202を有するスペーサ20により半導体チップ10上の封止膜30が支持された半導体装置が提供される。つまり、機能素子100の可動部分を配置した凹部15の上方から封止膜30に圧力が加わっても、凹部15を封止する封止膜30の変形を抑制できる半導体装置を提供できる。
As described above, according to the manufacturing method of the semiconductor device according to the first embodiment of the present invention, the sealing
図10に、図1に示した半導体装置を基板40上に配置し、モールド樹脂50で半導体装置をモールド封止した例を示す。基板40はプリント配線基板等である。半導体チップ10上に配置された電極パッド151と基板40上に配置された電極パッド451とはボンディングワイヤーで接続される。
FIG. 10 shows an example in which the semiconductor device shown in FIG. 1 is arranged on the
上記に説明したように、図10に示した半導体装置では、半導体チップ10及び封止膜30をモールド樹脂50で覆っても、封止膜30の変形に起因する機能素子100の可動部分と封止膜30との接触が生じない。図11に示した半導体装置によれば、機能素子100の可動部分を配置した凹部15内への異物の混入や水分の浸入がモールド樹脂50により防止される。そのため、半導体チップ10の特性に変動が生じないため、半導体装置の歩留りが向上する。なお、モールド樹脂以外の封止材によって、半導体チップ10及び封止膜30を覆ってもよいことはもちろんである。
As described above, in the semiconductor device shown in FIG. 10, even if the
(第2の実施の形態)
本発明の第2の実施の形態における半導体装置は、図11に示すように、封止膜30上に信号処理用半導体チップ60が配置された構造を有する。信号処理用半導体チップ60には、処理回路600が形成されている。処理回路600は、機能素子100が可動部分の機械的な変位を静電容量の変化として検出した検出信号を受信する。そして、処理回路600は、検出信号を処理することにより、半導体チップ10に生じた加速度を検出する。
(Second Embodiment)
The semiconductor device according to the second embodiment of the present invention has a structure in which a signal
処理回路600は、信号処理用半導体チップ60の封止膜30に面する裏面と対向する表面60aに形成されている。図11に示した例では、信号処理用半導体チップ60の表面60a上に配置された電極パッド651と、半導体チップ10の表面10aに配置された電極パッド151とがワイヤーボンディングされて、処理回路600と機能素子100が電気的に接続される。また、信号処理用半導体チップ60の表面60a上に配置された電極パッド652と基板40の表面40a上に配置された電極パッド452とがワイヤーボンディングされて、処理回路600と基板40上の配線パターンが電気的に接続される。
The
既に説明したように、環状部201及び柱状部202を有するスペーサ20により半導体チップ10上の封止膜30が支持されている。このため、凹部15の上方から封止膜30に圧力が加わっても、凹部15を封止する封止膜30の変形を抑制できる。したがって、図11に示すように、封止膜30上に信号処理用半導体チップ60を配置することが可能である。
As already described, the sealing
信号処理用半導体チップ60が凹部15の面積より小さい場合には、信号処理用半導体チップ60で凹部15に蓋をすることができない。しかし、封止膜30上に信号処理用半導体チップ60を配置することにより、半導体チップ10と信号処理用半導体チップ60を重ねて実装できる。
When the signal
図11に示した半導体装置によれば、環状部201及び柱状部202を有するスペーサ20を半導体チップ10上に配置することにより、凹部15の上方から封止膜30に圧力が加わっても機能素子100の可動部分と封止膜30とは接触しない。更に、可動部分を有する機能素子100を備える半導体チップ10と、可動部分の変位による電気信号を処理する信号処理用半導体チップ60を重ねて実装することにより、半導体装置を小型化できる。他は、第1の実施の形態と実質的に同様であり、重複した記載を省略する。
According to the semiconductor device shown in FIG. 11, the
(第3の実施の形態)
図12に、本発明の第3の実施の形態に係る半導体装置を示す。図12に示した半導体装置は、機能素子100を備える半導体チップ10と可動部分の変位による電気信号を処理する信号処理用半導体チップ60とを重ねて実装せずに、半導体チップ10と信号処理用半導体チップ60を基板40上に並べて配置している点が、図11に示した半導体装置と異なる。
(Third embodiment)
FIG. 12 shows a semiconductor device according to the third embodiment of the present invention. The semiconductor device shown in FIG. 12 does not have the
信号処理用半導体チップ60のチップ厚が厚い場合には、半導体チップ10と信号処理用半導体チップ60とを重ねて配置すると、半導体装置全体の高さが所定の高さ以上になり、半導体装置を実装する上で障害になる場合等がある。図12に示したように半導体チップ10と信号処理用半導体チップ60を基板40上に並べて配置することにより、半導体装置の高さを抑制できる。
When the chip thickness of the signal
図12に示した半導体装置によれば、環状部201及び柱状部202を有するスペーサ20を半導体チップ10上に配置することにより、凹部15の上方から封止膜30に圧力が加わっても機能素子100の可動部分と封止膜30とは接触しない。更に、信号処理用半導体チップ60のチップ厚が厚い場合に、半導体チップ10と信号処理用半導体チップ60を同一の基板40上に配置できる。他は、第1及び第2の実施の形態と実質的に同様であり、重複した記載を省略する。
According to the semiconductor device shown in FIG. 12, by disposing the
(第4の実施の形態)
図13に、本発明の第4の実施の形態に係る半導体装置を示す。図13に示した半導体装置は、機能素子100を備える半導体チップ10に、可動部分の変位による電気信号を処理する処理回路600を形成したことが、図1に示した半導体装置と異なる点である。
(Fourth embodiment)
FIG. 13 shows a semiconductor device according to the fourth embodiment of the present invention. The semiconductor device shown in FIG. 13 is different from the semiconductor device shown in FIG. 1 in that a
図示を省略したが、ビア150と機能素子100及び処理回路600とは、半導体チップ10の表面10aに配置された配線等により電気的に接続されている。半導体チップ10を貫通するビア150及びバンプ450を介して、機能素子100及び処理回路600と基板40とを電気的に接続する。
Although not shown, the via 150, the
図14に示した半導体装置によれば、環状部201及び柱状部202を有するスペーサ20を半導体チップ10上に配置することにより、凹部15の上方から封止膜30に圧力が加わっても機能素子100の可動部分と封止膜30とは接触しない。更に、処理回路600を半導体チップ10に形成すること、及びボンディングワイヤーを使用せずにバンプ450により半導体チップ10と基板40とを電気的に接続することにより、半導体装置を小型化できる。他は、第1乃至第3の実施の形態と実質的に同様であり、重複した記載を省略する。
According to the semiconductor device shown in FIG. 14, the functional element is formed even when pressure is applied to the sealing
(その他の実施の形態)
上記のように、本発明は第1乃至第4の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first to fourth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
既に述べた第1乃至第4の実施の形態の説明においては、半導体チップ10に形成された機能素子100が加速度センサである例を示したが、半導体チップ10が加速度センサ以外のMEMS素子、又は、MEMS素子以外の、例えばSAW素子或いはFBARであってもよい。
In the description of the first to fourth embodiments already described, the
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
10…半導体チップ
11…支柱部
15…凹部
20…スペーサ
30…封止膜
40…基板
50…モールド樹脂
60…信号処理用半導体チップ
100…機能素子
101…第1シリコン膜層
102…酸化シリコン膜層
103…第2シリコン膜層
105…中央可動部
201…環状部
202…柱状部
211…酸化シリコン膜
600…処理回路
1011〜1044…片持ち梁
1051〜1054…支持部
1111〜1143…片持ち梁
DESCRIPTION OF
Claims (12)
前記支柱部の上端上に配置された柱状部、及び前記半導体チップの前記表面上で前記凹部を囲んで環状に配置された環状部を有するスペーサと、
前記スペーサの前記柱状部の上面及び前記環状部の上面に接し、空洞を形成するように前記凹部の上方を覆って配置された封止膜と
を備えることを特徴とする半導体装置。 A semiconductor chip provided with a functional element having a concave portion formed on the surface, a support portion in contact with a bottom end of the concave portion, and a movable portion disposed in the concave portion so as to surround the support portion;
A spacer having a columnar portion disposed on the upper end of the support column, and an annular portion disposed annularly around the recess on the surface of the semiconductor chip;
And a sealing film disposed in contact with the upper surface of the columnar portion and the upper surface of the annular portion of the spacer and covering the upper portion of the concave portion so as to form a cavity.
前記支柱部を囲むように前記凹部内に配置された可動部分を有する機能素子を形成するステップと、
前記支柱部の上端上に配置された柱状部、及び前記半導体チップの前記表面上で前記凹部を囲んで環状に配置された環状部を有するスペーサを形成するステップと、
空洞を形成するように前記凹部の上方を覆って前記スペーサの前記柱状部の上面及び前記環状部の上面に接する封止膜を配置するステップと
を含むことを特徴とする半導体装置の製造方法。 Forming a recess on the surface of the semiconductor chip and a support column in contact with the bottom of the bottom of the recess;
Forming a functional element having a movable part disposed in the recess so as to surround the support column;
Forming a spacer having a columnar portion disposed on the upper end of the support column and an annular portion disposed in an annular shape surrounding the recess on the surface of the semiconductor chip;
And disposing a sealing film that covers the upper part of the recess so as to form a cavity and is in contact with the upper surface of the columnar part and the upper surface of the annular part of the spacer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239638A JP2010073886A (en) | 2008-09-18 | 2008-09-18 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239638A JP2010073886A (en) | 2008-09-18 | 2008-09-18 | Semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010073886A true JP2010073886A (en) | 2010-04-02 |
Family
ID=42205404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008239638A Withdrawn JP2010073886A (en) | 2008-09-18 | 2008-09-18 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010073886A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041824A (en) * | 2015-08-21 | 2017-02-23 | 国立大学法人東北大学 | Detection device |
-
2008
- 2008-09-18 JP JP2008239638A patent/JP2010073886A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041824A (en) * | 2015-08-21 | 2017-02-23 | 国立大学法人東北大学 | Detection device |
WO2017033481A1 (en) * | 2015-08-21 | 2017-03-02 | 国立大学法人東北大学 | Detection device |
US10830737B2 (en) | 2015-08-21 | 2020-11-10 | Tohoku University | Detecting device for detecting photoacoustic elastic waves |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7825483B2 (en) | MEMS sensor and production method of MEMS sensor | |
CN102809669B (en) | The manufacture method of physical quantity detector, physical quantity detector | |
JP2006189418A (en) | Sensor device | |
JP4553720B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4754817B2 (en) | Semiconductor acceleration sensor | |
US8776602B2 (en) | Acceleration sensor, semiconductor device and method of manufacturing semiconductor device | |
US7459330B2 (en) | Manufacturing method of an acceleration sensing device | |
US20130100779A1 (en) | Acoustic sensor and fabrication method thereof | |
JP2005140720A (en) | Acceleration sensor | |
CN110902642B (en) | MEMS package and method of manufacturing the same | |
JP2010073919A (en) | Semiconductor device and method of manufacturing the same | |
US9034681B2 (en) | Chip package and method for forming the same | |
JP5520691B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2010147285A (en) | Mems, vibration gyroscope, and method of manufacturing mems | |
JP2010073886A (en) | Semiconductor device and method of manufacturing the same | |
JP4206984B2 (en) | Angular velocity detector | |
JP6464770B2 (en) | Physical quantity sensor and manufacturing method thereof | |
JP2007043134A (en) | Semiconductor chip package and its manufacturing method | |
JP4949673B2 (en) | Semiconductor acceleration sensor and manufacturing method thereof | |
JP5118923B2 (en) | Semiconductor device | |
JP2017040540A (en) | Method for manufacturing composite sensor device | |
US20220080461A1 (en) | Micromechanical component for a sound transducer and corresponding production method | |
JP2025064614A (en) | Semiconductor device and its manufacturing method | |
JP2011110618A (en) | Mems sensor and method of manufacturing the same | |
JP2011139267A (en) | Piezoelectric type sounding device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111206 |