[go: up one dir, main page]

JP2010050199A - Semiconductor laser - Google Patents

Semiconductor laser Download PDF

Info

Publication number
JP2010050199A
JP2010050199A JP2008211694A JP2008211694A JP2010050199A JP 2010050199 A JP2010050199 A JP 2010050199A JP 2008211694 A JP2008211694 A JP 2008211694A JP 2008211694 A JP2008211694 A JP 2008211694A JP 2010050199 A JP2010050199 A JP 2010050199A
Authority
JP
Japan
Prior art keywords
semiconductor
notch
semiconductor laser
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008211694A
Other languages
Japanese (ja)
Inventor
Mikio Takiguchi
幹夫 滝口
Tomoteru Ono
智輝 大野
Ko Naganuma
香 長沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008211694A priority Critical patent/JP2010050199A/en
Publication of JP2010050199A publication Critical patent/JP2010050199A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser capable of improving a COD value without causing a failure caused by diffusing impurities to an end face and the vicinity. <P>SOLUTION: On at least one of a pair of end parts of a substrate 10 facing each other in the extending direction of a ridge part 30, a notch 40 is provided. In the inside of the notch 40, a stress generation part 50 is formed, which is mainly formed of a material having a thermal expansion coefficient larger than the thermal expansion coefficient of an active layer 12 and the substrate 10. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、特に高出力の用途に好適な半導体レーザに関する。   The present invention relates to a semiconductor laser particularly suitable for high-power applications.

半導体レーザを高出力動作させると、端面での再結合や光吸収の増大に伴う温度上昇によって端面破壊(Catastrophic Optical Damage:COD)が生じ易いことが知られている。近年、このCODは、導波路の幅、すなわちストライプ幅が数μm程度のナローストライプ型の半導体レーザだけでなく、ストライプ幅が10μm以上のブロードエリア型の半導体レーザにおいても問題となってきている。   It is known that when a semiconductor laser is operated at a high output, end face destruction (Catastrophic Optical Damage: COD) is likely to occur due to a temperature rise accompanying recombination at the end face or increased light absorption. In recent years, this COD has become a problem not only in a narrow stripe type semiconductor laser having a waveguide width, that is, a stripe width of about several μm, but also in a broad area type semiconductor laser having a stripe width of 10 μm or more.

COD対策については、これまでに様々な手法が開発されてきた。例えば、近赤外域に発振波長を有するAs系の活性層や、赤色帯に発振波長を有するP系の活性層を備えた半導体レーザでは、端面(へき開面)およびその近傍にZn等の不純物を拡散させる手法が一般的に行われている(例えば、特許文献1)。このように、不純物を端面およびその近傍に拡散させることにより、主としてIII族原子を不純物と置換して活性層のディスオーダリングを行い、活性層のうち不純物が拡散された領域のバンドギャップを、活性層のうち不純物が拡散されていない領域(利得領域)のバンドギャップよりも大きくし、活性層の利得領域で発生したレーザ光が端面およびその近傍において吸収され、熱に変換される割合を低減している。   Various methods have been developed for COD countermeasures. For example, in a semiconductor laser having an As-based active layer having an oscillation wavelength in the near-infrared region or a P-based active layer having an oscillation wavelength in the red band, impurities such as Zn are present on the end face (cleaved face) and its vicinity. A diffusion method is generally used (for example, Patent Document 1). In this way, by diffusing impurities in the end face and in the vicinity thereof, the group III atoms are mainly replaced with the impurities to perform the ordering of the active layer, and the band gap of the active layer where the impurities are diffused is activated. The band gap of the region where the impurity is not diffused (gain region) in the layer is made larger, and the laser beam generated in the gain region of the active layer is absorbed at the end face and in the vicinity thereof, and the rate of conversion into heat is reduced. ing.

特開平7−162086号公報Japanese Patent Laid-Open No. 7-162086

ところで、一般的に、Zn等の不純物を拡散させた領域では、バンドギャップの拡大によってレーザ光のバンド間吸収を抑制することができるが、その一方で、不純物順位に起因した吸収が増大する。ここで、不純物順位に起因した吸収の温度上昇に伴う増大量はバンド間吸収のそれよりも十分に小さいことから、端面およびその近傍に不純物を拡散させることは、COD値の向上の点では効果を有するものの、COD閾値以下で半導体レーザを駆動させた場合には単に吸収損失を増大させるだけである。   By the way, in general, in a region where an impurity such as Zn is diffused, the interband absorption of the laser beam can be suppressed by expanding the band gap. On the other hand, the absorption due to the impurity order increases. Here, since the increase amount due to the temperature rise of the absorption due to the impurity order is sufficiently smaller than that of the interband absorption, it is effective in terms of improving the COD value to diffuse the impurity in the end face and the vicinity thereof. However, when the semiconductor laser is driven below the COD threshold, the absorption loss is merely increased.

また、窓領域を形成するためには、Zn等の不純物を活性層の発光領域にまで拡散させることが必要となる。しかし、そのようにした場合には、発光領域における結晶性が低下してしまう。また、Zn等の不純物を活性層の発光領域にまで拡散させるためには、高温でアニールすることが必要となる。しかし、そのようにした場合には、エピタキシャル成長によって形成したドーピングプロファイルがなまってしまう。   In order to form the window region, it is necessary to diffuse an impurity such as Zn into the light emitting region of the active layer. However, in such a case, the crystallinity in the light emitting region is lowered. In order to diffuse impurities such as Zn into the light emitting region of the active layer, it is necessary to anneal at a high temperature. However, in such a case, the doping profile formed by epitaxial growth is lost.

本発明はかかる問題点に鑑みてなされたもので、その目的は、端面およびその近傍に不純物拡散を行うことによって生じる不具合を生じさせることなく、COD値を向上させることの可能な半導体レーザを提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a semiconductor laser capable of improving the COD value without causing problems caused by impurity diffusion on the end face and in the vicinity thereof. There is to do.

本発明の半導体レーザは、半導体基板と、半導体基板の一の面上に形成された半導体層と、半導体基板の、半導体層とは反対側の面上に形成された応力発生部とを備えたものである。半導体層は、活性層と、活性層へ注入される電流を狭窄する帯状の電流狭窄構造とを半導体基板側から順に有しており、さらに、活性層および電流狭窄構造を間にして電流狭窄構造の延在方向に対向する一対の端面を有している。半導体基板は、半導体層における一対の端面のうち少なくとも一方の端面の直下およびその近傍に切り欠きを有している。応力発生部は、活性層および半導体基板の熱膨張係数よりも大きな熱膨張係数を有する材料によって主に形成されており、かつ少なくとも切り欠きの内部に形成されている。   A semiconductor laser according to the present invention includes a semiconductor substrate, a semiconductor layer formed on one surface of the semiconductor substrate, and a stress generating portion formed on a surface of the semiconductor substrate opposite to the semiconductor layer. Is. The semiconductor layer has an active layer and a band-shaped current confinement structure for confining a current injected into the active layer in order from the semiconductor substrate side, and further, a current confinement structure with the active layer and the current confinement structure in between. Has a pair of end faces opposed to each other in the extending direction. The semiconductor substrate has a notch immediately below and in the vicinity of at least one of the pair of end surfaces in the semiconductor layer. The stress generating part is mainly formed of a material having a thermal expansion coefficient larger than that of the active layer and the semiconductor substrate, and is formed at least inside the notch.

本発明の半導体レーザでは、半導体基板の、共振器方向に対向する一対の端部のうち少なくとも一方に設けられた切り欠きの内部に、活性層および半導体基板の熱膨張係数よりも大きな熱膨張係数を有する材料によって主に形成された応力発生部が形成されている。これにより、製造過程において、高温下で、応力発生部を少なくとも切り欠きの内部に形成したのち、冷却することにより、半導体層の外部である応力発生部から活性層の端部に圧縮応力を与えることができる。なお、半導体レーザの駆動時の温度は、応力発生部を形成する際の温度よりも極めて低いので、半導体レーザの駆動時においても、半導体層の外部である応力発生部から活性層の端部に圧縮応力を与えることができる。また、応力発生部を形成する際の温度は、窓領域を形成するためにZn等の不純物を活性層の発光領域にまで拡散させる際の温度よりも十分に低い。   In the semiconductor laser of the present invention, the thermal expansion coefficient larger than the thermal expansion coefficient of the active layer and the semiconductor substrate is formed in the notch provided in at least one of the pair of ends facing the resonator direction of the semiconductor substrate. The stress generation part mainly formed with the material which has is formed. Thus, in the manufacturing process, a stress generating portion is formed at least inside the notch at a high temperature and then cooled, thereby applying a compressive stress from the stress generating portion outside the semiconductor layer to the end of the active layer. be able to. Since the temperature at the time of driving the semiconductor laser is extremely lower than the temperature at the time of forming the stress generating part, the stress generating part, which is outside the semiconductor layer, is also applied to the end of the active layer even during driving of the semiconductor laser. Compressive stress can be applied. The temperature at which the stress generating portion is formed is sufficiently lower than the temperature at which impurities such as Zn are diffused to the light emitting region of the active layer in order to form the window region.

本発明の半導体レーザによれば、共振器方向に対向する一対の端部のうち少なくとも一方に設けられた切り欠きの内部に、活性層および半導体基板の熱膨張係数よりも大きな熱膨張係数を有する材料によって主に形成された応力発生部を形成するようにしたので、半導体層の外部である応力発生部から活性層の端部に圧縮応力を与えることができる。これにより、吸収損失の増大や、結晶性の低下、ドーピングプロファイルのなまりを生じさせることなく、活性層の端部のバンドギャップを広げることができる。従って、端面およびその近傍に不純物拡散を行うことによって生じる不具合を生じさせることなく、COD値を向上させることができる。   According to the semiconductor laser of the present invention, the thermal expansion coefficient is larger than the thermal expansion coefficient of the active layer and the semiconductor substrate in the notch provided in at least one of the pair of end portions facing in the resonator direction. Since the stress generating portion mainly formed of the material is formed, a compressive stress can be applied to the end portion of the active layer from the stress generating portion which is outside the semiconductor layer. As a result, the band gap at the end of the active layer can be widened without causing an increase in absorption loss, a decrease in crystallinity, or a decrease in doping profile. Therefore, the COD value can be improved without causing a problem caused by impurity diffusion in the end face and the vicinity thereof.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の一実施の形態に係る半導体レーザ1の概略構成を斜視的に表したものである。図2は、図1の半導体レーザ1のA−A矢視方向の断面構成を表したものである。本実施の形態の半導体レーザ1は、後に詳述するように、ストライプ状のリッジ部30をリッジ部30の延在方向から一対の前端面20Aおよび後端面20Bによって挟み込んだ構造となっており、いわゆる端面発光型の半導体レーザである。   FIG. 1 is a perspective view showing a schematic configuration of a semiconductor laser 1 according to an embodiment of the present invention. FIG. 2 illustrates a cross-sectional configuration of the semiconductor laser 1 in FIG. The semiconductor laser 1 of the present embodiment has a structure in which a striped ridge portion 30 is sandwiched between a pair of front end surface 20A and rear end surface 20B from the extending direction of the ridge portion 30, as will be described in detail later. This is a so-called edge emitting semiconductor laser.

なお、リッジ部30が本発明の「電流狭窄構造」の一具体例に相当し、一対の前端面20Aおよび後端面20Bが本発明の「一対の端面」の一具体例に相当している。   The ridge portion 30 corresponds to a specific example of the “current confinement structure” of the present invention, and the pair of front end surfaces 20A and the rear end surface 20B corresponds to a specific example of the “pair of end surfaces” of the present invention.

半導体レーザ1は、例えば、基板10上に、下部クラッド層11、活性層12、上部クラッド層13およびコンタクト層14を基板10側からこの順に積層してなる半導体層20を備えたものである。なお、半導体層20には、上記した層以外の層(例えば、バッファ層やガイド層など)がさらに設けられていてもよい。   The semiconductor laser 1 includes, for example, a semiconductor layer 20 formed by laminating a lower clad layer 11, an active layer 12, an upper clad layer 13 and a contact layer 14 in this order from the substrate 10 side on a substrate 10. Note that the semiconductor layer 20 may be further provided with a layer (for example, a buffer layer or a guide layer) other than the above-described layers.

半導体層20の上部、具体的には、上部クラッド層13の上部およびコンタクト層14には、ストライプ状のリッジ部30が形成されている。リッジ部30の幅W1(リッジ部30の延在方向(共振器方向)と直交する方向の幅)は、例えば、数μm〜数百μmの範囲内の値となっている。半導体層20には、リッジ部30をリッジ部30の延在方向から挟み込む一対の前端面20Aおよび後端面20Bが形成されており、これら前端面20Aおよび後端面20Bによって共振器が構成されている。一対の前端面20Aおよび後端面20Bは、例えばへき開によって形成されたものであり、所定の間隙を介して互いに対向配置されている。さらに、前端面20Aには低反射膜31(図2参照)が形成されており、後端面S2には高反射膜32(図2参照)が形成されている。   Striped ridge portions 30 are formed on the semiconductor layer 20, specifically, on the upper cladding layer 13 and the contact layer 14. The width W1 of the ridge portion 30 (the width in the direction orthogonal to the extending direction (resonator direction) of the ridge portion 30) is, for example, a value within a range of several μm to several hundred μm. The semiconductor layer 20 is formed with a pair of front end face 20A and rear end face 20B that sandwich the ridge part 30 from the extending direction of the ridge part 30, and the front end face 20A and the rear end face 20B constitute a resonator. . The pair of front end surfaces 20A and rear end surfaces 20B are formed by cleavage, for example, and are arranged to face each other with a predetermined gap. Further, a low reflection film 31 (see FIG. 2) is formed on the front end face 20A, and a high reflection film 32 (see FIG. 2) is formed on the rear end face S2.

基板10は、例えばn型GaAsからなる。n型不純物としては、例えばケイ素(Si)が挙げられる。基板10の裏面(基板10のうち半導体層20とは反対側の表面)には、半導体層20の前端面20Aおよび後端面20Bのうち少なくとも一方の端面の直下およびその近傍に切り欠き40が形成されている。なお、図2には、前端面20Aおよび後端面20Bの双方の直下およびその近傍に切り欠き40が形成されている場合が例示されている。   The substrate 10 is made of, for example, n-type GaAs. An example of the n-type impurity is silicon (Si). On the back surface of the substrate 10 (the surface of the substrate 10 opposite to the semiconductor layer 20), a notch 40 is formed immediately below and in the vicinity of at least one of the front end surface 20A and the rear end surface 20B of the semiconductor layer 20. Has been. FIG. 2 illustrates a case where a notch 40 is formed directly below and in the vicinity of both the front end face 20A and the rear end face 20B.

切り欠き40は、基板10のうち半導体層20とは反対側から基板10をエッチングすることにより形成されたものであり、基板10の裏面側から見たときに凹形状となっている。   The notch 40 is formed by etching the substrate 10 from the opposite side of the substrate 10 to the semiconductor layer 20, and has a concave shape when viewed from the back side of the substrate 10.

ここで、切り欠き40の深さD1は、基板10の厚さD2と等しいか、それよりも浅くなっている。なお、図1、図2には、切り欠き40の深さD1が基板10の厚さD2よりも浅い場合が例示されている。切り欠き40の深さD1が、基板10の厚さD2よりも浅くなっている場合には、図1、図2に示したように、切り欠き40の底面40Aには基板10が露出する。一方、切り欠き40の深さD1が、基板10の厚さD2と等しくなっている場合には、図3、図4に示したように、切り欠き40の底面40Aには半導体層20の底面(下部クラッド層11)が露出することになる。   Here, the depth D1 of the notch 40 is equal to or less than the thickness D2 of the substrate 10. 1 and 2 exemplify a case where the depth D1 of the notch 40 is shallower than the thickness D2 of the substrate 10. When the depth D1 of the notch 40 is shallower than the thickness D2 of the substrate 10, the substrate 10 is exposed on the bottom surface 40A of the notch 40 as shown in FIGS. On the other hand, when the depth D1 of the notch 40 is equal to the thickness D2 of the substrate 10, the bottom surface 40A of the semiconductor layer 20 is formed on the bottom surface 40A of the notch 40 as shown in FIGS. The (lower clad layer 11) is exposed.

切り欠き40の幅W2(リッジ部30の延在方向と直交する方向の幅)は、リッジ部30の幅W1よりも広くなっている。なお、図1、図2には、切り欠き40の幅W2がリッジ部30の幅W2よりも広く、基板10の幅W3よりも狭くなっている場合が例示されているが、図5、図6に示したように、切り欠き40の幅W2が基板10の幅W3と等しくなっていてもよい。このとき、さらに、図示しないが、切り欠き40の深さD1が基板10の厚さD2と等しくなっていてもよい。   The width W2 of the notch 40 (the width in the direction orthogonal to the extending direction of the ridge 30) is wider than the width W1 of the ridge 30. 1 and 2 exemplify a case where the width W2 of the notch 40 is wider than the width W2 of the ridge portion 30 and narrower than the width W3 of the substrate 10. FIG. As shown in FIG. 6, the width W2 of the notch 40 may be equal to the width W3 of the substrate 10. At this time, although not shown, the depth D1 of the notch 40 may be equal to the thickness D2 of the substrate 10.

切り欠き40の奥行きL(リッジ部30の延在方向と平行な方向の長さ)は、後述のワイドバンドギャップ領域12Bが窓領域として機能する程度の大きさとなっており、例えば、共振器長に依らず、10μm以上、50μm以下となっている。   The depth L of the cutout 40 (the length in the direction parallel to the extending direction of the ridge portion 30) is such a size that a wide band gap region 12B described later functions as a window region. Regardless of the distance, it is 10 μm or more and 50 μm or less.

ここで、窓領域とは、活性層12の発光波長に相当するエネルギーよりも大きなバンドギャップを有する領域であって、かつ活性層12の中央領域(利得領域)で発生したレーザ光が前端面20Aおよびその近傍、または後端面20Bおよびその近傍において吸収され、熱に変換される割合を低減する機能を有する領域を指す。   Here, the window region is a region having a band gap larger than the energy corresponding to the emission wavelength of the active layer 12, and the laser beam generated in the central region (gain region) of the active layer 12 is the front end face 20A. And the vicinity thereof, or the rear end face 20B and the vicinity thereof have a function of reducing the rate of absorption and conversion into heat.

下部クラッド層11は、例えばn型AlInPからなる。上部クラッド層13は、例えばp型AlInPからなる。コンタクト層14は、例えばp型GaAsからなり、リッジ部30の最上部(上面)に設けられている。p型不純物としては、例えばマグネシウム(Mg)、亜鉛(Zn)が挙げられる。   The lower cladding layer 11 is made of, for example, n-type AlInP. The upper cladding layer 13 is made of, for example, p-type AlInP. The contact layer 14 is made of, for example, p-type GaAs, and is provided on the uppermost portion (upper surface) of the ridge portion 30. Examples of the p-type impurity include magnesium (Mg) and zinc (Zn).

活性層12は、例えばアンドープのGaInPからなる。この活性層12において、リッジ部30との対向領域が発光領域12Aとなる。この発光領域12Aは、リッジ部30で狭窄された電流が注入される電流注入領域に対応している。また、活性層12において、切り欠き40との対向領域が上述のワイドバンドギャップ領域12Bとなる。ワイドバンドギャップ領域12Bは、発光領域12Aのうちワイドバンドギャップ領域12B以外の領域のバンドギャップよりも大きなバンドギャップを有している領域であり、後述するように、応力発生部50から与えられる圧縮応力によって格子間隔が狭められることによって形成されたものである。このワイドバンドギャップ領域12Bは、窓領域として機能する。   The active layer 12 is made of, for example, undoped GaInP. In this active layer 12, a region facing the ridge portion 30 becomes a light emitting region 12A. The light emitting region 12A corresponds to a current injection region into which a current confined by the ridge portion 30 is injected. In the active layer 12, a region facing the notch 40 is the above-described wide band gap region 12B. The wide band gap region 12B is a region having a band gap larger than the band gap of the region other than the wide band gap region 12B in the light emitting region 12A, and is compressed by the stress generating unit 50 as will be described later. It is formed by narrowing the lattice spacing by stress. The wide band gap region 12B functions as a window region.

半導体層20の上面(リッジ部30の上面および両側面と、上部クラッド層13の上面のうちリッジ部30以外の面)のうちリッジ部30の上面以外の部分には、絶縁層15(図1参照)が設けられている。つまり、この絶縁層15は、リッジ部30の上面との対向領域に開口を有している。   The insulating layer 15 (FIG. 1) is formed on the upper surface of the semiconductor layer 20 (the upper surface and both side surfaces of the ridge portion 30 and the surface of the upper cladding layer 13 other than the ridge portion 30) other than the upper surface of the ridge portion 30. Reference) is provided. That is, the insulating layer 15 has an opening in a region facing the upper surface of the ridge portion 30.

リッジ部30の上面から絶縁層15の表面にかけて上部電極16が形成されている。上部電極16は、例えば、図1、図2に示したように、半導体層20の、リッジ部30側の表面のうち少なくともリッジ部30との対向領域全体に形成されている。なお、上部電極16は、例えば、図7、図8に示したように、リッジ部30との対向領域のうち前端面20A,後端面20Bから少しだけ後退した領域にだけ形成されていてもよい。上部電極16は、例えば、チタン(Ti)、白金(Pt)および金(Au)をリッジ部30側からこの順に積層したものであり、リッジ部の上面(コンタクト層14)と電気的に接続されている。   An upper electrode 16 is formed from the upper surface of the ridge portion 30 to the surface of the insulating layer 15. For example, as shown in FIGS. 1 and 2, the upper electrode 16 is formed on the entire surface of the semiconductor layer 20 facing at least the ridge portion 30 on the ridge portion 30 side. For example, as shown in FIGS. 7 and 8, the upper electrode 16 may be formed only in a region slightly retracted from the front end surface 20 </ b> A and the rear end surface 20 </ b> B in a region facing the ridge portion 30. . The upper electrode 16 is formed, for example, by laminating titanium (Ti), platinum (Pt), and gold (Au) in this order from the ridge portion 30 side, and is electrically connected to the upper surface (contact layer 14) of the ridge portion. ing.

また、基板10の裏面には、下部電極17が形成されている。下部電極17は、例えば、図1、図2に示したように、基板10の裏面のうち切り欠き40以外の領域(切り欠き40の未形成領域)から切り欠き40内の底面40Aおよび側面40Bに渡って形成されている。なお、下部電極17は、例えば、図9、図10に示したように、基板10の裏面のうち切り欠き40以外の領域(切り欠き40の未形成領域)にだけ形成されていてもよい。下部電極17は、例えば金(Au)とゲルマニウム(Ge)との合金、ニッケル(Ni)および金(Au)とを基板10側からこの順に積層した構造を有しており、基板10と電気的に接続されている。   A lower electrode 17 is formed on the back surface of the substrate 10. For example, as shown in FIGS. 1 and 2, the lower electrode 17 includes a bottom surface 40 </ b> A and a side surface 40 </ b> B in the notch 40 from a region other than the notch 40 (a region where the notch 40 is not formed) on the back surface of the substrate 10. It is formed over. For example, as illustrated in FIGS. 9 and 10, the lower electrode 17 may be formed only in a region other than the notch 40 (a region where the notch 40 is not formed) on the back surface of the substrate 10. The lower electrode 17 has a structure in which, for example, an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold (Au) are stacked in this order from the substrate 10 side. It is connected to the.

ところで、本実施の形態では、基板10の裏面に応力発生部50が形成されている。応力発生部50は、活性層12の前端面20Aおよびその近傍、および活性層12の後端面20Bおよびその近傍の少なくとも一方に対して圧縮応力を与え、その領域のバンドギャップを増大させることにより窓領域として機能するワイドバンドギャップ領域12Bを形成するものである。   By the way, in the present embodiment, the stress generating portion 50 is formed on the back surface of the substrate 10. The stress generating portion 50 applies compressive stress to at least one of the front end face 20A of the active layer 12 and the vicinity thereof, and the rear end face 20B of the active layer 12 and the vicinity thereof, thereby increasing the band gap of the region. The wide band gap region 12B that functions as a region is formed.

応力発生部50は、少なくとも切り欠き40の内部に形成されている。応力発生部50は、例えば、図1、図2に示したように、切り欠き40を埋め込むと共に、基板10の裏面全体に形成されている。このとき、応力発生部50のうち切り欠き40内部に形成されている部位が、活性層12に対して最も近接している。なお、応力発生部50は、例えば、図11、図12に示したように、切り欠き40内にだけ形成されていてもよい。   The stress generating part 50 is formed at least inside the notch 40. For example, as illustrated in FIGS. 1 and 2, the stress generating unit 50 is embedded in the notch 40 and is formed on the entire back surface of the substrate 10. At this time, the part formed in the notch 40 in the stress generating part 50 is closest to the active layer 12. In addition, the stress generation part 50 may be formed only in the notch 40 as shown, for example in FIG. 11, FIG.

応力発生部50は、切り欠き40が半導体層20の前端面20Aに形成されている場合には、前端面20Aの直下およびその近傍に形成されていることが好ましく、切り欠き40が半導体層20の後端面20Bに形成されている場合には、後端面20Bの直下およびその近傍に形成されていることが好ましい。つまり、応力発生部50は、半導体層20の前端面20Aまたは後端面20Bと同一の面内に端面を有していることが好ましい。   When the notch 40 is formed in the front end face 20A of the semiconductor layer 20, the stress generating part 50 is preferably formed immediately below and in the vicinity of the front end face 20A. In the case where it is formed on the rear end surface 20B, it is preferably formed directly below and in the vicinity of the rear end surface 20B. That is, it is preferable that the stress generating portion 50 has an end face in the same plane as the front end face 20A or the rear end face 20B of the semiconductor layer 20.

応力発生部50は、活性層12および基板10の熱膨張係数よりも大きな熱膨張係数を有する材料によって主に形成されている。例えば、基板10がGaAs(熱膨張係数6ppm/K)からなり、活性層12がGaInP(熱膨張係数6ppm/K)からなる場合には、応力発生部50は、熱膨張係数が6ppm/Kよりも大きな材料(例えば、銅(熱膨張係数17ppm/K)またはアルミニウム(熱膨張係数23ppm/K)などの金属)によって主に形成されている。なお、活性層12および基板10の熱膨張係数と同じか、それよりも小さな熱膨張係数を有する材料が応力発生部50にわずかに含まれていても構わない。   The stress generating part 50 is mainly formed of a material having a thermal expansion coefficient larger than that of the active layer 12 and the substrate 10. For example, when the substrate 10 is made of GaAs (thermal expansion coefficient 6 ppm / K) and the active layer 12 is made of GaInP (thermal expansion coefficient 6 ppm / K), the stress generator 50 has a thermal expansion coefficient of 6 ppm / K. Are mainly formed of a large material (for example, a metal such as copper (thermal expansion coefficient 17 ppm / K) or aluminum (thermal expansion coefficient 23 ppm / K)). It should be noted that a material having a thermal expansion coefficient that is the same as or smaller than that of the active layer 12 and the substrate 10 may be slightly included in the stress generation unit 50.

また、応力発生部50は、放熱性の観点からは、放熱性の良い材料(例えば金属)によって形成されていることが好ましいが、放熱性の良い材料によって形成されていなくてもよい。また、応力発生部50が金属によって形成されている場合には、下部電極17と一体に(つまり、下部電極17の一部として)形成されていてもよい。また、応力発生部50の厚さ(特に前端面20Aまたは後端面20Bの直下に対応する部分の厚さ)は、製造過程において応力発生部50をきれいに切断することができるようにするために、応力発生部50に用いられている材料の粘性の大きさに応じて規定されていることが好ましい。   Moreover, although it is preferable that the stress generation | occurrence | production part 50 is formed from the material (for example, metal) with good heat dissipation from a heat dissipation viewpoint, it does not need to be formed with the material with good heat dissipation. Further, when the stress generating part 50 is made of metal, it may be formed integrally with the lower electrode 17 (that is, as a part of the lower electrode 17). Further, the thickness of the stress generating portion 50 (particularly the thickness corresponding to the portion immediately below the front end surface 20A or the rear end surface 20B) is set so that the stress generating portion 50 can be cut cleanly in the manufacturing process. It is preferable to be defined according to the viscosity of the material used for the stress generating unit 50.

図13(A)〜(C)および図14(A)〜(C)を参照して、本実施の形態の半導体レーザ1の製造方法の一例について説明する。図13(A)〜(C)および図14(A)〜(C)は、製造過程における素子の、図1のA−A矢視方向の断面構成に対応する断面構成と、その断面と直交する方向(図中のA−A線)で切断したときの断面図とを併記したものである。   With reference to FIGS. 13A to 13C and FIGS. 14A to 14C, an example of a method for manufacturing the semiconductor laser 1 of the present embodiment will be described. FIGS. 13A to 13C and FIGS. 14A to 14C are cross-sectional configurations corresponding to the cross-sectional configuration in the direction of arrows AA in FIG. It is written together with a cross-sectional view when cut in a direction (A-A line in the figure).

上記の構成で例示した化合物半導体で半導体レーザ1を製造するためには、基板10上の半導体層20を、例えば、MOCVD(Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長)法により形成する。この際、化合物半導体の原料としては、例えば、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、トリメチルインジウム(TMIn)、フォスフィン(PH3 )、アルシン(AsH3 )を用い、ドナー不純物の原料としては、例えばモノシラン(SiH)を用い、アクセプタ不純物の原料としては、例えばビスシクロペンタジエニルマグネシウム(CpMg)や、ジメチルジンク(DMZn)を用いる。 In order to manufacture the semiconductor laser 1 using the compound semiconductor exemplified in the above configuration, the semiconductor layer 20 on the substrate 10 is formed by, for example, MOCVD (Metal Organic Chemical Vapor Deposition) method. At this time, for example, trimethylaluminum (TMAl), trimethylgallium (TMGa), trimethylindium (TMIn), phosphine (PH3), and arsine (AsH3) are used as raw materials for the compound semiconductor. Monosilane (SiH 4 ) is used, and biscyclopentadienyl magnesium (Cp 2 Mg) or dimethyl zinc (DMZn) is used as the acceptor impurity raw material, for example.

まず、ウェハ状の基板10D上に、下部クラッド層11D、活性層12D、上部クラッド層13Dおよびコンタクト層14Dからなる半導体層20Dをこの順に積層する(図13(A))。なお、符号の末尾にDの付いたものは、後の工程を経ることにより、符号の末尾からDを取ったものになることを意味しており、例えば、基板10Dは、後述のエッチング工程、へき開工程およびダイシング工程を経ることにより基板10になるものである。   First, a semiconductor layer 20D including a lower clad layer 11D, an active layer 12D, an upper clad layer 13D, and a contact layer 14D is laminated in this order on a wafer-like substrate 10D (FIG. 13A). In addition, what attached | subjected D to the end of a code | symbol means that it will be what took D from the end of a code | symbol through the subsequent process, for example, the board | substrate 10D is an etching process mentioned later, The substrate 10 is obtained through the cleavage process and the dicing process.

次に、コンタクト層14D上にマスク層(図示せず)を形成し、例えばウエットエッチングにより、上部クラッド層13Dの上部およびコンタクト層14Dを選択的に除去する。これにより、上部クラッド層13Dの上部およびコンタクト層14Dにストライプ状のリッジ部30Dが形成される(図13(B))。その後、マスク層を除去する。   Next, a mask layer (not shown) is formed on the contact layer 14D, and the upper portion of the upper cladding layer 13D and the contact layer 14D are selectively removed by wet etching, for example. As a result, a striped ridge portion 30D is formed on the upper clad layer 13D and the contact layer 14D (FIG. 13B). Thereafter, the mask layer is removed.

次に、リッジ部30Dの上面以外の部分に絶縁層15D(図示せず)を形成したのち、リッジ部30Dの上面から絶縁層15Dの表面にかけて上部電極16Dを形成する(図13(C))。   Next, after forming an insulating layer 15D (not shown) in a portion other than the upper surface of the ridge portion 30D, an upper electrode 16D is formed from the upper surface of the ridge portion 30D to the surface of the insulating layer 15D (FIG. 13C). .

(基板10Dのエッチング工程)
次に、例えばウエットエッチングにより、基板10Dを裏面から選択的に除去する。これにより、基板10Dの所定の箇所に凹部40D(後述のへき開工程によって切り欠き40になるもの)が形成される(図14(A))。
(Etching process of substrate 10D)
Next, the substrate 10D is selectively removed from the back surface, for example, by wet etching. As a result, a recess 40D (which becomes a notch 40 by a cleavage process described later) is formed at a predetermined position of the substrate 10D (FIG. 14A).

次に、例えば蒸着により、基板10Dの裏面全体に下部電極17Dを形成したのち、例えばめっきにより、下部電極17Dの表面全体に応力発生部50Dを形成し、さらに、応力発生部50Dによって凹部40Dを埋め込む(図14(B))。   Next, after the lower electrode 17D is formed on the entire back surface of the substrate 10D, for example, by vapor deposition, the stress generating portion 50D is formed on the entire surface of the lower electrode 17D, for example, by plating, and the recess 40D is further formed by the stress generating portion 50D. Embed (FIG. 14B).

次に、例えばラッピングにより、応力発生部50Dのうち凹部40Dからはみ出している部分を薄くして、応力発生部50Dの厚さを調整する(図14(C))。   Next, the portion of the stress generating portion 50D that protrudes from the concave portion 40D is thinned by, for example, lapping, and the thickness of the stress generating portion 50D is adjusted (FIG. 14C).

(へき開工程・ダイシング工程)
次に、凹部40Dをまたぐようにして基板10Dおよび半導体層20Dをへき開してバー状にする(図示せず)。これにより、前端面20Aおよび後端面20Bが形成される。その後、前端面20Aに低反射膜31を形成すると共に、後端面20Bに高反射膜32を形成する(図示せず)。最後に、リッジ部30同士の間をリッジ部30に沿ってダイシングして基板10Dおよび半導体層20Dをチップ状にする(図示せず)。このようにして本実施の形態の半導体レーザ1が製造される。
(Cleaving process / Dicing process)
Next, the substrate 10D and the semiconductor layer 20D are cleaved into a bar shape (not shown) across the recess 40D. Thereby, the front end face 20A and the rear end face 20B are formed. Thereafter, the low reflection film 31 is formed on the front end face 20A, and the high reflection film 32 is formed on the rear end face 20B (not shown). Finally, the ridges 30 are diced along the ridges 30 to form the substrate 10D and the semiconductor layer 20D in a chip shape (not shown). In this way, the semiconductor laser 1 of the present embodiment is manufactured.

次に、本実施の形態の半導体レーザ1の作用および効果について説明する。   Next, the operation and effect of the semiconductor laser 1 of the present embodiment will be described.

本実施の形態の半導体レーザ1では、上部電極16と上部電極17との間に所定の電圧が印加されると、リッジ部30によって電流狭窄され、活性層12の電流注入領域(発光領域12A)に電流が注入され、これにより電子と正孔の再結合による発光が生じる。この光は、一対の前端面20Aおよび後端面20Bにより反射され、所定の波長でレーザ発振を生じ、レーザビームとして外部に射出される。   In the semiconductor laser 1 of the present embodiment, when a predetermined voltage is applied between the upper electrode 16 and the upper electrode 17, the current is confined by the ridge portion 30, and the current injection region (light emitting region 12A) of the active layer 12 An electric current is injected into this, and light is emitted by recombination of electrons and holes. This light is reflected by the pair of front end face 20A and rear end face 20B, causes laser oscillation at a predetermined wavelength, and is emitted to the outside as a laser beam.

ところで、本実施の形態では、基板10の、共振器方向に対向する一対の端部のうち少なくとも一方に切り欠き40が設けられており、その切り欠き40の内部に、活性層12および基板10の熱膨張係数よりも大きな熱膨張係数を有する材料によって主に形成された応力発生部50が形成されている。これにより、製造過程において、高温下で、応力発生部50を少なくとも切り欠き40の内部に形成したのち、冷却することにより、応力発生部50から活性層12の端部に圧縮応力を与えることができる。なお、半導体レーザ1の駆動時の温度は、応力発生部50を形成する際の温度よりも極めて低いので、半導体レーザ1の駆動時においても、半導体層20の外部である応力発生部50から活性層12の端部に圧縮応力を与えることができる。これにより、活性層12の端部における格子間隔が応力発生部50から与えられる圧縮応力によって狭められ、活性層12の端部が活性層12の発光波長に相当するエネルギーよりも大きなバンドギャップを有するワイドバンドギャップ領域12Bとなる。その結果、半導体レーザ1の駆動時に、活性層12の端部に窓領域が形成され、活性層12の中央領域(利得領域)で発生したレーザ光が前端面20Aおよびその近傍、または後端面20Bおよびその近傍において吸収され、熱に変換される割合を低減することができる。従って、COD値を向上させることができる。   By the way, in this Embodiment, the notch 40 is provided in at least one of a pair of edge parts which oppose the resonator direction of the board | substrate 10, The active layer 12 and the board | substrate 10 are provided in the notch 40 inside. The stress generating part 50 mainly formed of a material having a thermal expansion coefficient larger than the thermal expansion coefficient is formed. Thereby, in the manufacturing process, the stress generating part 50 is formed at least inside the notch 40 at a high temperature, and then cooled, thereby applying a compressive stress from the stress generating part 50 to the end of the active layer 12. it can. Since the temperature at the time of driving the semiconductor laser 1 is extremely lower than the temperature at the time of forming the stress generating part 50, the semiconductor laser 1 is activated from the stress generating part 50 outside the semiconductor layer 20 even when the semiconductor laser 1 is driven. A compressive stress can be applied to the end of the layer 12. As a result, the lattice spacing at the end of the active layer 12 is narrowed by the compressive stress applied from the stress generating unit 50, and the end of the active layer 12 has a larger band gap than the energy corresponding to the emission wavelength of the active layer 12. The wide band gap region 12B is formed. As a result, when the semiconductor laser 1 is driven, a window region is formed at the end of the active layer 12, and the laser light generated in the central region (gain region) of the active layer 12 is emitted from the front end face 20A and its vicinity or the rear end face 20B. And the ratio absorbed in the vicinity and converted into heat can be reduced. Therefore, the COD value can be improved.

また、本実施の形態では、応力発生部50は半導体層20の外部に形成されているので、窓領域を形成するためにZn等の不純物を半導体層20内に拡散させた場合のような吸収損失の増大や、結晶性の低下が生じる虞はない。また、応力発生部50を形成する際の温度は、Zn等の不純物を活性層12にまで拡散させる際の温度よりも十分に低いので、エピタキシャル成長によって形成したドーピングプロファイルになまりが生じる虞もない。従って、本実施の形態では、端面およびその近傍に不純物拡散を行うことによって生じる不具合を生じさせることなく、COD値を向上させることができる。   In the present embodiment, since the stress generating portion 50 is formed outside the semiconductor layer 20, absorption as in the case where impurities such as Zn are diffused into the semiconductor layer 20 in order to form the window region. There is no risk of increased loss or decreased crystallinity. In addition, since the temperature at which the stress generating portion 50 is formed is sufficiently lower than the temperature at which impurities such as Zn are diffused into the active layer 12, there is no possibility that the doping profile formed by epitaxial growth will be distorted. Therefore, in this embodiment, the COD value can be improved without causing a problem caused by impurity diffusion in the end face and its vicinity.

また、本実施の形態において、応力発生部50が放熱性の良い材料(例えば金属)によって形成されている場合には、活性層12の端部の温度を活性層12の端部以外の部分の温度よりも低くすることができる。ここで、一般に、半導体の温度を低くするとバンドギャップが小さくなることから、応力発生部50からの放熱によって、活性層12の端部の温度が下がることにより、活性層12の端部のバンドギャップを、活性層12の端部以外の部分のバンドギャップよりも小さくすることができる。従って、半導体レーザ1が温度上昇したときに、熱暴走し難くすることができ、COD値を向上させることができる。   In the present embodiment, when the stress generating portion 50 is formed of a material having good heat dissipation (for example, metal), the temperature of the end portion of the active layer 12 is set to a portion other than the end portion of the active layer 12. It can be lower than the temperature. Here, since the band gap is generally reduced when the temperature of the semiconductor is lowered, the band gap at the end portion of the active layer 12 is decreased by the heat radiation from the stress generating portion 50 and the temperature at the end portion of the active layer 12 is lowered. Can be made smaller than the band gap of the portion other than the end portion of the active layer 12. Therefore, when the temperature of the semiconductor laser 1 rises, thermal runaway can be made difficult and the COD value can be improved.

また、本実施の形態において、切り欠き40の深さD1を基板10の厚さD2よりも浅くすると共に、下部電極17を基板10の裏面のうち切り欠き40以外の領域(切り欠き40の未形成領域)から切り欠き40内の底面40Aおよび側面40Bに渡って形成した場合には、下部電極17を、基板10のうち切り欠き40内の底面40Aに露出した部分にオーミック接触させることができる。これにより、半導体レーザ1の端部(端面20A,20B)での抵抗を小さくすることができるので、活性層12の端部(端面20A,20B)にも電流を注入することができ、活性層12の端部における光吸収をほとんどなくすることができる。なお、下部電極17が切り欠き40内の底面40Aに接触していない場合であっても、活性層12の端部ではバンドギャップが広がっているので、注入電流量が少なくても、光吸収はあまり起こらない。   Further, in the present embodiment, the depth D1 of the notch 40 is made shallower than the thickness D2 of the substrate 10, and the lower electrode 17 is disposed in a region other than the notch 40 on the back surface of the substrate 10 (the notch 40 is not yet formed). When forming from the formation region) to the bottom surface 40A and the side surface 40B in the notch 40, the lower electrode 17 can be brought into ohmic contact with the portion of the substrate 10 exposed to the bottom surface 40A in the notch 40. . As a result, the resistance at the end portions (end surfaces 20A, 20B) of the semiconductor laser 1 can be reduced, so that current can be injected also into the end portions (end surfaces 20A, 20B) of the active layer 12, and the active layer Light absorption at the end of 12 can be almost eliminated. Even when the lower electrode 17 is not in contact with the bottom surface 40A in the notch 40, the band gap is widened at the end of the active layer 12, so that even if the amount of injected current is small, the light absorption is It doesn't happen very much.

また、本実施の形態において、切り欠き40の幅W2(リッジ部30の延在方向と直交する方向の幅)が基板10の幅W3よりも狭くなっている場合には、応力発生部50の、半導体レーザ1の横方向の端部における厚さを薄くすることができる。これにより、ダイシング時に、応力発生部50の切断を容易にすることができる。   In the present embodiment, when the width W2 of the notch 40 (the width in the direction orthogonal to the extending direction of the ridge portion 30) is narrower than the width W3 of the substrate 10, the stress generating portion 50 The thickness at the lateral end of the semiconductor laser 1 can be reduced. Thereby, the cutting | disconnection of the stress generation | occurrence | production part 50 can be made easy at the time of dicing.

以上、実施の形態およびその変形例を挙げて本発明を説明したが、本発明は上記の実施の形態等に限定されるものではなく、種々変形可能である。   Although the present invention has been described with reference to the embodiment and its modifications, the present invention is not limited to the above-described embodiment and the like, and various modifications can be made.

例えば、上記実施の形態等では、半導体レーザ1はリッジ部30を1つだけ備えていたが、複数備えていてもよい。例えば、図15に示したように、複数のリッジ部30を共通の基板10上にモノリシックに形成し、半導体レーザアレイ2を構成することも可能である。   For example, in the above-described embodiment and the like, the semiconductor laser 1 includes only one ridge portion 30; For example, as shown in FIG. 15, it is possible to form the semiconductor laser array 2 by forming a plurality of ridge portions 30 monolithically on the common substrate 10.

このとき、図16に示したように、半導体レーザアレイ2を、ジャンクションダウンでSiCなどの高熱伝導率を有するサブマウント60に半田(図示せず)を介して接合し、このサブマウント60を金属製のヒートシンク70に半田(図示せず)を介して接合することが好ましい。ただし、半導体レーザアレイ2のように、リッジ部30(エミッタ)を共通の基板10上にモノリシックに形成した場合には、隣接するエミッタ間で熱相互作用が生じ易いので、エミッタ間隔をある程度大きくしておくことが好ましい。なお、図16には、半導体レーザアレイ2の光射出側とは反対側に、下部電極17とワイヤ71を介して電気的に接続された電極部材72が設けられている場合が例示されている。この電極部材72は、ヒートシンク70と絶縁分離する絶縁板73上にネジ74によって固定されており、さらに、電極部材72の上には、ワイヤ71を外部から保護する保護部材75がネジ74によって固定されている。   At this time, as shown in FIG. 16, the semiconductor laser array 2 is joined to a submount 60 having high thermal conductivity such as SiC by junction down via solder (not shown). It is preferable to join the heat sink 70 made of solder via solder (not shown). However, when the ridge portion 30 (emitter) is monolithically formed on the common substrate 10 as in the semiconductor laser array 2, thermal interaction is likely to occur between adjacent emitters, so that the emitter spacing is increased to some extent. It is preferable to keep it. FIG. 16 illustrates a case where an electrode member 72 electrically connected to the lower electrode 17 via a wire 71 is provided on the side opposite to the light emission side of the semiconductor laser array 2. . The electrode member 72 is fixed by screws 74 on an insulating plate 73 that is insulated from and separated from the heat sink 70, and a protective member 75 that protects the wire 71 from the outside is fixed on the electrode member 72 by screws 74. Has been.

ここで、同一の駆動条件では、半導体レーザアレイ2の各エミッタからの出力は、活性層の端部に窓構造の形成されていない従来タイプのレーザアレイの各エミッタからの出力よりも大きくなる。そのため、各エミッタからのレーザ光を合成して高出力化する際に、従来よりもエミッタの数を少なくすることが可能となる。これにより、半導体レーザアレイと光学結合する光学素子の小型化や、光学素子の数量の削減を実現することができる。また、各エミッタからのレーザ光をレンズなどでコリメートし、光学素子(例えば液晶や、DLP(Digital Light Processing)やGLV(Grating Light Valve)などの光MEMS(Micro Electro Mechanical Systems))で2次元画像情報に対応して空間的に変調し、スクリーンに照射するレーザーディスプレイにおいて、画素ごとの輝度を大きくすることができる。   Here, under the same driving conditions, the output from each emitter of the semiconductor laser array 2 becomes larger than the output from each emitter of the conventional type laser array in which the window structure is not formed at the end of the active layer. Therefore, when the laser beams from the respective emitters are combined to increase the output, the number of emitters can be reduced as compared with the conventional case. As a result, it is possible to reduce the size of the optical element that is optically coupled to the semiconductor laser array and to reduce the number of optical elements. In addition, the laser light from each emitter is collimated with a lens or the like, and a two-dimensional image is obtained with an optical element (for example, a liquid crystal or an optical MEMS (Micro Electro Mechanical Systems) such as DLP (Digital Light Processing) or GLV (Grating Light Valve)). In a laser display that modulates spatially according to information and irradiates the screen, the luminance of each pixel can be increased.

なお、半導体レーザアレイ2をサブマウント60に半田を介して接合した際に、半田の表面張力によって半導体レーザアレイ2の光射出側の端面(端面20A)がサブマウント60側に傾いてしまうことが多い。端面20Aがサブマウント60側に傾くと、端面20B側の方が端面20A側よりもサブマウント60から遠くなり、端面20Bとサブマウント60との間の半田が厚くなるので、端面20B側の温度が端面20A側の温度よりも高くなり易く、端面20B側でCODが発生し易くなる。そこで、このような場合には、端面20B側にだけ基板10に切り欠き40を設け、その切り欠きの内部に応力発生部50を設けるようにしてもよい。   When the semiconductor laser array 2 is joined to the submount 60 via solder, the end surface (end surface 20A) on the light emission side of the semiconductor laser array 2 may be inclined toward the submount 60 due to the surface tension of the solder. Many. When the end surface 20A is inclined to the submount 60 side, the end surface 20B side is farther from the submount 60 than the end surface 20A side, and the solder between the end surface 20B and the submount 60 becomes thicker. Tends to be higher than the temperature on the end face 20A side, and COD tends to occur on the end face 20B side. Therefore, in such a case, the notch 40 may be provided in the substrate 10 only on the end face 20B side, and the stress generating portion 50 may be provided inside the notch.

また、上記実施の形態等では、AlGaInP系の化合物半導体レーザを例にして本発明を説明したが、他の化合物半導体レーザ、例えば、GaInAsP系などの赤色半導体レーザ、GaInN系およびAlGaInN系などの窒化ガリウム系の半導体レーザ、ZnCdMgSSeTeなどのII−VI族の半導体レーザにも適用可能である。また、AlGaAs系、InGaAs系、InP系、GaInAsNP系などの、発振波長が可視域とは限らないような半導体レーザにも適用可能である。   In the above-described embodiments, the present invention has been described by taking an AlGaInP-based compound semiconductor laser as an example. However, other compound semiconductor lasers, for example, a red semiconductor laser such as a GaInAsP-based semiconductor, a nitride such as a GaInN-based and AlGaInN-based semiconductor The present invention is also applicable to II-VI group semiconductor lasers such as gallium semiconductor lasers and ZnCdMgSSeTe. The present invention is also applicable to semiconductor lasers whose oscillation wavelength is not always in the visible range, such as AlGaAs, InGaAs, InP, and GaInAsNP.

また、上記実施の形態等では、インデックスガイド構造の半導体レーザを例に挙げて、本発明について説明したが、本発明はこれに限定されるものではなく、他の構造、例えば、ゲインガイド構造の半導体レーザに対しても適用可能である。   In the above-described embodiments, the present invention has been described by taking the semiconductor laser having an index guide structure as an example. However, the present invention is not limited to this, and other structures, for example, gain guide structures. The present invention can also be applied to a semiconductor laser.

本発明の一実施の形態に係る半導体レーザの斜視図である。1 is a perspective view of a semiconductor laser according to an embodiment of the present invention. 図1の半導体レーザのA−A矢視方向の断面図である。It is sectional drawing of the AA arrow direction of the semiconductor laser of FIG. 切り欠きの深さを基板の厚さと等しくしたときの半導体レーザの斜視図である。It is a perspective view of a semiconductor laser when the depth of a notch is made equal to the thickness of a substrate. 図3の半導体レーザのA−A矢視方向の断面図である。It is sectional drawing of the AA arrow direction of the semiconductor laser of FIG. 切り欠きの幅を基板の幅と等しくしたときの半導体レーザの斜視図である。It is a perspective view of a semiconductor laser when the width of a notch is made equal to the width of a substrate. 図5の半導体レーザのA−A矢視方向の断面図である。It is sectional drawing of the AA arrow direction of the semiconductor laser of FIG. 上部電極を前端面および後端面から少し後退させたときの半導体レーザの斜視図である。It is a perspective view of a semiconductor laser when an upper electrode is slightly retracted from a front end face and a rear end face. 図7の半導体レーザのA−A矢視方向の断面図である。It is sectional drawing of the AA arrow direction of the semiconductor laser of FIG. 下部電極を基板の裏面のうち切り欠き以外の領域にだけ形成したときの半導体レーザの斜視図である。It is a perspective view of a semiconductor laser when a lower electrode is formed only in a region other than a notch in a back surface of a substrate. 図9の半導体レーザのA−A矢視方向の断面図である。It is sectional drawing of the AA arrow direction of the semiconductor laser of FIG. 応力発生部を切り欠き内にだけ設けたときの半導体レーザの斜視図である。It is a perspective view of a semiconductor laser when a stress generation part is provided only in a notch. 図11の半導体レーザのA−A矢視方向の断面図である。It is sectional drawing of the AA arrow direction of the semiconductor laser of FIG. 図1の半導体レーザの製造方法の一例について説明するための断面図である。It is sectional drawing for demonstrating an example of the manufacturing method of the semiconductor laser of FIG. 図13に続く工程について説明するための断面図である。It is sectional drawing for demonstrating the process following FIG. 図1の半導体レーザをアレイ化してなる半導体レーザアレイの斜視図である。FIG. 2 is a perspective view of a semiconductor laser array formed by arraying the semiconductor lasers of FIG. 1. 図15の半導体レーザアレイをヒートシンクに実装した半導体レーザ装置の斜視図である。FIG. 16 is a perspective view of a semiconductor laser device in which the semiconductor laser array of FIG. 15 is mounted on a heat sink.

符号の説明Explanation of symbols

1…半導体レーザ、2…半導体レーザアレイ、10…基板、11…下部クラッド層、12…活性層、12A…発光領域、13…上部ガイド層、14…コンタクト層、15…絶縁層、16…上部電極、17…下部電極、20…半導体層、30…リッジ部、31…低反射膜、32…高反射膜、40…、50…、60…サブマウント、70…ヒートシンク、71…ワイヤ、72…電極部材、73…絶縁板、74…ネジ、75…保護部材。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor laser, 2 ... Semiconductor laser array, 10 ... Substrate, 11 ... Lower clad layer, 12 ... Active layer, 12A ... Light emission area, 13 ... Upper guide layer, 14 ... Contact layer, 15 ... Insulating layer, 16 ... Upper Electrode, 17 ... lower electrode, 20 ... semiconductor layer, 30 ... ridge, 31 ... low reflection film, 32 ... high reflection film, 40 ..., 50 ..., 60 ... submount, 70 ... heat sink, 71 ... wire, 72 ... Electrode member, 73 ... insulating plate, 74 ... screw, 75 ... protective member.

Claims (12)

半導体基板と、
前記半導体基板の一の面上に形成された半導体層と、
前記半導体基板の、前記半導体層とは反対側の面上に形成された応力発生部と
を備え、
前記半導体層は、活性層と、前記活性層へ注入される電流を狭窄する帯状の電流狭窄構造とを前記半導体基板側から順に有すると共に、前記活性層および前記電流狭窄構造を間にして前記電流狭窄構造の延在方向に対向する一対の端面を有し、
前記半導体基板は、前記一対の端面のうち少なくとも一方の端面の直下およびその近傍に切り欠きを有し、
前記応力発生部は、前記活性層および前記半導体基板の熱膨張係数よりも大きな熱膨張係数を有する材料によって主に形成されると共に、少なくとも前記切り欠きの内部に形成されている半導体レーザ。
A semiconductor substrate;
A semiconductor layer formed on one surface of the semiconductor substrate;
A stress generating part formed on a surface of the semiconductor substrate opposite to the semiconductor layer;
The semiconductor layer has an active layer and a band-shaped current confinement structure for confining a current injected into the active layer in order from the semiconductor substrate side, and the current is interposed between the active layer and the current confinement structure. Having a pair of end faces facing the extending direction of the constriction structure;
The semiconductor substrate has a notch directly below and in the vicinity of at least one of the pair of end surfaces,
The stress generation part is a semiconductor laser mainly formed of a material having a thermal expansion coefficient larger than that of the active layer and the semiconductor substrate, and at least inside the notch.
前記切り欠きは、前記半導体基板のうち前記半導体層とは反対側から前記半導体基板をエッチングすることにより形成されたものである請求項1に記載の半導体レーザ。   2. The semiconductor laser according to claim 1, wherein the notch is formed by etching the semiconductor substrate from a side opposite to the semiconductor layer in the semiconductor substrate. 前記応力発生部は、少なくとも前記切り欠きを埋め込むように形成されている請求項2に記載の半導体レーザ。   The semiconductor laser according to claim 2, wherein the stress generating portion is formed so as to fill at least the notch. 前記応力発生部は、前記切り欠きを埋め込むと共に、前記半導体基板の、前記半導体層とは反対側の面全体に形成されている請求項2に記載の半導体レーザ。   3. The semiconductor laser according to claim 2, wherein the stress generating portion is formed on the entire surface of the semiconductor substrate opposite to the semiconductor layer while filling the notch. 前記半導体基板の、前記半導体層とは反対側の表面に下部電極を有し、
前記下部電極は、前記切り欠き以外の表面から前記切り欠き内の側面および底面に渡って形成されている請求項2に記載の半導体レーザ。
A lower electrode on the surface of the semiconductor substrate opposite to the semiconductor layer;
The semiconductor laser according to claim 2, wherein the lower electrode is formed from a surface other than the notch to a side surface and a bottom surface in the notch.
前記応力発生部および前記下部電極は金属からなり、互いに一体に形成されている請求項5に記載の半導体レーザ。   6. The semiconductor laser according to claim 5, wherein the stress generating part and the lower electrode are made of metal and are integrally formed with each other. 前記半導体基板の、前記半導体層とは反対側の表面のうち前記切り欠き以外の領域に下部電極を有する請求項1に記載の半導体レーザ。   2. The semiconductor laser according to claim 1, wherein a lower electrode is provided in a region other than the notch on a surface of the semiconductor substrate opposite to the semiconductor layer. 前記応力発生部は金属からなる請求項1に記載の半導体レーザ。   The semiconductor laser according to claim 1, wherein the stress generating portion is made of a metal. 前記金属は銅またはアルミニウムである請求項8に記載の半導体レーザ。   9. The semiconductor laser according to claim 8, wherein the metal is copper or aluminum. 前記切り欠きの、前記電流狭窄構造の延在方向と直交する方向の幅は、前記電流狭窄構造の、当該電流狭窄構造の延在方向と直交する方向の幅よりも広い請求項1に記載の半導体レーザ。   2. The width of the notch in a direction orthogonal to the extending direction of the current confinement structure is wider than a width of the current confinement structure in a direction orthogonal to the extending direction of the current confinement structure. Semiconductor laser. 前記切り欠きの深さは、前記半導体基板の厚さと等しいか、それよりも浅い請求項1に記載の半導体レーザ。   The semiconductor laser according to claim 1, wherein a depth of the notch is equal to or shallower than a thickness of the semiconductor substrate. 前記半導体層の、前記電流狭窄構造側の表面のうち少なくとも前記電流狭窄構造との対向領域全体に上部電極を有する請求項1に記載の半導体レーザ。   2. The semiconductor laser according to claim 1, wherein the semiconductor layer has an upper electrode over at least the entire region facing the current confinement structure in the surface of the semiconductor layer on the current confinement structure side.
JP2008211694A 2008-08-20 2008-08-20 Semiconductor laser Pending JP2010050199A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008211694A JP2010050199A (en) 2008-08-20 2008-08-20 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008211694A JP2010050199A (en) 2008-08-20 2008-08-20 Semiconductor laser

Publications (1)

Publication Number Publication Date
JP2010050199A true JP2010050199A (en) 2010-03-04

Family

ID=42067065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008211694A Pending JP2010050199A (en) 2008-08-20 2008-08-20 Semiconductor laser

Country Status (1)

Country Link
JP (1) JP2010050199A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504319B1 (en) * 2018-03-29 2019-04-24 三菱電機株式会社 Semiconductor device manufacturing method
CN110224300A (en) * 2018-03-02 2019-09-10 山东华光光电子股份有限公司 A kind of semiconductor laser structure and preparation method thereof
CN113540964A (en) * 2021-06-23 2021-10-22 武汉敏芯半导体股份有限公司 High-reliability edge-emitting laser and process
CN113632590A (en) * 2019-03-28 2021-11-09 夏普株式会社 Display element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224300A (en) * 2018-03-02 2019-09-10 山东华光光电子股份有限公司 A kind of semiconductor laser structure and preparation method thereof
CN110224300B (en) * 2018-03-02 2020-10-13 山东华光光电子股份有限公司 Semiconductor laser structure and preparation method thereof
JP6504319B1 (en) * 2018-03-29 2019-04-24 三菱電機株式会社 Semiconductor device manufacturing method
WO2019186888A1 (en) * 2018-03-29 2019-10-03 三菱電機株式会社 Semiconductor device production method
CN111902913A (en) * 2018-03-29 2020-11-06 三菱电机株式会社 Method for manufacturing semiconductor device
CN111902913B (en) * 2018-03-29 2024-07-12 三菱电机株式会社 Method for manufacturing semiconductor device
US12074065B2 (en) 2018-03-29 2024-08-27 Mitsubishi Electric Corporation Semiconductor device production method
CN113632590A (en) * 2019-03-28 2021-11-09 夏普株式会社 Display element
CN113540964A (en) * 2021-06-23 2021-10-22 武汉敏芯半导体股份有限公司 High-reliability edge-emitting laser and process

Similar Documents

Publication Publication Date Title
JP7137556B2 (en) Semiconductor laser device, semiconductor laser module, laser light source system for welding, and method for manufacturing semiconductor laser device
JP4352337B2 (en) Semiconductor laser and semiconductor laser device
EP2999062B1 (en) Semiconductor laser device
JP5307300B2 (en) Optical device, optical device manufacturing method, and laser module
US20180175587A1 (en) Monolithic wdm vcsels with spatially varying gain peak and fabry perot wavelength
US8175128B2 (en) Semiconductor laser element and semiconductor laser device
JP2021170673A (en) End face light emission type laser bar
JP4617907B2 (en) Optically integrated semiconductor light emitting device
JP2010050199A (en) Semiconductor laser
JP6887482B2 (en) Light emitting element
JP2010034267A (en) Broad-area type semiconductor laser device, broad-area type semiconductor laser array, laser display, and laser irradiation apparatus
US7646797B1 (en) Use of current channeling in multiple node laser systems and methods thereof
JP2019129216A (en) Nitride semiconductor laser element and semiconductor laser device
JP4799847B2 (en) Semiconductor laser device and manufacturing method thereof
JP2013179210A (en) Array type semiconductor laser device and manufacturing method thereof
JP3802465B2 (en) Vertical cavity surface emitting semiconductor laser
KR102103515B1 (en) Laser diode structure and manufacturing method
JP2010225737A (en) Light emitting device and light emitting module
JP2010123726A (en) Semiconductor laser and manufacturing method thereof
JP3671663B2 (en) Surface emitting semiconductor laser array
JP2006190762A (en) Semiconductor laser
US20230335972A1 (en) Semiconductor laser and semiconductor laser device
JP2009146920A (en) Semiconductor laser
JP7245061B2 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP2010098001A (en) Semiconductor laser device and method of manufacturing the same