JP2010045925A - Inverter and inverter apparatus - Google Patents
Inverter and inverter apparatus Download PDFInfo
- Publication number
- JP2010045925A JP2010045925A JP2008208637A JP2008208637A JP2010045925A JP 2010045925 A JP2010045925 A JP 2010045925A JP 2008208637 A JP2008208637 A JP 2008208637A JP 2008208637 A JP2008208637 A JP 2008208637A JP 2010045925 A JP2010045925 A JP 2010045925A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- control signal
- igbt
- switch
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 124
- 230000004044 response Effects 0.000 abstract description 65
- 230000009471 action Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000013461 design Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、インバータおよびインバータ装置に関する。 The present invention relates to an inverter and an inverter device.
インバータにおいて、直流電流を供給する電源と負荷との間に設けられたスイッチのオンオフ制御により、負荷に供給する交流電流の周波数や電流値を制御するタイプのものがある。このようなインバータに関する技術として、例えば特許文献1に開示されたものがある。
図10は、従来のインバータシステムの構成を示す回路図である。
同図に示すように、このインバータシステムは、インバータ装置100、電源2、及び負荷3からなる。インバータ装置100は、PWM(Pulse Width Modulation)制御を行う三相方式のインバータ装置であり、制御装置150と、3つのインバータ200U,200V,200Wとを備える。インバータ200U,200V,200Wは、電源2に対して並列に接続されている。インバータ200Uは、2つのインバータ回路300U,400Uからなり、インバータ回路300U,400Uの間には、負荷3が接続される接続端PUが設けられている。インバータ200V,200Wもこれと同等の構成を有する。インバータ200U,200V,200Wにおいては、制御装置150により各インバータ回路におけるスイッチのオンオフが制御されて、接続端PU,PV,PWを介して負荷3の各相の負荷に電流が供給される。なお、以下では、インバータ200U,200V,200Wのそれぞれを区別しない場合には末尾のアルファベットを省略して「インバータ200」と称する。インバータ回路300,400についても同様とし、接続端については「接続端P」と称する。
FIG. 10 is a circuit diagram showing a configuration of a conventional inverter system.
As shown in the figure, this inverter system includes an inverter device 100, a power source 2, and a load 3. The inverter device 100 is a three-phase inverter device that performs PWM (Pulse Width Modulation) control, and includes a
図11は、図10に示したインバータ装置100のうち、制御装置150及び1相分のインバータ200の構成を示した回路図である。
同図に示すように、インバータ200は、電源2の正極−負極間に直列に接続されたインバータ回路300,400からなる。インバータ回路300は、抵抗31、絶縁ゲートバイポーラトランジスタ(以下、IGBT(Insulated Gate Bipolar Transistor)という)33、及びダイオード34を備えている。IGBT33は、電源2の正極と負荷3が接続される接続端Pとの間に設けられている。インバータ回路400も、インバータ回路300と同等の構成を有しており、負荷3が接続される接続端Pと電源2の負極との間にIGBT43が設けられている。インバータ回路300,400のIGBT33,43は、それぞれ電源2と負荷3とを導通させるためのオン状態となるか、又は電源2と負荷3とを導通させないオフ状態のうち、いずれかの状態となるスイッチとして機能する。IGBT33,43のオンオフを制御する制御装置150は、電位がハイレベルの制御信号(以下、この制御信号を“H”と称する。)と、電位がローレベルの制御信号(以下、この制御信号を“L”と称する。)とのいずれかを出力する。制御装置150によって出力された制御信号“H”がIGBTのゲートに入力されると、ゲート電位は上昇し、そのIGBTはオフ状態からオン状態に切り替えられる。そして、制御装置150によって出力される制御信号“L”に切り替えられると、IGBTはオン状態からオフ状態に切り替えられる。
FIG. 11 is a circuit diagram showing a configuration of
As shown in the figure, the
ところで、インバータ装置100においては、インバータ200U,200V,200WのそれぞれについてIGBT33,43が同時にオン状態となる“同時点弧”を回避することが必要である。同時点弧が発生した場合、インバータ回路300と、インバータ回路400とが短絡されて、インバータ装置100内や負荷3に規定値以上の大きな電力が供給されてしまい、インバータシステム内の構成部品が故障してしまったり、事故の原因となってしまうからである。そこで、制御装置150は、同時点弧が起こらないように、インバータ回路300,400のそれぞれのIGBTを交互にオン状態とするように制御信号を出力する。しかしながら、IGBT等のスイッチでは、或る程度の長さのターンオン期間及びターンオフ期間を要する。これらの期間の長さによりスイッチの応答速度が決定付けられ、ターンオン期間及びターンオフ期間が短いスイッチは応答速度が高く、反対に、ターンオン期間及びターンオフ期間が長いスイッチは応答速度が低い。
By the way, in inverter apparatus 100, it is necessary to avoid “simultaneous ignition” in which
同時点弧を回避するために、インバータ回路300,400のどちらも導通させないようにする期間である「デッドタイム」を設けることが、従来から行われている。スイッチとして用いる素子にはその個体差があり、応答速度にばらつきがあるので、このばらつきも加味して、十分に長い期間のデッドタイムが設定される。ただし、このデッドタイムが長くなると、負荷3に供給される交流電流の波形が劣化するため好ましくない。したがって、インバータ等の高いスイッチング周波数を必要とする場合には、応答速度に優れているIGBT等をスイッチとして用いることが多い。しかしながら、IGBTのコレクタ・エミッタ間の耐圧はおよそ1400V〜2000Vであり、さほど大きくない。よって、負荷3を制御するための出力電力が大きいインバータ装置においては、スイッチとして使用することのできる素子の種類が、耐圧の大きなものに限られている。
そこで、本発明の目的は、インバータにおけるスイッチにおいて、その応答速度を高くするとともに、出力電力の大きなインバータへの適用を可能とすることにある。
In order to avoid the arc at the same time, it has been conventionally performed to provide a “dead time” that is a period in which neither of the
Accordingly, an object of the present invention is to increase the response speed of a switch in an inverter and to enable application to an inverter having a large output power.
上述した課題を解決するために、本発明は、複数のスイッチ回路をそれぞれ有する第1及び第2のインバータ回路を備え、各々の前記スイッチ回路は、一端と他端とを備え、ハイレベル又はローレベルの電位の制御信号が当該一端に入力される抵抗と、一端と他端とを備え、前記抵抗と並列に接続された容量性素子であって、前記制御信号が当該一端に入力され、入力された当該制御信号の電位がローレベルからハイレベルに切り替えられたときから電荷を蓄え始め、当該制御信号の電位がハイレベルからローレベルに切り替えられると、蓄えた電荷を放出する容量性素子と、直流電流の供給源と負荷との間に設けられるとともに、前記抵抗の他端及び前記容量性素子の他端に接続され、前記抵抗の他端及び前記容量性素子の他端から供給される前記制御信号の電位がハイレベルのときには導通状態となり、前記抵抗の他端及び前記容量性素子の他端から供給される前記制御信号の電位がローレベルのときには非導通状態となるスイッチとを有し、前記供給源の一方の極と前記負荷との間において、前記第1のインバータ回路の複数の前記スイッチ回路がそれぞれ有する前記スイッチが、直列に接続され、前記供給源の他方の極と前記負荷との間において、前記第2のインバータ回路の複数の前記スイッチ回路がそれぞれ有する前記スイッチが、直列に接続されていることを特徴とするインバータを提供する。
本発明のインバータは、複数のスイッチ回路をそれぞれ有する第1及び第2のインバータ回路を備え、各々のスイッチ回路において、一端から制御信号が入力される抵抗と、容量性素子とが並列に接続され、これらの他端には、直流電流の供給源と負荷との間に設けられたスイッチが接続されている。制御信号の電位がローレベルからハイレベルに切り替えられると、そのときから容量性素子は電荷を蓄え始め、スイッチには突入電流が流れて導通状態となる。制御信号の電位がハイレベルからローレベルに切り替えられると、そのときから容量性素子に蓄えられた電荷は放出され、スイッチには逆バイアスが加わって電位が低下し、非導通状態となる。また、前記供給源の一方の極と前記負荷との間において、第1のインバータ回路の複数のスイッチ回路がそれぞれ有する前記スイッチが、直列に接続され、前記供給源の他方の極と前記負荷との間において、前記第2のインバータ回路の複数の前記スイッチ回路がそれぞれ有するスイッチが、直列に接続されている。これにより、スイッチは速やかに導通状態と非導通状態とが切り替わり、インバータにおけるスイッチの応答速度を高くすることができるし、複数のスイッチが直列に接続されることによりスイッチ回路の耐圧は大きくなり、出力電力の大きなインバータ装置にも本発明を適用することができる。
In order to solve the above-described problems, the present invention includes first and second inverter circuits each having a plurality of switch circuits, and each of the switch circuits includes one end and the other end, and has a high level or a low level. A capacitive element connected in parallel with the resistor, the resistor having a level potential control signal input to the one end, and one end and the other end, the control signal being input to the one end A capacitive element that starts storing charges when the potential of the control signal is switched from low level to high level, and discharges the stored charge when the potential of the control signal is switched from high level to low level; Provided between a source of DC current and a load, connected to the other end of the resistor and the other end of the capacitive element, and supplied from the other end of the resistor and the other end of the capacitive element. A switch that is conductive when the potential of the control signal is high, and is non-conductive when the potential of the control signal supplied from the other end of the resistor and the other end of the capacitive element is low. And the switch included in each of the plurality of switch circuits of the first inverter circuit is connected in series between one pole of the supply source and the load, and the other pole of the supply source Provided is an inverter characterized in that the switches included in each of the plurality of switch circuits of the second inverter circuit are connected in series with the load.
An inverter according to the present invention includes first and second inverter circuits each having a plurality of switch circuits. In each switch circuit, a resistor to which a control signal is input from one end and a capacitive element are connected in parallel. These other ends are connected to a switch provided between a DC current supply source and a load. When the potential of the control signal is switched from the low level to the high level, the capacitive element starts to store electric charges from that time, and an inrush current flows through the switch and becomes conductive. When the potential of the control signal is switched from the high level to the low level, the electric charge stored in the capacitive element is released from that time, and a reverse bias is applied to the switch to lower the potential and enter a non-conductive state. In addition, between the one pole of the supply source and the load, the switches included in each of the plurality of switch circuits of the first inverter circuit are connected in series, and the other pole of the supply source and the load The switches included in the plurality of switch circuits of the second inverter circuit are connected in series. As a result, the switch is quickly switched between a conductive state and a non-conductive state, the response speed of the switch in the inverter can be increased, and the multiple switches connected in series increases the breakdown voltage of the switch circuit, The present invention can also be applied to an inverter device having a large output power.
また、本発明のインバータにおいて、前記スイッチは、絶縁ゲートバイポーラトランジスタであり、前記絶縁ゲートバイポーラトランジスタのゲートが前記抵抗の他端及び前記容量性素子の他端にそれぞれ接続され、当該ゲートに供給される制御信号の電位がハイレベルのときには、前記絶縁ゲートバイポーラトランジスタのコレクタとエミッタとを導通させる状態となるようにしてもよい。
このインバータにおいて、制御信号の電位がハイレベルのときには、スイッチである絶縁ゲートバイポーラトランジスタは、コレクタ及びエミッタを介して前記供給源と前記負荷とを導通させた導通状態となる。絶縁ゲートバイポーラトランジスタは応答速度に優れており、スイッチの応答速度をさらに高くすることができる。
In the inverter of the present invention, the switch is an insulated gate bipolar transistor, and the gate of the insulated gate bipolar transistor is connected to the other end of the resistor and the other end of the capacitive element, and is supplied to the gate. When the potential of the control signal is high, the collector and emitter of the insulated gate bipolar transistor may be brought into conduction.
In this inverter, when the potential of the control signal is at a high level, the insulated gate bipolar transistor as a switch is in a conducting state in which the supply source and the load are conducted through the collector and the emitter. The insulated gate bipolar transistor has excellent response speed, and the response speed of the switch can be further increased.
また、本発明は、上記構成のいずれか一方に記載のインバータと、前記第1のインバータ回路が備える複数の前記スイッチに、前記抵抗及び前記容量性素子を介してハイレベルの電位の前記制御信号を供給するときには、前記第2のインバータ回路が備える複数の前記スイッチに前記抵抗及び前記容量性素子を介してローレベルの電位の前記制御信号を供給し、前記第2のインバータが備える前記スイッチに前記抵抗及び前記容量性素子を介してハイレベルの電位の前記制御信号を供給するときには、前記第1のインバータが備える複数の前記スイッチに前記抵抗及び前記容量性素子を介してローレベルの電位の前記制御信号を供給する制御手段とを備えることを特徴とするインバータ装置を提供する。
このインバータ装置は、複数のスイッチ回路をそれぞれ有する第1及び第2のインバータ回路を備え、各々のスイッチ回路において、一端が制御手段に接続された抵抗と、容量性素子とが並列に接続され、これらの他端には、直流電流の供給源と負荷との間に設けられたスイッチが接続されている。制御信号が供給する制御信号の電位がローレベルからハイレベルに切り替えられると、そのときから容量性素子は電荷を蓄え始め、スイッチには突入電流が流れて導通状態となる。制御信号が供給する制御信号の電位がハイレベルからローレベルに切り替えられると、そのときから容量性素子に蓄えられた電荷は放出され、スイッチには逆バイアスが加わって電位が低下し、非導通状態となる。また、前記供給源の一方の極と前記負荷との間において、第1のインバータ回路の複数のスイッチ回路がそれぞれ有する前記スイッチが、直列に接続され、前記供給源の他方の極と前記負荷との間において、前記第2のインバータ回路の複数の前記スイッチ回路がそれぞれ有するスイッチが、直列に接続されている。これにより、スイッチは速やかに導通状態と非導通状態とが切り替わり、インバータ装置におけるスイッチの応答速度を高くすることができるし、複数のスイッチが直列に接続されることによりスイッチ回路の耐圧は大きくなり、本発明のインバータ装置の出力電力を大きくすることができる。
In addition, the present invention provides the control signal having a high-level potential via the resistor and the capacitive element to the inverter according to any one of the above-described configurations and the plurality of switches included in the first inverter circuit. Is supplied to the plurality of switches included in the second inverter circuit through the resistor and the capacitive element, and the control signal having a low level potential is supplied to the switches included in the second inverter. When the control signal having a high level potential is supplied via the resistor and the capacitive element, a low level potential is supplied to the plurality of switches included in the first inverter via the resistor and the capacitive element. There is provided an inverter device comprising control means for supplying the control signal.
The inverter device includes first and second inverter circuits each having a plurality of switch circuits. In each switch circuit, a resistor having one end connected to the control unit and a capacitive element are connected in parallel. A switch provided between a DC current supply source and a load is connected to the other ends. When the potential of the control signal supplied by the control signal is switched from the low level to the high level, the capacitive element starts to store electric charges from that time, and an inrush current flows through the switch and becomes conductive. When the potential of the control signal supplied by the control signal is switched from the high level to the low level, the charge stored in the capacitive element is released from that time, and the reverse bias is applied to the switch to lower the potential and non-conduction It becomes a state. In addition, between the one pole of the supply source and the load, the switches included in each of the plurality of switch circuits of the first inverter circuit are connected in series, and the other pole of the supply source and the load The switches included in the plurality of switch circuits of the second inverter circuit are connected in series. As a result, the switch is quickly switched between the conductive state and the non-conductive state, and the response speed of the switch in the inverter device can be increased, and the multiple switches are connected in series to increase the withstand voltage of the switch circuit. The output power of the inverter device of the present invention can be increased.
また、本発明のインバータ装置において、前記第1及び第2のインバータ回路が備える複数の前記スイッチ回路の前記容量性素子は、容量の総和が変化する1又は複数の容量性素子であり、前記制御手段によってハイレベルの前記制御信号が供給されてから、当該制御信号が供給されたインバータ回路が備える各々の前記スイッチが導通状態になるまでの各期間の差を特定する期間特定手段と、前記期間特定手段によって特定される前記期間の差が大きい場合には、その差が小さくなるように、当該各々のスイッチを備える複数のスイッチ回路における1又は複数の前記容量性素子の容量の総和を変化させる容量制御手段とを備ようにしてもよい。
このインバータ装置において、複数の前記スイッチ回路は、容量の総和が変化する1又は複数の容量性素子を備え、期間特定手段は、ハイレベルの制御信号が供給されてから、その制御信号が供給されたインバータ回路が備える各々のスイッチが導通状態になるまでの各期間の差を特定し、容量制御手段は、期間特定手段によって特定される期間の差が大きい場合には、その差が小さくなるように、各インバータ回路が備える容量性素子の容量の総和を変化させる。容量性素子の容量の総和を変化させると、スイッチの応答速度は変わるので、自装置で各インバータ回路が備えるスイッチの応答速度を高めつつ、それらを一致させる制御を行うことができ、複数のスイッチが直列に接続されることによりスイッチ回路の耐圧は大きくなり、出力電力を大きくすることができる。
In the inverter device of the present invention, the capacitive elements of the plurality of switch circuits included in the first and second inverter circuits are one or a plurality of capacitive elements in which a total sum of the capacitances changes, and the control Period specifying means for specifying a difference between the periods from when the high-level control signal is supplied by the means until each of the switches included in the inverter circuit to which the control signal is supplied becomes conductive; and When the difference between the periods specified by the specifying means is large, the total sum of the capacitances of the one or more capacitive elements in the plurality of switch circuits including the respective switches is changed so that the difference becomes small. Capacity control means may be provided.
In the inverter device, the plurality of switch circuits include one or a plurality of capacitive elements whose total capacitance changes, and the period specifying unit is supplied with the control signal after the high-level control signal is supplied. The difference between the periods until the respective switches included in the inverter circuit are turned on is specified, and the capacity control means reduces the difference when the difference between the periods specified by the period specifying means is large. In addition, the sum of the capacities of the capacitive elements included in each inverter circuit is changed. When the total capacitance of the capacitive elements is changed, the response speed of the switch changes. Therefore, it is possible to perform control to match them while increasing the response speed of the switch included in each inverter circuit in its own device. Are connected in series, the withstand voltage of the switch circuit is increased, and the output power can be increased.
本発明によれば、インバータにおけるスイッチにおいて、その応答速度を高くするとともに、出力電力の大きなインバータへ適用することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, in the switch in an inverter, while making the response speed high, it becomes possible to apply to an inverter with big output electric power.
次に、本発明を実施するための最良の形態について、図面を参照しながら説明する。
(A)第1実施形態
まず、本発明の第1実施形態について説明する。
図1は、本実施形態におけるインバータシステムの構成を示す回路図である。
同図に示すように、このインバータシステムは、インバータ装置1、電源2及び負荷3からなる。インバータ装置1は、電源2から供給された直流電力を交流電力に変換して負荷3に出力する、三相電圧型PWMインバータを採用したインバータ装置である。インバータ装置1は、制御装置10と、負荷3に三相交流の電流を供給するための3つのインバータ20U,20V,20Wとを備える。インバータ20U,20V,20Wは、電源2に対してそれぞれ並列に接続されている。インバータ20Uは、互いに直列に接続されたインバータ回路30Uとインバータ回路40Uとを有している。同様に、インバータ20Vは、互いに直列に接続されたインバータ回路30Vと40Vとを有し、インバータ20Wは、互いに直列に接続されたインバータ回路30Wと40Wとを有する。インバータ20U,20V,20Wでは、それぞれが備える両インバータ回路の接続点が接続端PU,PV,PWとなっており、これらの接続端PU,PV,PWを介して負荷3に対して電流が供給される。制御装置10は、PWM制御によって負荷3に供給する交流電流の電流値乃至交流電圧の電圧値や周波数及び位相を制御する。
なお、インバータ20U,20V,20Wの構成はそれぞれ同じであるから、以下では、これらを区別しない場合には末尾のアルファベットを省略して「インバータ20」と称する。インバータ回路30,40についても同様とし、接続端については「接続端P」と総称する。
Next, the best mode for carrying out the present invention will be described with reference to the drawings.
(A) First Embodiment First, a first embodiment of the present invention will be described.
FIG. 1 is a circuit diagram showing a configuration of an inverter system in the present embodiment.
As shown in the figure, this inverter system includes an inverter device 1, a power source 2 and a load 3. The inverter device 1 is an inverter device employing a three-phase voltage type PWM inverter that converts DC power supplied from a power source 2 into AC power and outputs the AC power to a load 3. The inverter device 1 includes a
In addition, since the configurations of the
電源2は、直流電流の供給源として機能し、例えば、商用電源から供給される交流電流を直流電力に変換してインバータ装置1に供給するコンバータや、インバータ装置1に直流電流を供給するための蓄電池等である。負荷3は、U相、V相、W相からなる3相の負荷がY結線によって接続され、インバータ装置1からの三相交流の電流の供給を受けて作動する。ここでの負荷3は、その駆動に大きな電力を要するモータ等の負荷であり、例えば車両衝突試験を実施するためのダイナモメータである。ダイナモメータにおいては、実車走行パタンを台上でシミュレートさせながら耐久試験を行う。この場合において、インバータ装置1は、ダイナモメータの発生トルクや回転数を制御し、種々の衝突条件での車両衝突試験を実施できるような制御(PWM制御)を行う。 The power source 2 functions as a DC current supply source. For example, a converter that converts an AC current supplied from a commercial power source into DC power and supplies the inverter device 1 or a DC current to the inverter device 1 is supplied. A storage battery or the like. The load 3 is operated by receiving a three-phase alternating current from the inverter device 1 by connecting three-phase loads including a U-phase, a V-phase, and a W-phase by Y connection. The load 3 here is a load such as a motor that requires a large amount of electric power to drive the load 3, and is a dynamometer for performing a vehicle collision test, for example. In the dynamometer, the endurance test is performed while simulating the actual vehicle running pattern on the table. In this case, the inverter device 1 performs control (PWM control) such that the generated torque and the rotation speed of the dynamometer are controlled and vehicle collision tests can be performed under various collision conditions.
図2は、インバータ装置1の構成を示す回路図である。同図においては、図1に示したインバータ装置1のうち、制御装置10及び1相分のインバータ20を示している。
制御装置10は、基板上に設けられたCPU、メモリ及びドライブ回路等を備えており、インバータ装置1内の各部の制御を行う。制御装置10は、負荷3の駆動を制御するために、外部から入力される始動指令や回転数指令、発生トルク指令等の制御指令に従って、インバータ20に対してパルス信号である制御信号を出力する。ここでは、制御装置10は、電位が高いハイレベルの制御信号“H”、又は電位が低いローレベルの制御信号“L”のいずれかを供給する。制御装置10に設けられる図示せぬドライブ回路は、例えば高速フォトカプラであり、インバータ装置1における制御装置10、及びインバータ20における制御系統の回路部分と、電源2からの電流が供給される電力系統の回路部分とを電気的に絶縁する。
FIG. 2 is a circuit diagram showing a configuration of the inverter device 1. In the same figure, the
The
インバータ回路30は、電源2の正極と接続端Pとの間に直列に接続されたスイッチ回路30X及び30Yを有する。
スイッチ回路30Xは、抵抗31と、コンデンサ32と、IGBT33と、ダイオード34とを備える。抵抗31は、一端と他端とを備え、制御装置10からの制御信号“H”又は“L”がその一端に入力される。コンデンサ32は、一端と他端とを備え、抵抗31と並列に接続された容量性素子である。IGBT33は、ゲートG1が抵抗31の他端、及びコンデンサ32の他端にそれぞれ接続されている。また、IGBT33のコレクタC1は、電源2の正極に接続されている。このIGBT33は、導通状態であるオン状態と、非導通状態であるオフ状態のいずれかをとるスイッチとして機能する。例えば、制御装置10から抵抗31及びコンデンサ32を介して供給される制御信号が“H”のときには、IGBT33はコレクタC1とエミッタE1とを導通するオン状態となる。一方、制御装置10から、抵抗31及びコンデンサ32を介して供給される制御信号が“L”のときには、IGBT33はコレクタC1とエミッタE1とを導通させない、つまり電源2と負荷3とを導通させないオフ状態となる。ダイオード34は、IGBT33のコレクタC1とエミッタE1との間に逆方向接続された一方向性素子である。ダイオード34は、IGBT33がオン状態からオフ状態に切り替えられたときにIGBT33が破損しないように、過渡電流の供給経路を確保するために設けられたものである。
The
The
スイッチ回路30Yは、抵抗35と、コンデンサ36と、IGBT37と、ダイオード38とを備える。スイッチ回路30Yは、スイッチ回路30Xと同等の構成を有しており、抵抗31と、コンデンサ32と、IGBT33と、ダイオード34とを、それぞれ抵抗35と、コンデンサ36と、IGBT37と、ダイオード38とに置き換えたものと同等の構成である。IGBT37のコレクタC2は、スイッチ回路30XのIGBT33のエミッタE1に接続されている。エミッタE2は、接続端Pを介して負荷3に接続されている。このIGBT37もスイッチとして機能し、制御装置10から、抵抗35及びコンデンサ36を介して供給される制御信号が“H”のときには、コレクタC2とエミッタE2とを導通するオン状態となる。制御信号が“H”である場合、前述したようにIGBT33はオン状態になっているから、このとき、電源2と負荷3とがIGBT33,37を介して導通することになる。よって、IGBT37は、電源2からIGBT33を介して供給される電流を、自身のコレクタC2及びエミッタE2を介して負荷3に供給させる。一方、制御装置10から、抵抗35及びコンデンサ36を介して供給される制御信号が“L”のときには、IGBT37はコレクタC4とエミッタE4とを導通させない、つまり電源2と負荷3とを導通させないオフ状態となる。
このような構成のもと、インバータ回路30においては、IGBT33,37が共にオン状態のときには、電源2の正極から供給される電流を、IGBT33、IGBT37及び接続端Pを介して負荷3に供給させる。一方、IGBT33及びIGBT37のいずれか一方でもオフ状態のときには、インバータ回路30は、電源2から負荷3に電流を供給させない。
The
Under such a configuration, in the
インバータ回路40は、接続端Pと電源2の負極との間に直列に接続されたスイッチ回路40X,40Yを有する。
スイッチ回路40Xは、抵抗41と、コンデンサ42と、IGBT43と、ダイオード44とを備え、インバータ回路30のスイッチ回路30Xと同等の回路構成である。また、IGBT43のコレクタC3は、スイッチ回路30YのIGBT37のエミッタE2に接続されるとともに、接続端Pを介して負荷3に接続されている。このIGBT43もスイッチとして機能し、制御装置10から供給される制御信号が“H”のときには、コレクタC3とエミッタE3とを導通するオン状態となる。一方、制御装置10から、抵抗41及びコンデンサ42を介して供給される制御信号が“L”のときには、コレクタC3とエミッタE3とを導通させない、つまり電源2と負荷3とを導通させないオフ状態となる。
The inverter circuit 40 includes
The
スイッチ回路40Yは、抵抗45と、コンデンサ46と、IGBT47と、ダイオード48とを備える。スイッチ回路40Yは、スイッチ回路30Yと同等の構成を有している。IGBT47のコレクタC4は、スイッチ回路40XのIGBT43のエミッタE3に接続される。エミッタE4は、電源2の負極に接続されている。このIGBT47もスイッチとして機能し、制御装置10から、抵抗45及びコンデンサ46を介して供給される制御信号が“H”のときには、コレクタC4とエミッタE4とを導通するオン状態となる。一方、制御装置10から、抵抗45及びコンデンサ46を介して供給される制御信号が“L”のときには、コレクタC4とエミッタE4とを導通させない、負荷3と電源2とを導通させないオフ状態となる。
このような構成のもと、インバータ回路40においては、IGBT43及びIGBT47が共にオン状態のときには、負荷3から接続端Pを介して供給される電流を電源2の負極に供給させる。一方、IGBT43及びIGBT47のいずれか一方でもオフ状態のときには、インバータ回路40は、負荷3から電源2に電流を供給させない。
The
Under such a configuration, in the inverter circuit 40, when both the
このように、インバータ装置1においては、電源2の一方の極である正極と負荷3との間において、第1のインバータ回路であるインバータ回路30の複数のスイッチ回路30X,30Yがそれぞれ有するIGBT33,37が、直列に接続されている。また、電源2の他方の極である負極と負荷3との間において、第2のインバータ回路であるインバータ回路40の複数のスイッチ回路40X,40Yがそれぞれ有するIGBT43,47が、直列に接続されている。この構成により、インバータ装置1が負荷3の駆動を制御するときには、スイッチとして機能するIGBT1つあたりに加わる電圧が分圧される。つまり、スイッチ回路におけるスイッチが1つのだけの場合と比べると、IGBTのコレクタ・エミッタ間に加わる電圧は1/2となる。スイッチ回路を直列した数に応じて、IGBTに加わる電圧が分圧されて小さくなるので、負荷3への出力電力が大きく、その駆動のために電源2からインバータ装置1に大きな電流が供給される場合であっても、インバータ装置1における各スイッチ(IGBT)には、その耐圧以上の電圧が加わらずに済む。
As described above, in the inverter device 1, the
また、インバータ20において、インバータ回路30にはコンデンサ32,36を設け、インバータ回路40にはコンデンサ42,46を設けている。以下、その理由について説明する。
図2に示すように、インバータ回路30において、コンデンサ32は抵抗31に対して並列に接続され、コンデンサ36は抵抗35に対して並列に接続され、インバータ回路40において、コンデンサ42は抵抗41に対して並列に接続され、コンデンサ46は抵抗45に対して並列に接続されている。これら各IGBTのゲート側に設けられたコンデンサ32,36,42,46は、それぞれIGBT33,37,43,47がオフ状態からオン状態に切り替えられるときのターンオン期間、及びオン状態からオフ状態に切り替えられるときのターンオフ期間を短縮させるために設けられたものである。また、各スイッチ回路において、すべてのIGBTがオン状態でないときに電源2から大きな電流が供給されてしまうと、IGBTのコレクタ・エミッタ間にその耐圧以上の電圧が加わってしまい破損してしまうことがある。したがって、これらのコンデンサの作用により、IGBTの応答速度を高くするとともに、複数のIGBTの応答速度を一致させようというわけである。
In the
As shown in FIG. 2, in the
IGBTのゲート側に設けられたコンデンサの作用について、具体的に説明する。なお、各コンデンサの作用はそれぞれ同じであるため、ここでは、コンデンサ32を含むスイッチ回路30Xを例に挙げて説明する。
図3において、(a)は、制御装置10が制御信号を出力する様子を示したタイムチャートで、(b)は、IGBT33のゲートG1に流れ込むゲート電流IGの遷移の様子を示したタイムチャートである。なお、同図(a)において、制御信号“H”が出力される期間を“H”で表し、制御信号“L”が出力される期間を“L”で表している。また、同図(b)において、制御装置10からIGBT33のゲートG1の方向へゲート電流IGが流れるときの電流値を正で表し、ゲートG1から制御装置10の方向へゲート電流IGが流れるときの電流値を負で表している。なお、同図に示す時刻t=taよりも前においては、制御装置10により制御信号“L”が出力されており、この期間においてコンデンサ32には電荷は蓄えられていないものとする。また、図4は、図3に示した各時刻、及び期間におけるスイッチ回路30Xに流れるゲート電流IGの様子を説明する図である。
The action of the capacitor provided on the gate side of the IGBT will be specifically described. In addition, since the effect | action of each capacitor | condenser is respectively the same, the
3, (a) is a time chart showing how the
まず、図3(a)に示すように、時刻t=taにおいて、制御装置10が出力する制御信号が“L”から“H”に切り替えられると、同図(b)に示すように、直ちに制御信号“H”に応じたゲート電流IGがIGBT33のゲートG1に流れ込む。このときの電流経路は図4(a)に示すとおりで、制御装置10からコンデンサ32を経由してゲート電流IGが流れる。制御装置10により出力される制御信号が“L”から“H”に切り替えられたときから、制御装置10側がコンデンサ32側よりも高電位となり、この電位差により制御装置10からコンデンサ32に電荷が供給されて、コンデンサ32は電荷を蓄え始める。このときコンデンサ32に供給される電流は突入電流と呼ばれ、その電流値は比較的大きい。よって、図3(b)に示すように、ゲート電流IGの電流値もIs(>0)という具合に大きくなっているのである。このように充電開始時に流れる大電流の作用により、IGBT33内の各キャリアの移動がスムーズに行われてゲート電位は上昇しやすくなる。ゲート電位が早く上昇するということは、コレクタC1及びエミッタE1間が早く導通するということを意味している。したがって、コンデンサ32が設けられていない構成と比べて、IGBT33は速やかにオフ状態からオン状態に切り替えられ、ターンオン期間は短縮される。なお、図3(b)に示すように、制御信号が“L”から“H”に切り替えられてから、時間が経過するにつれて充電の速度は小さくなるので、これによりゲート電流IGも次第に小さくなっていく。
First, as shown in FIG. 3A, when the control signal output from the
続いて、図3(a)に示すように、コンデンサ32に充分な電荷が蓄えられ、制御装置10により制御信号“H”が出力されている期間においては、図4(b)に示す期間tbのように、突入電流の電流値Isよりも小さい電流値If(>0)のゲート電流IGが流れる。このとき、図4(b)に示すように、制御装置10から抵抗31を経由してIGBT33のゲートG1にゲート電流IGは流れ、コンデンサ32側にはゲート電流IGは流れない。したがって、一定電位である制御信号“H”に応じて一定の電流値Ifのゲート電流IGが、抵抗31を介してIGBT33のゲートG1に流れる。
Subsequently, as shown in FIG. 3A, during the period in which sufficient charge is stored in the
そして、図3(a)に示すように、時刻t=tcにおいて、制御装置10が出力する制御信号が“H”から“L”に切り替えられると、同図(b)に示すように、直ちにこの切り替えに応じたゲート電流IGが流れる。このときのゲート電流IGの電流値Irは負であり、図4(c)に示すように、IGBT33のゲートG1から、コンデンサ32を経由して制御装置10にゲート電流IGが流れる。ゲート電流IGの電流値が急激に負の電流値Irにまで上昇するのは、コンデンサ32に蓄えられた電荷の作用による。制御装置10によって出力される制御信号が“H”から“L”に切り替えられると、電荷が蓄えられた高電位側のコンデンサ32から低電位側の制御装置10に対して、蓄えられた電荷が放出される。このとき、高電位側のIGBT33のゲートG1にも逆バイアスが加わるので、図4(c)に示すような電流経路で、電流値の大きなゲート電流IGが流れる。この電流により、IGBT33のゲートG1、コレクタC1間にあった少数キャリアが速やかにオフ状態のときの状態に戻るよう移動する。この作用により、IGBT33のゲート電位は速やかに低下する。このようにして、コンデンサ32が設けられていない構成と比べて、上記キャリアの移動がさらにスムーズになり、IGBT33は速やかにオン状態からオフ状態に切り替えられて、ターンオフ期間は短縮される。なお、時刻t=tcの後においては、放電の速度は時間経過と共に次第に小さくなるので、これによりゲート電流IGは次第に小さくなる。コンデンサ32の放電が完了すると、ゲート電流IGは流れなくなる。
As shown in FIG. 3A, when the control signal output from the
また、図3(b)に示すように、時刻t=tdに、制御装置10が出力する制御信号が“L”から“H”が切り替えられて、期間t=teに“H”の制御信号が出力され、時刻t=tfに“H”から“L”に切り替えられているが、このときにも上記と同様にして、IGBT33のオンオフが切り替えられる。また、これと同じ原理で、スイッチ回路30Yや、インバータ回路40のスイッチ回路40X,40Yにおいても、コンデンサの作用によりIGBTのターンオン期間及びターンオフ期間は共に短縮される。すなわち、インバータ20のスイッチであるIGBT33,37,43,47の応答速度は、コンデンサ32,36,42,46が設けられない構成と比べて高くなる。
Further, as shown in FIG. 3B, at time t = td, the control signal output from the
また、各IGBTの応答速度は、それぞれゲート側に設けられたコンデンサの静電容量の大きさに依存する。ここで、図5は、コンデンサの静電容量と、IGBTの応答速度との関係を概略的に示したグラフである。
同図に示すように、コンデンサの静電容量が大きくなるほど、IGBTの応答速度は大きくなる傾向を示している。上述したように、ターンオンにおいては、制御信号が“L”から“H”に切り替えられたときに、突入電流がゲート電流IGとして流れる。コンデンサの静電容量が大きいほど、蓄えられる電荷量も大きくなるので、より大きな電流がゲート電流IGとして流れる。これにより、さらにゲート電位はさらに上昇しやすくなって、IGBTはよりスムーズにオフ状態からオン状態に切り替わる。また、制御装置10によって出力される制御信号が“H”から“L”に切り替えられたときにおいても、コンデンサの静電容量が大きいほど放出される電荷量も大きくなるので、IGBTにおける少数キャリアの移動がさらにスムーズになってターンオフ期間が短縮される。このような理由から、IGBTの応答速度は、コンデンサの静電容量が大きくなるにつれて大きくなる。
ただし、コンデンサの容量が大きすぎても、ゲート・エミッタ間の電位が飽和状態(オン状態)のときの電位に達してしまうと、それ以上はコンデンサに充電されることはなく、応答速度が高くなることもない。よって、コンデンサの容量は、IGBTの耐圧や負荷3の負荷特性に応じて適切な容量のものにすることが望ましい。これと同様の作用が、インバータ20U,20V,20Wのそれぞれについて得られる。
The response speed of each IGBT depends on the capacitance of the capacitor provided on the gate side. Here, FIG. 5 is a graph schematically showing the relationship between the capacitance of the capacitor and the response speed of the IGBT.
As shown in the figure, the response speed of the IGBT tends to increase as the capacitance of the capacitor increases. As described above, in turn-on, the inrush current flows as the gate current IG when the control signal is switched from “L” to “H”. The greater the capacitance of the capacitor, the greater the amount of charge that can be stored, so that a larger current flows as the gate current IG. As a result, the gate potential is further easily increased, and the IGBT is more smoothly switched from the off state to the on state. Further, even when the control signal output by the
However, even if the capacitance of the capacitor is too large, if the potential between the gate and emitter reaches the potential in the saturated state (ON state), the capacitor will not be charged any further and the response speed will be high. It will never be. Therefore, it is desirable that the capacitor has an appropriate capacity according to the breakdown voltage of the IGBT and the load characteristics of the load 3. The same operation is obtained for each of the
以上説明した第1実施形態によれば、インバータを構成するスイッチ回路における各IGBTのゲート側にコンデンサを設けたことにより、インバータ回路30,40の各IGBTの応答速度を高くすることができる。よって、スイッチの応答速度が高くなるような静電容量のコンデンサを、インバータ回路30,40のそれぞれに設けてやれば、デッドタイムを短くしたインバータ装置を設計することができる。また、IGBTのゲートに設けられたコンデンサの作用により、その応答速度を調整することもできる。よって、図1に示すように、1つのインバータ回路において複数のIGBTを直列に接続した場合、それらの応答速度を一致させることによって、各IGBTに加わる電圧が分圧されて、インバータ装置1自体の耐圧を大きくすることができる。これにより、インバータ装置1が負荷3へ供給する出力電力が大きくても、各IGBTに耐圧以上の電圧が加わらないようにしたインバータ装置を設計することができる。
According to the first embodiment described above, the response speed of each IGBT of the
(B)第2実施形態
次に、本発明の第2実施形態について説明する。
図6は、本実施形態のインバータシステムの構成を示した回路図である。
同図に示すように、このインバータシステムは、第1実施形態のインバータシステムに対して、複数の電位検出器、及び電源2の電源電圧を昇圧する昇圧装置4を加えた構成である。なお、以下では、第1実施形態で説明したインバータシステムと同じ構成要素については、同じ符号を付して説明する。
ここでのインバータ装置1aは、制御装置10aと、3つのインバータ20Ua,20Va,20Waとを備えている。インバータ20Uaは、2つのインバータ回路30Ua,40Uaが直列に接続されて構成され、インバータ20Vaは、インバータ回路30Va,40Vaが直列に接続されて構成され、インバータ20Waは、インバータ回路30Wa,40Waが直列に接続されて構成されている。また、インバータ装置1aにおいては、インバータ20Uaにおける接続端PUの電位を検出する電位検出器50Uと、インバータ20Vaにおける接続端PVの電位を検出する電位検出器50Vと、インバータ20Waにおける接続端PWの電位を検出する電位検出器50Wとが設けられている。インバータ20Uのインバータ回路40Uaにおいては、そこに含まれるスイッチ(IGBT)間の電位を検出する電位検出器60Uが設けられ、インバータ20Vのインバータ回路40Vaにおいては、そこに含まれるスイッチ間の電位を検出する電位検出器60Vが設けられ、インバータ20Wのインバータ回路40Waにおいては、そこに含まれるスイッチ間の電位を検出する電位検出器60Wが設けられている。なお、インバータ20Ua,20Va,20Waの構成はそれぞれ同じであるから、これらを区別しない場合には,「インバータ20a」と称する。スイッチ回路についても同様に、インバータ回路30a,40aと称する。また、電位検出器50U,50V,50Wのそれぞれを区別しない場合には「電位検出器50」と称し、電位検出器60U,60V,60Wのそれぞれを区別しない場合には「電位検出器60」と称する。
(B) Second Embodiment Next, a second embodiment of the present invention will be described.
FIG. 6 is a circuit diagram showing the configuration of the inverter system of the present embodiment.
As shown in the figure, this inverter system has a configuration in which a plurality of potential detectors and a booster 4 that boosts the power supply voltage of the power supply 2 are added to the inverter system of the first embodiment. In the following description, the same components as those of the inverter system described in the first embodiment are denoted by the same reference numerals.
The
電位検出器50,60は、例えばインバータ装置1a内に設けられた電圧計であり、各々が測定した電位の検出結果を定期的に制御装置10aに出力する。この電位検出器50,60は、接地電位(図示省略)を基準とした各位置の電位を検出する。制御装置10aは、電位検出器50から取得した検出結果に基づいて、インバータ装置1a内の各部を制御するとともに、インバータ装置1a内に設けられた昇圧装置4による昇圧(電圧の大きさ)を制御する。昇圧装置4は、制御装置10aの制御の下、例えば昇圧トランスを用いた昇圧回路を有し、電源2の電圧を昇圧して、その電圧に応じた電流をインバータ装置1a内に供給する。具体的には、昇圧装置4は、インバータ制御における大きな直流電流をインバータ20U,20V,20Wのそれぞれに供給したり、各IGBTのどれがオン状態となったときでも、IGBTに対してその耐圧よりも低い電圧しか加わらないような十分に電流値を小さくした電流(調整用電流)を、インバータ20U,20V,20Wのそれぞれに供給したりする。
The
図7は、インバータ装置1aの構成を示す回路図である。なお、同図においては、インバータ装置1aが備える制御装置10a及び1相分のインバータ20aを示す。
同図に示すように、インバータ装置1aにおいては、上述したインバータ装置1におけるコンデンサ32,36,42,46に代えて、容量の総和が変化する可変コンデンサ32a,36a,42a,46aがそれぞれ設けられている。可変コンデンサ32a,36a,42a,46aは、制御装置10aの制御の下、それぞれの容量の総和が変化させられる。なお、図7に示すように、ここではインバータ回路30a,40aのそれぞれのスイッチ回路において、容量性素子である可変コンデンサは1つずつしか設けられていないので、ここでの容量の総和とは、その可変コンデンサ32a,36a,42a,46a単体の静電容量のことをいう。また、制御装置10aは、時刻を測定することが可能なタイマを備え、電位検出器50,60から取得した電位の検出結果と、タイマにより測定した時刻とに応じて、可変コンデンサ32a,36a,42a,46aの静電容量を制御する「容量制御処理」を実行する。
このように、上述した第1実施形態では、最適なコンデンサの容量を設計段階で決めていたのに対し、この第2実施形態では、容量制御処理によって、制御装置10aが適宜コンデンサの静電容量を制御する点で両者は異なる。
FIG. 7 is a circuit diagram showing a configuration of the
As shown in the figure, the
As described above, in the first embodiment described above, the optimum capacitor capacity is determined at the design stage, whereas in the second embodiment, the
次に、制御装置10aが実行する「容量制御処理」の一例について説明する。なお、この容量制御処理の期間においては、制御装置10aは、調整用電流をインバータ装置1a内に供給させるよう、昇圧装置4を制御する。これは、容量制御処理において、各IGBTに対して、耐圧以上の電圧が加わらないようにするための制御である。また、制御装置10aは、インバータ20Uにおけるインバータ回路30Uに対して容量制御を実行するときには、インバータ回路40UのIGBTをオフ状態とするとともに、インバータ回路40V,40WのどちらかのIGBT43,47を共にオン状態としておく。また、制御装置10aは、インバータ回路40Uに対して容量制御処理を実行するときには、インバータ回路30UのIGBTをオフ状態とするとともに、インバータ回路30Va,30WaのどちらかのIGBT33,37を共にオン状態としておく。これは、制御装置10aが或るインバータ回路に対して容量制御処理を行うときには、同時点弧を防ぎつつ、制御対象のインバータ回路のIGBTが共にオン状態となったときに、インバータシステム内に電流が流れるようにするためである。制御装置10aは、その他のインバータ回路に対しても、これと同様の条件で容量制御処理を実行する。
Next, an example of “capacity control processing” executed by the
次に、「容量制御処理」について、図8を参照しつつ具体的に説明する。なお、以下では、インバータ回路30に対して容量制御処理を実行する場合について説明する。
図8は、インバータ回路30におけるIGBT33及びIGBT37のそれぞれについて、オン状態(ON)であるか、又はオフ状態(OFF)であるかを示すタイムチャートである。同図において、横軸は時刻tを表す。
Next, the “capacity control process” will be specifically described with reference to FIG. Hereinafter, a case where the capacity control process is executed on the
FIG. 8 is a time chart showing whether each of the
制御装置10aは、インバータ回路30aの容量制御処理を行うに際して、まず、スイッチ回路30Xaの可変コンデンサ32aの静電容量を、わざとスイッチ回路30Yaの可変コンデンサ36aの静電容量よりも十分に小さくする。つまり、制御装置10aは、スイッチ回路30XaのIGBT33の応答速度が、スイッチ回路30YaのIGBT37の応答速度よりも低い状態にする。
続いて、制御装置10aは、インバータ回路30に出力する制御信号を“L”から“H”に切り替えると、そのタイミングでタイマによる計時を開始する。制御信号“H”が供給されたIGBT33,37は、やがてオン状態となる。ここでは、IGBT33,37の状態が、図8に示す「状態A」の通りとおりだったとする。つまり、IGBT37がターンオンした時刻t=0で、IGBT33がターンオンした時刻が、時刻t=0よりも後の時刻t=T1である。この場合、制御装置10aは、電位検出器50による電位の検出結果に応じて、IGBT33及びIGBT37の両方がオン状態となった時刻を、t=T1と特定する。時刻t=T1において、IGBT33,37の両方がオン状態に切り換わると、電源2からの電流がインバータ回路30及び接続端Pを介して流れ始めて、電位検出器50によって検出される接続端Pの電位が上昇するからである。よって、制御装置10aは、電位検出器50によって検出される電位が、IGBT33,37の両方がオン状態となったときの電位を表す第1の閾値以上となったときに、タイマが示す時刻を、両者がターンオンした時刻として特定する。なお、以下では、1つのインバータ回路においてすべてのIGBTがターンオンする時刻のことを「ターンオン時刻」と称する。
When performing the capacity control process of the
Subsequently, when the control signal to be output to the
続いて、制御装置10aは、インバータ回路30に出力する制御信号を“H”から“L”に切り替える。そして、制御装置10aは、その容量をわざと小さくしておいた可変コンデンサ32aの静電容量を所定量だけ大きくし、再び、インバータ回路30に供給する制御信号を“L”から“H”に切り替えるとともに、タイマによる計時を開始する。この場合、可変コンデンサ32aの静電容量を大きくしたことにより、IGBT33の応答速度は高くなる。よって、IGBT33,37のそれぞれがオン状態となる時刻は、図8に示す「状態B」のようになる。つまり、IGBT33とIGBT37との応答速度の差が小さくなり、制御装置10aは、電位検出器50の検出結果から、ターンオン時刻がT1よりも早い時刻t=T2となったことを特定することができる。以降においても、制御装置10aは、上記と同様にして可変コンデンサ32aの静電容量を徐々に大きくし、電位検出器50の検出結果に基づいてターンオン時刻を特定する。これを繰り返していくと、図8に示す「状態C」のように、IGBT33及びIGBT37とのターンオン時刻がt=0で一致する。
Subsequently, the
次に、制御装置10aが可変コンデンサ32aの容量を大きくすると、IGBT33,37のターンオン時刻は、図8に示す「状態D」のようになる。つまり、IGBT33のターンオン時刻が、時刻t=0よりも早い時刻t=T3になる。しかしながら、ターンオン時刻はt=0であり、変化していない。これは、可変コンデンサ36aの静電容量が変わっていないためである。つまり、以降においては、制御装置10aがいくら可変コンデンサ32aの静電容量を大きくしても、可変コンデンサ36aの静電容量が同じである以上は、ターンオン時刻はt=0のままである。
Next, when the
この原理に基づいて、制御装置10aは、わざと静電容量を小さくしておいたスイッチ回路30Xaの可変コンデンサ32aの静電容量をだんだんと大きくしていき、ターンオン時刻がそれ以上早くならない判断したときに、IGBT33及びIGBT37の応答速度が一致したと特定する。図8に示す例では、制御装置10aは、「状態D」の状態になったときにターンオン時刻が早くならなかったことを特定するから、「状態C」の状態のときに、両者の応答速度が一致したとし、このときの静電容量にするよう可変コンデンサ32aを制御する。ここで制御装置10aは、このインバータ回路30に対する容量制御処理を完了する。
なお、制御装置10aは、応答速度を厳密に一致させるができない場合には、なるべくその差が小さくなるようにそれぞれの可変コンデンサの静電容量を制御する。なお、この容量制御処理において、制御装置10aは、応答速度よりもさらに高くしたい場合には、制御装置10aは可変コンデンサ36aの静電容量をここから大きくすればよく、応答速度がずれているか否かを確認するときには、上記と同様にして、いずれか一方の可変コンデンサの容量を変化させてターンオン時刻の変化を確認すればよい。
Based on this principle, the
If the response speeds cannot be matched exactly, the
続いて、制御装置10aは、インバータ回路40aについても同様の制御を行って可変コンデンサ42a,46aの容量を制御する。この場合、制御装置10aは、インバータ回路40aにおけるスイッチ回路40Xaとスイッチ回路40Yaとの間に設けられた電位検出器60の電位に基づいて、上記と同様にしてターンオン時刻を特定する。電位検出器60が、スイッチ回路40Xaとスイッチ回路40Yaとの間に設けられているのは、IGBT43,47の両方がオン状態となったときにのみ、電位検出器60により検出される電位が高くなるからであり、いずれか一方でもオフ状態のときには、その電位は上昇しない。
Subsequently, the
制御装置10aは、インバータ20U,20V,20Wのすべてについて、可変コンデンサの静電容量を制御する。上述のアルゴリズムに基づいて、可変コンデンサの静電容量を制御したら、制御装置10aは、各インバータ回路のIGBTの応答速度に応じて、デッドタイムを設定し直す。このデッドタイムの設定においては、例えば、予め制御装置10aのメモリにターンオン期間と、デッドタイムとの関係が予め記憶されており、制御装置10aがこの対応関係に基づいてデッドタイムを設定する。また、制御装置10aは、特定したターンオン期間の長さを用いて、所定のアルゴリズムに基づいてデッドタイムを算出し、算出したデッドタイムに設定するようにしてもよい。
なお、この容量制御処理において、制御装置10aは、同じインバータ回路におけるIGBTのうち、いずれかの応答速度を最短にして、ほかのIGBTの応答速度をそれに合わせるように可変コンデンサの容量を制御してもよい。また、制御装置10aは、予め決めておいた狙い値に一致させるように、可変コンデンサの容量を制御してもよい。なお、制御装置10aは、インバータ装置1aにおけるすべてのIGBTの応答速度を一致させるように制御してもよいが、少なくとも各インバータ回路内ではIGBTの応答速度を一致させるようにする。
The
In this capacity control process, the
以上説明した第2実施形態によれば、定期的あるいはメンテナンス時等の任意のタイミングに、制御装置10aは、インバータ20における、インバータ回路30,40が備える複数のIGBTの応答速度を一致させるように、可変コンデンサの静電容量の制御を行う。これにより、IGBTの応答速度の経時変化や温度変化等があった場合にも、インバータ装置1aは、これにいち早く対応し、インバータ回路内においてIGBTの応答速度がずれている場合には、それらが一致するように可変コンデンサの容量を制御する。この構成により、作業員などがコンデンサの容量の調整や交換等の煩雑な作業を行わなくても、インバータ装置1a自体が、常に自装置を高容量の負荷の制御にも対応できるようにするとともに、その高い性能を継続して確保することができる。
According to the second embodiment described above, the
(C)変形例
上記実施形態を次のように変形してもよい。これらの変形は、各々を適宜に組み合わせることも可能である。
上述した第2実施形態では、可変コンデンサ32a,36a,42a,46aを用いていたが、コンデンサの容量の総和が変化するための構成を、以下のようにしてもよい。
図9は、可変コンデンサを用いずに、コンデンサの容量の総和が変化する構成を採用したスイッチ回路30Xaの回路図である。同図に示すように、このスイッチ回路30Xaにおいては、第2実施形態の可変コンデンサ32aをコンデンサ部32bに置き換えた構成となっている。なお、図示を省略するが、スイッチ回路30Yaや、インバータ回路40aにおいてもこれと同様の構成を用いることができる。
同図に示すように、コンデンサ部32bにおいては、スイッチSW,i及びコンデンサ72−i(i=1〜5)からなる直列回路が、それぞれ抵抗31に対して並列に複数接続されている。スイッチSW1〜SW5はそれぞれMOSFET(電界効果トランジスタ)等を用いたスイッチであり、制御装置10aはそれぞれのオンオフを制御する。なお、スイッチSW1〜SW5においては、IGBT33のように高い応答速度は要求されない。また、コンデンサ72−1〜72−5の静電容量は、例えばそれぞれ1pF、2pF、4pF、8pF、16pFである。
(C) Modification The above embodiment may be modified as follows. These modifications can be appropriately combined with each other.
In the second embodiment described above, the
FIG. 9 is a circuit diagram of the switch circuit 30Xa that employs a configuration in which the total capacitance of the capacitors changes without using a variable capacitor. As shown in the figure, the switch circuit 30Xa has a configuration in which the
As shown in the figure, in the
上記第2実施形態と同じようにして、制御装置10aが各インバータ20aについて最適な静電容量を制御する際には、この静電容量を実現するように、コンデンサ部32bの各スイッチSW1〜SW5のオンオフを制御する。すなわち、コンデンサ部32bにある複数のコンデンサによる合成容量により、その容量の総和が変化するのである。このスイッチ回路30Xaにおいては、これら5個の直列回路が並列接続されているので、その組み合わせにより25=32通りもの静電容量を実現することもできる。なお、この並列回路の段数や、各コンデンサの容量は一例であり、さらに多くの段数にしてより綿密な容量の制御を行えるようにしてもよい。また、複数のコンデンサを並列に接続するだけでなく、直列に接続するようにしてもよい。直列接続を採用すれば、コンデンサの静電容量をピコオーダで変化させたい場合に、ピコオーダで容量が変化する可変コンデンサを用いなくても、マイクロオーダの固定容量のコンデンサの組み合わせによってこれを実現することができる。また、上述した第2実施形態において、それぞれのスイッチ回路の可変コンデンサが、直列接続あるいは並列接続されて複数備えられても良い。
As in the second embodiment, when the
また、上述した第2実施形態では、電位検出器50,60を用いていたが、これに代えて、以下の構成を採ってもよい。
第2実施形態で説明した電位検出器50,60の設置例は一例に過ぎず、各IGBTのターンオン期間乃至ターンオフ期間を測定することができるような位置の電位を検出するように設けられればよい。
例えば、電位検出器50に代えて、負荷3に流れる電流の大きさを検出する電流計や、電力の大きさを検出する電力計を用いてもよい。また、電位検出器60に代えて、両者のIGBT間に流れる電流の大きさを検出する電流計や、電力の大きさを検出する電力計を用いてもよい。この構成であっても、その電流値や電力の立ち上がり具合から、インバータ回路におけるターンオン時刻を特定することができ、上記第2実施形態と同様の効果を得ることができる。また、電流や電位、電力そのものの値を測定する検出器でなくてもよく、例えば、測定結果がターンオンが完了したことを意味する第1の閾値以上になったときに通知信号を出力する検出器を用いてもよい。
要するに、制御装置10aと検出器との協働によって、制御装置10aによって制御信号“H”が供給されてから、その制御信号“H”が供給されたインバータ回路が備える、各々のIGBTがオン状態になるまでの期間の差を特定する。そして、その期間の差が大きい場合には、制御装置10aはその差を小さくするように、これらのスイッチを備えるスイッチ回路の可変コンデンサの容量の総和を変化させる構成であればよい。
Further, in the second embodiment described above, the
The installation examples of the
For example, instead of the
In short, each IGBT provided in the inverter circuit to which the control signal “H” is supplied after the control signal “H” is supplied by the
上述した第1及び第2実施形態では、インバータ回路30,40のそれぞれについて2個のスイッチ(IGBT)が直列に接続されていたが、これよりも多くてもよい。IGBTが直列に接続される数が多くなるほど、1個当りのIGBTのコレクタ・エミッタ間に加わる電圧は小さくなるから、より大きな出力電力を、確実に負荷3に供給させることができるようになる。この場合も、各インバータ回路において、複数のスイッチ回路のIGBTの応答速度が一致するように、各々の可変コンデンサの静電容量を調整してやればよい。
In the first and second embodiments described above, two switches (IGBT) are connected in series for each of the
上述した第2実施形態で説明した容量制御処理においても、上記で説明したものと同様のアルゴリズムに基づいて、制御装置10aは容量制御処理を実行することができる。
具体的には、制御装置10aは、インバータ回路におけるいずれかの可変コンデンサの静電容量を十分に小さくしておき、それを徐々に大きくしながらターンオン時刻を特定する。そして、制御装置10aがその可変コンデンサの容量を大きくしても、ターンオン時刻が時刻が早くならないと判断したら、その可変コンデンサを含むスイッチ回路のIGBTが、その他のいずれかのIGBTの応答速度に一致したと特定する。このとき、どのIGBTに応答速度が一致したか分からない場合には、制御装置10aはいずれかの可変コンデンサの静電容量を小さくし、ターンオン時刻が遅くなった場合には、その可変コンデンサを含むスイッチ回路のIGBTに応答速度が一致したと特定することができる。この態様であっても、電位検出器50は、接続端Pの電位を検出するように設けられればよいし、電位検出器60においても、1つのインバータ回路毎に、スイッチ回路どうしの間に1つだけ設けられればよい。
Also in the capacity control process described in the second embodiment described above, the
Specifically, the
この態様において、複数のスイッチ回路のそれぞれの可変コンデンサの静電容量に、或る程度の大きな差を設けておき、予めIGBTの応答速度の順序を決めてから、容量制御処理を行えば、そのアルゴリズムはより簡単になる。また、このアルゴリズムは、IGBTが直列接続される数が更に多くなっても用いることができる。また、容量制御処理において、制御装置10aはこれ以外のアルゴリズムに基づいて可変コンデンサの容量を制御してもよく、インバータ回路毎にIGBTの応答速度を一致させることができれば容量制御処理の内容は、これ以外のものであってもよい。
また、この構成において、応答速度が低いIGBTの応答速度を、応答速度が高いものに合わせる態様について説明したが、制御装置10aがわざと或るスイッチ回路の可変コンデンサの静電容量を大きくしておき、これを徐々に小さくしていくことで、応答速度が高いIGBTの応答速度を、応答速度が低いものに合わせるようにしてもよい。また、制御装置10aは、第1及び第2実施形態のように、ターンオン時刻に基づいて応答速度を一致させることに限らず、ターンオフに要する期間に基づいて一致させてもよい。
In this aspect, if a certain large difference is provided in the capacitances of the variable capacitors of the plurality of switch circuits, and the order of the response speeds of the IGBTs is determined in advance, then the capacitance control process is performed, The algorithm becomes simpler. This algorithm can be used even when the number of IGBTs connected in series is further increased. In the capacity control process, the
Further, in this configuration, the aspect in which the response speed of the IGBT having a low response speed is matched with the one having a high response speed has been described. However, the
上述した第1及び第2実施形態では、インバータ回路におけるスイッチとしてIGBTを用いていたが、スイッチとして用いる素子はIGBTに限らない。前述のとおり、インバータ回路に設けたコンデンサにおける充電時の突入電流の作用により、スイッチには大きな電流が流れる。スイッチは、このような大電流が供給されることによってオフ状態からオン状態への切り替えが速くなる、という性質を有するスイッチであればよい。このようなスイッチであれば、コンデンサを設けない構成と比べて、キャリアの移動はよりスムーズになる。例えば、MOSFET(電界効果トランジスタ)、逆阻止絶縁ゲートバイポーラトランジスタ等のトランジスタや、耐圧の大きいGTO(Gate Turn Off Thyristor)(その耐圧は、およそ4500V)等のサイリスタをスイッチとして用いてもよい。IGBTはスイッチの応答速度に優れているが、上述したように、コンデンサの作用により応答速度を調整することができるので、IGBT以外のスイッチを用いた場合であっても、複数のスイッチの応答速度を高めて、一致させることは可能である。
また、第1及び第2実施形態では、三相方式のインバータ装置に本発明を適用していたが、単相や2相方式のインバータ装置や、さらに多相の方式のインバータ装置に適用することもできる。また、インバータ装置の回路構成は、実施形態で述べたものに限らず、スイッチとして機能するIGBTが、直流電流の供給源と接続端との間に、複数直列に接続されて設けられる構成であればよい。
In the first and second embodiments described above, the IGBT is used as the switch in the inverter circuit, but the element used as the switch is not limited to the IGBT. As described above, a large current flows through the switch due to the inrush current during charging in the capacitor provided in the inverter circuit. The switch may be a switch having such a property that switching from the off state to the on state is accelerated by supplying such a large current. With such a switch, carrier movement is smoother than in a configuration in which no capacitor is provided. For example, a transistor such as a MOSFET (field effect transistor) or reverse blocking insulated gate bipolar transistor, or a thyristor such as a GTO (Gate Turn Off Thyristor) (withstand voltage of about 4500 V) having a high breakdown voltage may be used as a switch. The IGBT is excellent in the response speed of the switch. However, as described above, the response speed can be adjusted by the action of the capacitor. Therefore, even when a switch other than the IGBT is used, the response speed of a plurality of switches. It is possible to increase and match.
In the first and second embodiments, the present invention is applied to a three-phase inverter device. However, the present invention is applied to a single-phase or two-phase inverter device or a multi-phase inverter device. You can also. In addition, the circuit configuration of the inverter device is not limited to that described in the embodiment, and a plurality of IGBTs that function as switches are connected in series between the DC current supply source and the connection end. That's fine.
また、スイッチ回路におけるコンデンサに代えて、可変容量ダイオード等の容量性素子を用いてもよい。要するに、入力された制御信号が“L”から“H”に切り替えられたときから電荷を蓄え始め、制御信号が“H”から“L”に切り替えられると、蓄えた電荷を放出するというように、コンデンサと同じように振舞う容量性素子であれば、電荷を蓄え始めるときの突入電流が瞬間的に大きくなるから、スイッチの応答速度を高くすることができる。
また、第2実施形態におけるインバータシステムにおいて、電位検出装置50,60、及び昇圧装置4は、インバータ装置内外のどちらにあってもよく、制御装置10aが、実施形態で説明したような制御を行うことのできる構成であればよい。また、電源2と昇圧装置4とが一体となった電源ユニットを用いてもよいし、昇圧装置4を用いるかわりに、電源2に代えて、出力電流として調整用電流を供給することが可能な可変電源装置を用いてもよい。
Further, instead of the capacitor in the switch circuit, a capacitive element such as a variable capacitance diode may be used. In short, the charge starts to be stored when the input control signal is switched from “L” to “H”, and when the control signal is switched from “H” to “L”, the stored charge is released. In the case of a capacitive element that behaves like a capacitor, the inrush current at the time of starting to store electric charge instantaneously increases, so that the response speed of the switch can be increased.
In the inverter system according to the second embodiment, the
また、インバータに接続される負荷3は、前掲したダイナモメータに限らない。例えば、電気自動車の駆動においては、モータのトルクをどの回転数に応じても自由にコントロールできることが必要である。そこで、インバータ装置は制御指令に応じて、負荷3の電気自動車を駆動するためのモータのトルクや回転数をコントロールするために、交流電流の大きさや周波数を変えてやれば、インバータ制御により電気自動車を駆動することができる。この場合の直流電流の供給源である電源2は、蓄電池に相当する。また、大規模な交通機関(電気鉄道やモノレール等)や、無電源電源装置(UPS)にも適用可能であり、負荷3としては、産業用機械や家庭用機器等における各種モータ等、インバータ装置から供給される交流電力を受けて作動するものであればよい。 Further, the load 3 connected to the inverter is not limited to the dynamometer described above. For example, in driving an electric vehicle, it is necessary to be able to freely control the motor torque regardless of the number of rotations. Therefore, the inverter device controls the electric vehicle by the inverter control if the magnitude and frequency of the alternating current are changed in order to control the torque and rotation speed of the motor for driving the electric vehicle of the load 3 in accordance with the control command. Can be driven. In this case, the power source 2 that is a DC current supply source corresponds to a storage battery. It can also be applied to large-scale transportation (electric railways, monorails, etc.) and unpowered power supply units (UPS). As the load 3, various motors in industrial machines and household equipment, inverter devices, etc. Any device may be used as long as it is operated by receiving AC power supplied from.
1,1a…インバータ装置、10,10a…制御装置、2…電源、20,20a,20U,20Ua,20V,20Va,20W,20Wa…インバータ、3…負荷、30,30a,40,40a,…インバータ回路、31,35,41,45…抵抗、32,36,42,46,32a,42a…コンデンサ、32b…コンデンサ部。33,37,43,47…IGBT、34,38,44,48…ダイオード、4…昇圧装置、50,60…電位検出器。
DESCRIPTION OF
Claims (4)
各々の前記スイッチ回路は、
一端と他端とを備え、ハイレベル又はローレベルの電位の制御信号が当該一端に入力される抵抗と、
一端と他端とを備え、前記抵抗と並列に接続された容量性素子であって、前記制御信号が当該一端に入力され、入力された当該制御信号の電位がローレベルからハイレベルに切り替えられたときから電荷を蓄え始め、当該制御信号の電位がハイレベルからローレベルに切り替えられると、蓄えた電荷を放出する容量性素子と、
直流電流の供給源と負荷との間に設けられるとともに、前記抵抗の他端及び前記容量性素子の他端に接続され、前記抵抗の他端及び前記容量性素子の他端から供給される前記制御信号の電位がハイレベルのときには導通状態となり、前記抵抗の他端及び前記容量性素子の他端から供給される前記制御信号の電位がローレベルのときには非導通状態となるスイッチとを有し、
前記供給源の一方の極と前記負荷との間において、前記第1のインバータ回路の複数の前記スイッチ回路がそれぞれ有する前記スイッチが、直列に接続され、
前記供給源の他方の極と前記負荷との間において、前記第2のインバータ回路の複数の前記スイッチ回路がそれぞれ有する前記スイッチが、直列に接続されていることを特徴とするインバータ。 First and second inverter circuits each having a plurality of switch circuits,
Each of the switch circuits
One end and the other end, and a resistance to which a high level or low level potential control signal is input to the one end;
A capacitive element having one end and the other end, connected in parallel with the resistor, wherein the control signal is input to the one end, and the potential of the input control signal is switched from a low level to a high level. And when the electric potential of the control signal is switched from a high level to a low level, a capacitive element that discharges the stored charge,
Provided between a DC current supply source and a load, connected to the other end of the resistor and the other end of the capacitive element, and supplied from the other end of the resistor and the other end of the capacitive element A switch that is conductive when the potential of the control signal is high, and that is non-conductive when the potential of the control signal supplied from the other end of the resistor and the other end of the capacitive element is low. ,
Between the one pole of the supply source and the load, the switches included in each of the plurality of switch circuits of the first inverter circuit are connected in series,
Between the other pole of the supply source and the load, the switch included in each of the plurality of switch circuits of the second inverter circuit is connected in series.
前記絶縁ゲートバイポーラトランジスタのゲートが前記抵抗の他端及び前記容量性素子の他端にそれぞれ接続され、当該ゲートに供給される制御信号の電位がハイレベルのときには、前記絶縁ゲートバイポーラトランジスタのコレクタとエミッタとを導通させる状態となることを特徴とする請求項1に記載のインバータ。 The switch is an insulated gate bipolar transistor;
When the gate of the insulated gate bipolar transistor is connected to the other end of the resistor and the other end of the capacitive element, respectively, and the potential of the control signal supplied to the gate is high, the collector of the insulated gate bipolar transistor The inverter according to claim 1, wherein the inverter is brought into a conductive state.
前記第1のインバータ回路が備える複数の前記スイッチに、前記抵抗及び前記容量性素子を介してハイレベルの電位の前記制御信号を供給するときには、前記第2のインバータ回路が備える複数の前記スイッチに前記抵抗及び前記容量性素子を介してローレベルの電位の前記制御信号を供給し、前記第2のインバータが備える前記スイッチに前記抵抗及び前記容量性素子を介してハイレベルの電位の前記制御信号を供給するときには、前記第1のインバータが備える複数の前記スイッチに前記抵抗及び前記容量性素子を介してローレベルの電位の前記制御信号を供給する制御手段と
を備えることを特徴とするインバータ装置。 An inverter according to any one of claims 1 and 2,
When supplying the control signal having a high level potential to the plurality of switches included in the first inverter circuit via the resistor and the capacitive element, the plurality of switches included in the second inverter circuit The control signal having a low level potential is supplied via the resistor and the capacitive element, and the control signal having a high level potential is supplied to the switch of the second inverter via the resistor and the capacitive element. Control means for supplying the control signal having a low level potential to the plurality of switches provided in the first inverter via the resistor and the capacitive element. .
前記制御手段によってハイレベルの前記制御信号が供給されてから、当該制御信号が供給されたインバータ回路が備える各々の前記スイッチが導通状態になるまでの各期間の差を特定する期間特定手段と、
前記期間特定手段によって特定される前記期間の差が大きい場合には、その差が小さくなるように、当該各々のスイッチを備える複数のスイッチ回路における1又は複数の前記容量性素子の容量の総和を変化させる容量制御手段と
を備えることを特徴とする請求項3に記載のインバータ装置。 The capacitive elements of the plurality of switch circuits included in the first and second inverter circuits are one or a plurality of capacitive elements in which the sum of the capacitances changes,
Period specifying means for specifying a difference between the respective periods from when the high-level control signal is supplied by the control means until each of the switches included in the inverter circuit to which the control signal is supplied;
When the difference between the periods specified by the period specifying means is large, the total sum of the capacitances of the one or more capacitive elements in the plurality of switch circuits including the respective switches is set so that the difference becomes small. The inverter device according to claim 3, further comprising: a capacity control unit that changes the capacity.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008208637A JP2010045925A (en) | 2008-08-13 | 2008-08-13 | Inverter and inverter apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008208637A JP2010045925A (en) | 2008-08-13 | 2008-08-13 | Inverter and inverter apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010045925A true JP2010045925A (en) | 2010-02-25 |
Family
ID=42016810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008208637A Pending JP2010045925A (en) | 2008-08-13 | 2008-08-13 | Inverter and inverter apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010045925A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012169017A1 (en) * | 2011-06-07 | 2012-12-13 | 株式会社日立製作所 | Monorail drive device and monorail truck provided therewith |
JP2014011817A (en) * | 2012-06-27 | 2014-01-20 | Denso Corp | Power conversion apparatus |
JP2017022798A (en) * | 2015-07-07 | 2017-01-26 | ルネサスエレクトロニクス株式会社 | Electric power conversion equipment and driving device |
CN109318722A (en) * | 2017-07-31 | 2019-02-12 | 上海蔚来汽车有限公司 | The motor driven systems of electric car |
-
2008
- 2008-08-13 JP JP2008208637A patent/JP2010045925A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012169017A1 (en) * | 2011-06-07 | 2012-12-13 | 株式会社日立製作所 | Monorail drive device and monorail truck provided therewith |
JP2014011817A (en) * | 2012-06-27 | 2014-01-20 | Denso Corp | Power conversion apparatus |
US9143079B2 (en) | 2012-06-27 | 2015-09-22 | Denso Corporation | Power converter |
JP2017022798A (en) * | 2015-07-07 | 2017-01-26 | ルネサスエレクトロニクス株式会社 | Electric power conversion equipment and driving device |
CN109318722A (en) * | 2017-07-31 | 2019-02-12 | 上海蔚来汽车有限公司 | The motor driven systems of electric car |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5493902B2 (en) | Power converter | |
JP6919292B2 (en) | Switching element drive circuit | |
JP6351736B2 (en) | Short-circuit protection circuit for self-extinguishing semiconductor devices | |
JP5141049B2 (en) | Gate voltage control circuit and gate voltage control method | |
US9490705B2 (en) | Inverter device and air conditioner | |
US20100013422A1 (en) | Motor driving apparatus and control method thereof | |
US20160218621A1 (en) | Controller for power converter | |
US11799472B2 (en) | Drive circuit | |
JP7003120B2 (en) | How to drive the current converter and the current converter driven by that method | |
JP2015211584A (en) | Gate drive circuit | |
US10727729B2 (en) | Power converter | |
JP2010045924A (en) | Switch circuit in inverter, and inverter apparatus | |
JP2014166085A (en) | Gate drive circuit and motor drive circuit | |
KR20080016665A (en) | Polyphase inverter and its control method, and blower and polyphase current output system | |
JP5548809B2 (en) | Power supply circuit and power conversion device | |
JP2018082508A (en) | Inverter controller and inverter control method | |
JP2010045925A (en) | Inverter and inverter apparatus | |
JP6344500B1 (en) | Matrix converter and constant determination method for AC motor | |
CN103580553A (en) | Movement and control system | |
EP3391543B1 (en) | Voltage balancing of voltage source converters | |
JP5106924B2 (en) | Power conversion circuit driving device and power conversion system | |
Li et al. | Optimal algorithm design based on a digitalized active voltage gate driver for IGBT turn-on transition | |
JP6390515B2 (en) | Switching speed setting method | |
US11394200B2 (en) | Device and method for coupling two DC grids | |
CN110582930B (en) | Hybrid power battery |