[go: up one dir, main page]

JP2010040556A - Group iii-v compound semiconductor - Google Patents

Group iii-v compound semiconductor Download PDF

Info

Publication number
JP2010040556A
JP2010040556A JP2008198272A JP2008198272A JP2010040556A JP 2010040556 A JP2010040556 A JP 2010040556A JP 2008198272 A JP2008198272 A JP 2008198272A JP 2008198272 A JP2008198272 A JP 2008198272A JP 2010040556 A JP2010040556 A JP 2010040556A
Authority
JP
Japan
Prior art keywords
layer
spacer layer
compound semiconductor
gaas
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008198272A
Other languages
Japanese (ja)
Inventor
Junichiro Takeda
潤一郎 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2008198272A priority Critical patent/JP2010040556A/en
Publication of JP2010040556A publication Critical patent/JP2010040556A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a group III-V compound semiconductor having high electron density and high electron mobility. <P>SOLUTION: The group III-V compound semiconductor 1 has a buffer layer 3, an electron supply layer 4, a spacer layer 5, a channel layer 6, a spacer layer 7, an electron supply layer 8 and a contact layer 9 on a semi-insulative substrate 2 using a compound semiconductor, wherein the one spacer layer is made of two layers of a GaAs spacer layer and an AlGaAs spacer layer from the channel layer side, and the other spacer layer is made of a single layer of an AlGaAs spacer layer using the channel layer 6 as a boundary. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電子デバイスに用いられるIII−V族化合物半導体に係り、特に、電子移動度、電子密度を向上できるIII−V族化合物半導体に関するものである。   The present invention relates to a group III-V compound semiconductor used for an electronic device, and more particularly to a group III-V compound semiconductor capable of improving electron mobility and electron density.

GaAs(ガリウム砒素)やInGaAs(インジウムガリウム砒素)などの化合物半導体はSi(シリコン)半導体に比べて、電子移動度が高いという特長がある。この特長をいかして、GaAsやInGaAsは高速動作や高効率動作を要求されるデバイスに多く用いられている。   Compound semiconductors such as GaAs (gallium arsenide) and InGaAs (indium gallium arsenide) have a feature of higher electron mobility than Si (silicon) semiconductors. Taking advantage of this feature, GaAs and InGaAs are often used in devices that require high-speed operation and high-efficiency operation.

そのデバイスの代表例としてHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)が挙げられる。このHEMTは、衛星放送用受信アンテナや携帯電話、無線LANなどに用いられており、微弱な高周波信号を低雑音で増幅できる。   A typical example of such a device is HEMT (High Electron Mobility Transistor). This HEMT is used for a satellite broadcast receiving antenna, a mobile phone, a wireless LAN, and the like, and can amplify a weak high-frequency signal with low noise.

HEMTは、基板上に結晶成長したコンタクト層、電子供給層、スペーサ層、チャネル層及びバッファ層よりなる化合物半導体を用いて作製される。コンタクト層は電極を形成するための層である。電子供給層はn型不純物がドーピングされており、発生した自由電子をチャネル層へ供給する。   The HEMT is manufactured using a compound semiconductor composed of a contact layer, an electron supply layer, a spacer layer, a channel layer, and a buffer layer that is crystal-grown on a substrate. The contact layer is a layer for forming an electrode. The electron supply layer is doped with n-type impurities, and supplies the generated free electrons to the channel layer.

スペーサ層はチャネル層の自由電子が電子供給層のn型不純物によりイオン散乱されるのを抑止する働きがある。チャネル層は自由電子が流れる層であり、高純度である必要がある。   The spacer layer has a function of preventing free electrons in the channel layer from being ion-scattered by n-type impurities in the electron supply layer. The channel layer is a layer through which free electrons flow and needs to be highly pure.

バッファ層は基板表面の残留不純物によるデバイス特性劣化を防ぐ働きがある。基板は単結晶成長するための下地である。結晶成長のことをエピタキシャル成長と言い、エピタキシャル成長により成長させた層をエピタキシャル層と言う。   The buffer layer has a function of preventing deterioration of device characteristics due to residual impurities on the substrate surface. The substrate is a base for single crystal growth. Crystal growth is called epitaxial growth, and a layer grown by epitaxial growth is called an epitaxial layer.

HEMTの種類として、電子が走行するチャネル層にGaAsを用いたものをC−HEMT(Conventional HEMT)、InGaAsを用いたものをp−HEMT(Pseudomorphic HEMT)と呼ぶ。   As a type of HEMT, a channel layer in which GaAs is used as a channel layer in which electrons travel is called C-HEMT (Conventional HEMT), and a channel layer using InGaAs is called p-HEMT (Pseudomorphic HEMT).

また、HEMTは、電子供給層の層数に着目すると、電子供給層がInGaAsチャネル上に一層のシングルドープタイプ(ここではS−HEMTと呼ぶ)と、チャネル下にも電子供給層を有したダブルドープタイプ(ここではD−HEMTと呼ぶ)に分けられる。   In addition, when focusing on the number of electron supply layers in the HEMT, the electron supply layer is a single doped type (herein referred to as S-HEMT) on the InGaAs channel and a double having an electron supply layer below the channel. It is divided into a dope type (referred to as D-HEMT here).

前者のS−HEMTは最もポピュラーな構造で、この構造によるトランジスタは、衛星放送のコンバータに不可欠な低雑音アンプ用として広く普及している。   The former S-HEMT has the most popular structure, and a transistor having this structure is widely used as a low-noise amplifier essential for a converter for satellite broadcasting.

一方、後者のD−HEMTはデジタル通信用高出力アンプとして、ここ数年盛んに研究・開発され、実用化も急速にすすみ、現在最も普及しているタイプである。このD−HEMTの薄型ウェハを使用すれば、デジタル方式のトランジスタにおいて低ひずみで非常に高い電力が得られる。   On the other hand, the latter D-HEMT has been actively researched and developed over the past few years as a high-power amplifier for digital communications, and has rapidly been put into practical use. If this thin D-HEMT wafer is used, very high power can be obtained with low distortion in a digital transistor.

図3は、従来のダブルドープタイプp−HEMTに用いられるIII−V族化合物半導体の断面構造図である。   FIG. 3 is a cross-sectional structure diagram of a III-V group compound semiconductor used in a conventional double-doped p-HEMT.

図3に示すように、従来のIII−V族化合物半導体20は、GaAsからなる基板21上に、バッファ層22、n+AlGaAsからなる電子供給層23、i−AlGaAsからなるスペーサ層24、i−InGaAsからなるチャネル層25、i−AlGaAsからなるスペーサ層26、n+AlGaAsからなる電子供給層27、n+GaAsからなるコンタクト層28を順次積層してなる。バッファ層22は、図示しないi−GaAs層、i−AlGaAs層、i−GaAs層、i−AlGaAs層を順次積層して形成される。   As shown in FIG. 3, a conventional III-V compound semiconductor 20 includes a substrate 21 made of GaAs, a buffer layer 22, an electron supply layer 23 made of n + AlGaAs, a spacer layer 24 made of i-AlGaAs, and i-InGaAs. The channel layer 25 is made of, the spacer layer 26 is made of i-AlGaAs, the electron supply layer 27 is made of n + AlGaAs, and the contact layer 28 is made of n + GaAs. The buffer layer 22 is formed by sequentially laminating an i-GaAs layer, an i-AlGaAs layer, an i-GaAs layer, and an i-AlGaAs layer (not shown).

ここで、n+,i−はエピタキシャル層がそれぞれn型、半絶縁性であることを表している。   Here, n + and i− represent that the epitaxial layer is n-type and semi-insulating, respectively.

このIII−V族化合物半導体20の製造方法を以下に述べる。   A method for manufacturing the III-V compound semiconductor 20 will be described below.

エピタキシャル層を成長させる基板21をサセプタにセットし、成長炉内で加熱する。成長炉内に原料ガスを供給すると、原料ガスが熱により分解し、基板21上にエピタキシャル層を成長する。   The substrate 21 on which the epitaxial layer is grown is set on a susceptor and heated in a growth furnace. When the source gas is supplied into the growth furnace, the source gas is decomposed by heat, and an epitaxial layer is grown on the substrate 21.

i−GaAs(バッファ層22のi−GaAs層)を成長する場合には、Ga原料のGa(CH33(トリメチルガリウム)とAs原料のAsH3(アルシン)を基板21に供給する。なお、Ga原料として他にGa(CH3CH23(トリエチルガリウム)がある。As原料として他にAs(CH33(トリメチル砒素)、TBA(ターシャリーブチルアルシン)がある。 When growing i-GaAs (i-GaAs layer of the buffer layer 22), Ga source material Ga (CH 3 ) 3 (trimethylgallium) and As source material AsH 3 (arsine) are supplied to the substrate 21. In addition, there is Ga (CH 3 CH 2 ) 3 (triethylgallium) as another Ga raw material. Other As raw materials include As (CH 3 ) 3 (trimethylarsenic) and TBA (tertiary butylarsine).

i−AlxGa1-xAs(スペーサ層24、スペーサ層26)を成長する場合には、Ga(CH33、AsH3、及びAl原料のAl(CH33(トリメチルアルミニウム)を基板21に供給する。なお、Al原料として他にAl(CH3CH23(トリエチルアルミニウム)がある。AlxGa1-xAsとは、AlとGaの比がx:1−xであることを意味する。 i-Al x Ga 1-x As ( spacer layer 24, a spacer layer 26) when grown in, Ga (CH 3) 3, AsH 3, and Al raw materials of the Al (CH 3) 3 and (trimethyl aluminum) Supply to the substrate 21. In addition, there is Al (CH 3 CH 2 ) 3 (triethylaluminum) as an Al raw material. The Al x Ga 1-x As, the ratio of Al and Ga is x: means that a 1-x.

i−InyGa1-yAs(チャネル層25)を成長する場合には、Ga(CH33、AsH3、及びIn原料のIn(CH33(トリメチルインジウム)を基板21に供給する。InyGa1-yAsとは、InとGaの比がy:1−yであることを意味する。 When growing i-In y Ga 1-y As (channel layer 25), Ga (CH 3 ) 3 , AsH 3 , and In raw material In (CH 3 ) 3 (trimethylindium) are supplied to the substrate 21. To do. In y Ga 1-y As means that the ratio of In to Ga is y: 1-y.

n+GaAs(コンタクト層28)を成長する場合には、Ga(CH33、AsH3、及びn型ドーパントを基板21に供給する。n型ドーパントの元素としてはSiやSe(セレン)がある。Si原料としてSiH4(モノシラン)、Si26(ジシラン)がある。Se原料としては、H2Se(セレン化水素)がある。 When growing n + GaAs (contact layer 28), Ga (CH 3 ) 3 , AsH 3 , and n-type dopant are supplied to the substrate 21. Examples of the n-type dopant element include Si and Se (selenium). Si raw materials include SiH 4 (monosilane) and Si 2 H 6 (disilane). The Se raw material includes H 2 Se (hydrogen selenide).

n+AlGaAs(電子供給層23、電子供給層27)を成長する場合には、Al(CH33、Ga(CH33、AsH3、及びSi26を基板21に供給する。 When growing n + AlGaAs (electron supply layer 23, electron supply layer 27), Al (CH 3 ) 3 , Ga (CH 3 ) 3 , AsH 3 , and Si 2 H 6 are supplied to the substrate 21.

なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。   The prior art document information related to the invention of this application includes the following.

特開2006−286755号公報JP 2006-286755 A

HEMTデバイスの特性は電子移動度が高いほど向上する。一般的には電子移動度を高くしようとすると、成長温度を最適化する必要がある。ところが、成長温度を最適化するとシートキャリア濃度のウェハ面内のばらつきが大きくなってしまう。   The characteristics of the HEMT device are improved as the electron mobility is higher. Generally, in order to increase the electron mobility, it is necessary to optimize the growth temperature. However, when the growth temperature is optimized, the variation in the sheet carrier concentration within the wafer surface increases.

シートキャリア濃度のウェハ面内のばらつきが大きくなると、HEMTデバイスの特性ばらつきが大きくなり、歩留りが低下、生産性が低下してしまう。また、シートキャリア濃度を低くすると電子移動度を高くすることができるが、HEMTデバイスの特性、特に増幅率が変化してしまうという問題があるため、シートキャリア濃度を変えることはできない。   When the variation in the sheet carrier concentration in the wafer surface increases, the variation in the characteristics of the HEMT device increases, resulting in a decrease in yield and productivity. Further, when the sheet carrier concentration is lowered, the electron mobility can be increased, but the sheet carrier concentration cannot be changed because there is a problem that the characteristics of the HEMT device, particularly the amplification factor, changes.

この問題を解決するため、特許文献1にあるように、図3のIII−V族化合物半導体20のチャネル層25とスペーサ層24,26との間に、それぞれi−GaAs層を挿入し、スペーサ層を2層構造にすることにより、電子移動度の向上が図られている。   In order to solve this problem, as disclosed in Patent Document 1, an i-GaAs layer is inserted between the channel layer 25 and the spacer layers 24 and 26 of the III-V group compound semiconductor 20 of FIG. By making the layer into a two-layer structure, the electron mobility is improved.

図4は、特許文献1のIII−V族化合物半導体の断面構造図である。   FIG. 4 is a cross-sectional structure diagram of a III-V group compound semiconductor disclosed in Patent Document 1.

図4に示すように、III−V族化合物半導体31は、GaAsからなる基板21上に、バッファ層22、n+AlGaAsからなる電子供給層23、i−AlGaAsからなるスペーサ層24、i−GaAsからなるスペーサ層29、i−InGaAsからなるチャネル層25、i−GaAsからなるスペーサ層30、i−AlGaAsからなるスペーサ層26、n+AlGaAsからなる電子供給層27、n+GaAsからなるコンタクト層28を順次積層した構造である。   As shown in FIG. 4, the III-V compound semiconductor 31 is formed on a substrate 21 made of GaAs, a buffer layer 22, an electron supply layer 23 made of n + AlGaAs, a spacer layer 24 made of i-AlGaAs, and i-GaAs. A structure in which a spacer layer 29, a channel layer 25 made of i-InGaAs, a spacer layer 30 made of i-GaAs, a spacer layer 26 made of i-AlGaAs, an electron supply layer 27 made of n + AlGaAs, and a contact layer 28 made of n + GaAs are sequentially laminated. It is.

しかしながら、この構造では、AlGaAsのみのスペーサ層に比べ、スペーサ層の厚さが厚くなっているため、チャネル層25中の電子密度が減少し、ピンチオフ電圧が高く、耐圧が低くなってしまう。   However, in this structure, since the spacer layer is thicker than the spacer layer made of only AlGaAs, the electron density in the channel layer 25 is reduced, the pinch-off voltage is high, and the breakdown voltage is low.

そこで、本発明の目的は、これら課題を解決し、高電子密度、高電子移動度のIII−V族化合物半導体を提供することにある。   Therefore, an object of the present invention is to solve these problems and provide a III-V group compound semiconductor having a high electron density and a high electron mobility.

本発明は前記目的を達成するために創案されたものであり、請求項1の発明は、化合物半導体を用いた半絶縁性の基板上に、バッファ層、電子供給層、スペーサ層、チャネル層、スペーサ層、電子供給層、コンタクト層を有するIII−V族化合物半導体において、前記チャネル層を境にして、一方のスペーサ層が前記チャネル層側からGaAsスペーサ層とAlGaAsスペーサ層との2層で構成され、他方のスペーサ層がAlGaAsスペーサ層の単層で構成されるIII−V族化合物半導体である。   The present invention has been devised to achieve the above object, and the invention of claim 1 includes a buffer layer, an electron supply layer, a spacer layer, a channel layer, a semi-insulating substrate using a compound semiconductor, In a III-V group compound semiconductor having a spacer layer, an electron supply layer, and a contact layer, one spacer layer is composed of two layers of a GaAs spacer layer and an AlGaAs spacer layer from the channel layer side with the channel layer as a boundary. The other spacer layer is a group III-V compound semiconductor composed of a single layer of an AlGaAs spacer layer.

請求項2の発明は、前記一方のスペーサ層のAlGaAsスペーサ層のAl組成比が、前記他方のスペーサ層のAl組成比に比べて高くされた請求項1に記載のIII−V族化合物半導体である。   The invention according to claim 2 is the III-V group compound semiconductor according to claim 1, wherein the Al composition ratio of the AlGaAs spacer layer of the one spacer layer is higher than the Al composition ratio of the other spacer layer. is there.

請求項3の発明は、前記一方のスペーサ層の前記AlGaAsスペーサ層は、そのAl組成比が前記チャネル層側のGaAsスペーサ層に向かって徐々に低くなるように形成された請求項1又は2に記載のIII−V族化合物半導体である。   According to a third aspect of the present invention, in the first or second aspect, the AlGaAs spacer layer of the one spacer layer is formed such that the Al composition ratio gradually decreases toward the GaAs spacer layer on the channel layer side. It is the III-V group compound semiconductor of description.

請求項4の発明は、化合物半導体を用いた半絶縁性の基板上に、バッファ層、電子供給層、スペーサ層、チャネル層、スペーサ層、電子供給層、コンタクト層を有するIII−V族化合物半導体において、前記チャネル層を境にして、一方のスペーサ層が前記チャネル層側からAlxGaAsスペーサ層とAlyGaAsスペーサ層(x>y)との2層で構成され、他方のスペーサ層がAlGaAsスペーサ層で構成されるIII−V族化合物半導体である。 The invention of claim 4 is a III-V group compound semiconductor having a buffer layer, an electron supply layer, a spacer layer, a channel layer, a spacer layer, an electron supply layer, and a contact layer on a semi-insulating substrate using a compound semiconductor. 2, one spacer layer is composed of two layers of an Al x GaAs spacer layer and an Al y GaAs spacer layer (x> y) from the channel layer side, and the other spacer layer is formed of AlGaAs. It is a III-V compound semiconductor composed of a spacer layer.

本発明によれば、電子密度、電子移動度双方を同時に向上させたIII−V族化合物半導体が得られる。   According to the present invention, a III-V group compound semiconductor in which both electron density and electron mobility are simultaneously improved can be obtained.

以下、本発明の好適な実施の形態を添付図面にしたがって説明する。   Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.

図1は、本発明の好適な実施の形態を示すIII−V族化合物半導体の断面構造図である。図において、エピタキシャル層名称中のn+,i−はエピタキシャル層がそれぞれn型、半絶縁性であることを表している。   FIG. 1 is a cross-sectional structural view of a group III-V compound semiconductor showing a preferred embodiment of the present invention. In the figure, n + and i− in the name of the epitaxial layer indicate that the epitaxial layer is n-type and semi-insulating, respectively.

図1に示すように、本発明の好適な実施の形態に係るIII−V族化合物半導体1は、化合物半導体を用いた半絶縁性のGaAsからなる基板2上に、バッファ層3、n+AlGaAsからなる電子供給層4、i−AlGaAsからなるスペーサ層5b、i−GaAsからなるスペーサ層5a、i−InGaAsからなるチャネル層6、i−AlGaAsからなるスペーサ層7、n+AlGaAsからなる電子供給層8、n+GaAsからなるコンタクト層9を順次積層してなる。   As shown in FIG. 1, a group III-V compound semiconductor 1 according to a preferred embodiment of the present invention comprises a buffer layer 3 and n + AlGaAs on a substrate 2 made of semi-insulating GaAs using a compound semiconductor. Electron supply layer 4, spacer layer 5b made of i-AlGaAs, spacer layer 5a made of i-GaAs, channel layer 6 made of i-InGaAs, spacer layer 7 made of i-AlGaAs, electron supply layer 8 made of n + AlGaAs, n + GaAs The contact layers 9 are sequentially laminated.

このとき、スペーサ層5bのAl組成比は、スペーサ層7のAl組成比よりも高くするとよい。これは、高電子密度と高電子移動度を両立するためである。   At this time, the Al composition ratio of the spacer layer 5 b is preferably higher than the Al composition ratio of the spacer layer 7. This is to achieve both high electron density and high electron mobility.

バッファ層3は、基板2上に、図示しないi−GaAs層、i−AlGaAs層、i−GaAs層、i−AlGaAs層を順次積層して形成される。   The buffer layer 3 is formed on the substrate 2 by sequentially laminating an unillustrated i-GaAs layer, i-AlGaAs layer, i-GaAs layer, and i-AlGaAs layer.

III−V族化合物半導体1各層の成長方法の一例を説明する。   An example of the growth method of each layer of the III-V compound semiconductor 1 will be described.

各層成長時の基板温度は630℃、成長炉内圧力は6666Pa(50Torr)、希釈用ガスは水素である。   The substrate temperature during the growth of each layer is 630 ° C., the growth furnace pressure is 6666 Pa (50 Torr), and the dilution gas is hydrogen.

i−GaAsからなる層(バッファ層3のi−GaAs層、スペーサ層5a)の成長にはGa(CH33とAsH3を用いるとよい。Ga(CH33の流量は50cc/分(0.05L/分)である。AsH3の流量は314cc/分(0.314L/分)である。 Ga (CH 3 ) 3 and AsH 3 may be used for growing an i-GaAs layer (i-GaAs layer of the buffer layer 3, spacer layer 5a). The flow rate of Ga (CH 3 ) 3 is 50 cc / min (0.05 L / min). The flow rate of AsH 3 is 314 cc / min (0.314 L / min).

i−Al0.23GaAsからなる層(バッファ層3のi−AlGaAs層、スペーサ層5b、スペーサ層7)の成長にはGa(CH33、Al(CH33及びAsH3を用いるとよい。それらの流量はそれぞれ23.0cc/分(0.023L/分)、29.6cc/分(0.0296L/分)及び328cc/分(0.328L/分)である。 Ga (CH 3 ) 3 , Al (CH 3 ) 3, and AsH 3 may be used for the growth of the layer made of i-Al 0.23 GaAs (i-AlGaAs layer of buffer layer 3, spacer layer 5b, spacer layer 7). . Their flow rates are 23.0 cc / min (0.023 L / min), 29.6 cc / min (0.0296 L / min) and 328 cc / min (0.328 L / min), respectively.

i−In0.20GaAsからなる層(チャネル層6)の成長にはGa(CH33、In(CH33及びAsH3を用いるとよい。それらの流量はそれぞれ50cc/分(0.05L/分)、275.5cc/分(0.2755L/分)及び431cc/分(0.431L/分)である。 Ga (CH 3 ) 3 , In (CH 3 ) 3 and AsH 3 may be used for the growth of the layer (channel layer 6) made of i-In 0.20 GaAs. Their flow rates are 50 cc / min (0.05 L / min), 275.5 cc / min (0.2755 L / min) and 431 cc / min (0.431 L / min), respectively.

n+Al0.23GaAsからなる層(電子供給層4、電子供給層8)の成長には、i−Al0.23GaAsの成長に使用したGa(CH33、Al(CH33、AsH3に加えて5ppmのSi26を用いるとよい。Si26の流量は29.2cc/分(0.0292L/分)である。Si26以外の流量はi−Al0.23GaAs層の場合と同じである。 In addition to Ga (CH 3 ) 3 , Al (CH 3 ) 3 , and AsH 3 used for the growth of i-Al 0.23 GaAs, the layer made of n + Al 0.23 GaAs (electron supply layer 4 and electron supply layer 8) is used. 5 ppm of Si 2 H 6 may be used. The flow rate of Si 2 H 6 is 29.2 cc / min (0.0292 L / min). The flow rate other than Si 2 H 6 is the same as that of the i-Al0.23 GaAs layer.

n+GaAsからなる層(コンタクト層9)の成長には、i−GaAsの成長に使用したGa(CH33、AsH3に加えて5ppmのSi26を用いるとよい。Si26の流量は112.4cc/分(0.1124L/分)である。Si26以外の流量はi−GaAs層の場合と同じである。 For the growth of the layer (contact layer 9) made of n + GaAs, 5 ppm of Si 2 H 6 may be used in addition to Ga (CH 3 ) 3 and AsH 3 used for i-GaAs growth. The flow rate of Si 2 H 6 is 112.4 cc / min (0.1124 L / min). The flow rates other than Si 2 H 6 are the same as in the i-GaAs layer.

上述した成長方法におけるAl組成比は一例であり、これと異なってもよい。   The Al composition ratio in the growth method described above is an example and may be different.

III−V族化合物半導体1の基板2の下面に電極を形成すると共に、コンタクト層9の上面に電極を形成し、ダイシングなどによりIII−V族化合物半導体11を分割するとHEMTが得られる。   When an electrode is formed on the lower surface of the substrate 2 of the III-V compound semiconductor 1 and an electrode is formed on the upper surface of the contact layer 9, and the III-V compound semiconductor 11 is divided by dicing or the like, a HEMT is obtained.

以下、III−V族化合物半導体1の作用を説明する。   Hereinafter, the operation of the III-V compound semiconductor 1 will be described.

一般に、III−V族化合物半導体を用いたデバイスの代表例にHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)があるが、このHEMTの特性向上のためには、自由電子の動き易さを表す電子移動度(単位はcm2/V・s)を高くすることが非常に重要である。HEMTでは電子供給層にドーピングされたn型不純物が自由電子を放出する。放出された自由電子は、チャネル層に貯まる。チャネル層は高純度であるため、不純物による散乱が少なく、電子移動度が高いという特徴がある。 In general, there is a HEMT (High Electron Mobility Transistor) as a representative example of a device using a III-V group compound semiconductor. In order to improve the characteristics of this HEMT, the mobility of free electrons is reduced. It is very important to increase the electron mobility (unit: cm 2 / V · s). In HEMT, n-type impurities doped in the electron supply layer emit free electrons. The emitted free electrons are stored in the channel layer. Since the channel layer has high purity, it is characterized by low scattering due to impurities and high electron mobility.

ところが、電子供給層にはn型不純物がドーピングされているため、チャネル層の自由電子がイオン散乱される。さらに、微量ではあるが、電子供給層から電子供給層のn型不純物がスペーサ層中に拡散する。スペーサ層は、電子供給層中のn型不純物によるイオン散乱の影響を少なくする働きがあり、スペーサ層にn型不純物が存在してしまうと、電子移動度を低下させる原因になる。   However, since the electron supply layer is doped with n-type impurities, free electrons in the channel layer are ion-scattered. Furthermore, although it is a small amount, the n-type impurity in the electron supply layer diffuses from the electron supply layer into the spacer layer. The spacer layer serves to reduce the influence of ion scattering due to the n-type impurity in the electron supply layer, and if the n-type impurity exists in the spacer layer, it causes a decrease in electron mobility.

また、同様にHEMTの特性向上には、チャネル層の電子密度も重要となってくる。HEMTでは前記のとおりチャネル層周りにスペーサ層を導入して自由電子の散乱を防いでいる。   Similarly, the electron density of the channel layer is important for improving the characteristics of the HEMT. In the HEMT, as described above, a spacer layer is introduced around the channel layer to prevent free electron scattering.

しかし、スペーサ層が厚いと、AlGaAsとInGaAsのバンドギャップ差が大きいことに起因して、電子供給層からの電子がチャネル層に供給され難く、チャネル層への電子の供給が十分に行われず、チャネル層での電子密度の低下につながっている。   However, when the spacer layer is thick, due to the large band gap difference between AlGaAs and InGaAs, electrons from the electron supply layer are difficult to be supplied to the channel layer, and electrons are not sufficiently supplied to the channel layer. This leads to a decrease in electron density in the channel layer.

図3、4に示した従来のIII−V族化合物半導体20又は31では、チャネル層25の上下両方にAlGaAsのみ、もしくはAlGaAsとGaAsとからなるスペーサ層を導入していたが、本発明のIII−V族化合物半導体1では、チャネル層6の図示下側のスペーサ層をスペーサ層5bとスペーサ層5aからなる2層構造とし、図示上側のスペーサ層をi−AlGaAsからなる単層構造とすることで電子移動度、電子密度双方を高めた。   In the conventional III-V group compound semiconductor 20 or 31 shown in FIGS. 3 and 4, only AlGaAs or a spacer layer made of AlGaAs and GaAs is introduced both above and below the channel layer 25. In the -V group compound semiconductor 1, the lower spacer layer of the channel layer 6 in the figure has a two-layer structure made up of the spacer layer 5b and the spacer layer 5a, and the upper spacer layer in the figure has a single layer structure made of i-AlGaAs. Both the electron mobility and the electron density were increased.

つまり、本発明のIII−V族化合物半導体1によれば、電子密度、電子移動度双方を同時に向上させることができる。また、電子密度、電子移動度が向上すると、III−V族化合物半導体1を用いたHEMTデバイスの特性も向上し、衛星放送受信用パラボラアンテナの小型化や携帯電話の低消費電力化などの効果が期待できる。   That is, according to the III-V group compound semiconductor 1 of the present invention, both the electron density and the electron mobility can be improved at the same time. Further, when the electron density and the electron mobility are improved, the characteristics of the HEMT device using the III-V group compound semiconductor 1 are also improved, and the satellite broadcasting receiving parabolic antenna is reduced in size and the power consumption of the mobile phone is reduced. Can be expected.

III−V族化合物半導体1の変形例として、スペーサ層5bのAl組成比を、チャネル層6側のスペーサ層5aに向かって徐々に低くなるようなグレーディッドとしてもIII−V族化合物半導体1の効果を得られ、それに加えて、電子供給層とチャネル層とのバンドギャップ差を緩やかに変移させる効果も得られる。   As a modification of the III-V group compound semiconductor 1, the Al composition ratio of the spacer layer 5b may be graded so as to gradually decrease toward the spacer layer 5a on the channel layer 6 side. In addition to the effect, an effect of gently changing the band gap difference between the electron supply layer and the channel layer is also obtained.

また、III−V族化合物半導体1のスペーサ層5aの原料をi−GaAsに代えてi−AlxGaAsとし、スペーサ層5bの原料をi−AlGaAsに代えてAlyGaAs(このときx>yとする)としても同様の効果を得られる。 Further, the material of the spacer layer 5a of the III-V compound semiconductor 1 is replaced with i-Al x GaAs instead of i-GaAs, and the material of the spacer layer 5b is replaced with i-AlGaAs with Al y GaAs (in this case x> y The same effect can be obtained.

また例えば「AlxGaAs」はAlxGa1-xAsであることを意味する。他の化合物についても同様である。 For example, “Al x GaAs” means Al x Ga 1-x As. The same applies to other compounds.

次に、本発明の他の実施の形態を示すIII−V族化合物半導体について説明する。   Next, a group III-V compound semiconductor showing another embodiment of the present invention will be described.

図2は、本発明の他の実施の形態を示すIII−V族化合物半導体の断面構造図である。   FIG. 2 is a cross-sectional structural view of a group III-V compound semiconductor showing another embodiment of the present invention.

図2に示すように、III−V族化合物半導体10は、基本的には図1のIII−V族化合物半導体1と同様の構成であるので同一の機能を有する層には同様の符号を付した。   As shown in FIG. 2, the group III-V compound semiconductor 10 has basically the same configuration as the group III-V compound semiconductor 1 in FIG. did.

図1のIII−V族化合物半導体1では、チャネル層6を境に、図示下側のスペーサ層を2層構造とし、図示上側のスペーサ層を単層構造としたが、図2のIII−V族化合物半導体10では、上側のスペーサ層を、チャネル層6側から、i−GaAsからなるスペーサ層7aとi−AlGaAsからなるスペーサ層7bとで構成された2層構造とし、下側のスペーサ層をi−AlGaAsからなるスペーサ層5からなる単層構造とした。   In the group III-V compound semiconductor 1 in FIG. 1, the lower spacer layer in the figure has a two-layer structure and the upper spacer layer in the figure has a single layer structure with the channel layer 6 as a boundary. In the group compound semiconductor 10, the upper spacer layer has a two-layer structure including, from the channel layer 6 side, a spacer layer 7a made of i-GaAs and a spacer layer 7b made of i-AlGaAs, and the lower spacer layer Was made into a single layer structure consisting of the spacer layer 5 made of i-AlGaAs.

つまり、III−V族化合物半導体10は、化合物半導体を用いた半絶縁性のGaAsからなる基板2上に、バッファ層3、n+AlGaAsからなる電子供給層4、i−AlGaAsからなるスペーサ層5、i−InGaAsからなるチャネル層6、i−GaAsからなるスペーサ層7a、i−AlGaAsからなるスペーサ層7b、n+AlGaAsからなる電子供給層8、n+GaAsからなるコンタクト層9を順次積層して構成される。   That is, the III-V group compound semiconductor 10 includes a buffer layer 3, an electron supply layer 4 made of n + AlGaAs, a spacer layer 5 made of i-AlGaAs, i on a substrate 2 made of semi-insulating GaAs using a compound semiconductor. A channel layer 6 made of -InGaAs, a spacer layer 7a made of i-GaAs, a spacer layer 7b made of i-AlGaAs, an electron supply layer 8 made of n + AlGaAs, and a contact layer 9 made of n + GaAs are sequentially laminated.

この場合、スペーサ層7bのAl組成比は、スペーサ層5のAl組成比よりも高くするとよい。   In this case, the Al composition ratio of the spacer layer 7 b is preferably higher than the Al composition ratio of the spacer layer 5.

III−V族化合物半導体10によれば、III−V族化合物半導体1と同様に電子密度、電子移動度双方を同時に向上させることができる。その他の効果についても同様である。   According to the group III-V compound semiconductor 10, both the electron density and the electron mobility can be improved at the same time as in the group III-V compound semiconductor 1. The same applies to other effects.

III−V族化合物半導体10の変形例として、スペーサ層7bのAl組成比を、チャネル層6側のスペーサ層7aに向かって徐々に低くなるようなグレーディッドとしても同様の効果が得られる。   As a modification of the III-V compound semiconductor 10, the same effect can be obtained even when the Al composition ratio of the spacer layer 7b is gradually lowered toward the spacer layer 7a on the channel layer 6 side.

また、III−V族化合物半導体10のスペーサ層7aの原料をi−GaAsに代えてi−AlxGaAsとし、スペーサ層7bの原料をi−AlGaAsに代えてAlyGaAs(このときx>yとする)としても同様の効果が得られる。 Further, the material of the spacer layer 7a of the III-V compound semiconductor 10 is replaced with i-Al x GaAs instead of i-GaAs, and the material of the spacer layer 7b is replaced with i-AlGaAs with Al y GaAs (in this case x> y The same effect can be obtained.

本発明の一実施の形態を示すIII−V族化合物半導体の断面構造図である。It is a sectional structure figure of a III-V group compound semiconductor which shows one embodiment of the present invention. 本発明の他の実施の形態を示すIII−V族化合物半導体の断面構造図である。It is a sectional structure figure of a III-V group compound semiconductor which shows other embodiments of the present invention. 従来のIII−V族化合物半導体の断面構造図である。It is sectional structure drawing of the conventional III-V group compound semiconductor. 従来のIII−V族化合物半導体の断面構造図である。It is sectional structure drawing of the conventional III-V group compound semiconductor.

符号の説明Explanation of symbols

1 III−V族化合物半導体
2 基板
3 バッファ層
4 電子供給層
5 スペーサ層
6 チャネル層
7 スペーサ層
8 電子供給層
9 コンタクト層
1 III-V group compound semiconductor 2 Substrate 3 Buffer layer 4 Electron supply layer 5 Spacer layer 6 Channel layer 7 Spacer layer 8 Electron supply layer 9 Contact layer

Claims (4)

化合物半導体を用いた半絶縁性の基板上に、バッファ層、電子供給層、スペーサ層、チャネル層、スペーサ層、電子供給層、コンタクト層を有するIII−V族化合物半導体において、
前記チャネル層を境にして、一方のスペーサ層が前記チャネル層側からGaAsスペーサ層とAlGaAsスペーサ層との2層で構成され、他方のスペーサ層がAlGaAsスペーサ層の単層で構成されることを特徴とするIII−V族化合物半導体。
In a III-V group compound semiconductor having a buffer layer, an electron supply layer, a spacer layer, a channel layer, a spacer layer, an electron supply layer, and a contact layer on a semi-insulating substrate using a compound semiconductor,
With the channel layer as a boundary, one spacer layer is composed of two layers of a GaAs spacer layer and an AlGaAs spacer layer from the channel layer side, and the other spacer layer is composed of a single layer of an AlGaAs spacer layer. A characteristic III-V compound semiconductor.
前記一方のスペーサ層のAlGaAsスペーサ層のAl組成比が、前記他方のスペーサ層のAl組成比に比べて高くされた請求項1に記載のIII−V族化合物半導体。   The III-V group compound semiconductor according to claim 1, wherein an Al composition ratio of the AlGaAs spacer layer of the one spacer layer is set higher than an Al composition ratio of the other spacer layer. 前記一方のスペーサ層の前記AlGaAsスペーサ層は、そのAl組成比が前記チャネル層側のGaAsスペーサ層に向かって徐々に低くなるように形成された請求項1又は2に記載のIII−V族化合物半導体。   The III-V group compound according to claim 1 or 2, wherein the AlGaAs spacer layer of the one spacer layer is formed such that an Al composition ratio thereof gradually decreases toward the GaAs spacer layer on the channel layer side. semiconductor. 化合物半導体を用いた半絶縁性の基板上に、バッファ層、電子供給層、スペーサ層、チャネル層、スペーサ層、電子供給層、コンタクト層を有するIII−V族化合物半導体において、
前記チャネル層を境にして、一方のスペーサ層が前記チャネル層側からAlxGaAsスペーサ層とAlyGaAsスペーサ層(x>y)との2層で構成され、他方のスペーサ層がAlGaAsスペーサ層で構成されることを特徴とするIII−V族化合物半導体。
In a III-V group compound semiconductor having a buffer layer, an electron supply layer, a spacer layer, a channel layer, a spacer layer, an electron supply layer, and a contact layer on a semi-insulating substrate using a compound semiconductor,
With the channel layer as a boundary, one spacer layer is composed of an Al x GaAs spacer layer and an Al y GaAs spacer layer (x> y) from the channel layer side, and the other spacer layer is an AlGaAs spacer layer. A III-V compound semiconductor comprising:
JP2008198272A 2008-07-31 2008-07-31 Group iii-v compound semiconductor Pending JP2010040556A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008198272A JP2010040556A (en) 2008-07-31 2008-07-31 Group iii-v compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008198272A JP2010040556A (en) 2008-07-31 2008-07-31 Group iii-v compound semiconductor

Publications (1)

Publication Number Publication Date
JP2010040556A true JP2010040556A (en) 2010-02-18

Family

ID=42012832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008198272A Pending JP2010040556A (en) 2008-07-31 2008-07-31 Group iii-v compound semiconductor

Country Status (1)

Country Link
JP (1) JP2010040556A (en)

Similar Documents

Publication Publication Date Title
US7875535B2 (en) Compound semiconductor device using SiC substrate and its manufacture
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8878248B2 (en) Semiconductor device and fabrication method
US20090065787A1 (en) Compound semiconductor structure
CN111406306B (en) Semiconductor device manufacturing method, semiconductor device
KR102077674B1 (en) Nitride semiconductor and method thereof
JP2006114652A (en) Semiconductor epitaxial wafer and field effect transistor
JP5817283B2 (en) Manufacturing method of semiconductor device
WO2022219861A1 (en) Semiconductor device and wireless communication device
US12281411B2 (en) Epitaxial structure
JP2006114655A (en) Semiconductor epitaxial wafer and field effect transistor
JP2013021024A (en) Transistor element
US20150126018A1 (en) Method for manufacturing nitride semiconductor device
JP5119644B2 (en) III-V compound semiconductor epitaxial wafer
JP2010040556A (en) Group iii-v compound semiconductor
JP6287951B2 (en) Compound semiconductor device
JP2006012915A (en) III-V group compound semiconductor device and manufacturing method thereof
JP4770130B2 (en) Epitaxial wafer for field effect transistor and epitaxial wafer for high electron mobility transistor
CN113659006B (en) A HEMT epitaxial device based on third-generation semiconductor GaN material and its growth method
KR102781870B1 (en) AlGaN/GaN hetero-junction structure of HEMT Device of having multi-strain matching structure
JP2002373905A (en) Method for manufacturing group III-V compound semiconductor device
JP2007042936A (en) III-V compound semiconductor epitaxial wafer
JP2004241463A (en) Compound semiconductor vapor phase growth method
JP2006196557A (en) Semiconductor epitaxial wafer and field effect transistor
JP2006286755A (en) III-V compound semiconductor manufacturing method