JP2009300300A - 回路検査方法および検査回路 - Google Patents

Abstract

【課題】接触抵抗に起因した測定誤差を抑制できるようにする。
【解決手段】抵抗ユニットＵ内の複数の検査用抵抗素子を選択的に用いて端子１ａ−２ａ間の接触抵抗ｒ１を考慮して検査基準抵抗値を満たす出力インピーダンスに設定し、検査ボード２の電流源５から検査用抵抗素子を通じて所定電流を印加した状態で半導体集積回路装置１を検査する。
【選択図】図１

Description

本発明は、検査用抵抗を用いて被検査回路を検査する回路検査方法および検査回路に関する。

この種の回路検査方法、検査回路として、特許文献１記載の技術思想が挙げられる。この特許文献１記載の技術思想では、複数の出力端子の各端子に多段階の電圧を切り替え出力するように構成された表示器駆動用半導体装置の出力電圧切り替え機能を検査するための半導体検査装置を開示している。この半導体検査装置では、検査装置による測定結果を使用して電圧を切り替えている。ところで、このような検査装置（検査回路に相当）には、高精度の検査用抵抗素子が用いられる場合があり、これにより検査における測定誤差を極力抑制している。
特開２００５−２６５７２９号公報

しかしながら、例えば、組付品となる半導体パッケージ（被検査回路）をソケットに組み込んで外部の検査用ボードなどの検査回路から電気的特性を検査すると、ソケットと半導体パッケージとの間に接触抵抗が生じこの接触抵抗によって検査基準抵抗値を満たさないことがある。これが測定誤差要因となり例えば多数の被検査回路を検査する場合の検査基準が安定しないという不具合を生じてしまう虞がある。また、特に被検査回路としての半導体チップ内の集積回路のパッドにプローブを当てて電気的特性を検査すると当該プローブの当て方等に応じて接触抵抗の変化が顕著となり、前述と同様の課題を生じる。

本発明は、上記事情に鑑みてなされたもので、その目的は、接触抵抗に起因した測定誤差を抑制できるようにした回路検査方法および検査回路を提供することにある。

請求項１または５に係る発明は、検査用抵抗素子を用いて構成された検査回路と検査対象回路が構成された被検査回路とを接触端子を通じて互いに接続し前記検査回路から被検査回路の接触端子に前記検査用抵抗素子を通じて所定電流を印加した状態で被検査回路を検査する回路検査方法であり、検査用抵抗素子は、検査回路内に複数個設けられており、被検査回路を検査するときには、前記所定信号の印加に応じて被検出回路内にて検出される検出信号に基づいて前記複数の検査用抵抗素子から検査用に用いる検査用抵抗素子を選択的に用いることにより検査基準抵抗値を満たす値に設定し選択的に用いられる検査用抵抗素子を通じて所定電流を印加した状態で被検査回路を検査するため、接触抵抗に起因した測定誤差を抑制できる。

請求項２または６に係る発明によれば、被検査回路内にて検出される検出信号として、被検査回路の接触端子のノードとは電気的に同電位で且つ被検査回路内で接触端子とは異なる電流非通電経路に設けられた検査用端子と検査回路内の所定電流の印加端子との間の電圧値、および所定電流との比から抵抗値を算出し検査用に用いる検査用抵抗素子を選択的に用いて検査基準抵抗値を満たす抵抗値に設定するため、電流通電経路から外れた検査用端子の測定値を用いて検査基準抵抗値を満たす抵抗値に設定できるようになり測定誤差を抑制できる。

請求項３または７に係る発明のように、被検査回路として半導体チップに形成された集積回路を適用した場合には回路検査が特に難しくなるため、前記発明を適用すれば効果がさらに顕著になる。

請求項４または８に係る発明のように、ＭＯＳトランジスタによるアナログスイッチを用いて検査基準抵抗値を満たす値に設定すると良い。

以下、本発明の一実施形態について図面を参照しながら説明する。
図１は、半導体集積回路装置とその測定系装置となる検査ボードとの間のテスト時の概略的な接続態様を電気的に示している。この図１に示すように、被検査回路としての半導体集積回路装置１は、検査回路としての検査ボード２との間で端子（接触端子に相当）１ａ、１ｂを通じて構造的に接続可能に構成されている。

図１に示す半導体集積回路装置１は回路３、４を備えており、外部から外部端子１ａに流れ込む電流Ｉ１、および半導体集積回路装置１内で生成される参照電圧Ｖｒｅｆに応じて出力端子１ｃから出力電圧Ｖを出力する回路を示している。回路３はオペアンプにより構成されており、その２つの入力端子は端子１ｂ、参照電圧Ｖｒｅｆの供給ノードにそれぞれ接続されておりハイインピーダンスになっている。回路４には、参照電圧Ｖｒｅｆの供給ノードおよび端子１ａが電気的に導通接続されている。回路３、４が検査対象回路となる。尚、実使用時には端子１ａ、１ｂには外部回路が接続された状態で使用されることになり、当該外部回路が帰還回路を構成している。実使用状態では、回路３、４および外部回路を用いて各素子の調整が行われることで出力電圧Ｖは、Ｖｒｅｆ＋α×Ｉ１（但し、αは所定のインピーダンス定数）で設定される。

尚、回路３、４は、例えばオペアンプや、抵抗、コンデンサなどのインピーダンス素子を組み合わせて構成されている。半導体集積回路装置１を実際に使用するときには、半田などで実装されるため端子１ａと外部回路との間の接触抵抗ｒ１は無視できるほど小さく、半導体集積回路装置１は、端子１ａに流れ込む電流Ｉ１に応じて出力端子１ｃから出力電圧Ｖを出力する。

図１に示す検査ボード２は、電流源５、例えば高精度の所定抵抗値を有する抵抗Ｒ１、抵抗ユニットＵなどを備えており、電流源５から抵抗ユニットＵ、端子（接触端子に相当）２ａを通じて半導体集積回路装置１に電流を供給可能に構成されている。また電流源５から抵抗Ｒａ、端子（接触端子に相当）２ｂを通じて半導体集積回路装置１に電流を供給可能に構成されている。このような検査ボード２を用いて、実使用前に当該仕様を満たしているか検査をする必要がある。

テストは、半導体集積回路装置１を構成する半導体チップに検査ボード２を電気的に接続して行われる第１の検査と、組立工程後に半導体集積回路装置１から突出したリードフレーム端子と外部のソケットとの間で構造的に接続することで検査ボード２と電気的に接続して行われる第２の検査の２種類の検査に分けられる。

何れの検査でも半導体集積回路装置１と検査ボード２との間で構造的な接触を必要とするため、半導体集積回路装置１の端子１ａ、１ｂと検査ボード２の端子２ａ、２ｂとの接触時のそれぞれの接触抵抗ｒ１、ｒ２が無視できないような高精度の検査が要求される場合には、接触抵抗を考慮した検査を行う必要がある。

特に第２の検査を行う場合には、チップ表面に形成されたパッドにプローブを当接して検査する必要を生じ、当該テスト時のプローブ接触抵抗や接触時の端子劣化等の影響を考慮した高精度なテスト環境を必要とする。また半導体集積回路装置１が車両用途に用いられる場合には高温、低温時などの過酷な環境下で使用されるため当該環境下で検査ボード２と接続した状態でテストを行い、当該テストにパスする必要がある。また、これらの半導体集積回路装置１を大量生産するときには、第１および第２の検査がそれぞれ流れ作業によって行われるため、端子１ａ、１ｂと端子２ａ、２ｂとの間の接触抵抗値が装置１の検査毎に変化してしまう虞がある。

例えば、半導体集積回路装置１が、実搭載回路では２００Ω（数百Ω）の出力インピーダンスで外部から電流Ｉ１が供給される場合を想定すると、検査時には検査ボード２の出力インピーダンスが２００Ω±０．１％程度の精度が要求されるものの、たとえ高精度の抵抗素子を用いて出力インピーダンスを設定したとしても接触抵抗ｒ１の影響を考慮すると高精度の検査を実現することが困難である。

そこで、本実施形態では、特に抵抗ユニットＵまたはＵ２、端子１ｄ等を設けることで高精度の検査を実現している。図２、図３は、抵抗ユニットの電気的構成例を概略的に示している。例えば、図２に示す構成を具体的に説明する。図２に示す抵抗ユニットＵは、検査用抵抗素子（以下抵抗と略す）Ｒ１〜Ｒ１１と、スイッチＳＷ１〜ＳＷ１１とを組み合わせて構成されており接触抵抗ｒ１との合成抵抗が目標抵抗値（例えば２００Ω）に近くなるように設定されている。この図２では、電流源５の供給ノードＮ１と端子２ａの接続ノードＮ２との間に抵抗Ｒ１とスイッチＳＷ１とが直列接続されている。図２には、目標抵抗値が２００Ωの場合の各抵抗値を示しているが、この場合、抵抗Ｒ１は目標抵抗値よりも低い抵抗値（１９５Ω）に設定されている。

スイッチＳＷ１と抵抗Ｒ１との間の共通接続ノードＮ３とノードＮ１との間には、抵抗Ｒ２とスイッチＳＷ２とが直列接続されている。スイッチＳＷ２と抵抗Ｒ２との間の共通接続ノードＮ４とノードＮ１との間には抵抗Ｒ３とスイッチＳＷ３とが直列接続されている。同様にして、抵抗Ｒ４〜Ｒ１１およびスイッチＳＷ４〜ＳＷ１１がそれぞれ図示形態で各ノードＮ６〜Ｎ１２とノードＮ１との間に直列接続されている。各抵抗Ｒ２〜Ｒ１１は、目標抵抗値よりも格段に（２桁〜４桁：本実施形態では３桁）低い値で微調整用の抵抗値が設定されており、目標抵抗値が２００Ωの場合にはそれぞれ０．５Ωに設定されている。

また図３は、抵抗ユニットの別の電気的構成例を概略的に示している。図３に示す抵抗ユニットＵ２は、検査用抵抗素子（以下抵抗と略す）Ｒ２０〜Ｒ３０と、スイッチＳＷ２１〜ＳＷ３０とを組み合わせて構成されており、接触抵抗ｒ１との合成抵抗が目標抵抗値（例えば２００Ω）に近くなるように設定されている。以下、具体的接続形態を説明する。ノードＮ１とノードＮ２との間には、抵抗Ｒ２０が接続されている。この抵抗Ｒ２０は、目標抵抗値と同一の値（２００Ω）に設定されている。さらに、ノードＮ１とノードＮ２との間には抵抗Ｒ２１、スイッチＳＷ２１が直列接続されている。同様に、ノードＮ１とノードＮ２との間には抵抗Ｒ２２〜Ｒ３０、スイッチＳＷ２２〜３０がそれぞれ直列接続されている。抵抗Ｒ２１〜Ｒ３０は、目標抵抗値よりも格段に（２桁〜４桁：本実施形態では２桁）高い値で微調整用の抵抗値が設定されており、目標抵抗値が２００Ωの場合にはそれぞれ７８ｋΩに設定されている。

図２に示すように、抵抗ユニットＵを構成すると、スイッチＳＷ１〜ＳＷ１１の何れか一つをオンするように検査ボード２から選択的にオンオフ制御することで、ノードＮ１−ノードＮ２間の合成抵抗値をある所定範囲内における線形的な一意な値に調整することができる。図２に示す抵抗ユニットＵの場合、合成抵抗値を１９５Ω＋ｒｒ［Ω］〜２００＋ｒｒ［Ω］（ｒｒはスイッチＳＷ１〜ＳＷ１１のオン抵抗値）内の所定値に調整できる。

図３に示すように、抵抗ユニットＵ２を構成すると、スイッチＳＷ２１〜ＳＷ３０の何れか一つもしくは複数をオンするように検査ボード２から選択的にオンオフ制御することで、ノードＮ１−Ｎ２間の合成抵抗値をある所定範囲内における一意な値に調整することができる。図３に示す抵抗ユニットＵ２の場合、スイッチＳＷ２１〜ＳＷ３０のオンするスイッチ個数を増減することで、合成抵抗値を１９５［Ω］〜２００［Ω］内の所定値に調整できる。尚、スイッチＳＷ２１〜ＳＷ３０のオン抵抗値は抵抗Ｒ２１〜Ｒ３０に比較して格段に低く無視できるため、抵抗Ｒ２０〜Ｒ３０の抵抗値のみで合成抵抗値を微調整できる。

図４（ａ）および図４（ｂ）は、スイッチの具体的態様を示している。
図４（ａ）に示すように、アナログスイッチＳＷは、Ｎチャネル型のＭＯＳトランジスタＴｒｎとＰチャネル型のＭＯＳトランジスタＴｒｐとのそれぞれのソース／ドレインを互いに接続して構成され、当該ＭＯＳトランジスタＴｒｐ、ＴｒｎのゲートにＮＯＴゲートＢによって互いに異なる反転信号を入力させることによって構成されている。このようなアナログスイッチＳＷをスイッチＳＷ１〜ＳＷ１１、ＳＷ２１〜ＳＷ３０として適用すると良い。すると、アナログスイッチＳＷのオン抵抗はＭＯＳトランジスタＴｒｎ、Ｔｒｐのオン抵抗に比例するため経時劣化することはなく一定であるため好ましい。また、図４（ｂ）に示すように、電磁リレーによってスイッチＳＷを構成しても良い。この場合、煩雑な構成を必要としないためシンプルに構成できる。

また、半導体集積回路装置１の実際の検査では、電流源５から抵抗ユニットＵまたはＵ２、端子２ａ、１ａを通じて電流Ｉ１を半導体集積回路装置１に印加した状態で、端子１ａ〜１ｃの電位を夫々測定して検査基準抵抗値を設定する必要がある。端子１ａに直接プローブなどを当てて測定すると、半導体集積回路装置１の端子１ａと検査ボード２の端子２ａとの間の接触抵抗に加えてプローブの接触抵抗をも考慮する必要を生じる。そこで図１に示すように、プローブなどを当接する実測定端子１ｄが接続端子１ａと導電線等により接続され電気的に同電位となる別位置に設けられていると良い。すなわち実測定端子１ｄが電流Ｉ１の非通電経路に検査用端子として構成されていると良い。すると、実測定端子１ｄに接触するプローブの影響を極力排除することができる。

検査基準抵抗値を満たす値に調整するときには、半導体集積回路装置１と検査ボード２とを接続し、（（端子２ｃ（ノードＮ１）の検出電圧）−（端子１ｄの検出電圧））／（電流源５の電流値）から抵抗値を求め、この抵抗値が目標抵抗値に最も近づくように抵抗ユニットＵまたはＵ２の合成抵抗値を切り替える。

すると、接触抵抗ｒ１やプローブの接触抵抗が前述した様々な要因によって変化したとしてもスイッチＳＷ１〜ＳＷ１１を検査ボード２から切替制御することで抵抗ユニットＵの合成抵抗値と接触抵抗ｒ１との合成抵抗（出力インピーダンス）を目標抵抗値に近い値に調整することができ検査基準抵抗値を満たす値とすることができる。

本実施形態によれば、抵抗ユニットＵの抵抗Ｒ１〜Ｒ１１を選択的に用いて検査基準抵抗値を満たす抵抗値に設定し、抵抗Ｒ１と抵抗Ｒ２〜Ｒ１１の何れかの抵抗とを通じて電流源５から所定電流を印加した状態で半導体集積回路装置１を検査している。すると、接触抵抗ｒ１が検査ボード２の出力インピーダンスの一部となり接触抵抗の影響を考慮して検査を行うことができ、接触抵抗に起因した測定誤差を抑制できる。

また、半導体集積回路装置１内の検出信号を端子１ｄにて検出しているため、接触抵抗に起因した測定誤差を抑制できる。半導体チップ表面のパッドで測定を行う場合には回路検査が特に難しくなるため、効果がさらに顕著になる。

本発明の一実施形態を概略的に示す電気的構成図 抵抗ユニットの一例を示す図（その１） 抵抗ユニットの一例を示す図（その２） スイッチの一例を示す図

符号の説明

図面中、１は半導体集積回路装置（被検査回路）、２は検査ボード（検査回路）、Ｒ１〜Ｒ１１、Ｒ２０〜Ｒ３０は検査用抵抗素子、Ｕ，Ｕ２は抵抗ユニットを示す。

Claims (8)

1. 検査用抵抗素子を用いて構成された検査回路と検査対象回路が構成された被検査回路とを接触端子を通じて互いに接続し前記検査回路から被検査回路の接触端子に前記検査用抵抗素子を通じて所定電流を印加した状態で被検査回路を検査する回路検査方法であって、
   前記検査用抵抗素子は、前記検査回路内に複数個設けられ、
   前記所定信号の印加に応じて被検出回路内にて検出される検出信号に基づいて前記複数の検査用抵抗素子から検査用に用いる検査用抵抗素子を選択的に用いることにより検査基準抵抗値を満たす値に設定し前記選択的に用いられる検査用抵抗素子を通じて前記所定電流を印加した状態で被検査回路を検査することを特徴とする回路検査方法。
2. 前記被検査回路内にて検出される検出信号として、前記被検査回路の接触端子のノードとは電気的に同電位で且つ前記被検査回路内で前記接触端子とは異なる電流非通電経路に設けられた検査用端子と前記検査回路内の所定電流の印加端子との間の電圧値、および前記所定電流との比から抵抗値を算出し検査用に用いる検査用抵抗素子を選択的に用いて検査基準抵抗値を満たす抵抗値に設定することを特徴とする請求項１記載の回路検査方法。
3. 被検査回路として半導体チップに形成された集積回路を適用したことを特徴とする請求項１または２記載の回路検査方法。
4. ＭＯＳトランジスタによるアナログスイッチを用いて検査基準抵抗値を満たす値に設定することを特徴とする請求項１ないし３の何れかに記載の回路検査方法。
5. 検査用抵抗素子を用いて構成された検査回路と検査対象回路が構成された被検査回路とを接触端子を通じて互いに接続し前記検査回路から被検査回路の接触端子に前記検査用抵抗素子を通じて所定電流を印加した状態で被検査回路を検査する検査回路であって、
   前記検査用抵抗素子は複数個設けられ、
   前記所定信号の印加に応じて被検出回路内にて検出される検出信号に基づいて前記複数の検査用抵抗素子から検査用に用いる検査用抵抗素子を選択的に用いることにより検査基準抵抗値を満たす値に設定し前記選択的に用いられる検査用抵抗素子を通じて前記所定電流を印加した状態で被検査回路を検査することを特徴とする検査回路。
6. 前記被検査回路内にて検出される検出信号として、前記被検査回路の接触端子のノードとは電気的に同電位で且つ前記被検査回路内で前記接触端子とは異なる電流非通電経路に設けられた検査用端子と前記検査回路内の所定電流の印加端子との間の電圧値、および前記所定電流との比から抵抗値を算出し検査用に用いる検査用抵抗素子を選択的に用いて検査基準抵抗値を満たす抵抗値に設定することを特徴とする請求項５記載の検査回路。
7. 被検査回路として半導体チップに形成された集積回路を適用したことを特徴とする請求項５または６記載の検査回路。
8. ＭＯＳトランジスタによるアナログスイッチを用いて検査基準抵抗値を満たす値に設定することを特徴とする請求項５ないし７の何れかに記載の検査回路。

Images