JP2009296216A - Switching drive circuit, and switching circuit - Google Patents
Switching drive circuit, and switching circuit Download PDFInfo
- Publication number
- JP2009296216A JP2009296216A JP2008146779A JP2008146779A JP2009296216A JP 2009296216 A JP2009296216 A JP 2009296216A JP 2008146779 A JP2008146779 A JP 2008146779A JP 2008146779 A JP2008146779 A JP 2008146779A JP 2009296216 A JP2009296216 A JP 2009296216A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- diode
- switching
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000000994 depressogenic effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】 高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供すること。
【解決手段】 スイッチング駆動回路11は、トランジスタTr10のゲート電圧Vgを切り換えることによってトランジスタTr10のドレイン電極とソース電極間を導通状態と非導通状態の間で時間的に切り換える。スイッチング駆動回路11は、トランジスタTr10のドレイン電極Dとゲート電極Gの間に接続される可変容量素子14を備えている。その可変容量素子14の容量は、トランジスタTr10のドレイン電極Dとゲート電極Gの間の電位差が増加すると低下することを特徴としている。
【選択図】 図1PROBLEM TO BE SOLVED: To provide a technique for reducing harmonic noise and suppressing an increase in switching loss.
A switching drive circuit 11 switches between a drain electrode and a source electrode of a transistor Tr10 temporally between a conductive state and a non-conductive state by switching a gate voltage Vg of the transistor Tr10. The switching drive circuit 11 includes a variable capacitance element 14 connected between the drain electrode D and the gate electrode G of the transistor Tr10. The capacitance of the variable capacitance element 14 is characterized by decreasing as the potential difference between the drain electrode D and the gate electrode G of the transistor Tr10 increases.
[Selection] Figure 1
Description
本発明は、トランジスタのゲート電圧を切り換えることによってトランジスタの主電極間を導通状態と非導通状態の間で時間的に切り換えるスイッチング駆動回路に関する。本発明はまた、そのスイッチング駆動回路を有するスイッチング回路にも関する。 The present invention relates to a switching drive circuit that switches a main electrode of a transistor between a conductive state and a non-conductive state in time by switching a gate voltage of the transistor. The present invention also relates to a switching circuit having the switching drive circuit.
図7に、従来のDC−DCコンバータ回路100の回路図の概略を示す。DC−DCコンバータ回路100は、直流電源V100と、インダクタンス素子L100と、ダイオードD100と、コンデンサC100と、負荷素子R100と、トランジスタTr100と、スイッチング駆動回路101を備えている。
FIG. 7 shows a schematic circuit diagram of a conventional DC-
インダクタンス素子L100とトランジスタTr100は、直流電源V100に直列に接続されている。負荷素子R100は、トランジスタTr100に並列に接続されている。ダイオードD100は電流の逆流防止用に設けられており、コンデンサC100は電荷チャージ用に設けられている。スイッチング駆動回路101は、トランジスタTr100のゲート電圧Vgを切換えることによって、トランジスタTr100のドレイン電極Dとソース電極Sの間を導通状態と非導通状態の間で時間的に切換える。スイッチング駆動回路101は、制御回路102とゲート抵抗103を備えている。スイッチング駆動回路101は、制御回路102が生成する制御電圧Vinからゲート電圧Vgを生成し、トランジスタTr100のゲート電極Gに印加する。
Inductance element L100 and transistor Tr100 are connected in series to DC power supply V100. The load element R100 is connected in parallel to the transistor Tr100. The diode D100 is provided for preventing a backflow of current, and the capacitor C100 is provided for charge charging. The
図8に示すように、DC−DCコンバータ回路100では、トランジスタTr100がオンしているときに、インダクタンス素子L100には電流の変化を妨げる向きに電圧が発生する。次に、トランジスタTr100がオフすると、トランジスタTr100のインピーダンスが高くなり、インダクタンス素子L100に流れる電流が減ろうとする。この時、インダクタンス素子L100には、図9に示す向きの電圧が発生する。これにより、負荷素子R100に印加される負荷電圧は、直流電源V100の電圧とインダクタンス素子L100に発生する電圧の合計となり、昇圧する。DC−DCコンバータ回路100は、直流電源V100の電圧を昇圧して負荷電圧を生成し、負荷素子R100に印加する。
As shown in FIG. 8, in the DC-
このようなDC−DCコンバータ回路100では、トランジスタTr100のスイッチングにより高調波ノイズが発生する。この高調波ノイズを抑制するためには、ドレイン電圧Vdのスイッチング時の変化時間を長くする必要がある。
In such a DC-
従来のDC−DCコンバータ回路100では、ゲート抵抗103の抵抗値Rgを高く設定することによってゲート電圧Vgの変化時間を長くし、これにより、ドレイン電圧Vdのスイッチング時の変化時間を長くしている。図10に、ドレイン電圧Vdの変化の様子を示す。「T」はドレイン電圧Vdの一周期の時間を示す。「τ」は、パルス幅を示しており、トランジスタTr100がオフしている時間を示す。図10に示すように、ゲート抵抗103の抵抗値Rgの高く設定すると、ゲート電圧Vgの立ち上がり及び立ち下がりが緩慢に変化し、ゲート電圧Vgの変化時間Δtが長くなる。
In the conventional DC-
図11は、図10のスイッチング波形の高調波ノイズの周波数と振幅(ノイズレベル)の関係を示す。図11の高調波ノイズは、スイッチング波形から自動的に決まる。この高調波ノイズは、3つの領域に分けられる。第1の領域Iは、低次の高調波からなる領域であり、周波数によらず高調波の振幅は一定である。第2の領域は、比較的低次の高調波からなる領域であり、周波数が増加すると−20dB/decの傾きで減衰する。第3の領域は、高次の高調波からなる領域であり、周波数が増加すると−40dB/decの傾きで減衰する。3つの領域を分ける周波数f1,f2は、ドレイン電圧Vdのパルス幅τ、ドレイン電圧Vdの立ち上がり又は立ち下がりの変化時間Δtによって決定され、次式で表すことができる。 FIG. 11 shows the relationship between the frequency and amplitude (noise level) of the harmonic noise of the switching waveform of FIG. The harmonic noise in FIG. 11 is automatically determined from the switching waveform. This harmonic noise is divided into three regions. The first region I is a region composed of low-order harmonics, and the amplitude of the harmonics is constant regardless of the frequency. The second region is a region composed of relatively low-order harmonics and attenuates with a slope of −20 dB / dec as the frequency increases. The third region is a region composed of higher-order harmonics and attenuates with a slope of −40 dB / dec as the frequency increases. The frequencies f 1 and f 2 that divide the three regions are determined by the pulse width τ of the drain voltage Vd and the change time Δt of the rise or fall of the drain voltage Vd, and can be expressed by the following equations.
数2に示すように、高次の高調波ノイズを低減するためには、ドレイン電圧Vdの変化時間Δtを長くすることが有効である。ドレイン電圧Vdの変化時間Δtを長くすると、図11に示す第2の領域IIと第3の領域IIIの境界(f2)が左にシフトし、第3の領域IIIの高調波ノイズが低減される。 As shown in Equation 2, it is effective to increase the change time Δt of the drain voltage Vd in order to reduce higher-order harmonic noise. When the change time Δt of the drain voltage Vd is lengthened, the boundary (f 2 ) between the second region II and the third region III shown in FIG. 11 is shifted to the left, and the harmonic noise in the third region III is reduced. The
従来技術では、ドレイン電圧Vdの変化時間Δtを長くするために、ゲート抵抗の抵抗値を増加させていた。しかし、ゲート抵抗の抵抗値を増加させると、ドレイン電圧Vdとドレイン電流Idの双方が緩慢に変化し、スイッチング損失が増大してしまう。
本発明は、高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供することを目的としている。
In the prior art, the resistance value of the gate resistance is increased in order to lengthen the change time Δt of the drain voltage Vd. However, when the resistance value of the gate resistance is increased, both the drain voltage Vd and the drain current Id change slowly, and the switching loss increases.
An object of this invention is to provide the technique which suppresses the increase in switching loss while reducing a harmonic noise.
本発明者らは、ドレイン電圧Vdの変化時間Δtを長くするために、ゲート抵抗の抵抗値を大きくするのではなく、ゲート・ドレイン間容量を大きくすることに着目した。ゲート・ドレイン間容量を大きくすると、ドレイン電圧Vdの変化時間だけを長くし、ドレイン電流Idの変化時間は変化しない。即ち、本明細書で開示される技術は、ゲート・ドレイン間容量を大きくすることによって、ドレイン電圧Vdの変化時間のみを長くし、電圧変化に起因する高調波ノイズを低減する。一方、本明細書で開示される技術では、ゲート抵抗の抵抗値を小さくすることができるので、ドレイン電流Idの変化時間は短くなる。このため、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。さらに、本明細書で開示される技術では、ゲート・ドレイン間容量がドレイン電圧Vdの増大に伴って低下する可変容量で構成されることを特徴としている。これにより、ドレイン電圧Vdの変化は、最初はゆっくりと変化して後半で急峻に変化する(凹状の変化)。このようにドレイン電圧Vdを変化させると、ドレイン電圧Vdの変化時間を長く維持しながら、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。本明細書で開示される技術を整理すると、(1)ゲート抵抗の抵抗値を小さくすることができるので、ドレイン電流Idが急峻に変化し、スイッチング損失を低下させることができる、(2)ゲート・ドレイン間容量を可変容量にすることでドレイン電圧Vdの変化時間をゲート抵抗が大きい場合と同等の値に維持しながらもスイッチング損失を低下させることができる。この結果、本明細書で開示される技術は、高調波ノイズを低減するとともにスイッチング損失の増大を抑制することができる。 The inventors focused on increasing the gate-drain capacitance rather than increasing the resistance value of the gate resistance in order to lengthen the change time Δt of the drain voltage Vd. When the gate-drain capacitance is increased, only the change time of the drain voltage Vd is lengthened, and the change time of the drain current Id is not changed. That is, the technique disclosed in this specification increases the gate-drain capacitance, thereby lengthening only the change time of the drain voltage Vd and reducing harmonic noise caused by the voltage change. On the other hand, in the technique disclosed in this specification, the resistance value of the gate resistance can be reduced, so that the change time of the drain current Id is shortened. For this reason, the switching loss determined by the product of the drain voltage Vd and the drain current Id can be reduced. Further, the technology disclosed in this specification is characterized in that the gate-drain capacitance is configured with a variable capacitance that decreases as the drain voltage Vd increases. As a result, the change in the drain voltage Vd changes slowly at the beginning and changes sharply in the latter half (concave change). When the drain voltage Vd is changed in this way, the switching loss determined by the product of the drain voltage Vd and the drain current Id can be reduced while maintaining a long change time of the drain voltage Vd. The techniques disclosed in this specification can be summarized as follows: (1) Since the resistance value of the gate resistance can be reduced, the drain current Id changes sharply and switching loss can be reduced. (2) Gate By making the capacitance between the drains variable, the switching loss can be reduced while maintaining the change time of the drain voltage Vd at a value equivalent to that when the gate resistance is large. As a result, the technique disclosed in this specification can reduce harmonic noise and suppress an increase in switching loss.
即ち、上記技術を具現化したスイッチング駆動回路は、トランジスタの高圧側電極とゲート電極の間に接続される可変容量素子を備えている。その可変容量素子の容量は、トランジスタの高圧側電極とゲート電極の間の電位差が増加すると低下することを特徴としている。スイッチング駆動回路で駆動されるトランジスタには、絶縁ゲート型トランジスタが用いられる。絶縁ゲート型トランジスタには、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)が含まれる。トランジスタがMOSFETの場合、高圧側電極がドレイン電極である。トランジスタがIGBTの場合、高圧側電極がコレクタ電極である。 That is, a switching drive circuit that embodies the above technique includes a variable capacitance element connected between the high-voltage side electrode and the gate electrode of the transistor. The capacitance of the variable capacitance element is characterized by decreasing as the potential difference between the high-voltage side electrode and the gate electrode of the transistor increases. An insulated gate transistor is used as the transistor driven by the switching drive circuit. Insulated gate transistors include MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) and IGBTs (Insulated Gate Bipolar Transistors). When the transistor is a MOSFET, the high-voltage side electrode is the drain electrode. When the transistor is an IGBT, the high-voltage side electrode is a collector electrode.
可変容量素子は、トランジスタの高圧側電極とゲート電極の間に接続されるダイオードを有しているのが好ましい。そのダイオードは、アノードがトランジスタのゲート電極に電気的に接続し、カソードがトランジスタの高圧側電極に電気的に接続することを特徴としている。
ダイオードは、アノードとカソードの間の電位差が増大すると、pn接合の空乏層幅が増大し、接合容量が低下する特性を有している。ダイオードは、本明細書で開示される可変容量素子に適した素子である。
The variable capacitance element preferably has a diode connected between the high-voltage side electrode and the gate electrode of the transistor. The diode is characterized in that the anode is electrically connected to the gate electrode of the transistor and the cathode is electrically connected to the high-voltage side electrode of the transistor.
The diode has a characteristic that when the potential difference between the anode and the cathode increases, the depletion layer width of the pn junction increases and the junction capacitance decreases. The diode is an element suitable for the variable capacitance element disclosed in this specification.
可変容量素子に用いられるダイオードは、PINダイオードであることが好ましい。PINダイオードの接合容量の電圧依存性は、I層の効果でPNダイオードよりも大きい。PINダイオードの接合容量は、アノードとカソードの間の電位差が増大すると、急激に低下する。このため、可変容量素子にPINダイオードを用いると、スイッチング損失を大幅に低減することができる。 The diode used for the variable capacitance element is preferably a PIN diode. The voltage dependence of the junction capacitance of the PIN diode is larger than that of the PN diode due to the effect of the I layer. The junction capacitance of the PIN diode rapidly decreases as the potential difference between the anode and the cathode increases. For this reason, if a PIN diode is used for the variable capacitance element, switching loss can be greatly reduced.
本明細書で開示されるスイッチング駆動回路は、トランジスタの高圧側電極とゲート電極の間に接続されるとともに、前記ダイオードに直列に接続されている第2のダイオードをさらに有しているのが好ましい。その第2のダイオードは、アノードがトランジスタの高圧側電極に電気的に接続し、カソードがトランジスタのゲート電極に電気的に接続することを特徴としている。
第2のダイオードが設けられていると、トランジスタのゲート電極から高圧側電極に電流が流れるのを防止し、トランジスタのオン・オフ制御を安定化する。
The switching drive circuit disclosed in this specification preferably further includes a second diode connected between the high-voltage side electrode and the gate electrode of the transistor and connected in series to the diode. . The second diode is characterized in that the anode is electrically connected to the high voltage side electrode of the transistor and the cathode is electrically connected to the gate electrode of the transistor.
When the second diode is provided, current is prevented from flowing from the gate electrode of the transistor to the high-voltage side electrode, and the on / off control of the transistor is stabilized.
本明細書で開示されるスイッチング駆動回路は、高調波ノイズを低減するとともにスイッチング損失の増大も抑制する。 The switching drive circuit disclosed in this specification reduces harmonic noise and suppresses an increase in switching loss.
(第1実施形態)
図1に、DC−DCコンバータ回路10の回路図の概略を示す。DC−DCコンバータ回路10は、直流電源V10と、インダクタンス素子L10と、ダイオードD10と、コンデンサC10と、負荷素子R10と、トランジスタTr10と、スイッチング駆動回路11を備えている。
(First embodiment)
FIG. 1 shows a schematic circuit diagram of the DC-
インダクタンス素子L10とトランジスタTr10は、直流電源V10に直列に接続されている。負荷素子R10は、トランジスタTr10に並列に接続されている。ダイオードD10は電流の逆流防止用に設けられており、コンデンサC10は電荷チャージ用に設けられている。スイッチング駆動回路11は、トランジスタTr10のドレイン電極Dとソース電極Sの間を導通状態と非導通状態の間で時間的に切り換えるためのものであり、制御回路12とゲート抵抗13と可変容量素子14を備えている。制御回路12は、制御電圧Vinを生成する。スイッチング駆動回路11は、制御電圧Vinからゲート電圧Vgを生成し、トランジスタTr10のゲート電極Gに印加する。
Inductance element L10 and transistor Tr10 are connected in series to DC power supply V10. The load element R10 is connected in parallel to the transistor Tr10. The diode D10 is provided for preventing a backflow of current, and the capacitor C10 is provided for charge charging. The switching
DC−DCコンバータ回路10では、トランジスタTr10がオンしているときに、インダクタンス素子L10には電流の変化を妨げる向きに電圧が発生する(直流電源V10側からトランジスタTr10側に向けて電圧が降下する)。次に、トランジスタTr10がオフすると、トランジスタTr10のインピーダンスが高くなり、インダクタンス素子L10に流れる電流が減ろうとする。この時、インダクタンス素子L10には、上記と逆向きの電圧が発生する(直流電源V10側からトランジスタTr10側に向けて電圧が上昇する)。これにより、負荷素子R10に印加される負荷電圧は、直流電源V10の電圧とインダクタンス素子L10に発生する電圧の合計となり、昇圧する。DC−DCコンバータ回路10は、直流電源V10の電圧を昇圧して負荷電圧を生成し、負荷素子R10に印加する。
In the DC-
スイッチング駆動回路11は、可変容量素子14を備えていることを特徴としている。可変容量素子14は、トランジスタTr10のドレイン電極Dとゲート電極Gの間に接続されている。図2に、可変容量素子14の容量と電圧の関係を示す。図2に示すように、可変容量素子14は、両端の電位差が増加するとその容量Cgdが低下することを特徴としている。この例では、可変容量素子14の容量は、ゲート・ドレイン間電圧が増加すると低下する。可変容量素子14の初期容量(ゲート・ドレイン間電圧が0のときの容量)は、トランジスタTr10のゲート・ドレイン間の内蔵容量(ゲート絶縁膜に起因する容量とドレイン側に広がる空乏層容量との直列容量)よりも極めて大きい。
The switching
図3に、トランジスタTr10がオンからオフに切換わるとき(ターンオフ)のドレイン電流Idとドレイン電圧Vdの変化の様子を示す。なお、図1に示すDC−DCコンバータ回路の場合、スイッチング損失は、主にトランジスタTr10がターンオフするときに発生する。したがって、スイッチング損失に係る本実施形態の特徴に関しては、トランジスタTr10がターンオフするときのドレイン電流Idとドレイン電圧Vdの変化の様子を用いて説明する。また、図3に示す破線は、従来構造の場合のドレイン電流Idとドレイン電圧Vdであり、比較のために併せて表示する。なお、従来のスイッチング駆動回路は、高周波ノイズを低減するために、ゲート抵抗の抵抗値を大きく調整した例である。 FIG. 3 shows how the drain current Id and the drain voltage Vd change when the transistor Tr10 is switched from on to off (turned off). In the case of the DC-DC converter circuit shown in FIG. 1, the switching loss occurs mainly when the transistor Tr10 is turned off. Therefore, the characteristics of the present embodiment relating to the switching loss will be described using changes in the drain current Id and the drain voltage Vd when the transistor Tr10 is turned off. Also, the broken lines shown in FIG. 3 are the drain current Id and the drain voltage Vd in the case of the conventional structure, and are displayed together for comparison. Note that the conventional switching drive circuit is an example in which the resistance value of the gate resistor is greatly adjusted in order to reduce high-frequency noise.
まず、本実施形態のスイッチング駆動回路11では、ゲート・ドレイン間容量の初期容量が大きく設定されているので、ドレイン電圧Vdの変化時間Δtが従来構造と略同等である。このため、本実施形態と従来構造では、高調波ノイズが略同等である。
換言すると、本実施形態のスイッチング駆動回路11は、ゲート電圧Vgの変化時間を長くするために、従来構造のようにゲート抵抗13の抵抗値Rgを大きくするのではなく、ゲート・ドレイン間容量Cgdを大きくしている。本実施形態のスイッチング駆動回路11は、ゲート・ドレイン間容量Cgdを大きくすることによって、ゲート電圧Vgの変化時間を長くするとともにドレイン電圧Vdの変化時間Δtも長くし、この結果、高調波ノイズを低減している。
First, in the switching
In other words, the switching
このため、スイッチング駆動回路11では、従来構造よりもゲート抵抗13の抵抗値Rgが小さく設定されている。これにより、スイッチング駆動回路11で駆動されるトランジスタTr10では、ドレイン電流Idの変化が従来構造よりも急峻になり、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失が低減される。
For this reason, in the switching
さらに、スイッチング駆動回路11では、ゲート・ドレイン間容量Cgdがドレイン電圧Vdの上昇に伴って低下する可変容量である。これにより、スイッチング駆動回路11で駆動されるトランジスタTr10では、ドレイン電圧Vdが下に凹む。この結果、スイッチング駆動回路11は、ドレイン電圧Vdの変化時間を長く維持しながらも、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。
Further, in the switching
(第2実施形態)
図4に、DC−DCコンバータ回路20の回路図の概略を示す。DC−DCコンバータ回路20は、スイッチング駆動回路21の可変容量素子がダイオード24で構成されていることを特徴としている。ダイオード24は、アノードがトランジスタTr10のゲート電極Gに電気的に接続されており、カソードがトランジスタTr10のドレイン電極Dに後述する阻止用ダイオード25を介して電気的に接続されている。
(Second Embodiment)
FIG. 4 shows a schematic circuit diagram of the DC-
ダイオード24は、ドレイン電極Dの電位が増大すると、空乏層の幅が増大し、接合容量が低下する特性を有している。このため、ダイオード24は、本明細書で開示される可変容量素子に適した素子である。また、ダイオード24は、簡単な形態で構成されているので、トランジスタTr10が形成されている半導体基板内に内蔵することができる。この他、複合ICやデスクリートパワーMOSに内蔵することもできる。
The
スイッチング駆動回路21はさらに、トランジスタTr10のゲート電極Gとドレイン電極Dの間に接続されている阻止用ダイオード25を備えていることを特徴としている。阻止用ダイオード25は、ダイオード24に直列に接続されており、アノードがトランジスタTr10のドレイン電極Dに電気的に接続されており、カソードがトランジスタTr10のゲート電極Gにダイオード24を介して電気的に接続されている。阻止用ダイオード25の接合容量は、ダイオード24の接合容量よりも大きい。
The switching
阻止用ダイオード25は、トランジスタTr10のゲート電極Gからドレイン電極Dに電流が流れるのを阻止する。例えば、阻止用ダイオード25が設けられていない場合を仮定する。この場合、制御電圧Vinがハイのときに、トランジスタTr10のゲート電極Gとドレイン電極Dの間が導通することによってゲート電圧Vgが分圧されてしまうので、トランジスタTr10がオン・オフを繰返してしまう。トランジスタTr10の動作が不安定になってしまう。
The blocking
一方、阻止用ダイオード25が設けられていると、トランジスタTr10のゲート電極Gからドレイン電極Dに電流が流れるのを防止することができるので、トランジスタTr10のオン・オフ制御を安定化することができる。
On the other hand, when the blocking
図5に、可変容量素子にダイオードを用いた場合の効果を検討した結果を示す。図5(A)は従来例であり、可変容量素子が設けられていないとともにゲート抵抗Rgが1kΩという大きな値に設定されている。トランジスタのゲート・ドレイン間の内蔵容量は0.14nFである。図5(B)は比較例であり、固定容量のコンデンサがドレイン電極とゲート電極の間に設けられている例である。コンデンサの容量は3nFに設定されており、ゲート抵抗Rgは10Ωに設定されている。図5(C)は本実施形態であり、ダイオード24にpnダイオードが用いられている例である。ダイオード24の接合容量の初期容量は13nFであり、ゲート抵抗Rgは10Ωである。なお、阻止用ダイオード25の接合容量は50nFである。図5(D)も本実施形態であり、ダイオード24にPINダイオードが用いられている例である。ダイオード24の接合容量の初期容量は13nFであり、ゲート抵抗Rgは10Ωである。なお、阻止用ダイオード25の接合容量は50nFである。図6に、PNダイオードとPINダイオードの接合容量の電圧依存性を示す。図6に示すように、PINダイオードの接合容量は、PNダイオードの接合容量よりも電圧依存性が大きい。
FIG. 5 shows the result of studying the effect when a diode is used for the variable capacitance element. FIG. 5A shows a conventional example in which no variable capacitor is provided and the gate resistance Rg is set to a large value of 1 kΩ. The built-in capacitance between the gate and drain of the transistor is 0.14 nF. FIG. 5B is a comparative example, in which a fixed-capacitance capacitor is provided between the drain electrode and the gate electrode. The capacitance of the capacitor is set to 3 nF, and the gate resistance Rg is set to 10Ω. FIG. 5C shows this embodiment, which is an example in which a pn diode is used as the
図5(B)の比較例では、図5(A)の従来例よりもゲート抵抗Rgが小さく設定されているので、ドレイン電流Idの変化が急峻になっている。また、図5(B)の比較例では、ゲート・ドレイン間容量が大きいので、ドレイン電圧Vdの変化時間Δtが図5(A)の従来例と同等に維持されている。このため、図5(B)の高調波ノイズのレベルは、図5(A)の高調波ノイズのレベルと同等である。しかしながら、図5(B)の容量は固定なので、ドレイン電圧Vdの変化が直線的に変化している。図5(B)の比較例では、ドレイン電流Idの変化が急峻になることによるスイッチング損失の低下分よりも、ドレイン電圧Vdの変化が直線的になることによるスイッチング損失の増加分が大きく、全体ではスイッチング損失が増加してしまう。図5(A)の従来例のスイッチング損失を「1」とすると、図5(B)の比較例のスイッチング損失は「1.06」に増加することが確認されている。 In the comparative example shown in FIG. 5B, the gate resistance Rg is set smaller than that in the conventional example shown in FIG. 5A, so that the drain current Id changes more rapidly. Further, in the comparative example of FIG. 5B, since the gate-drain capacitance is large, the change time Δt of the drain voltage Vd is maintained equal to the conventional example of FIG. For this reason, the level of the harmonic noise in FIG. 5B is equivalent to the level of the harmonic noise in FIG. However, since the capacitance in FIG. 5B is fixed, the change in the drain voltage Vd changes linearly. In the comparative example of FIG. 5B, the increase in switching loss due to the linear change in the drain voltage Vd is larger than the decrease in switching loss due to the steep change in the drain current Id. Then, switching loss will increase. If the switching loss of the conventional example of FIG. 5A is “1”, it is confirmed that the switching loss of the comparative example of FIG. 5B increases to “1.06”.
図5(C)の比較例では、図5(A)の従来例よりもゲート抵抗Rgが小さく設定されているので、ドレイン電流Idの変化が急峻になっている。さらに、ゲート・ドレイン間容量が可変なので、ドレイン電圧Vdの変化が下に凹んでいる。図5(C)のドレイン電圧Vdの変化は、図5(A)の従来例よりも下に凹んでいる。図5(C)の実施形態では、ドレイン電流Idの変化が急峻になることによるスイッチング損失の低下分と、ドレイン電圧Vdの変化が下に凹むことによるスイッチング損失の低下分によって、スイッチング損失が低下する。図5(A)の従来例のスイッチング損失を「1」とすると、図5(C)の比較例のスイッチング損失は「0.90」に低下することが確認されている。 In the comparative example shown in FIG. 5C, the gate resistance Rg is set smaller than that in the conventional example shown in FIG. 5A, so that the drain current Id changes sharply. Further, since the gate-drain capacitance is variable, the change in the drain voltage Vd is recessed downward. The change in the drain voltage Vd in FIG. 5C is recessed below the conventional example in FIG. In the embodiment of FIG. 5C, the switching loss is reduced due to the decrease in switching loss due to the steep change in drain current Id and the decrease in switching loss due to the change in drain voltage Vd being depressed downward. To do. If the switching loss of the conventional example of FIG. 5A is “1”, it is confirmed that the switching loss of the comparative example of FIG. 5C is reduced to “0.90”.
図5(D)の実施形態では、ダイオード24にPINダイオードが用いられているので、ドレイン電圧Vdの変化は図5(C)の実施形態よりもさらに下に凹む。このため、図5(D)の実施形態では、スイッチング損失の低下分が図5(C)の実施形態よりも大きい。この結果、図5(A)の従来例のスイッチング損失を「1」とすると、図5(D)の比較例のスイッチング損失は「0.83」に低下することが確認されている。
In the embodiment of FIG. 5D, since a PIN diode is used for the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
10,20:コンバータ回路
11,21:スイッチング駆動回路
12:制御回路
13:ゲート抵抗
14:可変容量素子
24:ダイオード
25:阻止用ダイオード
10, 20:
Claims (5)
前記トランジスタの高圧側電極とゲート電極の間に接続される可変容量素子を備えており、
その可変容量素子の容量は、前記トランジスタの高圧側電極とゲート電極の間の電位差が増加すると低下することを特徴とするスイッチング駆動回路。 A switching drive circuit that switches between the main electrode of the transistor between the conductive state and the non-conductive state in time by switching the gate voltage of the transistor;
A variable capacitance element connected between the high-voltage side electrode and the gate electrode of the transistor;
The switching drive circuit characterized in that the capacitance of the variable capacitance element decreases as the potential difference between the high-voltage side electrode and the gate electrode of the transistor increases.
そのダイオードは、アノードが前記トランジスタのゲート電極に電気的に接続し、カソードが前記トランジスタの高圧側電極に電気的に接続することを特徴とする請求項1に記載のスイッチング駆動回路。 The variable capacitance element has a diode connected between the high-voltage side electrode and the gate electrode of the transistor,
2. The switching drive circuit according to claim 1, wherein the diode has an anode electrically connected to a gate electrode of the transistor and a cathode electrically connected to a high-voltage side electrode of the transistor.
その第2のダイオードは、アノードが前記トランジスタの高圧側電極に電気的に接続し、カソードが前記トランジスタのゲート電極に電気的に接続することを特徴とする請求項2又は3に記載のスイッチング駆動回路。 A second diode connected between the high-voltage side electrode and the gate electrode of the transistor and connected in series to the diode;
4. The switching drive according to claim 2, wherein the second diode has an anode electrically connected to the high-voltage side electrode of the transistor and a cathode electrically connected to the gate electrode of the transistor. 5. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146779A JP2009296216A (en) | 2008-06-04 | 2008-06-04 | Switching drive circuit, and switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146779A JP2009296216A (en) | 2008-06-04 | 2008-06-04 | Switching drive circuit, and switching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009296216A true JP2009296216A (en) | 2009-12-17 |
Family
ID=41544007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008146779A Pending JP2009296216A (en) | 2008-06-04 | 2008-06-04 | Switching drive circuit, and switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009296216A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2533407A2 (en) | 2011-06-07 | 2012-12-12 | Kabushiki Kaisha Toyota Jidoshokki | Switching circuit |
CN112615605A (en) * | 2020-12-04 | 2021-04-06 | 珠海格力电器股份有限公司 | Intelligent power module of self-defined IGBT port impedance |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002041155A (en) * | 2000-07-26 | 2002-02-08 | Denso Corp | Load drive |
JP2002196720A (en) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | Plasma display device |
JP2003060437A (en) * | 2001-08-09 | 2003-02-28 | Alps Electric Co Ltd | Voltage-controlled oscillator |
-
2008
- 2008-06-04 JP JP2008146779A patent/JP2009296216A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002041155A (en) * | 2000-07-26 | 2002-02-08 | Denso Corp | Load drive |
JP2002196720A (en) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | Plasma display device |
JP2003060437A (en) * | 2001-08-09 | 2003-02-28 | Alps Electric Co Ltd | Voltage-controlled oscillator |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2533407A2 (en) | 2011-06-07 | 2012-12-12 | Kabushiki Kaisha Toyota Jidoshokki | Switching circuit |
US9083333B2 (en) | 2011-06-07 | 2015-07-14 | Kabushiki Kaisha Toyota Jidoshokki | Switching circuit |
CN112615605A (en) * | 2020-12-04 | 2021-04-06 | 珠海格力电器股份有限公司 | Intelligent power module of self-defined IGBT port impedance |
CN112615605B (en) * | 2020-12-04 | 2024-10-29 | 珠海格力电器股份有限公司 | Intelligent power module capable of self-defining IGBT port impedance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267616B2 (en) | Drive control device | |
US9762119B2 (en) | Switch driving circuit, and power factor correction circuit having the same | |
US20170141677A1 (en) | Switching Device for Power Conversion and Power Conversion Device | |
JP6402591B2 (en) | Semiconductor device | |
US8193570B2 (en) | Synchronous buck converter using shielded gate field effect transistors | |
JP5343904B2 (en) | Semiconductor device | |
US10476495B2 (en) | Drive device | |
JPWO2016002249A1 (en) | Switching circuit and power supply circuit having the same | |
CN108336910A (en) | Semiconductor device and inverter system | |
US11011971B2 (en) | Rectifying circuit and power supply device | |
JP2014103842A (en) | Power supply filter and electronic circuit including the same | |
CN105702668B (en) | Synchronous switching converter and integrated semiconductor switching device for synchronous switching converter | |
JP2015095946A (en) | Semiconductor device | |
JP5916908B1 (en) | Gate drive circuit | |
JP5534076B2 (en) | Drive control device | |
JP2009159707A (en) | Switching circuit using wideband gap schottky barrier diode | |
JP2009296216A (en) | Switching drive circuit, and switching circuit | |
JP5832845B2 (en) | Semiconductor module and power conversion module | |
JP4110052B2 (en) | Inverter circuit | |
JP5739914B2 (en) | Power switch with active snubber | |
US20160104699A1 (en) | Semiconductor apparatus | |
JP2019097225A (en) | Power supply circuit | |
WO2018235423A1 (en) | Rectifier circuit and power supply | |
JP4465196B2 (en) | Power supply | |
Choi et al. | New generation super-junction MOSFET for lower switching noise and reliable operation by controlled dv/dt and di/dt switching behavior |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130122 |