JP2009283807A - 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法 - Google Patents
窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法 Download PDFInfo
- Publication number
- JP2009283807A JP2009283807A JP2008136290A JP2008136290A JP2009283807A JP 2009283807 A JP2009283807 A JP 2009283807A JP 2008136290 A JP2008136290 A JP 2008136290A JP 2008136290 A JP2008136290 A JP 2008136290A JP 2009283807 A JP2009283807 A JP 2009283807A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- substrate
- manufacturing
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10P14/278—
-
- H10P14/271—
-
- H10P14/2908—
-
- H10P14/3416—
-
- H10P14/24—
-
- H10P14/2904—
-
- H10P14/2905—
-
- H10P14/2921—
-
- H10P14/3216—
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【解決手段】窒化物半導体層を含む構造体であって、
少なくとも二つの窒化物半導体層による積層構造を備え、
前記積層構造における前記二つの窒化物半導体層の間に、該二つの窒化物半導体の下層側における窒化物半導体層上に形成された凹凸パターンの凹部の内壁を含む壁面によって囲まれた複数の空洞を有し、
前記空洞を形成する前記凹部の内壁の少なくとも一部に、前記窒化物半導体層の横方向成長を抑制する結晶性が乱れている部分が形成されている構成とする。
【選択図】 図1
Description
このため、紫外線から緑色に当たる短波長の光の発光が可能な半導体レーザーや、紫外線から赤色まで、および白色という広い発光波長範囲をカバーできる発光ダイオード(LED)などの半導体発光素子を構成する材料として注目されている。
高品質な半導体発光素子を得るために、高品質な窒化物半導体膜、または基板が必要である。
特に、高品質な窒化物半導体膜を得るために、同種で高品質な窒化物半導体基板、または格子定数差と熱膨張係数差が比較的小さい異種基板を用いたエピタキシャル成長することが望ましい。
また、窒化物半導体の応用において、窒化物半導体膜または構造体を形成した後、台座基板を除去する必要がある場合がある。
(1)窒化物半導体基板の製造が困難である。例えば、GaN基板の製造に当たって、高温高圧が必要で、欠陥密度が低くて、大口径の基板の製造が困難である。そのため、GaN基板は高価であり、量産に見合う定常供給ができていない。
(2)高品質な窒化物半導体膜のエピタキシャル成長に適する異種基板が少ない。
窒化物半導体膜の結晶成長は、約1000℃の高温と強い腐食性を持つV族原料のアンモニア雰囲気下で行う必要がある。このように過酷な条件に耐えられる単結晶異種基板が限られている。
(3)窒化物半導体自身の結晶特性による。光学素子を実現するために、組成が異なる窒化物半導体を複数層積層する必要がある。
一方、GaN、AlGaN、GaInNなどの窒化物半導体は格子定数の異なる全歪み系であるため、窒化物半導体同士および基板との間にクラックや応力歪みが生じやすい。
しかし、サファイアのような異種基板を用いた場合、窒化物半導体膜と異種基板の間における格子定数差により、窒化物半導体膜内を伝搬する転位による問題が生じる。
このような転位は、窒化物半導体膜を貫通して窒化物半導体膜の最上層まで伝搬して貫通転位となってしまい、窒化物半導体膜の特性を劣化させる。
また、窒化物半導体膜と異種基板の間における熱膨張係数差により、窒化物半導体膜と異種基板に応力歪みが生じる問題がある。この応力歪みは、窒化物半導体膜と異種基板を変形させるだけではなく、窒化物半導体膜の劣化要因にもなる。
ここでのELOG成長(epitaxial lateral over growth)法とも呼ばれる横方向成長法では、まず、異種基板の上に窒化物半導体が成長しやすい領域と成長しにくい領域を交互につくる。
そして、成長しやすい領域に選択的に窒化物半導体を成長させ、その窒化物半導体を成長しにくい領域に向かって横方向に伸長させる。
前記成長しにくい領域の上は、基板から窒化物半導体が成長しておらず、成長しやすい領域にある窒化物半導体から横方向に伸びた窒化物半導体によって覆われるようになる。
そのため、この基板と窒化物半導体の界面で発生した転位が殆ど表面に現れない。
その結果、横方向成長法によって形成された窒化物半導体層において、貫通転位密度の分布ができる。
つまり、異種基板の成長しやすい領域の上では貫通転位密度が高いままとなるが、成長しにくい領域の上では貫通転位密度が低減される。
この技術によれば、全体的に平坦で、かつ一部の領域において表面近傍の貫通転位密度が比較的に低い窒化物半導体膜を得ることが可能である。
この技術は、台座基板の上に形成したマスクパターンを利用して、窒化物半導体膜の選択的ELOG成長を実現する特徴がある。
マスクパターンの材料として、例えば、SiO2が用いられている。非特許文献2には、SiO2マスクパターン使用のELOG成長によって、厚膜窒化物半導体の2層構造を形成する技術を更に開示している。
この技術によれば、Mgが窒化物半導体膜の横方向成長を促進するので、良好な窒化物半導体膜を効率良く製造することができる。
また、特許文献2には、マスクパターンを利用しない窒化物半導体膜の選択的ELOG成長技術を開示している。
この技術によれば、サファイアのような異種基板を台座基板として用いても、平坦でかつ低貫通転位密度の窒化物半導体膜を得ることが可能である。
この効果は、非特許文献3によっても実証されている。この技術は、基板の成長面に形成した凹凸パターンを利用して、窒化物半導体膜の選択的ELOG成長を実現するが、パターンの凹部において窒化物半導体膜と基板との間に空洞を有する特徴がある。この空洞の存在によって、窒化物半導体膜と基板間の応力歪みがある程度緩和できる。
そして、段差部分を埋めつつ、上方にも成長させる技術を開示している。
この技術によれば、第2の窒化物半導体が横方向エピタキシャル成長した部分の上部は、第1の窒化物半導体が有する貫通転位の伝搬が抑制され、埋められた段差部分に貫通転位の軽減された領域を作ることができる。
特に、この段差形成と縦及び横方向エピタキシャル成長を繰り返すことによって、貫通転位の更なる低減が期待できる。この技術は、第2の窒化物半導体において空洞が形成される特徴がある。
特許文献4には、サファイアなどの異種基板を良好に除去して窒化物半導体基板を得ることのできる窒化物半導体基板の作製方法を開示している。
この技術によれば、傷がなく転位の低減された結晶性及び面状態の良好な窒化物半導体基板を得ることができる。
この技術では、異種基板側からの電磁波照射によって窒化物半導体を分解させて異種基板を取り除くが、窒化物半導体と異種基板の間に空洞を形成させることにより、発生するN2のガス圧による窒化物半導体へのダメージを低減できることが特徴である。
そのため、約1000℃の成長温度を必要とする窒化物半導体膜の結晶成長過程で、マスク材料が劣化し、窒化物半導体膜に悪影響をもたらす問題がある。
例えば、マスク材料がSiO2の場合は、その構成要素であるSiまたはO2、マスク材料がMg化合物の場合は、その構成要素であるMg等は、窒化物半導体膜へ拡散して窒化物半導体膜の品質やキャリア制御に悪影響をもたらすことがある。
しかし、これによる窒化物半導体膜と基板間に形成した1層だけの空洞構造では、貫通転位の低減および応力歪みの緩和が不十分である。
このような特許文献2または非特許文献3に開示された技術だけでは、2層以上の空洞を所望の形状で形成することが容易ではない。
また、特許文献4に開示された技術では、下地層を分解して台座基板を除去するが、その衝撃は下地層の直上にある窒化物半導体へ伝わってしまう。
例えば、下地層で発生するマイクロクラックは、直結している窒化物半導体まで伝搬することがある。その結果、特許文献4に開示された技術だけでは、台座基板除去時における窒化物半導体へのダメージを避けられない。
また、本発明は、窒化物半導体層へのダメージの低減された台座基板の除去が可能となる窒化物半導体層を含む構造体の製造方法を提供することを目的とするものである。
本発明の窒化物半導体層を含む構造体は、
少なくとも二つの窒化物半導体層による積層構造を備え、
前記積層構造における前記二つの窒化物半導体層の間に、該二つの窒化物半導体層の下層側における窒化物半導体層上に形成された凹凸パターンの凹部の内壁を含む壁面によって囲まれた複数の空洞を有し、
前記空洞を形成する前記凹部の内壁の少なくとも一部に、前記窒化物半導体層の横方向成長を抑制する結晶性が乱れている部分が形成されていることを特徴とする。
また、本発明の窒化物半導体層を含む複合基板は、上記窒化物半導体層を含む構造体が、台座基板上に形成されていることを特徴とする。
また、本発明の窒化物半導体層を含む複合基板の製造方法は、
台座基板上に、第1の窒化物半導体層を形成する第1の工程と、
前記第1の窒化物半導体層上に、凹凸パターンを形成する第2の工程と、
前記第1の窒化物半導体層上の凹凸パターンにおける凹部の内壁の少なくとも一部に、単結晶状態から変質した状態による結晶性が乱れている部分を形成する第3の工程と、
前記第1の窒化物半導体層上に形成された前記結晶性が乱れている部分を含む凹凸パターン上に、第2の窒化物半導体層を形成する第4の工程と、
を有することを特徴とする。
また、本発明の窒化物半導体層を含む構造体の製造方法は、
上記したいずれかに記載の複合基板の製造方法を用いて複合基板を製造する工程と、
前記製造方法によって製造された複合基板から台座基板を除去する工程と、を有することを特徴とする。
また、窒化物半導体層へのダメージの低減された台座基板の除去が可能となる窒化物半導体層を含む構造体の製造方法を実現することができる。
本発明の実施形態においては、上記した構造体をつぎのように構成することができる。
本実施形態においては、窒化物半導体層を含む構造体は少なくとも二つの窒化物半導体層による積層構造を備えている。
そして、積層構造における前記二つの窒化物半導体層の間に、該二つの窒化物半導体層の下層側における窒化物半導体層上に形成された凹凸パターンの凹部の内壁を含む壁面によって囲まれた複数の空洞を有している。
この空洞を形成する前記凹部の内壁の少なくとも一部に、前記窒化物半導体層のエピタキシャル横方向成長を抑制する結晶性が乱れている部分が形成される。
ここで、上記空洞によって、窒化物半導体層の横方向成長に際し、上記窒化物半導体層の膜歪みと、上記二つの窒化物半導体層間の応力を緩和し、貫通転位密度の低減化が図られる。
また、上記結晶性が乱れている部分によって、上記凹部における窒化物半導体層のエピタキシャル横方向成長を抑制し、空洞の大きさを確保することが可能となる。また、ここでの結晶性が乱れているとは、単結晶状態から変質した状態、例えば、アモルファス状態や、ポラス状態や、多結晶状態になっていることを意味する。
また、ここでの窒化物半導体とは、一般式AlxGayIn1−x−yN(0 ≦x≦1,0≦y≦1,0≦ x+y ≦1)で表すような窒化ガリウム系化合物半導体を意味している。
以上の本実施形態による窒化物半導体層を含む構造体によれば、貫通転位密度が低減された窒化物半導体層を含む構造体が実現可能である。その結果、より高品質な窒化物半導体光学素子が実現可能となる。
本実施形態においては、上記した窒化物半導体層を含む構造体が、台座基板上に形成することにより窒化物半導体層を含む複合基板を構成することができる。
その際、この窒化物半導体層を含む複合基板は、
前記台座基板と、前記二つの窒化物半導体層の下層側における窒化物半導体層との間に、該下層側における窒化物半導体層上に形成された凹凸パターンの凹部の内壁を含む壁面によって囲まれた複数の空洞を有する構成とすることができる。
また、上記窒化物半導体層を含む複合基板は、前記台座基板を、単結晶基板で構成することができる。
また、上記窒化物半導体層を含む複合基板は、前記台座基板を、単結晶基板上に更に前記単結晶基板と同質、または異質な中間膜が形成されている台座基板で構成することができる。
また、上記窒化物半導体層を含む複合基板は、前記単結晶基板の材質を、窒化物半導体、またはサファイア、またはシリコン(Si)、または炭化ケイ素(SiC)、のいずれかで形成することができる。
以上の本実施形態による窒化物半導体層を含む構造体によれば、貫通転位密度が低減された窒化物半導体層を含む複合基板を構成することができ、これにより高良質な窒化物半導体エピタキシャル成長用基板の実現が可能となる。
また、本発明の実施形態においては、窒化物半導体層を含む複合基板の製造方法をつぎのように構成することができる。
本実施形態の窒化物半導体層を含む複合基板の製造方法おいては、
台座基板上に、窒化物半導体層を横方向エピタキシャル成長させて第1の窒化物半導体層を形成する第1の工程と、
前記第1の窒化物半導体層上に、凹凸パターンを形成する第2の工程と、
前記第1の窒化物半導体層上の凹凸パターンにおける凹部の内壁の少なくとも一部に、単結晶状態から変質した状態による結晶性が乱れている部分を形成する第3の工程と、
前記第1の窒化物半導体層上に形成された前記結晶性が乱れている部分を含む凹凸パターン上に、窒化物半導体層を横方向エピタキシャル成長させて第2の窒化物半導体層を形成する第4の工程と、を有している。
ここで、上記第3の工程において、結晶性が乱れている状態とするに際し、
例えば、反応性イオンエッチング(RIE)、プラズマエッチング、イオン照射、中性ビーム照射等による表面処理を用いることができる。
これらにより、該当部分を単結晶状態から変質させて、例えば、アモルファス状態や、ポラス状態や、多結晶状態にすることができる。
また、本発明の実施形態においては、上記第1の工程が、台座基板上に凹凸パターンを形成し、該凹凸パターン上に窒化物半導体層を横方向エピタキシャル成長させて前記第1の窒化物半導体の連続層を形成する工程とすることができる。
また、上記前記第4の工程が、窒化物半導体層を横方向エピタキシャル成長させて前記第2の窒化物半導体の連続層を形成する工程とすることができる。
また、前記第4の工程を1回実施した後、更に前記第2の工程と前記第4の工程をN(N≧0)回ずつ、前記第3の工程をM(M≦N)回繰り返すように構成することができる。
以上の本実施形態による窒化物半導体層を含む複合基板の製造方法によれば、従来の窒化物半導体基板よりも安価に製造することがで、基板の大口径化も容易になる。
また、このような基板を用いて高品質な窒化物半導体層をエピタキシャル成長させることが可能となり、より高品質な光学素子を実現することができる。
また、この窒化物半導体層を含む構造体は、窒化物半導体のエピタキシャル成長基板としても使用可能である。
本実施形態の窒化物半導体層を含む構造体の製造方法においては、上記した本発明の実施形態における複合基板の製造方法を用いて複合基板を製造する工程と、
前記製造方法によって製造された複合基板から台座基板を除去する工程と、
を有している。
また、本発明の実施形態においては、上記台座基板を除去する工程において、
前記台座基板として単結晶基板上に更に前記単結晶基板と同質、または異質な中間膜が形成されている台座基板を用い、前記選択エッチングによって前記中間膜を除去するように構成することができる。
また、前記台座基板を除去する工程において、前記台座基板にサファイアを用い、前記台座基板側からレーザー照射し、
前記サファイア基板と前記窒化物半導体層を含む構造体との界面で前記第1の窒化物半導体層を分解させるように構成することができる。
また、前記台座基板を除去する工程において、前記台座基板として単結晶基板上に更に前記単結晶基板と同質、または異質な中間膜が形成されている台座基板を用い、
光電気化学エッチングによって前記台座基板の中間膜を選択的に除去するように構成することができる。
ここでの光電気化学エッチングとは、基板を電解液に浸して、外部から紫外線を被エッチング対象に照射しながら行うものである。この方法では、紫外線照射により電流狭窄層表面に発生した正孔により、電流狭窄層の溶解反応が生じることによってエッチングが進行する。
PECエッチング(photoelectrochemical etching)とも言う。
また、本発明の実施形態においては、上記台座基板を除去する工程において、前記窒化物半導体層を含む構造体を第2の基板に貼り付けてから、前記台座基板を除去するように構成することができる。
以上の本実施形態による窒化物半導体層を含む複合基板の製造方法によれば、窒化物半導体の台座基板の除去がより容易になる。
また、台座基板の除去時に発生する窒化物半導体層へのダメージも低減できる。
これにより、生産コストの低減ができ、歩留まりの向上を図ることが可能となる。
(第1の実施形態)
本発明の第1の実施形態として、窒化物半導体を含む構造体の一例について説明する。
図1に、本実施形態における窒化物半導体を含む構造体の一例を説明するための断面模式図を示す。
図1において、20は窒化物半導体を含む構造体、40は第1の窒化物半導体層、42は第1の窒化物半導体層の凸部、45は第1の窒化物半導体層における結晶性が乱れている部分である。
50は第2の窒化物半導体層、51は第1の窒化物半導体層の凹部に形成された窒化物半導体、62は窒化物半導体構造体内の空洞である。
ここで、窒化物半導体構造体内の空洞62を囲む壁の少なくとも一部は結晶性が乱れていることが特徴である。
この結晶性が乱れている部分は、例えば、第1の窒化物半導体層における結晶性が乱れている部分45で示している第1の窒化物半導体層40の凹部の内壁の表面である。
説明の便宜上、図1の窒化物半導体を含む構造体20から、第1の窒化物半導体層40だけを分解して図2に示す。図2では、結晶性が乱れている部分45も省略している。図2において、42は第1の窒化物半導体層の凸部、43は第1の窒化物半導体層の凹部、44は第1の窒化物半導体層の凹部の底面である。
ここで、結晶性が乱れている状態とは、結晶性が乱れている部分45の部分において、その結晶状態が第1の窒化物半導体層40の内部(例えば42の部分)の単結晶状態から変質した状態を意味する。
例えば、結晶性が乱れている部分45は、アモルファス状態や、ポラス状態や、多結晶状態になっている。
図1では、結晶性が乱れている部分45は第1の窒化物半導体層40の凹部の内壁の全表面となっているが、その一部だけ、例えば、図2に示す底面44、或は側壁46だけでもよい。
結晶性が乱れている部分45の厚みは、1原子層から数百ナノメーターの範囲で効果があり、1原子層から数十ナノメーターであることが望ましい。
また、結晶性が乱れている部分45の膜厚は、均一でもよいが、不均一であってもよい。
特に、側壁46と底面44において結晶性が乱れている部分45の厚みが等しくなくてもよい。
結晶性が乱れている部分45の役割は、その表面における窒化物半導体の形成速度を低減することである。
その結果、空洞62の大きさが確保できる。
結晶性が乱れている部分45の形成具合や成膜条件によって、第1の窒化物半導体層の凹部に形成した窒化物半導体51の膜厚が不均一なことがある。
特に、側壁46と底面44において第1の窒化物半導体層の凹部に形成された窒化物半導体51の膜厚が等しくないことがある。
また、第1の窒化物半導体層の凹部に形成された窒化物半導体51の膜厚は、全面または部分的に1原子層以下或は無視できる程度薄いことがある。結晶性が乱れている部分45のあるところにおいて、第1の窒化物半導体層の凹部に形成された窒化物半導体51の膜厚が特に薄い。
本実施形態では、空洞62の大きさを確保したいので、第1の窒化物半導体層の凹部に形成された窒化物半導体51の膜厚が薄いほど望ましい。
空洞62は、第1の窒化物半導体層40の凹部43と第2の窒化物半導体層50の間に形成される。
空洞62は複数なもので、凹部43の数に等しいかそれ以下である。
図1と図2から分かるように、結晶性が乱れている部分45と第1の窒化物半導体層の凹部に形成された窒化物半導体51の厚みがともに十分薄い場合、空洞62の大きさは、ほぼ凹部43の大きさによって決まる。
第2の窒化物半導体層50の膜質を確保するため、第1の窒化物半導体層の凹部43はおおよそ周期的に分布することが望ましい。
また、第1の窒化物半導体層の凹部43の各凹部の大きさがおおよそ同一なことが望ましい。
成膜面の上部から見た第1の窒化物半導体層の凹部43のパターンは、例えば、周期的に配置している平行な溝、または周期的に配置している独立な穴である。第1の窒化物半導体層の凹部43の内壁(側壁46と底面44を含む)は、平滑な必要もない。
また、第1の窒化物半導体層の凹部43の側壁46は、垂直な必要がない。第1の窒化物半導体層の凹部43の寸法は、第1の窒化物半導体層の凹部43のパターン形状、第1の窒化物半導体層40の膜厚t1及び第2の窒化物半導体層50の膜厚t2に依存して最適化すればよい。
第1の窒化物半導体層の凹部43の寸法を、パターンが周期的に配置している平行な線状溝である場合を例にして説明する。
溝の長さは、成長したいエリアを横断するようにする。例えば、成長したいエリアは2インチΦであれば、溝の長さも最長で2インチとする。
図2のように、溝の周期をp1、溝の幅をw1、溝の深さをd1とする。
t1>50nmの場合、20nm<p1<10t1、10nm<w1<p1、0.2w1<d1<t1、t2>w1とすることが必要である。
例えば、t1=8μmの場合、1μm<p1<20μm、100nm<w1<p1、20nm<d1<8μm、t2>200nmとすることが必要である。
より具体的な例として、t1=8μm、p1=10μm、w1=7μm、d1=6μm、t2=10μmとすることが必要である。
このとき、得られる空洞62は、幅が約7μmで、深さが3μm以上となる。
特に、これら40と50の材質が異なるとき、その作用が顕著である。その結果、窒化物半導体を含む構造体20において、第2の窒化物半導体層50、特にこの50の表面では歪み応力による変形や欠陥が低減できる。
また、それぞれ窒化物半導体膜の多層膜で構成されても良い。
前記窒化物半導体とは、例えば、一般式AlxGayIn1−x−yN(0≦x≦1,0≦y≦1,0≦x+y≦1)で表す窒化ガリウム系化合物半導体である。
その代表的な例は、GaN、AlGaN、InGaN、AlN、InNがある。
窒化物半導体を含む構造体20は、単独して光学素子の素材として使用可能である。
また、窒化物半導体を含む構造体20は、窒化物半導体膜のエピタキシャル成長の基板としても使用可能である。
更に、窒化物半導体を含む構造体20は、他の基板上に貼り付けて使用することも可能である。
本実施形態の窒化物半導体を含む構造体20は、第4の実施形態で記述する作製方法で作製可能である。
本発明の第2の実施形態として、窒化物半導体を含む複合基板の一例について説明する。
図3に、本実施形態における窒化物半導体を含む複合基板の一例を説明するための断面模式図を示す。
図3において、10は台座基板、12は台座基板の凸部、30は窒化物半導体を含む複合基板、41は台座基板の凹部に形成された窒化物半導体、61は台座基板と窒化物半導体間の空洞である。
台座基板10と上記構造体20とは、隙間なく連結しても良い。台座基板10の上に結晶成長によって上記構造体20を形成する場合、上記構造体20の品質を確保するために、台座基板10と上記構造体20の間に空洞が形成されていることが望ましい。一例として、図3に示している30は、台座基板10と上記構造体20の間に空洞61が形成されている。
図4は、図3の窒化物半導体を含む複合基板30から、台座基板10だけを分解して示した図である。
図4において、12は台座基板の凸部、13は台座基板の凹部、14台座基板の凹部の底面、16は台座基板の凹部の側壁である。
前記台座基板10は、単純な単結晶基板であってもよい。
その材質が、例えば、GaNを代表とする窒化物半導体、またはサファイア、またはシリコン(Si)、または炭化ケイ素(SiC)のいずれかである。
また、台座基板10は、目的に応じて、単純な単結晶基板上に更に前記単結晶基板と同質、または異質な中間膜を形成されてもよい。
前記中間膜は多層膜であってもよい。一例として、前記中間膜は、少なくともGaN、AlGaN、InGaN、AlN、InNのいずれかを含む単層膜、または多層膜である。
前記中間膜が形成された場合、前記凹凸パターンは、前記中間膜の途中まで形成されてもよく、前記中間膜を貫通して単結晶基板の内部まで形成されてもよい。また、前記中間膜は、前記凹凸パターンが形成された後に形成されてもよい。
台座基板の凹部13の内壁(側壁16と底面14を含む)は、平滑な必要もない。
また、側壁16は垂直な必要がなく、テーパーがついてもよい。また、16の両側の側壁の傾斜角度が同じである必要もない。
空洞61は、台座基板10の凹部13と第1の窒化物半導体層40の間に形成される。
空洞61は複数なもので、凹部13の数に等しいかそれ以下である。台座基板10と第1の窒化物半導体層40と接合で結合している場合、空洞61の大きさは凹部13によってほぼ決まる。
台座基板10上の凹凸パターンを用いた横方向成長によって窒化物半導体層40を形成する場合、
図3と図4から分かるように、空洞61の大きさは、凹部13の大きさ、41の厚みと台座基板の凹部の側壁16に形成される窒化物半導体(図示なし)の厚みによって決まる。
台座基板10は窒化物半導体以外の基板である場合、台座基板の凹部の側壁16に形成される窒化物半導体の膜厚がほぼ無視できる。
台座基板の凹部に形成された窒化物半導体41の厚みは、台座基板10の材質及び第1の窒化物半導体層40の成長条件で決まるが、第1の窒化物半導体層40の厚みt1の半分以下の場合が多い。
また、凹部13の各凹部の大きさがおおよそ同一なことが望ましい。成膜面の上部から見た凹部13のパターンは、例えば、周期的に配置している平行な溝、または周期的に配置している独立な穴である。
凹部13の寸法は、凹部13のパターン形状、台座基板10の厚みt0及び第1の窒化物半導体層40の膜厚t1に依存して最適化すればよい。
凹部13の寸法を、パターンが周期的に配置している平行な線状溝である場合を例にして説明する。
溝の長さは、成長したいエリアを横断するようにする。例えば、成長したいエリアは2インチΦであれば、溝の長さも最長で2インチとする。
図4のように、溝の周期をp0、溝の幅をw0、溝の深さをd0とする。
t0>100μmの場合、20nm<p0<20μm、10nm<w0<p0、0.2w0<d0<t0、t1>w0とすることが必要である。
より具体的な例として、t0=420μm、p0=10μm、w0=7μm、d0=6μm、t1=10μmとすることが必要である。
このとき、得られる空洞61は、幅が約7μm、深さが約3μm以上となる。
また、10の上の凹凸パターンを用いた横方向成長によって40を形成する場合、平坦な台座基板上に直接成長によって40を形成する場合よりも、40の貫通転位密度が低減できる。
本実施形態の窒化物半導体を含む複合基板30は、第3の実施形態で記述する作製方法で作成可能である。
本発明の第3の実施形態として、窒化物半導体を含む複合基板の作製方法の一例を説明する。
図5に、本実施形態における窒化物半導体を含む複合基板の作製方法の一例を説明するための断面模式図を示す。
複合基板の作製に際し、まず、台座基板10を準備する(図5(a))。
前記台座基板10は、単純な単結晶基板であってもよい。その材質が、例えば、GaNを代表とする窒化物半導体、またはサファイア、またはシリコン(Si)、または炭化ケイ素(SiC)のいずれかである。
また、台座基板10は、目的に応じて、単純な単結晶基板上に更に前記単結晶基板と同質、または異質な中間膜(図示なし)を形成されてもよい。
前記中間膜は多層膜であってもよい。一例として、前記中間膜は、少なくともGaN、AlGaN、InGaN、AlN、InNのいずれかを含む単層膜、または多層膜である。
前記中間膜が形成された場合、前記凹凸パターンは、前記中間膜の途中まで形成されてもよく、前記中間膜を貫通して単結晶基板の内部まで形成されてもよい。また、前記中間膜は、前記凹凸パターンが形成された後に形成されてもよい。
凹凸パターンの凹部13の内壁(側壁16と底面14を含む)は、平滑な必要がない。
また、側壁16は垂直な必要がなく、テーパーがついてもよい。また、16の両側の側壁の傾斜角度が同じである必要もない。
凹凸パターンは、周知のリソグラフィー技術とエッチング技術で形成する。リソグラフィー技術は、例えば、フォトリソグラフィー技術や電子ビーム露光技術によるレジストパターンの形成技術である。
必要に応じて、前記レジストパターンを金属膜やSiO2などいわゆるハードマスクへ転写する。
エッチング技術は、前記レジストパターンまたはハードマスクパターンをマスク(図示なし)にして、ドライまたはウェットエッチングによって、台座基板10を加工する技術である。
また、凹部13の各凹部の大きさがおおよそ同一なことが望ましい。成膜面の上部から見た13のパターンは、例えば、周期的に配置している平行な溝、または周期的に配置している独立な穴である。
凹部13の寸法は、凹部13のパターン形状、台座基板10の厚みt0及び第1の窒化物半導体層40の膜厚t1に依存して最適化すればよい。
ここで、凹部13の寸法を、パターンが周期的に配置している平行な線状溝である場合を例にして説明する。
溝の長さは、成長したいエリアを横断するようにする。例えば、成長したいエリアは2インチΦであれば、溝の長さも最長で2インチとする。
図5(b)のように、溝の周期をp0、溝の幅をw0、溝の深さをd0とする。
t0>100μmの場合、20nm<p0<20μm、10nm<w0<p0、0.2w0<d0<t0、t1>w0とすることが必要である。
より具体的な例として、t0=420μm、p0=10μm、w0=7μm、d0=6μm、t1=10μmとすることが必要である。
凹凸パターンの配置方向は、必要に応じて、台座基板10の結晶方位に合わせる。
このとき、台座基板10と第1の窒化物半導体層40の間に、空洞61ができる。第1の窒化物半導体層40の材料は、例えば、一般式AlxGayIn1−x−yN(0≦x≦1,0≦y≦1,0≦x+y≦1)で表す窒化ガリウム系化合物半導体である。
その代表的な例は、GaN、AlGaN、InGaN、AlN、InNがある。第1の窒化物半導体層40は、基板接合で台座基板10と結合してもよい。
ここで、基板接合とは、例えば、表面活性化と加熱加圧工程を含む接合である。加熱温度は、室温から1000℃である。
横方向成長が優先的に行うため、台座基板10の凹凸パターンの配置方向を予め所望の結晶方位に合わせる。
また、結晶成長の場合、台座基板10の凹部13の底面14にも、台座基板の凹部に形成された窒化物半導体41で示す第1窒化物半導体の膜が形成される。
例えば、GaNの場合、III族原料としてトリメチルガリウム(TMG)を、V族原料としてアンモニア(NH3)を利用する。
次に、基板温度を1000℃程度に昇温して、窒化物半導体の横方向成長を行う。
例えば、GaNを10μm成膜する。この場合、TMGとNH3を原料とする。不純物を導入したい場合、適当なガスを成膜装置内に導入する。例えば、GaNのドナーガスとして、シラン(SiH4)が適切である。
前記貫通転位密度が低減された第1の窒化物半導体層40の領域において、貫通転位密度が1×108cm−2以下となる。
この値は、12の台座基板の凸部上に形成された窒化物半導体膜の貫通転位密度より、1桁以上低い。
上記結晶成長条件では、p0=10μm、w0=7μm、d0=6μm、t1=10μmのとき、得られる空洞61は、幅が約7μm、深さが約3μm以上となる。
上記連続層上の凹凸パターンは、公知のリソグラフィー技術とエッチング技術で形成する。
リソグラフィー技術は、例えば、フォトリソグラフィー技術や電子ビーム露光技術によるレジストパターンの形成技術である。
必要に応じて、前記レジストパターンを金属膜やSiO2などいわゆるハードマスクへ転写する。
ハードマスクの利用は、特に深い凹凸パターンを形成するときに必要である。
エッチング技術は、前記レジストパターンまたはハードマスクパターンをエッチングマスク(図示なし)にして、ドライまたはウェットエッチングによって、40を加工する技術である。ドライエッチングは、例えば、反応性ガスのプラズマを利用したドライエッチングである。
前記反応性ガスは、単一ガスまたは2種類以上のガスの混合ガスであり、40の組成に応じて最適化すればよい。
例えば、第1の窒化物半導体層40はGaNの場合、主な反応性ガスとして塩素を含むガス(例えば、Cl2、BCl3、SiCl4)、またはCH4を含むガスを用いる。
そうすることによって、後継の窒化物半導体の成膜で、より欠陥密度が低減された膜を得ることができる。
前記貫通欠陥密度の高い部分は、例えば、台座基板10の凸部12の上に位置する。第1の窒化物半導体層40のエッチングマスクを形成する際、マスク形状の設計とフォトリソグラフィー時の位置合せを適切に行なえば、凹凸パターンの凹部43の前記形成が可能である。
凹凸パターンの凹部43の寸法を、パターンが周期的に配置している平行な線状溝である場合を例にして説明する。
溝の長さは、成長したいエリアを横断するようにする。例えば、成長したいエリアは2インチΦであれば、溝の長さも最長で2インチとする。
図5(d)のように、溝の周期をp1、溝の幅をw1、溝の深さをd1とする。t1>50nmの場合、20nm<p1<10t1、10nm<w1<p1、0.2w1<d1<t1、t2>w1とすることが必要である。
例えば、t1=10μmの場合、1μm<p1<20μm、100nm<w1<p1、100nm<d1<8μm、t2>200nmとすることが必要である。より具体的な例として、t1=10μm、p1=10μm、w1=7μm、d1=6μm、t2=10μmとすることが必要である。
前記結晶性が乱れている状態の部分45は、凹凸パターンの凹部43の内壁の少なくとも一部分に形成される。
図5(e)では、結晶性が乱れている状態の部分45は凹凸パターンの凹部43の内壁の全表面に形成されているが、凹凸パターンの凹部43の一部だけ、例えば、図5(d)に示す底面44、或は側壁46だけでもよい。
前記結晶性が乱れている状態の部分45の厚みは、均一でもよいが、不均一であってもよい。
特に、側壁46と底面44において前記結晶性が乱れている状態の部分45の厚みが等しくなくてもよい。
前記結晶性が乱れている状態の部分45の役割は、その表面における窒化物半導体の形成速度を低減することである。
変質後の状態は、例えば、アモルファス状態や、ポラス状態や、多結晶状態である。
前記表面処理のとき、変質させたくない部分をマスク(図示なし)で保護しておく。
前記マスクは、前記第2の工程で述べたエッチングマスクの形成方法を用いて新たに形成してもよいが、単に前記エッチングマスクをそのまま流用してもよい。45の厚みは、前記表面処理の条件と時間で制御可能であり、1原子層から数百ナノメーターの範囲である。
このとき、第2の窒化物半導体層50と第1の窒化物半導体層40の間に、空洞62ができる。
第2の窒化物半導体層の材料は、例えば、一般式AlxGayIn1−x−yN(0≦x≦1,0≦y≦1,0≦x+y≦1)で表す窒化ガリウム系化合物半導体である。
その代表的な例は、GaN、AlGaN、InGaN、AlN、InNがある。第2の窒化物半導体層50と第1の窒化物半導体層40とは、同質なものであっても良く、全く異質なものでもよい。また、第2の窒化物半導体層50は多層膜で構成されても良い。
50の横方向成長と同時に、第1の窒化物半導体層の凹部43の内部にも窒化物半導体51が形成されることがある。
結晶性が乱れている部分45の形成具合や成膜条件によって、窒化物半導体51の膜厚が不均一なことがある。
特に、図5(d)に示す側壁46と底面44において窒化物半導体51の膜厚が等しくないことがある。
結晶性が乱れている部分45の存在により、43の内壁、特に側壁46において、窒化物半導体の形成速度が低減され、窒化物半導体51の膜厚が無視できる程度薄いことがある。その結果、空洞62の大きさが確保できる。得られる空洞62は、一例として、第2の窒化物半導体層50の膜厚t2=10μmのとき、幅が約7μm、深さが3μm以上となる。
このような横方向成長で形成する第2窒化物半導体層50の膜の貫通転位密度は、3×107cm−2以下となる。この値は、凹凸パターンを形成しない第1の窒化物半導体層40上への直接結晶成長による窒化物半導体膜の貫通転位密度よりも低い。
第2窒化物半導体層50を結晶成長する過程で、結晶性が乱れている部分45の一部は再結晶化によって多結晶となるが、42と一体化する単結晶まではならない。
空洞62は、第1の窒化物半導体層40と第2の窒化物半導体層50の間の歪み応力を緩和できる。特に、第1の窒化物半導体層40と第2の窒化物半導体層50の材質が異なるとき、その作用が顕著である。
よって、空洞62の存在により、第2の窒化物半導体層50が受ける台座基板10からの影響は、第1の窒化物半導体層40が受ける台座基板10からの影響より大幅に低減される。
その結果、第2の窒化物半導体層50において、歪み応力による変形や欠陥が低減できる。
本実施形態によって、本発明における窒化物半導体を含む複合基板の作製が可能となる。
本発明の第4の実施形態として、窒化物半導体を含む構造体の作製方法の一例を説明する。
本実施形態における窒化物半導体を含む構造体20の作製方法は、窒化物半導体を含む複合基板30を作製する工程と、この複合基板30の台座基板10を除去する工程を含むことを特徴とする。
上記複合基板30の作製方法は、第3の実施形態に説明したので、ここでは省略する。以下では、台座基板10を除去する工程等について説明する。
台座基板10は、材料のエッチング耐性の差を利用して、選択エッチングで除去可能である。
例えば、台座基板10の材料がSiの場合、KOHでSiだけを溶かして除去することが可能である。
また、台座基板10は、比較的に研磨しやすい材料で形成されている場合、研磨で除去してもよい。
また、台座基板10に選択エッチングで除去可能な中間膜を含む場合、選択エッチングで中間膜を除去して、台座基板10を除去することができる。
また、台座基板10は透明な基板、例えば、GaN、サファイアである場合、公知のレーザーリフトオフ(Laser lift−off:LLOとも呼ぶ)法によって、台座基板10を除去することも可能である。
光源として、台座基板10でほぼ吸収しない光を出すランプやレーザー、例えば、Xe−Hgランプを使用する。エッチング液として、例えばKOHの水溶液を使用する。
また、30を適切な第2の基板に貼り付けてから、台座基板10を除去してもよい。貼り付けの方法として、例えば、ワックス類、樹脂を使った接合方法や、または表面活性化と加圧加熱工程を含む直接接合方法がある。
第2の実施形態で説明した窒化物半導体を含む複合基板30を例にして、説明をする。
図6(a)に、処理する前の窒化物半導体を含む複合基板30を示す。
図6(b)に、電磁波の照射工程を示している。前記電磁波は、台座基板10でほぼ吸収せず、第1の窒化物半導体層40の第1の窒化物半導体層に吸収されるものであって、例えば、レーザー光である。
例えば、台座基板10はサファイア、第1の窒化物半導体層40はGaNの場合、発振波長が約370nm以下のレーザー光が好ましい。使用可能なレーザーは、例えば、ArF(193nm)、KrF(248.5nm)、XeCl(308nm)などのエキシマレーザーが挙げられる。
照射方法としては、図6(b)のように台座基板10の裏面から全面にレーザー光を照射させてもよい。
また、基板を載せているxyステージを走査させ、最終的に台座基板10の裏面から全面にレーザー光を照射させてもよい。
前記電磁波照射によって、図6(b)に示したように、台座基板10の凹部の底面との界面、および台座基板10の凸部の頂面との界面において、窒化物半導体が分解した部分71および72ができる。
例えば、第1の窒化物半導体層40がGaNの場合、GaNがGaとN2に分解するので、窒化物半導体が分解した部71と72の部分は主にGaとなる。
N2ガスは爆発的に空洞61に拡散する。空洞61が存在しない場合、N2ガスの爆発的な拡散により、第1の窒化物半導体層40に多数のマイクロクラックを発生する。
空洞61の存在により、N2ガスの逃げ道ができて、マイクロクラックの発生が大幅に低減できる。
これにより、基板除去による窒化物半導体を含む構造体20へのダメージが低減できる。
前記電磁波照射によって、窒化物半導体を含む構造体20と台座基板10の接触界面は、主にGaで繋がっている。
わずかな力を加えるだけでも、台座基板10の除去が可能であり、図6(c)に示しているような構造体が得られる。このままの状態でも、窒化物半導体を含む構造体20は使用可能である。必要に応じて、以下の追加加工1から3を行う。
また、追加加工2においては、図6(c)に示すように、第1の窒化物半導体層40と台座基板10と接していた面において、第1の窒化物半導体層40側に凹み47ができる。
この時点で、第1の窒化物半導体層の凹み47の部分において、前記電磁波照射によるダメージがまだ残留している。
断面透過電子顕微鏡(TEM)やラザフォード後方散乱(RBS)法による分析では、電磁波照射条件によって、ダメージを界面から500nm以内の深さまで抑えていることがわかる。
このダメージ層を除去すれば、基板除去による窒化物半導体を含む構造体20へのダメージがほぼなくなる。
第1の窒化物半導体層の凹み47を除去する方法としては、例えば、機械研磨、化学機械研磨(CMP)、イオンミーリング、ガスクラスターイオンビーム(GCIB)エッチング等が挙げられる。
また、追加加工3においては、図6(d)に示すように、第1の窒化物半導体層40の表面を平坦にしたい場合や、第1の窒化物半導体層40の膜厚を調整したい場合、
第1の窒化物半導体層の凹み47の除去と同様な方法によって、第1の窒化物半導体層40の表面を平坦化する。
そうすることによって、底面が平坦な窒化物半導体を含む構造体20が得られる。
本実施形態によって、本発明における窒化物半導体を含む構造体の作製が可能となる。
[実施例1]
実施例1においては、上記第1の実施形態で説明した窒化物半導体を含む構造体の具体的例について、図1と図2を用いて説明する。
上記第1の実施形態で説明した部分と、重複する部分の説明は省略する。
本実施例において、第1の窒化物半導体層40と第2の窒化物半導体層50は共に単結晶GaNである。
また、第1の窒化物半導体層40の厚みt1=8μm、第2の窒化物半導体層50の厚みt2=10μmとされている。GaNを含む構造体20は、これら40、50、40と50の間に形成された空洞62から構成されるが、空洞62を囲む壁の少なくとも一部は結晶性が乱れていることが特徴である。
結晶性が乱れている部分45の結晶状態は、少なくとも多結晶状態を含む。
結晶性が乱れている部分45の面積は、40の凹部43の内壁のほぼ全表面である。
結晶性が乱れている部分45の厚みは、1原子層から数十ナノメーターであり、原子層レベルでは不均一である。
結晶性が乱れている部分45の役割は、その表面におけるGaNの形成速度を低減することである。その結果、空洞62の大きさが確保できる。
例えば、側壁46において、窒化物半導体51の膜厚が数原子層以下で無視できる程度薄い底面44において、窒化物半導体51の膜厚が2μm以下である。
空洞62は複数なもので、第1の窒化物半導体層の凹み43の数に等しい。
図1と図2から分かるように、空洞62の大きさは、ほぼ43の大きさと窒化物半導体51の厚みによって決まる。
第2の窒化物半導体層50の膜質を確保するため、第1の窒化物半導体層の凹み43はおおよそ周期的に分布している。また、第1の窒化物半導体層の凹み43の各凹部の大きさがほぼ同一である。
成膜面の上部から見た第1の窒化物半導体層の凹み43のパターンは、ほぼ周期的に配置している平行な溝である。
第1の窒化物半導体層の凹み43の内壁(側壁46と底面44を含む)は、原子レベルでは平滑ではない。
また、第1の窒化物半導体層の凹み43の側壁46は、約85°である。
溝の長さは、2インチΦ基板を横断して、最長で2インチである。
図2のように、溝の周期p1=10μm、溝の幅w1=7μm、溝の深さd1=6μmとしたとき、得られる空洞62は、幅が約7μm、深さが4μm以上となる。
空洞62は、40と50の間の歪み応力を緩和できる。その結果、窒化物半導体を含む構造体20において、歪み応力による変形や欠陥が低減できる。
本実施例のGaNを含む構造体20は、実施例4で記述する作製方法で作製可能である。
実施例2においては、上記第2の実施形態で説明した窒化物半導体を含む複合基板の具体的例について、図3と4を用いて説明する。
上記第2の実施形態で説明した部分と、重複する部分の説明は省略する。
本実施例において、窒化物半導体を含む複合基板30は、サファイアからなる台座基板10と実施例1記載の窒化物半導体を含む構造体20から構成される。
台座基板10と上記構造体20の間に空洞61、第1の窒化物半導体層40と第2の窒化物半導体層50の間に空洞62がそれぞれ形成されている。
まず、台座基板10について説明する。
前記台座基板10は、2インチΦのサファイア単結晶基板であって、厚みt0=420μmである。
図4のように、10の成膜面はC面であって、台座基板10の「11−20」方向にほぼ並行する周期的な線状溝が形成されている。
溝の長さは、10の全体を横断するようになって、最長で2インチである。
また、溝の周期p0=10μm、溝の幅w0=7μm、溝の深さd0=6μmとされている。
空洞61は、台座基板10の凹部13と第1の窒化物半導体層40の間に形成される。
空洞61は凹部13の数に等しい。空洞61の大きさは、凹部13と凹部13の底面14上に形成された窒化物半導体41よってほぼ決まる。
凹部13の側壁16部に形成される窒化物半導体の膜厚がほぼ無視できる。
窒化物半導体41の厚みは3μm以下である。即ち、空洞61は、長さが台座基板10を横断して最長で2インチ、幅が約7μm、深さが約3μm以上となる。
また、台座基板10の上の凹凸パターンを用いた横方向成長によって第1の窒化物半導体層40を形成する場合、平坦な台座基板上に直接成長によって第1の窒化物半導体層40を形成する場合よりも、第1の窒化物半導体層40の貫通転位密度が低減できる。
本実施形態の窒化物半導体を含む複合基板30は、実施例3で記述する作製方法で作成可能である。
実施例3においては、上記第3の実施形態で説明し窒化物半導体を含む複合基板を作製する具体的例について、図5を用いて説明する。
上記第3の実施形態で説明した部分と、重複する部分の説明は省略する。
まず、台座基板10を準備する。
図5(a)に、サファイア台座基板10を示している。台座基板10のサイズは2インチΦ、厚みt0=420μmである。また、台座基板10の成膜面はC面である。
形成方法として、周知のリソグラフィー技術とエッチング技術を用いる(図示なし)。
最初に、台座基板10の成膜面に、300nm程度のCr膜をスパッタで堆積する。
そして、フォトリソグラフィー技術によって、Cr膜の上に所望のレジストパターンを形成する。
このとき、線状溝が台座基板10の「11−20」方向にほぼ並行するようにマスクと基板の位置合せをする。
そして、前記レジストパターンをエッチングマスクとして、塩素(Cl2)、O2、とArの混合ガスによるRIEでCr膜へパターン転写して、Crからなるハードマスクを形成する。
そして、酸素プラズマによって、前記レジストを剥離する。そして、前記Crハードマスクを用いて、塩素を含むガスによるRIEでサファイア基板を所望の深さまでエッチングする。
最後に、市販のCrエッチャントでCrハードマスクを完全に除去する。得られた線状溝パターンは、長さが、台座基板10の全体を横断して、最長で2インチであり、周期p0=10μm、幅w0=7μm、深さd0=6μmとなる。
また、側壁16の傾斜角度が約85°である。
このとき、台座基板10と第1の窒化物半導体層40の間に、空洞61ができる。第1の窒化物半導体層40の材料は、GaNである。
第1の窒化物半導体層40は、MOCVDによる結晶成長で台座基板10の上に形成する。第1の窒化物半導体層40の貫通転位密度の低減と空洞61の形成のため、横方向成長が優先的に行う結晶成長条件で第1の窒化物半導体層40を形成する。
結晶成長によって、第1の窒化物半導体層40の形成と同時に、台座基板10の凹部13の底面14にも、窒化物半導体41で示すGaNの膜が形成される。
結晶成長条件は、例えば、下記の公知のMOCVD成長条件である。即ち、MOCVD装置内において、まず、数十nmのGaNバッファ層を500℃の基板温度で成長する。そして、基板温度を1000℃程度に昇温して、GaNの横方向成長を行い、約10μm厚のGaNの第1の窒化物半導体層40の連続層を形成する。
このGaNの連続層を形成するとき、III族原料としてトリメチルガリウム(TMG)を、V族原料としてアンモニア(NH3)を利用する。
上記結晶成長条件では、窒化物半導体41の厚みは3μm以下であり、台座基板の凹部の側壁16にGaNがほとんど形成されない。
即ち、空洞61は、長さが台座基板10を横断して最長で2インチ、幅が約7μm、深さが約3μm以上となる。
このような横方向成長で形成する第1の窒化物半導体層40の貫通転位密度は、凹凸パターンを形成しない基板上への結晶成長によるGaN膜の貫通転位密度よりも低い。
特に、主に横方向成長で形成される第1の窒化物半導体層40の部分(例えば、台座基板の凹部13の直上に位置する部分)において、貫通転位密度が1×108cm−2以下である。
貫通転位密度の評価は、原子間力顕微鏡(AFM)等によって行う。
上記凹凸パターンは、図5(b)に示すサファイア基板10上のパターンとほぼ並行する周期的な線状溝であり、周期も同じである。
つまり、p1=p0=10μm。但し、前記凹凸パターンの凹部43を形成する際、できるだけ40の貫通欠陥密度が比較的に高い部分を除去するようにする。そうすることによって、後継の窒化物半導体の成膜で、より欠陥密度が低減された膜を得ることができる。
つまり、台座基板10の凸部12の直上に、凹部43の底面44が形成されるようにする。
これは、第1の窒化物半導体層40のエッチングマスクを形成する際、マスク形状の設計とフォトリソグラフィー時の位置合せを適切に行えば簡単に実現できる。
第1の窒化物半導体層40上に凹凸パターンを形成する方法として、周知のリソグラフィー技術とエッチング技術を用いる(図示なし)。
例えば、最初に、リフトオフ法で第1の窒化物半導体層40の上面に、500nm程度厚のNiパターンを形成する。
そして、前記Niパターンをハードマスクとして、Cl2とBCl3等の混合ガスによるRIEで第1の窒化物半導体層40を所望の深さまでエッチングする。最後に、3.5%のFeCl3溶液をエッチャントとして、50℃程度の加熱でNiハードマスクを完全に除去する。
得られた線状溝パターンは、長さが、台座基板10の全体を横断して、最長で2インチであり、周期p1=10μm、幅w1=7μm、深さd1=6μmでなる。
また、側壁16の傾斜角度が約85°である。
前記結晶性が乱れている状態の部分45の形成方法として、例えば、Arイオン照射によって、第1の窒化物半導体層の凹部43の内壁の全表面をアモルファス状態にする。
結晶性が乱れている部分45の厚みは、Arイオンの加速エネルギーと照射時間によって制御可能で、1原子層から数百ナノメーターの範囲であり、均一である必要がない。
第2の窒化物半導体層50の材料は、例えば、単結晶GaNである。
第2の窒化物半導体層50の形成方法は、前記第1の工程で述べた第1の窒化物半導体層40の結晶成長方法と類似して、主に周知のMOCVDを用いた横方向成長である。
ただし、ここでは低温バッファ層の形成が不要になる。
第2の窒化物半導体層50の横方向成長と同時に、第1の窒化物半導体層の凹部43の内部にも窒化物半導体51が形成されることがある。
結晶性が乱れている部分45の形成具合や成膜条件によって、窒化物半導体51の膜厚が不均一なことがある。
前記結晶性が乱れている部分45の存在により、第1の窒化物半導体層の凹部43の内壁、特に側壁46において、GaNの形成速度が低減される。
その結果、空洞62の大きさが確保できる。
第2の窒化物半導体層50の膜厚t2=10μmのとき、得られる空洞62は、幅が約6μm、深さが3μm以上となる。
このような横方向成長で形成する第2窒化物半導体層50の膜の貫通転位密度は、1×107cm−2以下である。
この値は、凹凸パターンを形成しない40上への直接結晶成長によるGaN膜の貫通転位密度よりも低い。
これにより、第2の窒化物半導体層50が受ける台座基板10からの影響は、第1の窒化物半導体層40が受ける台座基板10からの影響より大幅に低減される。
その結果、第2の窒化物半導体層50において、歪み応力による変形や欠陥を低減することができた。
本実施例によって、本発明における窒化物半導体を含む複合基板の作製が可能となる。
実施例4においては、上記第4の実施形態で説明し窒化物半導体を含む構造体20を作製する具体的例について、図6を用いて説明する。
上記第4の実施形態で説明した部分と、重複する部分の説明は省略する。
窒化物半導体を含む構造体20の作製方法は、窒化物半導体を含む複合基板30を作製する工程と、複合基板30の台座基板10を除去する工程を含むことを特徴とする。
複合基板30の作製方法は、実施例3に説明したので、ここで省略する。以下では、サファイア台座基板10を除去する工程等について説明する。
図6(a)に、LLO処理する前のGaNを含む複合基板30を示す。
図6(b)に、電磁波の照射工程を示している。
前記電磁波は、例えば、KrFエキシマレーザー光であり、波長が248.5nmで、エネルギー密度が約600mJ/cm2、レーザーパルス幅が約20nsである。レーザー照射をサファイア基板側から行う。
また、複合基板30をxyステージに載せ、台座基板10の外周側から内部側へ台座基板10をムラなく照射するようにステージを走査する。走査速度は、台座基板10の剥離具合によって最適化する。
ここで、GaNがGaとN2に分解するので、上記分解した部分71と72の部分は主にGaとなる。
N2ガスは爆発的に空洞61に拡散する。上記空洞61が存在しない場合、N2ガスの爆発的な拡散により、第1窒化物半導体層40に多数のマイクロクラックを発生する。
上記空洞61の存在により、N2ガスの逃げ道ができて、マイクロクラックの発生が大幅に低減できる。よって、上記空洞61の存在により、基板除去によるGaNを含む構造体20へのダメージが低減できる。
LLO後、上記構造体20と台座基板10の接触界面は、主にGaで繋がっている。わずかな力を加えるだけでも、台座基板10の除去が可能であり、図6(c)に示すような構造体が得られる。
次に、上記構造体20の面に付いているGa等を除去する。そのため、希塩酸による洗浄を行う。
このダメージ層の深さは、約500nmである。47を除去する方法としては、Arイオンミーリングを用いる。
このとき、ArイオンミーリングとGCIBエッチングを併用する。
特に、GCIBは平坦化に効果的である。最後に、希塩酸で第1窒化物半導体層40の表面を洗浄する。
こうすることによって、底面が平坦な窒化物半導体を含む構造体20が得られる。
本実施例の方法によって、本発明における窒化物半導体を含む構造体の作製が可能となる。
実施例5においては、上記本発明の実施形態及び実施例で説明した窒化物半導体を含む複合基板の応用例について説明する。
図7に、本発明の実施形態及び実施例で説明した窒化物半導体を含む複合基板の応用例を説明する模式断面図を示す。
まず、第2の実施形態及び実施例2で説明した窒化物半導体を含む複合基板30を作製する。この複合基板30作製方法は、既に第3の実施形態及び実施例3で説明したので、省略する。
デバイス構造層80の形成方法は、公知のMOCVD法である。形成条件は、公知の条件を参考にすればよい。ここでは重複に説明しない。
デバイス構造層80は、例えば、第1層めの窒化物半導体層81、第2層めの窒化物半導体層82と第3層めの窒化物半導体層83から構成される。
前記各層の構成は、例えば、下記のとおりである。
81:160nmのn型Al0.1Ga0.9N。
82:不純物を導入しないInGaNのマルチ量子井戸であり、3nmのIn0.08Ga0.92N/15nmのIn0.01Ga0.99N/3nmのIn0.08Ga0.92Nから構成される。
83:160nmのp型Al0.1Ga0.9N。
前記第1の凹凸構造は、例えば、直径が100nm、深さ70nm、周期が160nmの円形穴で構成している三角格子構造である。前記第1の凹凸構造の作製方法は、公知の技術で行う。
例えば、電子ビーム露光法でレジストパターンを形成して、前記レジストパターンをマスクとして、Cl2とBCl3等の混合ガスによるRIE法で第3層めの窒化物半導体層83の露出部分をエッチングし、第1の凹凸構造84を形成する。第1の凹凸構造84は、いわゆる2次元フォトニック結晶である。
前記基板接合の一条件は、例えば、荷重が400℃程度、荷重が約0.5MPaである。
台座基板10を除去した後の状態を図7(e)に示している。
次に、ArイオンミーリングとGCIBエッチングを併用することにより、平坦化しながら、図7(e)に示すように、窒化物半導体を含む構造体20の部分を除去する。この構造体20の部分が除去されると、図7(f)に示すように、第1層めの窒化物半導体層81が露出され、図7(f)に示す構造体が得られる。視覚の便宜上、図7(f)において、上記構造体20の部分が除去された後の構造体を上下反転して表示している。
第2の凹凸構造85は、周期的な凹凸パターンである場合、いわゆる2次元フォトニック結晶である。
第2の凹凸構造85のパターン形状は、目的に応じて適宜に構造設計すればよい。
第2の凹凸構造85は、第1の凹凸構造84とは全く同じ構造であってもよい。また、図7(g)に示すように、第1層めの窒化物半導体層81の上面に垂直な方向から見て、第2の凹凸構造85の穴は、第1の凹凸構造84の穴と位置的にほぼ重なってもよい。
上記の方法で作製した窒化物半導体を含むデバイス構造体86は、例えば、レーザーに応用できる。
その場合、第2層めの窒化物半導体層82は活性層となる。第1層めの窒化物半導体層81と第3層めの窒化物半導体層83にそれぞれ形成された2次元フォトニック結晶の第2の凹凸構造85と第1の凹凸構造84によって、レーザー発振が可能である。
電流注入で86をレーザー発振させる場合、更に電極を形成すればよい。例えば、貼り合わせ基板90として、p型の低抵抗Si基板を使用する。
そうすると、p電極はSi側で形成可能である。一方、n電極は、第1の窒化物半導体層層81の上部、例えば2次元フォトニック結晶の第2の凹凸構造85がない部分で形成すればよい。
しかし、窒化物半導体を含むデバイス構造層80の膜構成(材料の種類、各層の厚さ等)および第1の凹凸構造84と第2の凹凸構造85の構造(凹凸パターンの種類、周期、穴の形状、大きさ及び深さ)等を変化させたものでも、
上記方法または上記方法から容易に想定できる方法を用いて作製することが可能である。
12:台座基板の凸部
13:台座基板の凹部
14:台座基板の凹部の底面
16:台座基板の凹部の側壁
20:窒化物半導体を含む構造体
30:窒化物半導体を含む複合基板
40:第1の窒化物半導体層
41:台座基板の凹部に形成された窒化物半導体
42:第1の窒化物半導体層の凸部
43:第1の窒化物半導体層の凹部
44:第1の窒化物半導体層の凹部の底面
45:第1の窒化物半導体層における結晶性が乱れている部分
46:第1の窒化物半導体層の凹部の側壁
47:第1の窒化物半導体層の凹み
50:第2の窒化物半導体層
51:第1の窒化物半導体層の凹部に形成された窒化物半導体
61:台座基板と窒化物半導体間の空洞
62:窒化物半導体構造体内の空洞
70:電磁波
71、72:窒化物半導体が分解した部分
80:窒化物半導体を含むデバイス構造体層
81:第1層めの窒化物半導体層
82:第2層めの窒化物半導体層
83:第3層めの窒化物半導体層
84:第1の凹凸構造
85:第2の凹凸構造
86:窒化物半導体を含むデバイス構造体
90:貼り合わせ基板
Claims (16)
- 窒化物半導体層を含む構造体であって、
少なくとも二つの窒化物半導体層による積層構造を備え、
前記積層構造における前記二つの窒化物半導体層の間に、該二つの窒化物半導体層の下層側における窒化物半導体層上に形成された凹凸パターンの凹部の内壁を含む壁面によって囲まれた複数の空洞を有し、
前記空洞を形成する前記凹部の内壁の少なくとも一部に、前記窒化物半導体層の横方向成長を抑制する結晶性が乱れている部分が形成されていることを特徴とする構造体。 - 窒化物半導体層を含む複合基板であって、
請求項1に記載の窒化物半導体層を含む構造体が、台座基板上に形成されていることを特徴とする複合基板。 - 前記台座基板と、前記二つの窒化物半導体層の下層側における窒化物半導体層との間に、該下層側における窒化物半導体層上に形成された凹凸パターンの凹部の内壁を含む壁面によって囲まれた複数の空洞を有することを特徴とする請求項2に記載の複合基板。
- 前記台座基板が、単結晶基板であることを特徴とする請求項2または請求項3に記載の複合基板。
- 前記台座基板が、単結晶基板上に更に前記単結晶基板と同質、または異質な中間膜が形成されている台座基板であることを特徴とする請求項2または請求項3に記載の複合基板。
- 前記単結晶基板の材質が、窒化物半導体、またはサファイア、またはシリコン(Si)、または炭化ケイ素(SiC)、のいずれかであることを特徴とする請求項2から5のいずれか1項に記載の複合基板。
- 窒化物半導体層を含む複合基板の製造方法であって、
台座基板上に、第1の窒化物半導体層を形成する第1の工程と、
前記第1の窒化物半導体層上に、凹凸パターンを形成する第2の工程と、
前記第1の窒化物半導体層上の凹凸パターンにおける凹部の内壁の少なくとも一部に、単結晶状態から変質した状態による結晶性が乱れている部分を形成する第3の工程と、
前記第1の窒化物半導体層上に形成された前記結晶性が乱れている部分を含む凹凸パターン上に、第2の窒化物半導体層を形成する第4の工程と、
を有することを特徴とする複合基板の製造方法。 - 前記第1の工程が、台座基板上に凹凸パターンを形成し、該凹凸パターン上に窒化物半導体層を横方向エピタキシャル成長させて前記第1の窒化物半導体の連続層を形成する工程であることを特徴とする請求項7に記載の複合基板の製造方法。
- 前記第4の工程が、窒化物半導体層を横方向エピタキシャル成長させて前記第2の窒化物半導体の連続層を形成する工程であることを特徴とする請求項7または請求項8に記載の複合基板の製造方法。
- 前記第4の工程を1回実施した後、更に前記第2の工程と前記第4の工程をN(N≧0)回ずつ、前記第3の工程をM(M≦N)回繰り返すことを特徴とする請求項7から9のいずれか1項に記載の複合基板の製造方法。
- 窒化物半導体層を含む構造体の製造方法であって、
請求項7から10のいずれか1項に記載の複合基板の製造方法を用いて複合基板を製造する工程と、
前記製造方法によって製造された複合基板から台座基板を除去する工程と、
を有することを特徴とする構造体の製造方法。 - 前記台座基板を除去する工程は、台座基板を選択エッチングまたは研磨で除去する工程を含むことを特徴とする請求項11記載の構造体の製造方法。
- 前記台座基板を除去する工程は、前記台座基板に請求項5に記載の台座基板を用い、前記選択エッチングによって前記中間膜を除去する工程であることを特徴とする請求項11に記載の構造体の製造方法。
- 前記台座基板を除去する工程は、前記台座基板にサファイアを用い、前記台座基板側からレーザー照射し、
前記サファイア基板と前記窒化物半導体層を含む構造体との界面で前記第1の窒化物半導体層を分解させる工程であることを特徴とする請求項11に記載の構造体の製造方法。 - 前記台座基板を除去する工程は、前記台座基板に請求項5に記載の台座基板を用い、光電気化学エッチングによって前記台座基板の中間膜を選択的に除去する工程であることを特徴とする請求項11に記載の構造体の製造方法。
- 前記台座基板を除去する工程は、前記窒化物半導体層を含む構造体を第2の基板に貼り付けてから、前記台座基板を除去する工程を含むことを特徴とする請求項11から15のいずれか1項に記載の構造体の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008136290A JP2009283807A (ja) | 2008-05-26 | 2008-05-26 | 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法 |
| CN2009801188231A CN102037545A (zh) | 2008-05-26 | 2009-05-25 | 包含氮化物半导体层的结构和包含氮化物半导体层的复合基板及其制作方法 |
| TW098117306A TWI427198B (zh) | 2008-05-26 | 2009-05-25 | 含氮化物半導體層之結構、含氮化物半導體層之複合基底及其製造方法 |
| KR1020107028266A KR101300069B1 (ko) | 2008-05-26 | 2009-05-25 | 질화물 반도체층을 포함하는 구조체, 질화물 반도체층을 포함하는 복합 기판, 및 이것들의 제조 방법 |
| PCT/JP2009/059919 WO2009145327A1 (en) | 2008-05-26 | 2009-05-25 | Nitride semiconductor layer-containing structure, nitride semiconductor layer-containing composite substrate and production methods of these |
| US12/922,892 US20110042718A1 (en) | 2008-05-26 | 2009-05-25 | Nitride semiconductor layer-containing structure, nitride semiconductor layer-containing composite substrate and production methods of these |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008136290A JP2009283807A (ja) | 2008-05-26 | 2008-05-26 | 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009283807A true JP2009283807A (ja) | 2009-12-03 |
Family
ID=40838543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008136290A Pending JP2009283807A (ja) | 2008-05-26 | 2008-05-26 | 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20110042718A1 (ja) |
| JP (1) | JP2009283807A (ja) |
| KR (1) | KR101300069B1 (ja) |
| CN (1) | CN102037545A (ja) |
| TW (1) | TWI427198B (ja) |
| WO (1) | WO2009145327A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013004768A (ja) * | 2011-06-17 | 2013-01-07 | Toshiba Corp | 半導体発光素子の製造方法及び半導体発光素子用ウェーハ |
| US9231057B2 (en) | 2012-09-28 | 2016-01-05 | Samsung Electronics Co., Ltd. | Power switching device and method of manufacturing the same |
| WO2017077961A1 (ja) * | 2015-11-02 | 2017-05-11 | 住友電気工業株式会社 | 半導体積層体、発光素子および発光素子の製造方法 |
| JP2023034334A (ja) * | 2021-08-30 | 2023-03-13 | 株式会社デンソー | 半導体装置の製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847148B2 (en) | 2010-08-23 | 2014-09-30 | Exogenesis Corporation | Method and apparatus for neutral beam processing based on gas cluster ion beam technology |
| TWI419367B (zh) * | 2010-12-02 | 2013-12-11 | Epistar Corp | 光電元件及其製造方法 |
| CN102263178A (zh) * | 2011-06-03 | 2011-11-30 | 王楚雯 | 外延片及其形成方法 |
| WO2012163299A1 (zh) * | 2011-06-03 | 2012-12-06 | 王楚雯 | 外延片及其形成方法以及半导体结构的形成方法 |
| CN102231414A (zh) * | 2011-06-03 | 2011-11-02 | 王楚雯 | Led的形成方法 |
| CN102280533A (zh) * | 2011-06-23 | 2011-12-14 | 西安神光安瑞光电科技有限公司 | 氮化镓衬底材料制造方法 |
| WO2013011415A1 (en) * | 2011-07-15 | 2013-01-24 | Koninklijke Philips Electronics N.V. | Method of bonding a semiconductor device to a support substrate |
| US20130099202A1 (en) * | 2011-10-24 | 2013-04-25 | The Regents Of The University Of California | SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N |
| US8956960B2 (en) * | 2012-11-16 | 2015-02-17 | Infineon Technologies Ag | Method for stress reduced manufacturing semiconductor devices |
| US9391140B2 (en) | 2014-06-20 | 2016-07-12 | Globalfoundries Inc. | Raised fin structures and methods of fabrication |
| WO2017065857A1 (en) * | 2015-10-14 | 2017-04-20 | Exogenesis Corporation | Method for ultra-shallow etching using neutral beam processing based on gas cluster ion beam technology |
| FR3056825B1 (fr) * | 2016-09-29 | 2019-04-26 | Soitec | Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure |
| WO2020258027A1 (zh) | 2019-06-25 | 2020-12-30 | 苏州晶湛半导体有限公司 | 发光器件、发光器件的模板及其制备方法 |
| CN116153771A (zh) * | 2021-11-22 | 2023-05-23 | 瀚宇彩晶股份有限公司 | 氮化物半导体结构的制造方法 |
| CN114203535B (zh) * | 2021-12-09 | 2023-01-31 | 北京镓纳光电科技有限公司 | 高质量氮化铝模板及其制备方法和应用 |
| CN114242854B (zh) * | 2022-02-23 | 2022-05-17 | 江苏第三代半导体研究院有限公司 | 一种同质外延结构,其制备方法及剥离方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009004A (ja) * | 1999-11-15 | 2002-01-11 | Matsushita Electric Ind Co Ltd | 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法 |
| JP2002246322A (ja) * | 2001-02-21 | 2002-08-30 | Nichia Chem Ind Ltd | 窒化物半導体基板及びその成長方法 |
| JP2008028385A (ja) * | 2006-07-21 | 2008-02-07 | Samsung Electronics Co Ltd | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124913A (ja) * | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
| US6335546B1 (en) * | 1998-07-31 | 2002-01-01 | Sharp Kabushiki Kaisha | Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device |
| US6177688B1 (en) * | 1998-11-24 | 2001-01-23 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates |
| EP1104031B1 (en) * | 1999-11-15 | 2012-04-11 | Panasonic Corporation | Nitride semiconductor laser diode and method of fabricating the same |
| JP4432180B2 (ja) * | 1999-12-24 | 2010-03-17 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体 |
| US6403451B1 (en) * | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| TW518767B (en) * | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US7052979B2 (en) * | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| JP4201541B2 (ja) * | 2002-07-19 | 2008-12-24 | 豊田合成株式会社 | 半導体結晶の製造方法及びiii族窒化物系化合物半導体発光素子の製造方法 |
| US7524691B2 (en) * | 2003-01-20 | 2009-04-28 | Panasonic Corporation | Method of manufacturing group III nitride substrate |
| US7338827B2 (en) * | 2003-03-25 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor laser and method for fabricating the same |
| WO2005106977A1 (ja) * | 2004-04-27 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体素子およびその製造方法 |
| US7550395B2 (en) * | 2004-11-02 | 2009-06-23 | The Regents Of The University Of California | Control of photoelectrochemical (PEC) etching by modification of the local electrochemical potential of the semiconductor structure relative to the electrolyte |
| WO2008047572A1 (fr) * | 2006-09-28 | 2008-04-24 | Pioneer Corporation | Matériau à base d'oxyde, substrat à motifs, procédé de formation de motifs, procédé de fabrication d'une matrice de transfert pour impression, procédé de fabrication d'un support d'enregistrement, matrice de transfert pour impression et support d'enregistrement |
-
2008
- 2008-05-26 JP JP2008136290A patent/JP2009283807A/ja active Pending
-
2009
- 2009-05-25 TW TW098117306A patent/TWI427198B/zh not_active IP Right Cessation
- 2009-05-25 WO PCT/JP2009/059919 patent/WO2009145327A1/en not_active Ceased
- 2009-05-25 KR KR1020107028266A patent/KR101300069B1/ko not_active Expired - Fee Related
- 2009-05-25 US US12/922,892 patent/US20110042718A1/en not_active Abandoned
- 2009-05-25 CN CN2009801188231A patent/CN102037545A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009004A (ja) * | 1999-11-15 | 2002-01-11 | Matsushita Electric Ind Co Ltd | 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法 |
| JP2002246322A (ja) * | 2001-02-21 | 2002-08-30 | Nichia Chem Ind Ltd | 窒化物半導体基板及びその成長方法 |
| JP2008028385A (ja) * | 2006-07-21 | 2008-02-07 | Samsung Electronics Co Ltd | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013004768A (ja) * | 2011-06-17 | 2013-01-07 | Toshiba Corp | 半導体発光素子の製造方法及び半導体発光素子用ウェーハ |
| US9006013B2 (en) | 2011-06-17 | 2015-04-14 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor light emitting device and semiconductor light emitting device wafer |
| US9231057B2 (en) | 2012-09-28 | 2016-01-05 | Samsung Electronics Co., Ltd. | Power switching device and method of manufacturing the same |
| WO2017077961A1 (ja) * | 2015-11-02 | 2017-05-11 | 住友電気工業株式会社 | 半導体積層体、発光素子および発光素子の製造方法 |
| JP2017092082A (ja) * | 2015-11-02 | 2017-05-25 | 住友電気工業株式会社 | 半導体積層体、発光素子および発光素子の製造方法 |
| JP2023034334A (ja) * | 2021-08-30 | 2023-03-13 | 株式会社デンソー | 半導体装置の製造方法 |
| JP7663907B2 (ja) | 2021-08-30 | 2025-04-17 | 株式会社デンソー | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110042718A1 (en) | 2011-02-24 |
| TWI427198B (zh) | 2014-02-21 |
| WO2009145327A1 (en) | 2009-12-03 |
| TW201006973A (en) | 2010-02-16 |
| CN102037545A (zh) | 2011-04-27 |
| KR20110009709A (ko) | 2011-01-28 |
| KR101300069B1 (ko) | 2013-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009283807A (ja) | 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法 | |
| TW523799B (en) | Crystal film, crystal substrate and semiconductor device | |
| JP4818464B2 (ja) | 微細構造の製造方法 | |
| JP4880456B2 (ja) | 窒素化合物系半導体装置およびその製造方法 | |
| JP2011084469A (ja) | GaN単結晶基板の製造方法及びインゴット | |
| JP6120204B2 (ja) | エピタキシャルウェハ及びその製造方法、紫外発光デバイス | |
| JP2022104771A (ja) | 半導体基板、半導体デバイス、電子機器 | |
| CN111095483A (zh) | 利用切割技术移除衬底的方法 | |
| CN102593293A (zh) | 模板、其制造方法以及制造半导体发光器件的方法 | |
| KR20010110430A (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| JP5979547B2 (ja) | エピタキシャルウェハ及びその製造方法 | |
| JP2004111766A (ja) | 窒化ガリウム系半導体素子及びその製造方法 | |
| JPH11251632A (ja) | GaN系半導体素子の製造方法 | |
| JP2006232640A (ja) | R面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法 | |
| JP4581478B2 (ja) | 窒化物半導体の製造方法 | |
| JP5644996B2 (ja) | 窒化物光半導体素子 | |
| JP5865271B2 (ja) | 結晶積層構造体及び発光素子 | |
| WO2006041134A1 (ja) | 窒化化合物半導体素子およびその製造方法 | |
| JP2010272593A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP5065625B2 (ja) | GaN単結晶基板の製造方法 | |
| JP2007053251A (ja) | Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板 | |
| JP2002270970A (ja) | 窒化物半導体発光素子 | |
| TW563182B (en) | Method of forming epitaxial layer by epitaxial lateral overgrowth | |
| JP2005235989A (ja) | 半導体装置及びその半導体装置に於ける半導体構造を用いた紫外発光素子及びそれらの製造方法 | |
| JP2013197571A (ja) | 窒化物半導体積層体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |