[go: up one dir, main page]

JP2009283588A - Method of manufacturing nitride-semiconductor light emitting device - Google Patents

Method of manufacturing nitride-semiconductor light emitting device Download PDF

Info

Publication number
JP2009283588A
JP2009283588A JP2008132688A JP2008132688A JP2009283588A JP 2009283588 A JP2009283588 A JP 2009283588A JP 2008132688 A JP2008132688 A JP 2008132688A JP 2008132688 A JP2008132688 A JP 2008132688A JP 2009283588 A JP2009283588 A JP 2009283588A
Authority
JP
Japan
Prior art keywords
manufacturing
substrate
nitride semiconductor
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008132688A
Other languages
Japanese (ja)
Inventor
Shuichi Nakazawa
崇一 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008132688A priority Critical patent/JP2009283588A/en
Publication of JP2009283588A publication Critical patent/JP2009283588A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a nitride-semiconductor light emitting device that improves a yield by equalizing an emission wavelength of a nitride-semiconductor light emitting device to be manufactured. <P>SOLUTION: A light-emitting element is manufactured by using a substrate 50. The substrate is configured such that the closer to the center side, the synthetic off-angle becomes closer to 0° while the closer to the outside, the synthetic off-angle becomes larger when a wafer, obtained by using a prescribed manufacturing method, shows such characteristics that the closer to the center side, the shorter its emission wavelength is while the closer to the outside, the longer its emission wavelength is. By using such a substrate 50, it becomes possible to reduce unevenness in distribution of the emission wavelength of the wafer due to the characteristics of the manufacturing method, thereby improving a yield. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は窒化物半導体発光素子の製造方法に関するものであり、特に窒化物半導体基板上に窒化物半導体から成る層を積層して窒化物半導体発光素子を製造する製造方法に関する。   The present invention relates to a method for manufacturing a nitride semiconductor light emitting device, and more particularly to a method for manufacturing a nitride semiconductor light emitting device by laminating a layer made of a nitride semiconductor on a nitride semiconductor substrate.

III族元素とV族元素とから成る所謂III−V族半導体である窒化物半導体(例えば、AlN、GaN、InN、AlGaN、InGaNなど)は、そのバンド構造より、青や青紫の光を発する発光素子としての利用が期待され、既に発光ダイオードやレーザ素子などの発光素子に利用されている。   A nitride semiconductor (eg, AlN, GaN, InN, AlGaN, InGaN, etc.), which is a so-called III-V group semiconductor composed of a group III element and a group V element, emits blue or blue-violet light from its band structure. Expected to be used as an element, it has already been used for light emitting elements such as light emitting diodes and laser elements.

また、これまでは良質な窒化物半導体の基板が得られなかったため、サファイア基板などの異種基板を用いて窒化物半導体レーザ素子などの作製が行われてきた。しかし、サファイア基板などの異種基板は窒化物半導体と劈開方向が異なるため、ウエハの分割が困難となる問題などが生じていた。   In addition, since a high-quality nitride semiconductor substrate has not been obtained so far, a nitride semiconductor laser device or the like has been manufactured using a heterogeneous substrate such as a sapphire substrate. However, since a different substrate such as a sapphire substrate has a cleavage direction different from that of a nitride semiconductor, there has been a problem that it is difficult to divide the wafer.

これらの問題に対して、近年になって良質な窒化物半導体基板が得られるようになり、これらの基板を利用することで、上述した問題が解決された窒化物半導体発光素子が得られるようになった(特許文献1参照)。
特開2007−294985号公報
With respect to these problems, high-quality nitride semiconductor substrates can be obtained in recent years, and by using these substrates, a nitride semiconductor light emitting device in which the above-described problems are solved can be obtained. (See Patent Document 1).
JP 2007-294985 A

しかしながら、良質な窒化物半導体基板を用いたとしても、作製装置や作製方法の特性(例えば、成長時の基板の温度分布や原料の流れ方など)によって、一つのウエハから得られるチップを実装した窒化物半導体発光素子の特性にばらつきが生じてしまう問題が生じる。特に、チップ毎に発光波長がばらついてしまうために、得られる窒化物半導体発光素子の発光波長を所定の範囲内に収めることが困難となる。したがって、窒化物半導体発光素子の歩留まりが悪いものとなる。   However, even if a high-quality nitride semiconductor substrate is used, a chip obtained from one wafer is mounted depending on the characteristics of the manufacturing apparatus and manufacturing method (for example, the temperature distribution of the substrate during growth and the flow of raw materials). There arises a problem in that the characteristics of the nitride semiconductor light emitting device vary. In particular, since the emission wavelength varies from chip to chip, it is difficult to keep the emission wavelength of the obtained nitride semiconductor light emitting element within a predetermined range. Therefore, the yield of the nitride semiconductor light emitting device is poor.

そこで本発明は、製造される窒化物半導体発光素子の発光波長を均一化し、歩留まりを向上した窒化物半導体発光素子の製造方法を提供することを目的とする。また、発光波長に限らず、光閉じ込め係数や動作電圧などの種々の特性を均一化することを目的とする。   Accordingly, an object of the present invention is to provide a method for manufacturing a nitride semiconductor light emitting device in which the light emission wavelength of the nitride semiconductor light emitting device to be manufactured is made uniform and the yield is improved. Another object of the present invention is to equalize various characteristics such as an optical confinement factor and an operating voltage, not limited to the emission wavelength.

上記目的を達成するために、本発明の窒化物半導体発光素子の製造方法は、所定の作製方法によって、基板の主面上に窒化物半導体から成る層を備える積層構造を作製した場合の、前記積層構造の前記基板の主面と平行な面内における特性の分布を示す作製方法特性に基づいて、窒化物半導体から成る調整基板を作製する第一工程と、前記所定の作製方法を用いて、前記第一工程により得られる前記調整基板の主面上に前記積層構造を作製してウエハを作製する第二工程と、当該第二工程により得られる前記ウエハを用いて窒化物半導体素子を製造する第三工程と、を備えることを特徴とする。   In order to achieve the above object, a method for manufacturing a nitride semiconductor light emitting device according to the present invention includes a layered structure including a layer made of a nitride semiconductor on a main surface of a substrate by a predetermined manufacturing method. Based on the manufacturing method characteristics showing the distribution of characteristics in a plane parallel to the main surface of the substrate of the laminated structure, using the first manufacturing method of the adjustment substrate made of a nitride semiconductor, the predetermined manufacturing method, A nitride semiconductor device is manufactured using the second step of manufacturing the wafer by manufacturing the laminated structure on the main surface of the adjustment substrate obtained by the first step, and the wafer obtained by the second step. And a third step.

また、上記構成の窒化物半導体発光素子の製造方法において、前記作製方法特性が、前記積層構造の前記基板の主面と平行な面内における発光波長の分布を示すものであり、前記調整基板の、前記作製方法特性の最も発光波長が短くなる部分に対応する部分の合成オフ角を、0°とすることとしても構わない。   Further, in the method for manufacturing a nitride semiconductor light emitting device having the above-described configuration, the manufacturing method characteristic indicates a distribution of emission wavelengths in a plane parallel to a main surface of the substrate of the stacked structure, The combined off angle of the portion corresponding to the portion where the emission wavelength becomes the shortest in the manufacturing method characteristics may be set to 0 °.

また、上記構成の窒化物半導体発光素子の製造方法において、前記調整基板の、前記作製方法特性の最も発光波長が短くなる部分に対応する部分以外の合成オフ角が、0°より大きくなることとしても構わない。   Further, in the method for manufacturing a nitride semiconductor light emitting device having the above-described configuration, the combined off angle of the adjustment substrate other than the portion corresponding to the portion where the emission wavelength is the shortest in the manufacturing method characteristics is larger than 0 °. It doesn't matter.

このような構成にすることによって、調整基板上に作製される積層構造全体における発光波長の分布のばらつきを低減することが可能となる。また、調整基板が、発光波長の分布に応じた合成オフ角の分布を備えることとしても構わない。   By adopting such a configuration, it is possible to reduce variation in emission wavelength distribution in the entire laminated structure manufactured on the adjustment substrate. Further, the adjustment substrate may be provided with a distribution of a combined off angle according to the distribution of the emission wavelength.

また、上記構成の窒化物半導体発光素子の製造方法において、前記作製方法特性が、中心側ほど発光波長が短くなるとともに外側ほど発光波長が長くなるものであり、前記調整基板の合成オフ角が、中心側ほど0°に近い値になるとともに外側ほど大きくなるものであることとしても構わない。   Further, in the method for manufacturing a nitride semiconductor light emitting device having the above-described configuration, the manufacturing method characteristics are such that the emission wavelength becomes shorter toward the center side and the emission wavelength becomes longer toward the outside side, and the combined off angle of the adjustment substrate is The value may be close to 0 ° toward the center side and increase toward the outside side.

また、上記構成の窒化物半導体発光素子の製造方法において、前記所定の作製方法が、所定の方向から前記積層構造を作製するための原料を流すとともに、前記原料が流れる中で、前記基板の主面の中心を軸として回転させ、前記積層構造を作製するものであることとしても構わない。   Further, in the method for manufacturing a nitride semiconductor light emitting device having the above-described structure, the predetermined manufacturing method allows the raw material for manufacturing the stacked structure to flow from a predetermined direction and the main material of the substrate while the raw material flows. The laminated structure may be manufactured by rotating around the center of the surface.

また、上記構成の窒化物半導体発光素子の製造方法において、前記第一工程の前に、主面の合成オフ角が均一である試験基板の主面上に、前記所定の作製方法を用いて前記積層構造を作製し、作製された当該積層構造に基づいて、前記作製方法特性を得る第四工程を、さらに備えることとしても構わない。また、前記試験基板の主面の合成オフ角が、面内において0°で均一になることとしても構わない。   Further, in the method for manufacturing a nitride semiconductor light emitting device having the above-described structure, before the first step, the main surface of the test substrate having a uniform synthetic off angle is formed on the main surface using the predetermined manufacturing method. A fourth step of producing a laminated structure and obtaining the production method characteristics based on the produced laminated structure may be further provided. Further, the composite off angle of the main surface of the test substrate may be uniform at 0 ° in the plane.

このような構成にすることによって、精密な作製方法特性を得ることが可能となり、所定の作製方法に対して最適となる調整基板を作製することが可能となる。したがって、発光波長などの窒化物半導体発光素子の特性の面内におけるばらつきを、より均一化することが可能となる。   With such a configuration, it is possible to obtain precise manufacturing method characteristics, and it is possible to manufacture an adjustment substrate that is optimal for a predetermined manufacturing method. Therefore, in-plane variations in the characteristics of the nitride semiconductor light emitting element such as the emission wavelength can be made more uniform.

また、上記構成の窒化物半導体発光素子の製造方法において、前記積層構造が、InGaNから成る層を少なくとも1層備えるものであることとしても構わない。   Moreover, in the method for manufacturing a nitride semiconductor light emitting device having the above-described structure, the stacked structure may include at least one layer made of InGaN.

このような構成とすることによって、発光波長や光閉じ込め係数、動作電圧などの窒化物半導体発光素子の各種特性に対して重大な影響を与えるパラメータであるIn濃度を、調整基板の合成オフ角を制御することにより、容易に制御することが可能となる。   By adopting such a configuration, the In concentration, which is a parameter that has a significant influence on various characteristics of the nitride semiconductor light emitting device such as the emission wavelength, the optical confinement coefficient, and the operating voltage, is set to the composite off angle of the adjustment substrate. It becomes possible to control easily by controlling.

本発明における窒化物半導体発光素子の製造方法では、所定の作製方法により作製される積層構造の特性の分布に基づいて調整基板を作製するとともに、この調整基板の主面上に所定の作製方法を用いて積層構造を作製したウエハを用いて、窒化物半導体発光素子を製造する。そのため、所定の作製方法による特性のばらつきを調整基板によって低減することが可能となる。特に、得られる発光素子の発光波長のばらつきを低減し、発光波長の均一化を図ることが可能となる。したがって、窒化物半導体発光素子の歩留まりを向上させることが可能となる。   In the method for manufacturing a nitride semiconductor light emitting device according to the present invention, an adjustment substrate is manufactured based on the distribution of characteristics of the laminated structure manufactured by a predetermined manufacturing method, and a predetermined manufacturing method is provided on the main surface of the adjustment substrate. A nitride semiconductor light emitting device is manufactured using a wafer having a stacked structure formed by using the wafer. Therefore, it is possible to reduce variation in characteristics due to a predetermined manufacturing method using the adjustment substrate. In particular, it is possible to reduce variation in the emission wavelength of the obtained light-emitting element and to make the emission wavelength uniform. Therefore, the yield of the nitride semiconductor light emitting device can be improved.

以下に、窒化物半導体発光素子の一例として窒化物半導体レーザ素子を挙げるとともに、本発明における窒化物半導体発光素子の製造方法について説明する。最初に、本発明における窒化物半導体発光素子の製造方法の基本構成について説明する。
<<基本構成>>
<作製方法特性>
まず、基板上に作製される積層構造の作製方法による特性の分布である、作製方法特性の一例について説明する。また、基板上に多重量子井戸構造を作製した場合の発光波長の分布を、作製方法特性の一例として挙げ、以下この例について説明する。
Hereinafter, a nitride semiconductor laser element will be described as an example of the nitride semiconductor light emitting element, and a method for manufacturing the nitride semiconductor light emitting element in the present invention will be described. First, the basic configuration of the method for manufacturing a nitride semiconductor light emitting device in the present invention will be described.
<< Basic configuration >>
<Production method characteristics>
First, an example of a manufacturing method characteristic that is a distribution of characteristics according to a manufacturing method of a stacked structure manufactured over a substrate will be described. In addition, the distribution of emission wavelengths when a multiple quantum well structure is formed on a substrate is given as an example of the characteristics of the manufacturing method, and this example will be described below.

図1は、作製方法特性の一例を示すグラフであり、2インチのサファイア基板の{0001}面にInGaNから成る多重量子井戸構造を作製したウエハ100のPL(Photoluminescence)のピーク波長の測定結果を示したものである。ここで、InGaNから成る多重量子井戸構造については、後述する窒化物半導体レーザチップの構成例において示す構造と同様のものとする。また、本例ではMOCVD(Metal Organic Chemical Vapor Deposition)法を用いて多重量子井戸構造を作製するものとする。   FIG. 1 is a graph showing an example of fabrication method characteristics, and shows a measurement result of a PL (Photoluminescence) peak wavelength of a wafer 100 in which a multiple quantum well structure made of InGaN is fabricated on a {0001} plane of a 2-inch sapphire substrate. It is shown. Here, the multiple quantum well structure made of InGaN is the same as the structure shown in the configuration example of the nitride semiconductor laser chip described later. In this example, it is assumed that a multiple quantum well structure is formed using a MOCVD (Metal Organic Chemical Vapor Deposition) method.

ここで、図1に示す例では、ウエハ100の中心側に形成される多重量子井戸構造からの発光波長ほど短く、外側に形成される多重量子井戸構造の発光波長ほど長くなるような分布となっている。換言すると、本例における作製方法を用いてInGaNの多重量子井戸構造を作製すると、ウエハの中心側ほどInが取り込まれにくく、外側ほどInが取り込まれやすくなる。   In the example shown in FIG. 1, the distribution is such that the emission wavelength from the multiple quantum well structure formed on the center side of the wafer 100 is shorter and the emission wavelength of the multiple quantum well structure formed on the outer side is longer. ing. In other words, when an InGaN multiple quantum well structure is fabricated using the fabrication method in this example, In is less likely to be captured toward the center side of the wafer, and In is more likely to be captured toward the outside.

このようなウエハ100の作製方法として、例えば、図2に示す作製方法などがある。図2は、ウエハの作製方法を示す模式的な斜視図である。なお、図2では簡単のため、リアクタやサセプタなどの図示を省略している。図2に示すように、本例の作製方法では、所定の方向(基板101の主面と略平行となる方向)から原料及びキャリアガスを流すとともに、基板101を回転させて成長を行う。このような作製方法を用いることとすると、図1に示すような作製方法特性を有するウエハ100が得られる。   As a manufacturing method of such a wafer 100, for example, there is a manufacturing method shown in FIG. FIG. 2 is a schematic perspective view showing a method for manufacturing a wafer. In FIG. 2, for the sake of simplicity, illustration of the reactor, the susceptor, and the like is omitted. As shown in FIG. 2, in the manufacturing method of this example, growth is performed by flowing a raw material and a carrier gas from a predetermined direction (a direction substantially parallel to the main surface of the substrate 101) and rotating the substrate 101. When such a manufacturing method is used, a wafer 100 having manufacturing method characteristics as shown in FIG. 1 is obtained.

したがって、この作製方法を用いてウエハを作製し、発光素子を製造すると、ウエハの中心側から得られるチップを実装した発光素子の発光波長は短くなり、ウエハの外側から得られるチップを実装した発光素子の発光波長は長くなる。   Therefore, when a wafer is manufactured using this manufacturing method and a light emitting element is manufactured, the light emission wavelength of the light emitting element on which the chip obtained from the center side of the wafer is mounted becomes short, and the light emission on which the chip obtained from the outside of the wafer is mounted. The light emission wavelength of the element becomes longer.

本発明は、このような発光波長の分布のばらつき、即ち、作製方法特性のばらつきを低減するために、後述する所定の特性を有する基板を用いてウエハを作製し、発光素子の製造を行う。なお、作製方法特性が予め予想される場合は、上述のような作製方法特性を調べる工程を簡略化する、または、無くすこととしても構わない。   In the present invention, in order to reduce such variation in emission wavelength distribution, that is, variation in manufacturing method characteristics, a wafer is manufactured using a substrate having predetermined characteristics described later, and a light emitting element is manufactured. Note that in the case where manufacturing method characteristics are predicted in advance, the above-described process for checking manufacturing method characteristics may be simplified or eliminated.

一方、発光素子を製造する前に、上述したようなPL測定などの方法を用いてウエハ100の発光波長の分布、即ち、作製方法特性を調べる工程を行うこととしても構わない。また、実際に発光素子を製造し、動作させてそれぞれの発光素子の発光波長を調べることによって、ウエハ100の発光波長の分布を調べることとしても構わない。また、発光波長の分布を調べるために作製するウエハ100に用いる基板を、サファイア基板以外の基板としても構わない。また、上述した方法以外の方法を用いて作製方法特性を調べることとしても構わない。   On the other hand, before manufacturing the light emitting element, a step of examining the distribution of the emission wavelength of the wafer 100, that is, the characteristics of the manufacturing method may be performed by using a method such as PL measurement as described above. Further, the light emission wavelength distribution of the wafer 100 may be examined by actually manufacturing and operating the light emitting elements and examining the light emission wavelengths of the respective light emitting elements. Further, the substrate used for the wafer 100 manufactured for examining the distribution of the emission wavelength may be a substrate other than the sapphire substrate. Further, the manufacturing method characteristics may be examined using a method other than the above-described method.

また、InGaNの多重量子井戸構造とは、GaNから成る障壁層とInGaNから成る井戸層を備える構造でも構わないし、InGaNから成る障壁層と障壁層よりもIn組成が大きいInGaNから成る井戸層を備える構造でも構わない。
<基板の特性>
次に、上述したウエハ100の発光波長の分布のばらつきを低減させる方法について説明する。本発明の窒化物半導体発光素子の製造方法は、上述したウエハ100の発光波長
の分布に対応した合成オフ角を有する窒化物半導体基板を作製し、その基板を用いることで発光素子を製造するものである。ここで、合成オフ角を以下の式(I)によって定義する。また、窒化物半導体基板としてGaN基板を例に挙げるとともに以下において説明する。
The InGaN multiple quantum well structure may be a structure including a barrier layer made of GaN and a well layer made of InGaN, or a barrier layer made of InGaN and a well layer made of InGaN having a larger In composition than the barrier layer. The structure may be used.
<Substrate characteristics>
Next, a method for reducing the variation in the emission wavelength distribution of the wafer 100 described above will be described. The method for manufacturing a nitride semiconductor light emitting device according to the present invention is a method for manufacturing a light emitting device by using a nitride semiconductor substrate having a synthetic off-angle corresponding to the distribution of the emission wavelength of the wafer 100 described above. It is. Here, the combined off angle is defined by the following formula (I). In addition, a GaN substrate is taken as an example of the nitride semiconductor substrate and will be described below.

合成オフ角=(A2+B21/2 …(I)
Aは、基板の<11−20>方向におけるオフ角を示し、Bは基板の<1−100>方向におけるオフ角を示す。
Composite off angle = (A 2 + B 2 ) 1/2 (I)
A represents the off angle in the <11-20> direction of the substrate, and B represents the off angle in the <1-100> direction of the substrate.

また、図3に、基板の合成オフ角と発光波長との関係を示すグラフを示す。図3に示すように、基板の合成オフ角は、大きいほどその上に形成される発光構造の発光波長を短波長化することができる。即ち、基板の合成オフ角を大きくするとInの取り込みが抑制され、基板の合成オフ角を小さくするとInの取り込みが促進される。   FIG. 3 is a graph showing the relationship between the combined off-angle of the substrate and the emission wavelength. As shown in FIG. 3, the larger the combined off angle of the substrate, the shorter the emission wavelength of the light emitting structure formed thereon. That is, when the synthetic off-angle of the substrate is increased, the incorporation of In is suppressed, and when the synthetic off-angle of the substrate is decreased, the incorporation of In is promoted.

本発明の窒化物半導体発光素子の製造方法は、敢えてオフ角が均一でない基板を用いて発光素子を製造するものである。例えば、基板の中心側ほどInが取り込まれにくく、外側ほどInが取り込まれやすくなる作製方法を用いてウエハを作製する場合であれば、基板の中心側ほど合成オフ角が小さく、外側ほど合成オフ角が大きくなる基板を用いる。このような方法によって窒化物半導体発光素子を製造することにより、ウエハの発光波長の分布のばらつきをはじめとする、作製方法特性のばらつきを低減することが可能となる。   The method for manufacturing a nitride semiconductor light emitting device of the present invention is to manufacture a light emitting device using a substrate having a non-uniform off angle. For example, when a wafer is manufactured using a manufacturing method in which In is less likely to be captured toward the center side of the substrate and In is more likely to be captured toward the outer side, the synthesis off angle is smaller toward the center side of the substrate and the synthesis off is performed toward the outer side. A substrate with a large corner is used. By manufacturing a nitride semiconductor light emitting device by such a method, it is possible to reduce variations in manufacturing method characteristics including variations in the emission wavelength distribution of the wafer.

この基板の一例について図4を用いて説明する。図4は、基板の一例を示す模式的な平面図であり、主面が{0001}面となるGaN基板について示したものである。   An example of this substrate will be described with reference to FIG. FIG. 4 is a schematic plan view showing an example of the substrate, and shows a GaN substrate whose main surface is a {0001} plane.

なお、以下に示す基板の例において、オフ角とは結晶の{0001}面と基板の主面とのずれの角度を指すこととする。また、ある方向におけるオフ角に対して正負の符号を付して表現するが、正負が異なる場合とは、結晶の<0001>軸の主面の法線に対する傾きの正負が異なる場合を示すものとする。   In the example of the substrate described below, the off angle refers to an angle of deviation between the {0001} plane of the crystal and the main surface of the substrate. In addition, the off angle in a certain direction is expressed with a positive / negative sign, but the case where the positive / negative is different means that the inclination of the crystal with respect to the normal of the principal surface of the <0001> axis is different. And

また、本願ではオフ角が均一ではない基板を用いるものであるため、基板各所の結晶方位はわずかに異なるものとなる。しかしながら、これらの結晶方位のずれはごくわずかなものであり、全体的には方位がほぼ揃っている。そのため、基板全体の説明をする場合については、結晶方位が揃っているものとして扱う。   Further, in the present application, since the substrate having a non-uniform off angle is used, the crystal orientations of the various portions of the substrate are slightly different. However, these crystal orientation shifts are very small, and the orientations are almost uniform overall. Therefore, the case where the entire substrate is described is treated as having the same crystal orientation.

図4(a)に示すように、基板50は<1−100>方向、<11−20>方向のいずれの方向についても、中心のオフ角が0°に略等しい値となる。即ち、中心付近の結晶面が最も{0001}面に近い面となる。また、それぞれの方向に沿ってオフ角が単調に変動する。なお、ここでは簡単のために<1−100>方向と<11−20>方向についてのみ示しているが、他の方向においても同様の関係となる。   As shown in FIG. 4A, the substrate 50 has a center off-angle substantially equal to 0 ° in both the <1-100> direction and the <11-20> direction. That is, the crystal plane near the center is the plane closest to the {0001} plane. Further, the off-angle varies monotonously along each direction. Here, for the sake of simplicity, only the <1-100> direction and the <11-20> direction are shown, but the same relationship applies to other directions.

また、図4(b)に示すように基板50の合成オフ角は外側ほど大きいものとなり、中心側は0°に略等しい値となる。そのため、この基板50上に発光構造を作製することとすると、外側ほどInが取り込まれにくくなるため短波長化し、中心側ほどInが取り込まれやすくなるため長波長化する。   Further, as shown in FIG. 4B, the synthetic off angle of the substrate 50 becomes larger toward the outside, and the center side has a value substantially equal to 0 °. Therefore, if a light emitting structure is formed on the substrate 50, the wavelength becomes shorter because In is less likely to be taken in toward the outer side, and the wavelength is longer because In is more likely to be taken in toward the center side.

したがって、図1に示すようなウエハ100を作製する作製方法を用いて、この基板50上に発光構造を作製すると、作製方法の特性上Inが取り込まれやすい外側では基板50の特性上Inが取り込まれにくくなり、作製方法の特性上Inが取り込まれにくい中心側では基板50の特性上Inが取り込まれやすくなる。   Therefore, when a light emitting structure is formed on the substrate 50 using a manufacturing method for manufacturing the wafer 100 as shown in FIG. 1, In is captured due to the characteristics of the substrate 50 on the outside because In is easily captured due to the characteristics of the manufacturing method. In the center side where it is difficult to capture In due to the characteristics of the manufacturing method, In is easily captured due to the characteristics of the substrate 50.

このように、作製方法の特性と基板50の特性とをそれぞれ反対のものにすることによって、作製方法の特性により生じる発光波長の分布のばらつきを基板50の特性によって低減することが可能となる。したがって、この作製方法を用いて作製される発光素子の発光波長の均一化を図ることが可能となり、発光素子の歩留まりを向上させることが可能となる。   In this manner, by making the characteristics of the manufacturing method and the characteristics of the substrate 50 opposite to each other, it is possible to reduce variations in emission wavelength distribution caused by the characteristics of the manufacturing method due to the characteristics of the substrate 50. Accordingly, the light emission wavelength of a light-emitting element manufactured using this manufacturing method can be made uniform, and the yield of the light-emitting elements can be improved.

また、基板の別例について図5及び図6を用いて説明する。図5及び図6は基板の一例を示す模式的な平面図であり、図4と同様に{0001}面を主面とするGaN基板について示したものである。   Another example of the substrate will be described with reference to FIGS. 5 and 6 are schematic plan views showing an example of the substrate, and show a GaN substrate having a {0001} plane as the main surface, as in FIG.

図5に示す基板51は、図5(a)に示すように、<1−100>方向に対してオフ角が単調に変動するとともに中央で0°に略等しい値となる。一方、<1−100>方向と垂直な方向である<11−20>方向では、基板51の中心を通るA2と、中心から外れているA1及びA3と、のいずれにおいても変動がわずかなものとなり、概ね一定の値となる。なお、A1とA3とはA2を軸として対称の位置にあり、オフ角の符号が異なるものとなる。   As shown in FIG. 5A, the substrate 51 shown in FIG. 5 has a value that is substantially equal to 0 ° at the center while the off-angle varies monotonously with respect to the <1-100> direction. On the other hand, in the <11-20> direction, which is a direction perpendicular to the <1-100> direction, there are slight variations in both A2 passing through the center of the substrate 51 and A1 and A3 deviating from the center. It becomes a substantially constant value. A1 and A3 are in symmetrical positions with A2 as an axis, and have different off-angle signs.

また、図5(b)に示すように、基板51の<1−100>方向における合成オフ角は外側ほど大きいものとなり、中央では0°に略等しい値となる。一方、<11−20>方向では、A2は0°と略等しい値で概ね一定になり、A1及びA3はある値で一定となる。   Further, as shown in FIG. 5B, the combined off angle in the <1-100> direction of the substrate 51 increases toward the outside, and is approximately equal to 0 ° at the center. On the other hand, in the <11-20> direction, A2 is substantially constant at a value substantially equal to 0 °, and A1 and A3 are constant at a certain value.

図6に示す基板52においても、図5に示した基板51と同様となる。ただし、図6(a)に示すように、本例では、<11−20>方向に対してオフ角が単調に変動するとともに中央で0°に略等しい値となる。一方、<1−100>方向において、基板52の中心を通るB2と、中心から外れているB1及びB3と、のいずれにおいても変動がわずかなものとなり、概ね一定の値となる。また、B1とB3とはB2を軸として対称の位置にあり、オフ角の符号が異なるものとなる。   The substrate 52 shown in FIG. 6 is the same as the substrate 51 shown in FIG. However, as shown in FIG. 6A, in this example, the off-angle varies monotonously with respect to the <11-20> direction, and is substantially equal to 0 ° at the center. On the other hand, in the <1-100> direction, both B2 passing through the center of the substrate 52 and B1 and B3 deviating from the center have slight fluctuations, which are substantially constant values. Further, B1 and B3 are in symmetrical positions with respect to B2, and the off-angle signs are different.

また、図6(b)に示すように、基板52の<11−20>方向における合成オフ角は外側ほど大きいものとなり、中心は0°に略等しい値となる。一方、<1−100>方向では、B2は0°と略等しい値で概ね一定になり、B1及びB3はある値で一定となる。   Further, as shown in FIG. 6B, the combined off angle in the <11-20> direction of the substrate 52 becomes larger toward the outside, and the center becomes a value substantially equal to 0 °. On the other hand, in the <1-100> direction, B2 is substantially constant at a value substantially equal to 0 °, and B1 and B3 are constant at a certain value.

図5に示す基板51を用いる場合、主に<1−100>方向における発光波長の分布のばらつきを低減させることが可能となる。また、図6に示す基板52を用いる場合では、主に<11−20>方向における発光波長の分布のばらつきを低減させることが可能となる。したがって、製造される大部分の発光素子の発光波長を均一化することが可能となるとともに、発光素子の歩留まりを向上させることが可能となる。   When the substrate 51 shown in FIG. 5 is used, it is possible to reduce variation in emission wavelength distribution mainly in the <1-100> direction. In the case where the substrate 52 shown in FIG. 6 is used, it is possible to reduce variation in emission wavelength distribution mainly in the <11-20> direction. Accordingly, it is possible to make the light emission wavelength of most of the light emitting devices manufactured uniform, and to improve the yield of the light emitting devices.

また、図4〜図6に示す基板50〜52以外の基板を用いても構わない。例えば、片流れする方向が図5に示す基板51や図6に示す基板52以外の方向である基板を用いても構わない。また、他の基板を用いる場合であっても、作製方法の特性により発光波長が短くなる部分と、基板における合成オフ角が0°と略等しくなる部分と、が重なるようにすると、効率よく発光波長の分布のばらつきを低減することが可能となる。   Further, a substrate other than the substrates 50 to 52 shown in FIGS. 4 to 6 may be used. For example, a substrate in which the direction of single flow is a direction other than the substrate 51 shown in FIG. 5 or the substrate 52 shown in FIG. 6 may be used. Even when other substrates are used, it is possible to efficiently emit light if the portion where the emission wavelength is shortened due to the characteristics of the manufacturing method and the portion where the combined off angle of the substrate is approximately equal to 0 ° overlap. Variations in wavelength distribution can be reduced.

また、上述した作製方法と異なる方法を用いて、発光波長の短くなる部分が中心から外れるウエハを作製する場合においても、合成オフ角が0°となる部分が、同様に中心から外れた基板を用いることとする。このような基板を用いることで、ウエハの発光波長の分布のばらつきを低減することができる。したがって、発光波長の分布がどのようにばらついたとしても、基板の特性を変化させることによって、ばらつきを低減することが可能と
なる。
Further, in the case of manufacturing a wafer in which the portion where the emission wavelength is shortened from the center by using a method different from the above-described manufacturing method, the portion in which the combined off angle is 0 ° is similarly removed from the center. We will use it. By using such a substrate, variations in the emission wavelength distribution of the wafer can be reduced. Therefore, no matter how the emission wavelength distribution varies, it is possible to reduce variations by changing the characteristics of the substrate.

また、図4〜図6に示す基板50〜52のオフ角及び合成オフ角は、非線形で変動しても構わないし、線形で変動しても構わない。さらに、ウエハの発光波長の分布にあわせたものとしても構わない。このように基板50〜52を構成することによって、さらに発光波長を均一化させることが可能となる。   Further, the off angle and the combined off angle of the substrates 50 to 52 shown in FIGS. 4 to 6 may vary nonlinearly or may vary linearly. Furthermore, it may be adapted to the distribution of the emission wavelength of the wafer. By configuring the substrates 50 to 52 in this way, it becomes possible to further uniform the emission wavelength.

また、ウエハの作製方法は、MOCVD法に限られない。例えば、MBE(Molecular Beam Epitaxy)法や、HVPE(Hydride Vapor Phase Epitaxy)法を用いることもできる。さらに、複数の作製方法を用いるものであっても構わない。これらの作製方法を用いる場合であっても、基板の合成オフ角を制御することによって、ウエハの発光波長の分布のばらつきを低減することができる。   Further, the wafer manufacturing method is not limited to the MOCVD method. For example, an MBE (Molecular Beam Epitaxy) method or an HVPE (Hydride Vapor Phase Epitaxy) method can also be used. Further, a plurality of manufacturing methods may be used. Even when these manufacturing methods are used, variation in the distribution of the emission wavelength of the wafer can be reduced by controlling the synthesis off angle of the substrate.

また、上述した例では、発光波長の分布のばらつきを低減する場合について説明したが、他の特性のばらつきを低減することも可能である。例えば、光を出射する層(例えば、量子井戸構造の井戸層として設けられるInGaN層)の近傍に設けられる層(例えば、量子井戸構造の障壁層や光ガイド層として設けられるInGaN層)の面内におけるIn濃度の分布も均一化されるため、これらの層のバンドギャップ及び屈折率を均一化することが可能となり、光閉じ込め係数を均一なものとすることが可能となる。したがって、得られる発光素子から出射される光の広がり角、特に、基板の主面と垂直な方向における広がり角を均一とすることが可能となる。   In the example described above, the case where the variation in the emission wavelength distribution is reduced has been described, but the variation in other characteristics can also be reduced. For example, in a plane of a layer (for example, an InGaN layer provided as a barrier layer of a quantum well structure or an optical guide layer) provided in the vicinity of a layer that emits light (for example, an InGaN layer provided as a well layer of a quantum well structure) Since the distribution of In concentration in is also made uniform, the band gap and refractive index of these layers can be made uniform, and the optical confinement coefficient can be made uniform. Therefore, it is possible to make the spread angle of light emitted from the obtained light emitting element uniform, particularly the spread angle in the direction perpendicular to the main surface of the substrate.

さらに、電極である金属層と接触する半導体層(例えば、コンタクト層として用いられるInGaN層)の面内におけるIn濃度の分布も均一化されるため、金属層と半導体層とのエネルギー障壁の大きさを均一化することが可能となる。したがって、得られる発光素子の動作電圧特性や閾値電圧を、均一なものとすることが可能となる。
<<実施例>>
次に、上述した製造方法を用いて得られる窒化物半導体レーザ素子の一例について説明する。まず、このレーザ素子に実装されるレーザチップの構成及び作製方法について説明する。
<レーザチップの構成>
窒化物半導体レーザチップの構成について図7を用いて説明する。図7は、窒化物半導体レーザチップの構成を示す模式的な平面図及び断面図である。ここで、図7(a)は窒化物半導体レーザチップの模式的な平面図を示しており、図7(b)は、図7(a)のA−A断面を示す模式的な断面図を示している。
Furthermore, since the distribution of In concentration in the plane of a semiconductor layer (for example, an InGaN layer used as a contact layer) in contact with the metal layer that is an electrode is made uniform, the size of the energy barrier between the metal layer and the semiconductor layer is increased. Can be made uniform. Therefore, it is possible to make the operating voltage characteristics and the threshold voltage of the obtained light emitting element uniform.
<< Example >>
Next, an example of a nitride semiconductor laser element obtained by using the manufacturing method described above will be described. First, the configuration and manufacturing method of a laser chip mounted on this laser element will be described.
<Laser chip configuration>
The configuration of the nitride semiconductor laser chip will be described with reference to FIG. FIG. 7 is a schematic plan view and cross-sectional view showing the configuration of the nitride semiconductor laser chip. Here, FIG. 7A shows a schematic plan view of the nitride semiconductor laser chip, and FIG. 7B shows a schematic cross-sectional view taken along the line AA of FIG. 7A. Show.

図7(a)及び図7(b)に示すように、レーザチップ1は、基板2の{0001}面上に、下方から上方に向かって、n型クラッド層3、活性層4、光ガイド層5、キャップ層6、p型クラッド層7及びコンタクト層8の各層が積層されている。これらの各層はエピタキシャル成長して積層されており、本例の場合、下地の結晶の方位関係を継承した結晶が成長している。なお、以下において結晶の方位関係を用いて構造の説明を行う場合、これらの結晶の方位関係を指すものとする。   As shown in FIGS. 7A and 7B, the laser chip 1 includes an n-type cladding layer 3, an active layer 4, and a light guide on the {0001} plane of the substrate 2 from below to above. The layer 5, the cap layer 6, the p-type cladding layer 7 and the contact layer 8 are laminated. Each of these layers is epitaxially grown and stacked. In this example, a crystal that inherits the orientation relationship of the underlying crystal is growing. In the following description, when the structure is described using the crystal orientation relationship, the crystal orientation relationship is indicated.

また、p型クラッド層7の一部は、<0001>方向と略平行な方向に突出するとともに、突出した部分が<1−100>方向と略平行な方向に延在している。また、p型クラッド層7の突出した部分の上面にコンタクト層8が設けられ、このコンタクト層8の上面にオーミック電極9が形成されている。そして、これらの突出した部分が電流通路部(リッジ部10)となる。また、p型クラッド層7の突出していない部分、即ち、リッジ部10以外の部分の上面には電流ブロック層11が形成されている。   A part of the p-type cladding layer 7 protrudes in a direction substantially parallel to the <0001> direction, and the protruding portion extends in a direction substantially parallel to the <1-100> direction. A contact layer 8 is provided on the upper surface of the protruding portion of the p-type cladding layer 7, and an ohmic electrode 9 is formed on the upper surface of the contact layer 8. These protruding portions serve as current passage portions (ridge portions 10). A current blocking layer 11 is formed on the surface of the p-type cladding layer 7 that does not protrude, that is, the upper surface of the portion other than the ridge portion 10.

リッジ部10の上面及び電流ブロック層11の上面の一部にはパッド電極12が形成されており、基板2の下面にはn側電極13が形成されている。また、図示していないが、光が出射または反射される共振器端面(<1−100>方向と略垂直な端面)には保護膜が形成されている。   A pad electrode 12 is formed on the upper surface of the ridge portion 10 and a part of the upper surface of the current blocking layer 11, and an n-side electrode 13 is formed on the lower surface of the substrate 2. Although not shown, a protective film is formed on the resonator end face (end face substantially perpendicular to the <1-100> direction) from which light is emitted or reflected.

なお、図7ではパッド電極12によってリッジ部10の一部が覆われ、共振器端面近傍のリッジ部10が覆われない構成としているが、リッジ部10全体が覆われる構成としても構わない。また、保護膜がSiO2やTiO2、Al23、AlN、ZrO2などから成るものとして、反射側の端面に形成される保護膜の反射率が、出射側の端面に形成される保護膜の反射率より高くなるように構成されることとしても構わない。
<レーザチップの作製方法>
(ウエハの作製方法)
次に、レーザチップの作製方法について図面を参照して説明する。最初に、図8を用いて、レーザチップを作製するためのウエハの作製方法の一例について説明する。図8は、ウエハの作製方法の一例を示す模式的な断面図であり、図8に示したレーザチップの断面と同様の断面を示すものとする。
In FIG. 7, the pad electrode 12 covers a part of the ridge portion 10 and does not cover the ridge portion 10 in the vicinity of the resonator end face, but the entire ridge portion 10 may be covered. Further, the protective film is made of SiO 2 , TiO 2 , Al 2 O 3 , AlN, ZrO 2, etc., and the reflectance of the protective film formed on the reflection side end surface is the protection formed on the output side end surface. It may be configured to be higher than the reflectance of the film.
<Laser chip fabrication method>
(Wafer preparation method)
Next, a method for manufacturing a laser chip will be described with reference to the drawings. First, an example of a method for manufacturing a wafer for manufacturing a laser chip will be described with reference to FIGS. FIG. 8 is a schematic cross-sectional view showing an example of a method for manufacturing a wafer, and shows a cross section similar to that of the laser chip shown in FIG.

まず、{0001}を主面とした、厚さ約100μmであり合成オフ角が上述のように制御されたn型GaN基板2を作製する。そして、図8(a)に示すように、基板2の{0001}面を成長面として、n型AlGaNから成る厚さ約1.5μmのn型クラッド層3を積層する。また、このn型クラッド層3の上面に活性層4を積層する。活性層4は、図9の活性層の構成を示す模式的な断面図に示すように、アンドープのInGaNから成る厚さ約3.2nmの井戸層4aと、アンドープのGaNから成る厚さ約20nmの障壁層4bと、を交互に複数層積層することによって形成した多重量子井戸構造であるものとする。ここで、図9においては、井戸層4aを三層、障壁層4bを四層積層した場合について示している。なお、障壁層4bを、InGaNから成るものとしても構わない。   First, an n-type GaN substrate 2 having {0001} as the main surface and a thickness of about 100 μm and a combined off-angle controlled as described above is manufactured. Then, as shown in FIG. 8A, an n-type cladding layer 3 made of n-type AlGaN and having a thickness of about 1.5 μm is stacked with the {0001} plane of the substrate 2 as the growth surface. An active layer 4 is laminated on the upper surface of the n-type cladding layer 3. As shown in the schematic cross-sectional view showing the configuration of the active layer in FIG. 9, the active layer 4 includes a well layer 4a made of undoped InGaN and a thickness of about 3.2 nm, and a thickness of about 20 nm made of undoped GaN. And a multiple quantum well structure formed by alternately stacking a plurality of barrier layers 4b. Here, FIG. 9 shows a case where three well layers 4a and four barrier layers 4b are stacked. The barrier layer 4b may be made of InGaN.

また、この多重量子井戸構造となる活性層4の上に、アンドープのInGaNから成る厚さ約75nmの光ガイド層5を積層し、この光ガイド層5の上にアンドープのAlGaNから成る厚さ約20nmキャップ層6を積層する。このキャップ層6の上面には、p型AlGaNから成る厚さ約500nmのp型クラッド層7を積層する。そして、このp型クラッド層7の上にアンドープのInGaNから成る厚さ約3nmのコンタクト層8を積層する。なお、図8(a)は、以上に説明した各層3〜8を基板2の成長面上に積層した状態について示している。   Further, an optical guide layer 5 made of undoped InGaN and having a thickness of about 75 nm is laminated on the active layer 4 having the multiple quantum well structure. A 20 nm cap layer 6 is laminated. A p-type cladding layer 7 made of p-type AlGaN and having a thickness of about 500 nm is laminated on the upper surface of the cap layer 6. Then, a contact layer 8 made of undoped InGaN and having a thickness of about 3 nm is laminated on the p-type cladding layer 7. FIG. 8A shows a state in which the above-described layers 3 to 8 are stacked on the growth surface of the substrate 2.

そして、コンタクト層8の上面に、厚さ約1nmのPt層と厚さ約30nmのPd層とから成るp側オーミック電極9を形成し、このp側オーミック電極9の上に厚さ約230nmのSiO2層14を形成する。このように各層を形成し、図8(b)に示すような構造を得る。 Then, a p-side ohmic electrode 9 composed of a Pt layer having a thickness of about 1 nm and a Pd layer having a thickness of about 30 nm is formed on the upper surface of the contact layer 8, and a thickness of about 230 nm is formed on the p-side ohmic electrode 9. An SiO 2 layer 14 is formed. In this way, each layer is formed to obtain a structure as shown in FIG.

次に、リッジ部10を形成するために図8(b)に示す構造をエッチングする。このとき、幅約1.5μmであるとともに<1−100>方向に延びたストライプ状のフォトレジスト(不図示)を、リッジ部10を形成する予定の部分に形成する。そして、CF4系のガスを用いてRIE法によるエッチングを行なう。すると、フォトレジストを形成した部分のSiO2層14及びオーミック電極9のみが残り、フォトレジストを形成していない部分のSiO2層14及びオーミック電極9は除去される。 Next, the structure shown in FIG. 8B is etched to form the ridge portion 10. At this time, a striped photoresist (not shown) having a width of about 1.5 μm and extending in the <1-100> direction is formed in a portion where the ridge portion 10 is to be formed. Then, etching by the RIE method is performed using a CF 4 gas. Then, only the SiO 2 layer 14 and the ohmic electrode 9 of the part forming the photoresist remains, the SiO 2 layer 14 and the ohmic electrode 9 of the portion not forming a photoresist is removed.

そして、フォトレジストを除去し、Cl2やSiCl4などの塩素系のガスを用いたRIE法によるエッチングを行なう。このとき、SiO2層14をマスクとして、SiO2層1
4が形成されていない部分のコンタクト層8及びp型クラッド層7をエッチングする。そして、p型クラッド層7が約80nm残った状態となったときにエッチングを停止し、マスクとして用いたSiO2層14を除去する。すると、図8(c)に示すような、p型クラッド層7の一部が突出し、そのp型クラッド層7の突出した部分の上にコンタクト層8、オーミック電極9が順に形成されたリッジ部10を備える構造が得られる。
Then, the photoresist is removed and etching is performed by the RIE method using a chlorine-based gas such as Cl 2 or SiCl 4 . At this time, using the SiO 2 layer 14 as a mask, the SiO 2 layer 1
The contact layer 8 and the p-type cladding layer 7 in the portion where 4 is not formed are etched. Then, the etching is stopped when the p-type cladding layer 7 remains about 80 nm, and the SiO 2 layer 14 used as a mask is removed. Then, as shown in FIG. 8C, a part of the p-type cladding layer 7 protrudes, and a ridge part in which the contact layer 8 and the ohmic electrode 9 are sequentially formed on the protruding part of the p-type cladding layer 7. A structure with 10 is obtained.

次に、図8(c)に示した構造の上に厚さ180nmのSiO2層を形成し、フォトレジストをリッジ部10以外の部分に形成されたSiO2層の上に形成する。そして、CF4系のガスを用いたRIE法によるエッチングを行ない、リッジ部10上に形成されたSiO2層を除去することでSiO2層から成る電流ブロック層11を形成する。これによって、図8(d)に示すような構造が得られる。 Next, an SiO 2 layer having a thickness of 180 nm is formed on the structure shown in FIG. 8C, and a photoresist is formed on the SiO 2 layer formed in a portion other than the ridge portion 10. Then, etching by RIE using CF 4 gas is performed, and the SiO 2 layer formed on the ridge portion 10 is removed to form the current blocking layer 11 made of the SiO 2 layer. As a result, a structure as shown in FIG.

また、図8(d)に示した構造に対して、電流ブロック層11で囲まれたリッジ部10を覆うように、厚さ約30nmのTi層と厚さ約140nmのPd層と厚さ約2400nmのAu層とを順に形成して成る厚さ3μmのパッド電極12を複数形成する。そして、基板2の成長面と反対側の面に、約6nmの厚みを有するAl層と、約10nmの厚みを有するPd層と、約600nmの厚みを有するAu層とを順に形成した構成から成るn側電極13を形成することによって、図10に示すようなウエハ20が得られる。図10は、ウエハの構成について示す模式的な平面図及び断面図である。なお、図10(a)に示す平面図は図7(a)と同様の平面について示したものであり、図10(b)に示す断面図は、図7(b)と同様の断面について示したものである。   Further, with respect to the structure shown in FIG. 8D, a Ti layer having a thickness of about 30 nm, a Pd layer having a thickness of about 140 nm, and a thickness of about 140 nm are formed so as to cover the ridge portion 10 surrounded by the current blocking layer 11. A plurality of 3 μm-thick pad electrodes 12 formed by sequentially forming a 2400 nm Au layer are formed. Then, an Al layer having a thickness of about 6 nm, a Pd layer having a thickness of about 10 nm, and an Au layer having a thickness of about 600 nm are sequentially formed on the surface opposite to the growth surface of the substrate 2. By forming the n-side electrode 13, a wafer 20 as shown in FIG. 10 is obtained. FIG. 10 is a schematic plan view and cross-sectional view showing the configuration of the wafer. The plan view shown in FIG. 10A shows the same plane as FIG. 7A, and the cross-sectional view shown in FIG. 10B shows the same cross section as FIG. 7B. It is a thing.

図10に示すように、ウエハ20にはリッジ部10が複数形成されており、それぞれ<1−100>方向に延在して一続きとなる形状となる。また、パッド電極12は各リッジ部10に沿って複数形成されており、このウエハ20が劈開及び分割されることで、図7に示すようなレーザチップ1が得られる。なお、一例として、パッド電極12がレーザチップ毎に一つずつ形成されるように予め分断されている場合について示したが、パッド電極12が各リッジ部10に沿って一続きとなるように形成されることとしても構わない。   As shown in FIG. 10, a plurality of ridge portions 10 are formed on the wafer 20, each extending in the <1-100> direction and having a continuous shape. Further, a plurality of pad electrodes 12 are formed along each ridge portion 10, and the wafer 20 is cleaved and divided to obtain the laser chip 1 as shown in FIG. As an example, the case where the pad electrode 12 is divided in advance so as to be formed one by one for each laser chip has been described, but the pad electrode 12 is formed so as to be continuous along each ridge portion 10. It does not matter if it is done.

なお、以上説明したウエハ作製方法において、窒化物半導体から成る各層3〜8の形成にMOCVD法を用いても構わないし、MBE法、HVPE法やその他の方法を用いても構わない。また、各電極層9,12,13の形成に、スパッタリングや蒸着などの形成方法を用いることとしても構わなく、蒸着として、電子ビーム蒸着を用いても構わないし、抵抗加熱蒸着を用いても構わない。また、SiO2層14や電流ブロック層11の形成に、PECVD(Plasma Enhanced Chemical Vapor Deposition)法やスパッタ法などの方法を用いても構わない。 In the wafer manufacturing method described above, the MOCVD method may be used to form the layers 3 to 8 made of nitride semiconductor, or the MBE method, the HVPE method, and other methods may be used. The electrode layers 9, 12, and 13 may be formed by using a forming method such as sputtering or vapor deposition. As the vapor deposition, electron beam vapor deposition may be used, or resistance heating vapor deposition may be used. Absent. Further, a method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) or sputtering may be used to form the SiO 2 layer 14 and the current blocking layer 11.

また、基板2の厚さを100μmとしたが、ハンドリングを容易にするために400μm程度の厚さにして積層を開始することとしても構わない。この場合、遅くともn側電極13を形成する前までに研磨等を行い、基板2を100μm程度の厚さとなるまで薄くすることとしても構わない。   Further, although the thickness of the substrate 2 is set to 100 μm, the stacking may be started with a thickness of about 400 μm in order to facilitate handling. In this case, polishing or the like may be performed at the latest before the n-side electrode 13 is formed, and the substrate 2 may be thinned to a thickness of about 100 μm.

また、図5及び図6に示したような片流れの基板51、52を用いる場合、図10(a)に示すウエハ20の配置に基づいて、片流れの方向を選択しても構わない。例えば、<11−20>方向の両端近傍よりも、<1−100>方向の両端近傍から得られるチップが多い場合は、<1−100>方向に片流れする基板52を用いることとする。このように片流れの方向を選定することによって、発光波長が若干ずれるような部分と、ウエハ20の無駄になる部分と、が重なるようになるため、さらに歩留まりを向上させることができるようになる。   When the single-flow substrates 51 and 52 as shown in FIGS. 5 and 6 are used, the single-flow direction may be selected based on the arrangement of the wafer 20 shown in FIG. For example, when there are more chips obtained from the vicinity of both ends in the <1-100> direction than in the vicinity of both ends in the <11-20> direction, the substrate 52 that flows in the <1-100> direction is used. By selecting the direction of single flow in this way, the portion where the emission wavelength is slightly deviated from the portion where the wafer 20 is wasted overlap, so that the yield can be further improved.

(ウエハの分断方法)
次に、図10に示したウエハ20を劈開及び分割して図7に示したレーザチップ1を得る方法について、図11を用いて説明する。図11は、バー及びチップの構成について示す模式的な平面図である。図11(a)、(b)に示す平面図は、図7(a)及び図10(a)に示す平面と同様の平面について示したものである。
(Wafer cutting method)
Next, a method of obtaining the laser chip 1 shown in FIG. 7 by cleaving and dividing the wafer 20 shown in FIG. 10 will be described with reference to FIG. FIG. 11 is a schematic plan view showing the configuration of bars and chips. The plan views shown in FIGS. 11A and 11B show the same plane as the planes shown in FIGS. 7A and 10A.

図11(a)に示すように、まず、図10に示すウエハ20を<11−20>方向に沿って劈開し、バー30を得る。このとき、バー30は劈開されることによって2つの端面({1−100}面と略平行な面)が形成され、これらの端面が共振器端面となる。また、バー30は複数のレーザチップが<11−20>方向に一列に整列する構成となる。   As shown in FIG. 11A, first, the wafer 20 shown in FIG. 10 is cleaved along the <11-20> direction to obtain the bar 30. At this time, the bar 30 is cleaved to form two end surfaces (surfaces substantially parallel to the {1-100} surface), and these end surfaces become the resonator end surfaces. Further, the bar 30 is configured such that a plurality of laser chips are aligned in a line in the <11-20> direction.

また、得られたバー30の共振器端面には、例えば、SiO2やTiO2、Al23、AlN、ZrO2などから成る保護膜が形成される。そして、いずれか一方の端面に形成する保護膜を、例えば、10層程度の多数の層から成るものとして反射率を高くするとともに、いずれか一方の端面に形成する保護膜を、例えば、1層程度の少数の層から成るものとして反射率を低くする。そして、図11(b)に示すように、得られたバー30を<1−100>方向に沿って分割することでレーザチップ1が得られる。 Further, a protective film made of, for example, SiO 2 , TiO 2 , Al 2 O 3 , AlN, ZrO 2 or the like is formed on the resonator end face of the obtained bar 30. Then, the protective film formed on one of the end faces is made of, for example, a large number of layers of about 10 layers, and the reflectance is increased, and the protective film formed on either one of the end faces is made of, for example, one layer The reflectivity is low as it consists of a few layers. Then, as shown in FIG. 11B, the laser chip 1 is obtained by dividing the obtained bar 30 along the <1-100> direction.

なお、ウエハ20からバー30への劈開及びバー30からチップ1への分割において、それぞれの劈開方向及び分割方向に沿った溝をウエハ20またはバー30に形成するとともに、この溝に沿って劈開及び分割を行なうこととしても構わない。また、この溝は実線状であっても破線状であっても構わないし、ダイヤモンドポイントやレーザを用いて形成することとしても構わない。また、ウエハ20やバー30のパッド電極12や電流ブロック層11が形成される方の面に溝を形成することとしても構わないし、n側電極13が形成される方の面に形成することとしても構わない。   In the cleavage from the wafer 20 to the bar 30 and the division from the bar 30 to the chip 1, grooves along the respective cleavage direction and the division direction are formed in the wafer 20 or the bar 30, and cleavage and It is also possible to perform division. The groove may be a solid line or a broken line, or may be formed using a diamond point or a laser. Further, a groove may be formed on the surface of the wafer 20 or the bar 30 where the pad electrode 12 or the current blocking layer 11 is formed, or it may be formed on the surface where the n-side electrode 13 is formed. It doesn't matter.

(レーザ素子)
次に、図7に示すレーザチップ1を備えたレーザ素子の一例について図12を用いて説明する。図12は、レーザ素子の一例を示す模式的な斜視図である。図12に示すように、レーザ素子40は、レーザチップ1がはんだによって接続及び固定(マウント)されるサブマウント43と、サブマウント43と接続するヒートシンク42と、ヒートシンク42が所定の面に接続されるステム41と、ステム41の所定の面と所定の面の反対側の面とを貫通するとともにステム41と絶縁されて設けられるピン44a、44bと、一方のピン44aとレーザチップ1のパッド電極12とを電気的に接続するワイヤ45aと、他方のピン44bとサブマウント43とを電気的に接続するワイヤ45bと、を備えている。
(Laser element)
Next, an example of a laser element provided with the laser chip 1 shown in FIG. 7 will be described with reference to FIG. FIG. 12 is a schematic perspective view showing an example of a laser element. As shown in FIG. 12, the laser element 40 includes a submount 43 to which the laser chip 1 is connected and fixed (mounted) by solder, a heat sink 42 connected to the submount 43, and a heat sink 42 connected to a predetermined surface. Stem 41, pins 44a and 44b that pass through a predetermined surface of stem 41 and a surface opposite to the predetermined surface and are insulated from stem 41, one pin 44a and a pad electrode of laser chip 1 12, and a wire 45 b that electrically connects the other pin 44 b and the submount 43.

また、レーザ素子40の構成をわかりやすく表示するため図示していないが、ステム41の所定の面に接続されるとともに、レーザチップ1と、サブマウント43と、ヒートシンク42と、ピン44a、44bにおけるステム41の所定の面から突出する一部と、ワイヤ45a、45bと、を封止するキャップを備える。   Although not shown in order to display the configuration of the laser element 40 in an easy-to-understand manner, the laser element 40 is connected to a predetermined surface of the stem 41, and is connected to the laser chip 1, the submount 43, the heat sink 42, and the pins 44a and 44b. A cap is provided that seals a portion protruding from a predetermined surface of the stem 41 and the wires 45a and 45b.

そして、この2本のピン44a、44bを介してレーザチップ1に電流が供給されることで発振し、レーザチップ1からレーザ光が出射される。このとき、キャップには出射されるレーザ光に対して透明な物質から成る窓が備えられており、この窓を透過してレーザ光が出射される。   Then, current is supplied to the laser chip 1 through the two pins 44 a and 44 b to oscillate, and laser light is emitted from the laser chip 1. At this time, the cap is provided with a window made of a material transparent to the emitted laser beam, and the laser beam is emitted through the window.

なお、図12に示すレーザ素子40の構成は一例に過ぎず、作製されるレーザ素子の構成はこれに限られるものではない。例えば、フォトダイオードなどから成り出射される光の出力を検出する検出部を備えるとともに、検出結果を電源装置にフィードバックするこ
とでレーザチップ1から一定量の光が出力されるような構成としても構わない。また、ピンを3本にするとともに1本を検出部とレーザチップ1との共通のピンとして用いて、残りの2本がレーザチップと検出部とにそれぞれ接続される構成としても構わない。
Note that the configuration of the laser element 40 shown in FIG. 12 is merely an example, and the configuration of the manufactured laser element is not limited to this. For example, a configuration that includes a detection unit configured to detect output of light emitted from a photodiode or the like and that outputs a predetermined amount of light from the laser chip 1 by feeding back the detection result to the power supply device may be employed. Absent. Further, the number of pins may be three, and one pin may be used as a common pin for the detection unit and the laser chip 1, and the remaining two pins may be connected to the laser chip and the detection unit, respectively.

また、図1、図4〜図6及び図10では、簡単のために基板50〜52やウエハ20、100を略円形のものとして示しているが、結晶方位を特定するためのオリエンテーションフラット面や切り欠き部を含む形状としても構わない。
<<基板の作製方法の一例>>
また、図4〜図6に示す基板50〜52の作製方法の一例について、以下に説明する。まず、図13を用いて基板を切り出すための単結晶のインゴットについて説明する。図13は、インゴットの模式的な斜視図及び断面図である。なお、図13に示すインゴット60は、例えば、(111)面を主面とするGaAs基板(不図示)上に、HVPE法などの気相成長法を用いてGaNを<0001>方向に成長させて、GaAsを除去することにより得られる。この作製方法の詳細については、例えば、特開2005−206424に記載されている。また、インゴット60のGaAs基板側である下側については図示を省略する。
In FIGS. 1, 4 to 6 and 10, the substrates 50 to 52 and the wafers 20 and 100 are shown as substantially circular for the sake of simplicity. However, the orientation flat surface for specifying the crystal orientation It does not matter as a shape including a notch.
<< Example of substrate manufacturing method >>
In addition, an example of a method for manufacturing the substrates 50 to 52 illustrated in FIGS. 4 to 6 will be described below. First, a single crystal ingot for cutting out a substrate will be described with reference to FIG. FIG. 13 is a schematic perspective view and a cross-sectional view of an ingot. In the ingot 60 shown in FIG. 13, for example, GaN is grown in the <0001> direction on a GaAs substrate (not shown) having a (111) plane as a main surface by using a vapor phase growth method such as the HVPE method. Thus, it is obtained by removing GaAs. Details of this manufacturing method are described in, for example, JP-A-2005-206424. Also, the illustration of the lower side of the ingot 60 that is the GaAs substrate side is omitted.

上述した方法を用いて作製されるインゴット60の上面60aは、<0001>方向に対して凸状または凹状に反る。即ち、インゴット60は単結晶でありながらわずかに歪んだものとなる。図13では一例として、上面60aが凹状に反ったものを示している。また、図13(a)はインゴット60の斜視図を示しており、図13(b)は図13(a)のB−B断面を示す断面図について示している。また、図13(b)中の破線は、結晶の<0001>方向についてそれぞれ示している。   The upper surface 60a of the ingot 60 manufactured using the method described above warps in a convex shape or a concave shape with respect to the <0001> direction. That is, the ingot 60 is a single crystal but slightly distorted. FIG. 13 shows an example in which the upper surface 60a warps in a concave shape. FIG. 13A shows a perspective view of the ingot 60, and FIG. 13B shows a cross-sectional view taken along the line BB of FIG. 13A. Moreover, the broken line in FIG.13 (b) has each shown about the <0001> direction of the crystal | crystallization.

図13(b)に示すように、インゴット60の中心軸Acは<0001>方向と略平行となる。しかしながら、中心軸Acから離れるにしたがって、結晶の<0001>方向が中心軸Acから傾くものとなる。例えば、<0001>方向を示すC1、C2においては、中心軸Acに近いC1の方が中心軸Acと成す角θ1が小さく、中心軸Acから遠いC2の方が成す角θ2が大きい。   As shown in FIG. 13B, the central axis Ac of the ingot 60 is substantially parallel to the <0001> direction. However, as the distance from the central axis Ac increases, the <0001> direction of the crystal is inclined from the central axis Ac. For example, in C1 and C2 indicating the <0001> direction, the angle θ1 formed by C1 closer to the central axis Ac is smaller and the angle θ2 formed by C2 farther from the central axis Ac is larger.

また、このようなインゴット60を、中心軸Acに対して垂直に切断して基板を得る場合の模式的な断面図を図14に示す。図14(a)は切断方向を示すインゴットの断面図であり、図14(b)はインゴットの切断により得られる基板の断面図である。図14(a)、(b)ともに、図13(b)に相当する断面について示すものである。   Further, FIG. 14 shows a schematic cross-sectional view in the case where such an ingot 60 is cut perpendicularly to the central axis Ac to obtain a substrate. FIG. 14A is a cross-sectional view of an ingot showing a cutting direction, and FIG. 14B is a cross-sectional view of a substrate obtained by cutting the ingot. 14 (a) and 14 (b) both show a cross section corresponding to FIG. 13 (b).

図14(a)に示すように、中心軸Acに対して垂直に切断することにより、図14(b)に示すような基板61が得られる。この基板61は、中心の結晶面が{0001}面に一致するとともに外側ほど合成オフ角が大きいものとなる。また、中心軸Acを挟んで、オフ角の符号が正負となり異なるものとなる。したがって、このようにインゴット60を切断することによって、上述した図4に示す基板50と同様の基板61を作製することが可能となる。   As shown in FIG. 14A, a substrate 61 as shown in FIG. 14B is obtained by cutting perpendicularly to the central axis Ac. In the substrate 61, the central crystal plane coincides with the {0001} plane, and the synthetic off angle increases toward the outer side. Further, the sign of the off-angle becomes positive and negative across the central axis Ac. Therefore, by cutting the ingot 60 in this way, a substrate 61 similar to the substrate 50 shown in FIG. 4 described above can be produced.

また、中心軸Acと垂直とならない方向、例えば、C1と垂直となるようにインゴットを切断した場合の模式的な断面図を図15に示す。図15(a)はインゴットの切断方向について示す断面図であり、図15(b)は基板の断面図である。また、図15(a)、(b)は、それぞれ図14(a)、(b)に相当するものである。   FIG. 15 shows a schematic cross-sectional view when the ingot is cut in a direction that is not perpendicular to the central axis Ac, for example, perpendicular to C1. FIG. 15A is a sectional view showing the cutting direction of the ingot, and FIG. 15B is a sectional view of the substrate. FIGS. 15A and 15B correspond to FIGS. 14A and 14B, respectively.

図15(a)に示すように切断を行うことで、合成オフ角が0°となる部分がC1の部分となる。そのため、合成オフ角が0°となる部分が中心から外れた基板62を得ることができる。したがって、任意の位置に合成オフ角が0°となる部分を形成した基板を得る
ことが可能となる。
By cutting as shown in FIG. 15A, the portion where the combined off angle is 0 ° becomes the portion C1. Therefore, it is possible to obtain the substrate 62 in which the portion where the combined off angle is 0 ° is off the center. Therefore, it is possible to obtain a substrate in which a portion where the combined off angle is 0 ° is formed at an arbitrary position.

また、このように中心軸Acに対して垂直ではない方向からインゴット60を切断することによって、ある方向(C1と平行な面(図15(b)に示す断面)内のC1と垂直な方向)においてオフ角が変動し、ある方向と垂直な方向に対してはオフ角の変動が小さい基板62を得ることができる。即ち、図5及び図6に示す基板51、52のような片流れの基板を得ることが可能となる。   Further, by cutting the ingot 60 from a direction that is not perpendicular to the central axis Ac in this way, a certain direction (direction perpendicular to C1 in a plane parallel to C1 (the cross section shown in FIG. 15B)). The substrate 62 can be obtained in which the off-angle varies and the off-angle variation is small in a direction perpendicular to a certain direction. That is, a single-flow substrate such as the substrates 51 and 52 shown in FIGS. 5 and 6 can be obtained.

また、切断する角度やインゴット60の歪みの程度によっては、図5及び図6に示す基板51、52のように片流れの方向と垂直な方向に対して合成オフ角が同様とならない場合もある。具体的には、略等しい値となる合成オフ角を結んだ線(図5及び図6のA1〜A3、B1〜B3に相当)が、片流れする方向に対してふくらむ曲線状となる。このような基板を用いる場合であっても、図5及び図6に示す基板51及び52と同様に作製方法特性を低減する効果を得ることができる。   Further, depending on the angle of cutting and the degree of distortion of the ingot 60, the combined off-angle may not be the same in the direction perpendicular to the direction of single flow as in the substrates 51 and 52 shown in FIGS. Specifically, lines connecting the combined off-angles having substantially the same values (corresponding to A1 to A3 and B1 to B3 in FIGS. 5 and 6) have a curved shape that bulges in the direction of single flow. Even when such a substrate is used, an effect of reducing the manufacturing method characteristics can be obtained in the same manner as the substrates 51 and 52 shown in FIGS.

以上のように基板61、62を作製することによって、基板61、62の特性を任意に調整することが可能となる。そのため、作製方法特性がどのようなものであったとしても、作製方法特性のばらつきを低減することが可能となり、得られる発光素子の歩留まりを向上させることが可能となる。   By manufacturing the substrates 61 and 62 as described above, the characteristics of the substrates 61 and 62 can be arbitrarily adjusted. Therefore, regardless of the manufacturing method characteristics, variations in manufacturing method characteristics can be reduced, and the yield of the light-emitting elements obtained can be improved.

例えば、作製方法特性が図16に示すようなものであったとしても、作製方法特性のばらつきを低減することが可能となる。図16は、作製方法特性の別例を示すグラフである。また、図16では、作製方法特性としてIn濃度の分布を示している。   For example, even if the manufacturing method characteristics are as shown in FIG. 16, variations in the manufacturing method characteristics can be reduced. FIG. 16 is a graph illustrating another example of the manufacturing method characteristics. In FIG. 16, the distribution of In concentration is shown as a manufacturing method characteristic.

図16に示すウエハ103の作製方法特性は、端部DのIn濃度が大きく、端部Dと対向する端部Eに近づくにつれてIn濃度が減少するものとなっている。また、端部D及び端部Eを結ぶ方向と略垂直な方向に対しては、In濃度の分布が一定或いは変動が小さいものとなる。図16では一定となる場合を例に挙げて示しているが、変動することとしても構わない。   The manufacturing method characteristics of the wafer 103 shown in FIG. 16 are such that the In concentration at the end portion D is large, and the In concentration decreases as the end portion E facing the end portion D is approached. In addition, in the direction substantially perpendicular to the direction connecting the end portion D and the end portion E, the distribution of In concentration is constant or the variation is small. Although FIG. 16 shows an example of the case where it is constant, it may be changed.

このようなウエハ103は、例えば、図17に示す方法によって作製することができる。図17は、ウエハの作製方法を示す模式的な斜視図であり、図2と同様のものである。   Such a wafer 103 can be produced, for example, by the method shown in FIG. FIG. 17 is a schematic perspective view showing a wafer manufacturing method, which is the same as FIG.

図17に示すように、本例では所定の方向(基板104の主面と略平行となる方向であり端部D側から端部E側に向かう方向)から原料及びキャリアガスを流すとともに、基板104を静止させて成長を行う。このような作製方法を用いることによって、図16に示すような作製方法特性を有するウエハ100が得られる。   As shown in FIG. 17, in this example, the raw material and the carrier gas are allowed to flow from a predetermined direction (a direction substantially parallel to the main surface of the substrate 104 and from the end D side toward the end E side). The growth is performed with the 104 kept stationary. By using such a manufacturing method, a wafer 100 having manufacturing method characteristics as shown in FIG. 16 can be obtained.

作製方法特性が図16のウエハ103となる場合は、例えば、端部Eに相当する端部の合成オフ角が最も小さくなるとともに、端部Dに相当する端部に向かって合成オフ角が大きくなる、片流れの基板を用いることとすると好適である。このような基板を用いることとすると、作製方法の特性上Inが取り込まれやすい端部Dにおいて基板の特性上Inが取りこまれにくくなり、作製方法の特性上Inが取り込まれにくい端部Eにおいて基板の特性上Inが取り込まれやすくなる。   When the manufacturing method characteristic is the wafer 103 in FIG. 16, for example, the combined off-angle at the end corresponding to the end E is the smallest, and the combined off-angle is increased toward the end corresponding to the end D. It is preferable to use a single-flow substrate. If such a substrate is used, it is difficult for In to be taken in due to the characteristics of the substrate at the end D where In is likely to be taken in due to the characteristics of the manufacturing method, and at the end E where it is difficult to take In due to the characteristics of the manufacturing method. In is likely to be taken in due to the characteristics of the substrate.

なお、このような片流れ基板は、例えば、切断方向とインゴット60の中心軸Acとの成す角度が、図15(a)に示す切断方向よりも大きくなるような切断方向で、インゴット60を切断するなどの方法によって得ることができる。例えば、C2と略垂直となるような角度でインゴット60を切断する方法によって、このような基板を得ることができる。   Note that such a single-flow substrate cuts the ingot 60 in such a cutting direction that the angle formed between the cutting direction and the central axis Ac of the ingot 60 is larger than the cutting direction shown in FIG. It can be obtained by such a method. For example, such a substrate can be obtained by a method of cutting the ingot 60 at an angle that is substantially perpendicular to C2.

本発明は、窒化物半導体発光素子の製造方法に関するものである。また、窒化物半導体基板上に窒化物半導体から成る層を積層して製造される窒化物半導体レーザ素子などに適用すると好適である。   The present invention relates to a method for manufacturing a nitride semiconductor light emitting device. In addition, the present invention is preferably applied to a nitride semiconductor laser element manufactured by laminating a layer made of a nitride semiconductor on a nitride semiconductor substrate.

は、作製方法特性の一例を示すグラフである。These are the graphs which show an example of a production method characteristic. は、ウエハの作製方法を示す模式的な斜視図である。These are the typical perspective views which show the preparation methods of a wafer. は、基板の合成オフ角と発光波長との関係を示すグラフである。These are the graphs which show the relationship between the synthetic | combination off angle of a board | substrate, and the light emission wavelength. は、基板の一例を示す模式的な平面図である。These are typical top views which show an example of a board | substrate. は、基板の一例を示す模式的な平面図である。These are typical top views which show an example of a board | substrate. は、基板の一例を示す模式的な平面図である。These are typical top views which show an example of a board | substrate. は、窒化物半導体レーザチップの構成を示す模式的な平面図及び断面図である。These are a schematic plan view and a cross-sectional view showing a configuration of a nitride semiconductor laser chip. は、ウエハの作製方法の一例を示す模式的な断面図である。These are typical sectional drawings which show an example of the manufacturing method of a wafer. は、活性層の構成を示す模式的な断面図である。These are typical sectional drawings which show the structure of an active layer. は、ウエハの構成について示す模式的な平面図及び断面図である。These are the typical top view and sectional drawing shown about the structure of a wafer. は、バー及びチップの構成について示す模式的な平面図である。These are typical top views shown about the composition of a bar and a chip. は、レーザ素子の一例を示す模式的な斜視図である。FIG. 3 is a schematic perspective view showing an example of a laser element. は、インゴットの模式的な斜視図及び断面図である。These are the typical perspective view and sectional drawing of an ingot. は、インゴットを切断する場合の一例について示した模式的な断面図である。These are typical sectional views shown about an example in the case of cutting an ingot. は、インゴットを切断する場合の一例について示した模式的な断面図である。These are typical sectional views shown about an example in the case of cutting an ingot. は、作製方法特性の別例を示すグラフである。These are the graphs which show another example of a production method characteristic. は、ウエハの作製方法を示す模式的な斜視図である。These are the typical perspective views which show the preparation methods of a wafer.

符号の説明Explanation of symbols

1 レーザチップ
2 基板
3 n型クラッド層
4 活性層
4a 井戸層
4b 障壁層
5 光ガイド層
6 キャップ層
7 p型クラッド層
8 コンタクト層
9 p側オーミック電極
10 リッジ部
11 電流ブロック層
12 パッド電極
13 n側電極
14 SiO2
20 ウエハ
30 バー
40 窒化物半導体レーザ素子
41 ステム
42 ヒートシンク
43 サブマウント
44a、44b ピン
45a、45b ワイヤ
50〜52 基板
60 インゴット
60a 上面
61、62 基板
100 ウエハ
Ac 中心軸
C1、C2 <0001>方向
DESCRIPTION OF SYMBOLS 1 Laser chip 2 Substrate 3 N-type clad layer 4 Active layer 4a Well layer 4b Barrier layer 5 Optical guide layer 6 Cap layer 7 P-type clad layer 8 Contact layer 9 P-side ohmic electrode 10 Ridge part 11 Current block layer 12 Pad electrode 13 n-side electrode 14 SiO 2 layer 20 wafer 30 bar 40 nitride semiconductor laser element 41 stem 42 heat sink 43 submount 44a, 44b pin 45a, 45b wire 50-52 substrate 60 ingot 60a upper surface 61, 62 substrate 100 wafer Ac central axis C1 , C2 <0001> direction

Claims (7)

所定の作製方法によって、基板の主面上に窒化物半導体から成る層を備える積層構造を作製した場合の、前記積層構造の前記基板の主面と平行な面内における特性の分布を示す作製方法特性に基づいて、窒化物半導体から成る調整基板を作製する第一工程と、
前記所定の作製方法を用いて、前記第一工程により得られる前記調整基板の主面上に前記積層構造を作製してウエハを作製する第二工程と、
当該第二工程により得られる前記ウエハを用いて窒化物半導体素子を製造する第三工程と、
を備えることを特徴とする窒化物半導体発光素子の製造方法。
Manufacturing method showing distribution of characteristics in a plane parallel to the main surface of the substrate of the stacked structure when a stacked structure including a layer made of a nitride semiconductor is formed on the main surface of the substrate by a predetermined manufacturing method Based on the characteristics, a first step of producing an adjustment substrate made of a nitride semiconductor,
Using the predetermined manufacturing method, a second step of manufacturing a wafer by manufacturing the laminated structure on the main surface of the adjustment substrate obtained by the first step;
A third step of manufacturing a nitride semiconductor device using the wafer obtained by the second step;
A method for producing a nitride semiconductor light emitting device comprising:
前記作製方法特性が、前記積層構造の前記基板の主面と平行な面内における発光波長の分布を示すものであり、
前記調整基板の、前記作製方法特性の最も発光波長が短くなる部分に対応する部分の合成オフ角を、0°とすることを特徴とする請求項1に記載の窒化物半導体発光素子の製造方法。
The production method characteristic indicates a distribution of emission wavelengths in a plane parallel to the main surface of the substrate of the laminated structure,
2. The method of manufacturing a nitride semiconductor light emitting element according to claim 1, wherein a synthetic off angle of a portion of the adjustment substrate corresponding to a portion of the manufacturing method characteristic corresponding to the shortest emission wavelength is 0 °. .
前記調整基板の、前記作製方法特性の最も発光波長が短くなる部分に対応する部分以外の合成オフ角が、0°より大きくなることを特徴とする請求項2に記載の窒化物半導体発光素子の製造方法。   3. The nitride semiconductor light-emitting element according to claim 2, wherein a synthetic off-angle of the adjustment substrate other than a portion corresponding to the shortest emission wavelength in the manufacturing method characteristics is greater than 0 °. Production method. 前記作製方法特性が、中心側ほど発光波長が短くなるとともに外側ほど発光波長が長くなるものであり、
前記調整基板の合成オフ角が、中心側ほど0°に近い値になるとともに外側ほど大きくなるものであることを特徴とする請求項3に記載の窒化物半導体発光素子の製造方法。
The production method characteristics are such that the emission wavelength becomes shorter toward the center side and the emission wavelength becomes longer toward the outside side,
4. The method for manufacturing a nitride semiconductor light emitting element according to claim 3, wherein a synthetic off angle of the adjustment substrate is closer to 0 ° toward the center side and increases toward the outer side. 5.
前記所定の作製方法が、所定の方向から前記積層構造を作製するための原料を流すとともに、前記原料が流れる中で、前記基板の主面の中心を軸として回転させ、前記積層構造を作製するものであることを特徴とする請求項4に記載の窒化物半導体発光素子の製造方法。   In the predetermined manufacturing method, a raw material for manufacturing the stacked structure is flowed from a predetermined direction, and the center of the main surface of the substrate is rotated around an axis while the raw material flows to manufacture the stacked structure. The method for producing a nitride semiconductor light emitting device according to claim 4, wherein the method is a product. 前記第一工程の前に、
主面の合成オフ角が均一である試験基板の主面上に、前記所定の作製方法を用いて前記積層構造を作製し、作製された当該積層構造に基づいて、前記作製方法特性を得る第四工程を、
さらに備えることを特徴とする請求項1〜請求項5のいずれかに記載の窒化物半導体発光素子の製造方法。
Before the first step,
The multilayer structure is fabricated using the predetermined fabrication method on the principal surface of the test substrate having a uniform composite surface off-angle, and the fabrication method characteristics are obtained based on the fabricated multilayer structure. The four steps
The method for manufacturing a nitride semiconductor light emitting device according to claim 1, further comprising:
前記積層構造が、InGaNから成る層を少なくとも1層備えるものであることを特徴とする請求項1〜請求項6のいずれかに記載の窒化物半導体発光素子の製造方法。   The method for manufacturing a nitride semiconductor light-emitting element according to claim 1, wherein the stacked structure includes at least one layer made of InGaN.
JP2008132688A 2008-05-21 2008-05-21 Method of manufacturing nitride-semiconductor light emitting device Pending JP2009283588A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008132688A JP2009283588A (en) 2008-05-21 2008-05-21 Method of manufacturing nitride-semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008132688A JP2009283588A (en) 2008-05-21 2008-05-21 Method of manufacturing nitride-semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2009283588A true JP2009283588A (en) 2009-12-03

Family

ID=41453763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008132688A Pending JP2009283588A (en) 2008-05-21 2008-05-21 Method of manufacturing nitride-semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2009283588A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080764A (en) * 2008-09-26 2010-04-08 Sumitomo Electric Ind Ltd Gallium nitride epitaxial wafer and method of manufacturing epitaxial wafer
JP7617541B2 (en) 2020-04-09 2025-01-20 パナソニックIpマネジメント株式会社 Manufacturing method for laser diode bars

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226025A (en) * 1987-03-13 1988-09-20 Sumitomo Metal Ind Ltd Substrate surface treatment method
JPH10303459A (en) * 1997-04-23 1998-11-13 Sharp Corp Gallium nitride based semiconductor light emitting device and method of manufacturing the same
JPH10303505A (en) * 1997-04-25 1998-11-13 Sharp Corp Gallium nitride semiconductor light emitting device and its manufacture
JP2005136408A (en) * 2003-10-31 2005-05-26 Sysnex Co Ltd Chemical vapor deposition reactor
JP2005206424A (en) * 2004-01-22 2005-08-04 Sumitomo Electric Ind Ltd Method for manufacturing single crystal gallium nitride substrate, gallium nitride substrate, and nitride semiconductor epitaxial substrate
JP2005340747A (en) * 2003-11-04 2005-12-08 Hitachi Cable Ltd Group III-V nitride semiconductor substrate and method of manufacturing the same, group III-V nitride semiconductor device, group III-V nitride semiconductor substrate lot
JP2006133629A (en) * 2004-11-09 2006-05-25 Hoya Corp Mask blank glass substrate manufacturing method, mask blank manufacturing method, exposure mask manufacturing method, and semiconductor device manufacturing method
JP2007081348A (en) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd Heat treatment temperature adjustment method, substrate heat treatment method, and substrate heat treatment apparatus
JP2007184352A (en) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd Wafer for nitride-based compound semiconductor element and manufacturing method thereof
JP2007197276A (en) * 2006-01-27 2007-08-09 Hitachi Cable Ltd III-V nitride semiconductor substrate, method of manufacturing the same, and III-V nitride light emitting device
JP2008091826A (en) * 2006-10-05 2008-04-17 Tokyo Electron Ltd Substrate processing system processing recipe optimization method, substrate processing system, substrate processing apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226025A (en) * 1987-03-13 1988-09-20 Sumitomo Metal Ind Ltd Substrate surface treatment method
JPH10303459A (en) * 1997-04-23 1998-11-13 Sharp Corp Gallium nitride based semiconductor light emitting device and method of manufacturing the same
JPH10303505A (en) * 1997-04-25 1998-11-13 Sharp Corp Gallium nitride semiconductor light emitting device and its manufacture
JP2005136408A (en) * 2003-10-31 2005-05-26 Sysnex Co Ltd Chemical vapor deposition reactor
JP2005340747A (en) * 2003-11-04 2005-12-08 Hitachi Cable Ltd Group III-V nitride semiconductor substrate and method of manufacturing the same, group III-V nitride semiconductor device, group III-V nitride semiconductor substrate lot
JP2005206424A (en) * 2004-01-22 2005-08-04 Sumitomo Electric Ind Ltd Method for manufacturing single crystal gallium nitride substrate, gallium nitride substrate, and nitride semiconductor epitaxial substrate
JP2006133629A (en) * 2004-11-09 2006-05-25 Hoya Corp Mask blank glass substrate manufacturing method, mask blank manufacturing method, exposure mask manufacturing method, and semiconductor device manufacturing method
JP2007081348A (en) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd Heat treatment temperature adjustment method, substrate heat treatment method, and substrate heat treatment apparatus
JP2007184352A (en) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd Wafer for nitride-based compound semiconductor element and manufacturing method thereof
JP2007197276A (en) * 2006-01-27 2007-08-09 Hitachi Cable Ltd III-V nitride semiconductor substrate, method of manufacturing the same, and III-V nitride light emitting device
JP2008091826A (en) * 2006-10-05 2008-04-17 Tokyo Electron Ltd Substrate processing system processing recipe optimization method, substrate processing system, substrate processing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080764A (en) * 2008-09-26 2010-04-08 Sumitomo Electric Ind Ltd Gallium nitride epitaxial wafer and method of manufacturing epitaxial wafer
US8018029B2 (en) 2008-09-26 2011-09-13 Sumitomo Electric Industries, Ltd. Gallium nitride-based epitaxial wafer and method of fabricating epitaxial wafer
JP7617541B2 (en) 2020-04-09 2025-01-20 パナソニックIpマネジメント株式会社 Manufacturing method for laser diode bars

Similar Documents

Publication Publication Date Title
US6967981B2 (en) Nitride based semiconductor structures with highly reflective mirrors
JP5368957B2 (en) Manufacturing method of semiconductor laser chip
US8274088B2 (en) Surface-emitting laser element, fabrication method thereof, surface-emitting laser array, and fabrication method thereof
WO2013114480A1 (en) Semiconductor light-emitting element, method for manufacturing same, and light source device
JP2005286213A (en) Integrated semiconductor laser element and its manufacturing method
JP2006066869A (en) Nitride semiconductor laser device and nitride semiconductor device
JP4529372B2 (en) Semiconductor laser element
JP5054221B1 (en) Group III nitride semiconductor laser device
JP2005340625A (en) Nitride semiconductor laser device
JP2010287717A (en) Nitride semiconductor laser element
JP2005175056A (en) Nitride semiconductor substrate and nitride semiconductor laser element
US8569088B2 (en) Semiconductor light-emitting element and manufacturing method thereof
JP2015226045A (en) Semiconductor device and method of manufacturing the same
US8139620B2 (en) Nitride semiconductor laser device
JP2009004524A (en) Nitride-based semiconductor laser element and manufacturing method of nitride-based semiconductor laser element
US20110026554A1 (en) Nitride semiconductor laser element
JP2006216772A (en) Optically integrated semiconductor light emitting device
JP2009283588A (en) Method of manufacturing nitride-semiconductor light emitting device
US7787510B2 (en) Nitride semiconductor laser chip, nitride semiconductor laser device, and manufacturing method of nitride semiconductor laser chip
JP2010040836A (en) Semiconductor laser element
JPH10303493A (en) Nitride semiconductor laser
WO2024162277A1 (en) Surface-emitting laser element
JP2010129581A (en) Nitride semiconductor laser element and method of manufacturing the same
JP5505379B2 (en) Semiconductor laser device
JP2006165277A (en) Nitride semiconductor laser element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925