[go: up one dir, main page]

JP2009271261A - Circuit structure and photomask for defining the same - Google Patents

Circuit structure and photomask for defining the same Download PDF

Info

Publication number
JP2009271261A
JP2009271261A JP2008120645A JP2008120645A JP2009271261A JP 2009271261 A JP2009271261 A JP 2009271261A JP 2008120645 A JP2008120645 A JP 2008120645A JP 2008120645 A JP2008120645 A JP 2008120645A JP 2009271261 A JP2009271261 A JP 2009271261A
Authority
JP
Japan
Prior art keywords
pattern
line
pickup
pickup pad
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008120645A
Other languages
Japanese (ja)
Inventor
Te-Hung Tu
▲徳▼洪 杜
Kao-Tun Chen
高惇 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Corp
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to JP2008120645A priority Critical patent/JP2009271261A/en
Publication of JP2009271261A publication Critical patent/JP2009271261A/en
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit structure and a photomask for the circuit structure, the photomask pattern including lines and pickup pads that can be more easily corrected by OPC (optical proximity correction) than by conventional techniques. <P>SOLUTION: A circuit structure and a photomask for defining the circuit structure are provided. The circuit structure includes a plurality of pickup pads 320 and a plurality of lines 310 in parallel, in which a part of the lines contiguously arranged are each disposed with a pickup pad. The pickup pad of any line disposed with a pickup pad is connected, through a discontinuity point 330 of a neighboring line at one side of the line, to a next line. The photomask has thereon a plurality of line patterns for defining the above lines and a plurality of pickup pad defining patterns for defining the above pickup pads. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、一般的に集積回路(integrated circuit = IC)デザインに関し、特に、集積回路(IC)領域に応用される回路構造と、パターンの光学的近接補正(optical proximity correction = OPC 「光近接効果補正」とも言う)による補正が容易である、その回路構造を定義するためのフォトマスクに関する。   The present invention relates generally to integrated circuit (IC) designs, and more particularly, to circuit structures applied to integrated circuit (IC) areas and optical proximity correction of patterns (OPC). The present invention relates to a photomask for defining a circuit structure that can be easily corrected by “correction”.

現行の半導体プロセスにおいて、ドッグボーン(dog−bone)パターンがラインのピックアップ領域(pickup region)用のフォトマスクパターンとして通常は採用されている。図1の回路デザインにおいて、ラインパターン110用のピックアップパッド(pickup pad)パターン120の位置は、密集領域12および孤立領域14間にある。顕著なパターン密度差があるために、光学的近接効果(Optical Proximity Effect)を制御することが難しくて、光学的近接補正(Optical Proximity Correction = OPC)プロセスが複雑であり、図2に示すように、数字210,220は、それぞれラインパターンとピックアップパターンとを示している。従って、OPCは、通常、コンピューターによる補助を受けなければならず、それによって、より良い補正効果を達成する。   In the current semiconductor process, a dog-bone pattern is usually employed as a photomask pattern for a line pickup region. In the circuit design of FIG. 1, the position of the pick-up pad pattern 120 for the line pattern 110 is between the dense region 12 and the isolated region 14. Due to the significant pattern density difference, it is difficult to control the optical proximity effect, and the optical proximity correction (OPC) process is complicated, as shown in FIG. Numerals 210 and 220 indicate a line pattern and a pickup pattern, respectively. Therefore, OPC usually has to be aided by a computer, thereby achieving a better correction effect.

リソグラフィープロセスのライン幅が縮小されたので、光学的近接効果は、リソグラフィー技術の発展(例えば、露出光線のより短い波長または、より大きな開口数)に伴って更に厳しいものとなっている。従って、ドッグボーンデザインのOPCにおける困難性が更に増大し、十分に大きなプロセスウインドウ(process window)を作ることが難しくなっている。   As the line width of the lithographic process has been reduced, the optical proximity effect becomes more severe with the development of lithographic techniques (eg shorter wavelengths of exposed light or higher numerical aperture). Therefore, the difficulty in OPC with a dogbone design is further increased, making it difficult to create a sufficiently large process window.

そこで、本発明の目的は、先行技術と比較して、対応するフォトマスクパターンがOPCによって更に容易に補正できる、ラインとピックアップパッドを含む回路構造を提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a circuit structure including a line and a pickup pad in which a corresponding photomask pattern can be more easily corrected by OPC as compared with the prior art.

また、本発明の別な目的は、本発明の回路構造を定義することに適したフォトマスクを提供することにある。フォトマスク上のラインパターンおよびパッド定義パターンのOPCが先行技術と比較して、より容易に適用される。   Another object of the present invention is to provide a photomask suitable for defining the circuit structure of the present invention. The OPC of the line pattern and pad definition pattern on the photomask is more easily applied compared to the prior art.

本発明の回路構造は、平行な複数のラインと複数のピックアップパッドとを含む。連続的に配列されたラインの一部にいずれも1つのピックアップパッドが配置される。1つのピックアップパッドを配置された任意のラインのピックアップパッドが、ラインの一側において隣接するラインの不連続点を通過して、次のラインに接続される。そのようなピックアップパッドを含んでいる局部的な構造を特別にHカット構造と呼ぶ。   The circuit structure of the present invention includes a plurality of parallel lines and a plurality of pickup pads. One pickup pad is arranged on each of a part of the continuously arranged lines. A pickup pad of an arbitrary line in which one pickup pad is arranged passes through a discontinuous point of an adjacent line on one side of the line and is connected to the next line. A local structure including such a pickup pad is specifically called an H-cut structure.

本発明のフォトマスクは、上記回路構造を定義するためのものであり、平行な複数のラインパターンと複数のピックアップパッド定義パターンを有している。連続的に配列されたラインパターンの一部には、いずれも1つのピックアップパッド定義パターンが配置されている。1つのピックアップパッド定義パターンを配置された任意のラインパターンのピックアップパッド定義パターンが、ラインパターンの一側の隣接するラインパターンの不連続点を通過して、次のラインパターンおよびラインパターン間に配置される。   The photomask of the present invention is for defining the circuit structure, and has a plurality of parallel line patterns and a plurality of pickup pad definition patterns. One pickup pad definition pattern is arranged in each of part of the line patterns arranged continuously. A pickup pad definition pattern of an arbitrary line pattern in which one pickup pad definition pattern is arranged passes through a discontinuous point of an adjacent line pattern on one side of the line pattern and is arranged between the next line pattern and the line pattern. Is done.

一部の実施形態では、とりわけ、より小さなライン幅の状況において、ラインパターンおよびピックアップパッド定義パターンが更にOPCを通じて補正される。OPCは、単純な対称性OPCである。一実施形態では、ピックアップパッド定義パターンが次のラインパターンおよびラインパターンに接続される。関連するOPCは、例えば、ラインパターンの延伸方向においてピックアップパッド定義パターンの寸法を縮小することと、ピックアップパッド定義パターンの両サイドにそれぞれ位置する次のラインパターンおよびラインパターンの2部分の内側境界ならびに外側境界をそれぞれ外向きには突出させ、内向きには縮小することと、ピックアップパッド定義パターンの両サイドにそれぞれ位置する次のラインパターンおよびラインパターンの外側の2つのラインパターンの外側において2つのラインパターンの2部分の2つの内側境界ならびに2つの外側境界を共に内向きに縮小することとを含む。   In some embodiments, the line pattern and the pickup pad definition pattern are further corrected through OPC, especially in the context of smaller line widths. OPC is a simple symmetric OPC. In one embodiment, the pickup pad definition pattern is connected to the next line pattern and line pattern. The related OPC is, for example, reducing the size of the pickup pad definition pattern in the extending direction of the line pattern, the next line pattern located on both sides of the pickup pad definition pattern, and the inner boundary of the two parts of the line pattern, and Each of the outer boundaries protrudes outward, shrinks inward, and the next line pattern located on both sides of the pickup pad definition pattern, and two lines outside the two line patterns outside the line pattern, respectively. Including reducing the two inner boundaries of the two portions of the line pattern as well as the two outer boundaries together inward.

本発明のHカット構造において、ピックアップパッド定義パターン周辺のパターン密度が密集領域のそれに近いので、光学的近接効果が従来のドッグボーン設計と比較して、より制御しやすい。さらに、Hカット構造が良好な対称性を有するため、OPCをより容易に実行できる。コンピューターシミュレーションおよび実験を介し、リソグラフィーの同一な条件において、本発明のHカットデザインプロセスウインドウをドッグボーンパターン設計により作られるそれよりも大きいものとする。   In the H-cut structure of the present invention, since the pattern density around the pickup pad defining pattern is close to that of the dense region, the optical proximity effect is easier to control compared to the conventional dogbone design. Furthermore, since the H-cut structure has good symmetry, OPC can be performed more easily. Through computer simulation and experimentation, the same H-cut design process window of the present invention is made larger than that produced by dogbone pattern design under the same lithography conditions.

つまり、本発明のHカット構造において、ピックアップパッド周辺のパターン密度が密集領域のそれに近いので、光学的近接効果は、従来のドッグボーンデザインと比較してより制御しやすい。更に、Hカット構造が良好な対称性を有するので、OPCが実行しやすい。コンピューターシミュレーションおよび実験を通じて、リソグラフィープロセスの同一条件において、本発明のHカットパターンデザインは、プロセスウインドウをドッグボーンパターンデザインにより作られるそれよりも大きくできることが分かる。   That is, in the H-cut structure of the present invention, since the pattern density around the pickup pad is close to that of the dense region, the optical proximity effect is easier to control compared to the conventional dogbone design. Furthermore, since the H-cut structure has good symmetry, OPC is easy to execute. Through computer simulation and experimentation, it can be seen that, under the same conditions of the lithography process, the H-cut pattern design of the present invention can make the process window larger than that produced by the dogbone pattern design.

以下、本発明を実施するための最良の形態を図面に基づいて説明する。
図3は、本発明の一実施形態に従い、ピックアップパッドパターンを配置した複数のラインパターンの構造および設計プロセスを示す平面図である。
Hereinafter, the best mode for carrying out the present invention will be described with reference to the drawings.
FIG. 3 is a plan view showing a structure and design process of a plurality of line patterns in which pickup pad patterns are arranged according to an embodiment of the present invention.

図3において、パターンは、以下のように設計される。先ず、平行な複数のラインパターン310が定義され、ピックアップパッドを配置する必要のあるラインのフォトマスクパターン、およびピックアップパッドを配置する必要のないダミーパターン(dummy patterns)の役割を果たす線形パターン、即ち、図中の最も右の3線形パターンが含まれる。ダミーパターンが対称パターン配列をもたらすので、OPCが更に実施しやすくなる。   In FIG. 3, the pattern is designed as follows. First, a plurality of parallel line patterns 310 are defined, and a linear pattern serving as a photomask pattern of a line where a pickup pad needs to be arranged, and a dummy pattern (dummy patterns) where no pickup pad needs to be arranged, that is, , The rightmost three linear patterns in the figure are included. Since the dummy pattern provides a symmetrical pattern arrangement, OPC is further facilitated.

次に、ピックアップパッドパターン320がピックアップパッドを配置する必要のある各ラインのパターン310に配置されるとともに、不連続点(discontinuity)330がピックアップパッドパターン320に対応する隣接するラインパターン310の位置に配置される。一例としてピックアップパッドの配置を必要とするラインパターン310aを挙げると、そのピックアップパッドパターン320が、ラインパターン310aの一側において隣接するラインパターン310bの不連続点330を通過して、次のラインパターン310cへ接続され、Hカット(H−cut)構造が形成される。注意すべきことは、隣接するラインパターン310bがラインパターン310aのピックアップパッドパターン320に接続していないことである。   Next, the pickup pad pattern 320 is arranged in each line pattern 310 where the pickup pad needs to be arranged, and the discontinuity 330 is located at the position of the adjacent line pattern 310 corresponding to the pickup pad pattern 320. Be placed. As an example, when the line pattern 310a requiring the arrangement of the pickup pad is given, the pickup pad pattern 320 passes through the discontinuous point 330 of the adjacent line pattern 310b on one side of the line pattern 310a, and the next line pattern Connected to 310c, an H-cut structure is formed. It should be noted that the adjacent line pattern 310b is not connected to the pickup pad pattern 320 of the line pattern 310a.

図3において、プロセスライン幅が十分に大きければ、図中に示したようなフォトマスクパターンで類似した形状を備える回路構造を定義することができ、それがラインパターン310に対応する平行な複数のラインおよびピックアップパッドパターン320に対応する複数のピックアップパッドを含む。連続的に配列されたラインの一部にそれぞれピックアップパッドが配置され、かつピックアップパッドの配置された任意のラインのピックアップパッドが、ラインの一側において連接するラインの不連続点を通過して、次のラインに接続されて、フォトマスク上のHカット構造340に対応するHカット構造が形成される。   In FIG. 3, if the process line width is sufficiently large, a circuit structure having a similar shape with a photomask pattern as shown in the figure can be defined, and a plurality of parallel structures corresponding to the line pattern 310 can be defined. A plurality of pickup pads corresponding to the line and pickup pad pattern 320 are included. Pickup pads are respectively arranged in a part of the continuously arranged lines, and the pickup pads of any line where the pickup pads are arranged pass through the discontinuous points of the lines connected on one side of the line, Connected to the next line, an H-cut structure corresponding to the H-cut structure 340 on the photomask is formed.

しかしながら、ライン幅がより小さい場合には、ラインパターン310およびピックアップパッドパターン320は、更にOPCを介して補正される。ドッグボーン構造と比較して、フォトマスク上のHカット構造は、良好な対称性および、より均一な周囲のパターン密度を有するので、そのOPCをより実行しやすい対称OPCとすることができる。コンピューターシミュレーションから分かるように、望ましい効果がコンピューター補助補正なしでマニュアルOPCを実施するだけによって得られる。   However, when the line width is smaller, the line pattern 310 and the pickup pad pattern 320 are further corrected through OPC. Compared to the dogbone structure, the H-cut structure on the photomask has a good symmetry and a more uniform surrounding pattern density, so that the OPC can be a symmetric OPC that is easier to perform. As can be seen from the computer simulation, the desired effect is obtained only by performing manual OPC without computer aided correction.

具体的に言うと、フォトマスク上のHカット構造が部分的なカッティングおよび/または他のパターン補正方式により補正できるため、Hカットパターンのイメージが正確な焦点/露出条件および確実な条件変化のもとで規格を満足させ、十分に大きなプロセスウインドウを確保する。   Specifically, the H-cut structure on the photomask can be corrected by partial cutting and / or other pattern correction methods, so that the image of the H-cut pattern has accurate focus / exposure conditions and reliable condition changes. And satisfy the standard, and ensure a sufficiently large process window.

図4は、本発明のHカット構造によるフォトマスクパターンを形成するためのOPCの例(a)、およびOPCを介して補正したフォトマスクパターンにより定義された回路構造のコンピューターシミュレーション(b)を示す平面説明図である。   FIG. 4 shows an example (a) of OPC for forming a photomask pattern having an H-cut structure according to the present invention and a computer simulation (b) of a circuit structure defined by the photomask pattern corrected through OPC. It is a plane explanatory view.

図4(a)において、ピックアップパッド定義パターン412は、ラインパターン410aにより定義されたラインのピックアップパッドを定義するためのものであり、かつ、隣接するラインパターン410bの不連続点を通過して、次のラインパターン410cに接続される。OPCプロセスは、以下のステップを含む:ラインパターンの延伸方向におけるピックアップパッド定義パターン412の寸法を縮小し、ピックアップパッド定義パターン412の両サイドにそれぞれ位置する次のラインパターン410cおよびラインパターン410aの2つの部分の2つの内側境界414および2つの外側境界416をそれぞれ外向きには突出させるとともに、内向きには縮小する。かつ、それぞれピックアップパッド定義パターン412の両サイドに位置する次のラインパターン410cおよびラインパターン410aの外側の2つのラインパターン410dの外側の2つのラインパターン410eの2つの部分の2つの内側境界418および2つの外側境界420を共に内向きに縮小させる。コンピューターシミュレーションを介して得られたポストOPCパターンのパターン転移結果が図4(b)に示されており、ライン幅は0.25μmにセットされているとともに、露出光線の波長は193nmとなっている。   In FIG. 4A, a pickup pad definition pattern 412 is for defining a pickup pad of a line defined by the line pattern 410a, and passes through discontinuous points of the adjacent line pattern 410b, It is connected to the next line pattern 410c. The OPC process includes the following steps: The size of the pickup pad definition pattern 412 in the extending direction of the line pattern is reduced, and the next line pattern 410c and 2 of the line pattern 410a located on both sides of the pickup pad definition pattern 412 respectively. The two inner boundaries 414 and the two outer boundaries 416 of one part respectively project outward and shrink inward. In addition, two inner boundaries 418 of two portions of the two line patterns 410e outside the next line pattern 410c and two line patterns 410d outside the next line pattern 410c and two outside the line pattern 410a located on both sides of the pickup pad definition pattern 412, respectively. The two outer boundaries 420 are both reduced inward. The pattern transition result of the post OPC pattern obtained through computer simulation is shown in FIG. 4B, the line width is set to 0.25 μm, and the wavelength of the exposure light beam is 193 nm. .

以上のごとく、本発明を最良の実施形態により開示したが、これは、本発明を限定するためのものではなく、当業者であれば容易に理解できるように、本発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるので、その発明の保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定められるものである。   As described above, the present invention has been disclosed according to the best embodiment. However, this is not intended to limit the present invention and is within the scope of the technical idea of the present invention so that those skilled in the art can easily understand. Accordingly, appropriate changes and modifications can be naturally made, so that the scope of protection of the present invention is defined on the basis of the scope of claims and an area equivalent thereto.

従来のドッグボーン設計においてピックアップパッドを配置した複数のラインパターンの構造を示す平面図である。It is a top view which shows the structure of the several line pattern which has arrange | positioned the pick-up pad in the conventional dogbone design. 従来のドッグボーン設計中のピックアップパッドパターンおよび近いラインパターンがOPCを通じて補正された後の結果を示す平面図である。It is a top view which shows the result after the pick-up pad pattern in the conventional dogbone design and the near line pattern were correct | amended through OPC. 本発明の実施形態にかかるピックアップパッドを配置した複数のラインパターンの構造および設計プロセスを示す平面図である。It is a top view which shows the structure and design process of the several line pattern which has arrange | positioned the pick-up pad concerning embodiment of this invention. 本発明のHカット構造を備えるフォトマスクパターンの形成を示す一例(a)、およびOPCを通じて補正されたフォトマスクパターンにより定義された回路構造のコンピューターシミュレーション(b)を示す平面図である。It is a top view which shows one example (a) which shows formation of the photomask pattern provided with the H cut structure of this invention, and computer simulation (b) of the circuit structure defined by the photomask pattern corrected through OPC.

符号の説明Explanation of symbols

12 密集領域
14 孤立領域
110,210,310,410(a/b/c/d/e) ラインパターン
120,220,320 ピックアップパッドパターン
330 不連続点
340 Hカット構造
412 ピックアップパッド定義パターン
414,416,418,420 ラインパターンの境界
12 Dense area 14 Isolated area 110, 210, 310, 410 (a / b / c / d / e) Line pattern 120, 220, 320 Pickup pad pattern 330 Discontinuous point 340 H cut structure 412 Pickup pad definition pattern 414, 416 , 418, 420 Line pattern boundaries

Claims (6)

回路構造であり、平行な複数のラインおよび複数のピックアップパッドを含むものであって、
連続的に配列されるラインの一部にそれぞれ1つのピックアップパッドが配置され;
1つのピックアップパッドが配置された任意のラインの前記ピックアップパッドが、前記ラインの一側に隣接するラインの不連続点を通過して、次のラインに接続される
ものである回路構造。
A circuit structure including a plurality of parallel lines and a plurality of pickup pads,
One pick-up pad is arranged on each part of the line arranged continuously;
A circuit structure in which the pickup pad of an arbitrary line on which one pickup pad is arranged passes through a discontinuous point of a line adjacent to one side of the line and is connected to the next line.
フォトマスクであり、平行な複数のラインパターンおよび複数のピックアップパッド定義パターンを含むものであって、
連続的に配列されるラインパターンの一部にそれぞれ1つのピックアップパッド定義パターンが配置され;
1つのピックアップパッド定義パターンが配置された任意の前記ピックアップパッド定義パターンが、前記ラインパターンの一側に隣接するラインパターンの不連続点を通過して、次のラインパターンおよび前記ラインパターン間に配置される
ものであるフォトマスク。
A photomask comprising a plurality of parallel line patterns and a plurality of pickup pad definition patterns,
One pickup pad definition pattern is disposed in each of part of the line pattern arranged continuously;
Arbitrary pickup pad definition pattern in which one pickup pad definition pattern is arranged passes through a discontinuous point of the line pattern adjacent to one side of the line pattern, and is arranged between the next line pattern and the line pattern. Photomask that is what is to be done.
前記ラインパターンおよび前記ピックアップパッド定義パターンが光学的近接補正(optical proximity correction = OPC)を介して補正されたものである請求項2記載のフォトマスク。   The photomask according to claim 2, wherein the line pattern and the pickup pad definition pattern are corrected through optical proximity correction (OPC). 前記OPCが、対称性OPCである請求項3記載のフォトマスク。   The photomask according to claim 3, wherein the OPC is symmetric OPC. 前記ピックアップパッド定義パターンが前記次のラインパターンおよび前記ラインパターンに接続する請求項4記載のフォトマスク。   The photomask according to claim 4, wherein the pickup pad definition pattern is connected to the next line pattern and the line pattern. 前記ピックアップパッド定義パターンに関連する前記OPCが:
前記ラインパターンの延伸方向において前記ピックアップパッド定義パターンの寸法を縮小し;
前記ピックアップパッド定義パターンの両サイドにそれぞれ位置する前記次のラインパターンおよび前記ラインパターンの2部分の内側境界ならびに外側境界をそれぞれ外向きには突出させ、内向きには縮小し;
前記ピックアップパッド定義パターンの両サイドにそれぞれ位置する前記次のラインパターンおよび前記ラインパターンの外側の2つのラインパターンの外側において2つのラインパターンの2部分の2つの内側境界ならびに2つの外側境界を共に内向きに縮小する
ものである請求項5記載のフォトマスク。
The OPC associated with the pickup pad definition pattern is:
Reducing the size of the pickup pad defining pattern in the direction of extension of the line pattern;
An inner boundary and an outer boundary of the next line pattern and the two portions of the line pattern respectively located on both sides of the pickup pad defining pattern are projected outward and reduced inward;
Two inner boundaries and two outer boundaries of two portions of the two line patterns are both outside the next line pattern and the two line patterns outside the line pattern respectively located on both sides of the pickup pad definition pattern. The photomask according to claim 5, wherein the photomask is reduced inward.
JP2008120645A 2008-05-02 2008-05-02 Circuit structure and photomask for defining the same Pending JP2009271261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008120645A JP2009271261A (en) 2008-05-02 2008-05-02 Circuit structure and photomask for defining the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008120645A JP2009271261A (en) 2008-05-02 2008-05-02 Circuit structure and photomask for defining the same

Publications (1)

Publication Number Publication Date
JP2009271261A true JP2009271261A (en) 2009-11-19

Family

ID=41437873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008120645A Pending JP2009271261A (en) 2008-05-02 2008-05-02 Circuit structure and photomask for defining the same

Country Status (1)

Country Link
JP (1) JP2009271261A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112987487A (en) * 2021-02-22 2021-06-18 上海华力集成电路制造有限公司 OPC correction method for graph structure with different graph density ends

Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112429A (en) * 1992-09-29 1994-04-22 Toshiba Corp Semiconductor memory device and manufacturing method thereof
JPH09107076A (en) * 1995-10-11 1997-04-22 Nec Corp Non-volatile semiconductor memory
JPH09331030A (en) * 1996-06-11 1997-12-22 Sharp Corp Semiconductor memory device
JPH10334684A (en) * 1997-05-24 1998-12-18 Samsung Electron Co Ltd Semiconductor rom equipment
JP2000058674A (en) * 1998-08-03 2000-02-25 Hitachi Ltd Semiconductor memory device and method of manufacturing the same
JP2000124338A (en) * 1998-10-16 2000-04-28 Sharp Corp Semiconductor storage device
JP2000252440A (en) * 1999-02-26 2000-09-14 Infineon Technologies Ag Semiconductor memory device
JP2000349010A (en) * 1999-06-04 2000-12-15 Canon Inc Exposure method, exposure apparatus, and device manufacturing method
JP2001024070A (en) * 1999-07-07 2001-01-26 Sharp Corp Semiconductor storage device
JP2001237245A (en) * 2000-02-23 2001-08-31 Nec Microsystems Ltd Manufacturing method of semiconductor device
JP2002064043A (en) * 2000-08-17 2002-02-28 Toshiba Corp Semiconductor device, method of manufacturing the same, and semiconductor device pattern exposure mask
JP2003215780A (en) * 2001-10-09 2003-07-30 Asml Masktools Bv Method of two dimensional feature model calibration and optimization
JP2004015056A (en) * 2002-06-05 2004-01-15 Samsung Electronics Co Ltd Semiconductor device having line pattern and layout method thereof
JP2004221546A (en) * 2002-12-27 2004-08-05 Sharp Corp Semiconductor storage device and portable electronic device
JP2005234261A (en) * 2004-02-20 2005-09-02 Sony Corp Exposure mask design apparatus and exposure mask design method
JP2006019735A (en) * 2004-06-29 2006-01-19 Samsung Electronics Co Ltd Nonvolatile semiconductor memory device having strap region and method for manufacturing the same
JP2006173186A (en) * 2004-12-13 2006-06-29 Toshiba Corp Semiconductor device, pattern layout creating method, and exposure mask
JP2006186104A (en) * 2004-12-27 2006-07-13 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2006196486A (en) * 2005-01-11 2006-07-27 Toshiba Corp Semiconductor device
JP2006235080A (en) * 2005-02-23 2006-09-07 Toshiba Corp Mask pattern creation method, layout creation method, photomask manufacturing method, photomask, and semiconductor device manufacturing method
JP2006245539A (en) * 2005-02-03 2006-09-14 Toshiba Corp Semiconductor memory device
US20070243707A1 (en) * 2006-03-15 2007-10-18 Qimonda Ag Hard Mask Layer Stack And A Method Of Patterning
JP2008027991A (en) * 2006-07-18 2008-02-07 Toshiba Corp Semiconductor device
JP2008102666A (en) * 2006-10-18 2008-05-01 Toshiba Corp Semiconductor circuit design device, semiconductor circuit design method, and semiconductor device
JP2008191403A (en) * 2007-02-05 2008-08-21 Renesas Technology Corp Photomask, manufacturing method of electronic device using same, and electronic device
JP2009031716A (en) * 2007-07-24 2009-02-12 Nanya Technology Corp Photo mask layout pattern
WO2009025015A1 (en) * 2007-08-17 2009-02-26 Fujitsu Microelectronics Limited Method for forming photomask and method for manufactruring semiconductor device
JP2009042660A (en) * 2007-08-10 2009-02-26 Renesas Technology Corp Semiconductor device, photomask, semiconductor device manufacturing method, and pattern layout method
JP2009049034A (en) * 2007-08-13 2009-03-05 Renesas Technology Corp Semiconductor device

Patent Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112429A (en) * 1992-09-29 1994-04-22 Toshiba Corp Semiconductor memory device and manufacturing method thereof
JPH09107076A (en) * 1995-10-11 1997-04-22 Nec Corp Non-volatile semiconductor memory
JPH09331030A (en) * 1996-06-11 1997-12-22 Sharp Corp Semiconductor memory device
JPH10334684A (en) * 1997-05-24 1998-12-18 Samsung Electron Co Ltd Semiconductor rom equipment
JP2000058674A (en) * 1998-08-03 2000-02-25 Hitachi Ltd Semiconductor memory device and method of manufacturing the same
JP2000124338A (en) * 1998-10-16 2000-04-28 Sharp Corp Semiconductor storage device
JP2000252440A (en) * 1999-02-26 2000-09-14 Infineon Technologies Ag Semiconductor memory device
JP2000349010A (en) * 1999-06-04 2000-12-15 Canon Inc Exposure method, exposure apparatus, and device manufacturing method
JP2001024070A (en) * 1999-07-07 2001-01-26 Sharp Corp Semiconductor storage device
JP2001237245A (en) * 2000-02-23 2001-08-31 Nec Microsystems Ltd Manufacturing method of semiconductor device
JP2002064043A (en) * 2000-08-17 2002-02-28 Toshiba Corp Semiconductor device, method of manufacturing the same, and semiconductor device pattern exposure mask
JP2003215780A (en) * 2001-10-09 2003-07-30 Asml Masktools Bv Method of two dimensional feature model calibration and optimization
JP2004015056A (en) * 2002-06-05 2004-01-15 Samsung Electronics Co Ltd Semiconductor device having line pattern and layout method thereof
JP2004221546A (en) * 2002-12-27 2004-08-05 Sharp Corp Semiconductor storage device and portable electronic device
JP2005234261A (en) * 2004-02-20 2005-09-02 Sony Corp Exposure mask design apparatus and exposure mask design method
JP2006019735A (en) * 2004-06-29 2006-01-19 Samsung Electronics Co Ltd Nonvolatile semiconductor memory device having strap region and method for manufacturing the same
JP2006173186A (en) * 2004-12-13 2006-06-29 Toshiba Corp Semiconductor device, pattern layout creating method, and exposure mask
JP2006186104A (en) * 2004-12-27 2006-07-13 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2006196486A (en) * 2005-01-11 2006-07-27 Toshiba Corp Semiconductor device
JP2006245539A (en) * 2005-02-03 2006-09-14 Toshiba Corp Semiconductor memory device
JP2006235080A (en) * 2005-02-23 2006-09-07 Toshiba Corp Mask pattern creation method, layout creation method, photomask manufacturing method, photomask, and semiconductor device manufacturing method
US20070243707A1 (en) * 2006-03-15 2007-10-18 Qimonda Ag Hard Mask Layer Stack And A Method Of Patterning
JP2008027991A (en) * 2006-07-18 2008-02-07 Toshiba Corp Semiconductor device
JP2008102666A (en) * 2006-10-18 2008-05-01 Toshiba Corp Semiconductor circuit design device, semiconductor circuit design method, and semiconductor device
JP2008191403A (en) * 2007-02-05 2008-08-21 Renesas Technology Corp Photomask, manufacturing method of electronic device using same, and electronic device
JP2009031716A (en) * 2007-07-24 2009-02-12 Nanya Technology Corp Photo mask layout pattern
JP2009042660A (en) * 2007-08-10 2009-02-26 Renesas Technology Corp Semiconductor device, photomask, semiconductor device manufacturing method, and pattern layout method
JP2009049034A (en) * 2007-08-13 2009-03-05 Renesas Technology Corp Semiconductor device
WO2009025015A1 (en) * 2007-08-17 2009-02-26 Fujitsu Microelectronics Limited Method for forming photomask and method for manufactruring semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112987487A (en) * 2021-02-22 2021-06-18 上海华力集成电路制造有限公司 OPC correction method for graph structure with different graph density ends
CN112987487B (en) * 2021-02-22 2024-03-08 上海华力集成电路制造有限公司 OPC correction method for graph structure with different graph density ends

Similar Documents

Publication Publication Date Title
JP4634849B2 (en) Integrated circuit pattern layout, photomask, semiconductor device manufacturing method, and data creation method
TWI603143B (en) Performing method of optical proximity correction
TWI806863B (en) Method for generating a photomask that includs sub-resolution assist features for target features
CN100590523C (en) Photomask, method of manufacturing the same, and method of forming pattern
US8677290B2 (en) Method of forming and using photolithography mask having a scattering bar structure
JP2014081472A (en) Optical proximity effect correction method, processing unit, program, production method of mask, and production method of semiconductor device
KR20160026614A (en) Photomask and method for fabricating integrated circuit
KR20060048140A (en) Pattern data creation method, pattern verification method, photomask creation method, and semiconductor device manufacturing method
CN109459910A (en) Sub-resolution auxiliary graphics setting method for metal layer process hot spots
JP4479486B2 (en) Mask pattern correction method
US20090288867A1 (en) Circuit structure and photomask for defining the same
TWI540379B (en) Optical proximity correction method
JP2004054115A (en) Pattern layout method of pattern transfer photomask, pattern transfer photomask, and method of manufacturing semiconductor device
CN112946993B (en) Optical proximity correction, photomask manufacturing and patterning method
JP2005157022A (en) Method for manufacturing mask having auxiliary pattern
JP2009271261A (en) Circuit structure and photomask for defining the same
TWI355557B (en) Lithography method for forming a circuit pattern
KR20120093718A (en) Method for fabricating semiconductor device capable of improving opc accuracy of contact hole pattern
KR100662961B1 (en) Test pattern production method for optical proximity modeling data extraction
JP4580656B2 (en) Double exposure photomask and exposure method
JP4840517B2 (en) EXPOSURE METHOD, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF
JP5087413B2 (en) Mask pattern data generation method and semiconductor device manufacturing method
CN104808435A (en) Detection method for double masks in OPC
KR100972910B1 (en) Exposure mask and method of forming semiconductor device using same
KR101113326B1 (en) Method of fabricating assist feature in photomask

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830