[go: up one dir, main page]

JP2009267098A - Semiconductor apparatus and method of manufacturing the same - Google Patents

Semiconductor apparatus and method of manufacturing the same Download PDF

Info

Publication number
JP2009267098A
JP2009267098A JP2008115249A JP2008115249A JP2009267098A JP 2009267098 A JP2009267098 A JP 2009267098A JP 2008115249 A JP2008115249 A JP 2008115249A JP 2008115249 A JP2008115249 A JP 2008115249A JP 2009267098 A JP2009267098 A JP 2009267098A
Authority
JP
Japan
Prior art keywords
substrate
metal wiring
wiring
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008115249A
Other languages
Japanese (ja)
Inventor
Shigenori Suzuki
重徳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008115249A priority Critical patent/JP2009267098A/en
Publication of JP2009267098A publication Critical patent/JP2009267098A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a semiconductor apparatus and a method of manufacturing the same for forming a fine penetrating wiring in a penetrating part having a high aspect ratio using a dry process. <P>SOLUTION: When a probe for supplying a current is contacted to a wiring 13 to flow a large current in a direction of a penetrating part 11e, electromigration which causes a metallic element of the wiring 13 to move in the direction of current arises. Since a region except an opening of the penetrating part 11e of the wiring 13 is put under restraint by a substrate surface 11d of an SOI substrate 11, the metallic element is collected to the opening of the penetrating part 11e that is not put under restraint. The collected metallic element is arranged in a fine-line shape by self-organization, and a metallic fine line 14 is grown toward an electrode 23 in the penetrating part 11e to connect the wiring 13 and the electrode 23. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、素子と回路とを電気的に接続する貫通配線を備えた半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device provided with a through wiring that electrically connects an element and a circuit, and a manufacturing method thereof.

近年、電子機器はますます小型化が求められており、半導体装置の更なる高集積化の要求が高まっている。そこで、素子と回路基板との接続をワイヤで行うと、ワイヤの取り回しのためのスペースが必要となり、半導体装置の小型化が困難となるため、例えば、特許文献1には、素子と回路とを電気的に接続する貫通配線を備えた半導体装置が開示されている。
特開2007−180204号公報
In recent years, electronic devices are increasingly required to be miniaturized, and there is an increasing demand for higher integration of semiconductor devices. Therefore, if the element and the circuit board are connected with a wire, a space for the wire is required, and it is difficult to reduce the size of the semiconductor device. For example, Patent Document 1 discloses an element and a circuit. A semiconductor device including a through wiring that is electrically connected is disclosed.
JP 2007-180204 A

しかし、めっきなどのウエットプロセスにより貫通配線を形成する場合には、アスペクト比が高い貫通孔に微細な貫通配線を形成することが困難であった。   However, when the through wiring is formed by a wet process such as plating, it is difficult to form a fine through wiring in the through hole having a high aspect ratio.

そこで、本発明は、ドライプロセスを用いて、アスペクト比が高い貫通部に、微細な貫通配線を形成可能な半導体装置及びその製造方法を実現することを目的とする。   Therefore, an object of the present invention is to realize a semiconductor device capable of forming a fine through wiring in a through portion having a high aspect ratio by using a dry process, and a manufacturing method thereof.

この発明は、上記目的を達成するため、請求項1に記載の発明では、基板面に第1の素子とこの第1の素子と電気的に接続された第1の金属配線とを備えた第1の基板と、基板面に第2の素子とこの第2の素子と電気的に接続された第2の金属配線とを備えた第2の基板とが、前記第1の基板の裏面と前記第2の基板面とにおいて貼り合わされて形成された半導体装置であって、前記第1の基板には、厚さ方向に貫通形成された貫通部が設けられ、前記第1の金属配線及び前記第2の金属配線の少なくとも一部がそれぞれ前記貫通部の開口に面しており、前記第1の金属配線と前記第2の金属配線とは、前記第1の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、前記第1の金属配線を前記貫通部の内部の厚さ方向に成長させて形成された金属細線により電気的に接続されている、という技術的手段を用いる。   In order to achieve the above object, according to a first aspect of the present invention, in the first aspect of the present invention, the first element and the first metal wiring electrically connected to the first element are provided on the substrate surface. A first substrate, a second substrate having a second element on the substrate surface and a second metal wiring electrically connected to the second element, and a back surface of the first substrate and the second substrate A semiconductor device formed by being bonded to a second substrate surface, wherein the first substrate is provided with a penetrating portion penetratingly formed in a thickness direction, and the first metal wiring and the first substrate At least a portion of each of the two metal wirings faces the opening of the penetrating portion, and the first metal wiring and the second metal wiring pass an electric current through the first metal wiring to perform electromigration. By generating the first metal wiring, the thickness inside the through portion It is electrically connected by thin metal wires formed by growing the direction, using the technical means of.

請求項1に記載の発明によれば、第1の基板に形成された第1の金属配線と第2の基板に形成された第2の金属配線とは、第1の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、第1の金属配線を貫通部の内部の厚さ方向に成長させて形成された金属細線により電気的に接続することができる。これにより、ドライプロセスを用いて、アスペクト比が高い貫通部に、第1の素子と第2の素子とを電気的に接続するための貫通配線を形成することができる。   According to the first aspect of the present invention, the first metal wiring formed on the first substrate and the second metal wiring formed on the second substrate cause a current to flow through the first metal wiring. By generating electromigration, the first metal wiring can be electrically connected by a thin metal wire formed by growing in the thickness direction inside the through portion. Thereby, the through wiring for electrically connecting the first element and the second element can be formed in the through part having a high aspect ratio by using a dry process.

請求項2に記載の発明では、請求項1に記載の半導体装置において、前記第1の金属配線は、AlまたはAlを主成分とする合金からなる、という技術的手段を用いる。   According to a second aspect of the present invention, in the semiconductor device according to the first aspect, a technical means is used in which the first metal wiring is made of Al or an alloy containing Al as a main component.

請求項2に記載の発明のように、第1の金属配線を、金属配線として一般に用いられているAlまたはAlを主成分とする合金から形成することができる。また、第1の金属配線をAlまたはAlを主成分とする合金により形成すると、金属細線の成長速度を早くすることができ、好適である。   As in the second aspect of the invention, the first metal wiring can be formed from Al generally used as the metal wiring or an alloy containing Al as a main component. In addition, it is preferable that the first metal wiring is formed of Al or an alloy containing Al as a main component because the growth rate of the thin metal wire can be increased.

請求項3に記載の発明では、請求項1または請求項2に記載の半導体装置において、前記金属細線は、前記貫通部の内側面と接触しないように形成されている、という技術的手段を用いる。   According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the technical means is used in which the thin metal wire is formed so as not to contact the inner side surface of the penetrating portion. .

請求項3に記載の発明のように、本発明の半導体装置では、金属細線を貫通部の内側面と接触しないように形成することができる。これにより、貫通部の内側面に絶縁膜を形成する必要がない。   As in the third aspect of the invention, in the semiconductor device of the present invention, the fine metal wire can be formed so as not to contact the inner side surface of the penetrating portion. Thereby, it is not necessary to form an insulating film on the inner surface of the penetrating portion.

請求項4に記載の発明では、請求項1ないし請求項3のいずれか1つに記載の半導体装置において、前記第1の金属配線は、絶縁膜で覆われている、という技術的手段を用いる。   According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, a technical means is used in which the first metal wiring is covered with an insulating film. .

請求項4に記載の発明によれば、第1の金属配線は、絶縁膜で覆われているため、第1の金属配線に電流を流し、エレクトロマイグレーションを発生させる際に、絶縁膜により拘束されるために、貫通部の開口に形成されている拘束のない領域から厚さ方向に成長しやすくさせることができるので、金属細線の成長速度を早くすることができ、金属細線を短時間で形成することができる。   According to the fourth aspect of the present invention, since the first metal wiring is covered with the insulating film, the first metal wiring is restrained by the insulating film when current is passed through the first metal wiring to generate electromigration. Therefore, it is possible to easily grow in the thickness direction from the unconstrained region formed in the opening of the through portion, so that the growth speed of the metal fine wire can be increased and the metal fine wire can be formed in a short time can do.

請求項5に記載の発明では、請求項1ないし請求項4のいずれか1つに記載の半導体装置において、1組の前記第1の金属配線と前記第2の金属配線に対し、複数の前記貫通部が設けられており、各貫通部に前記金属細線が形成されている、という技術的手段を用いる。   According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, a plurality of the first metal wiring and the second metal wiring are provided for a plurality of the first metal wiring and the second metal wiring. The technical means that the penetration part is provided and the said metal fine wire is formed in each penetration part is used.

請求項5に記載の発明によれば、第1の金属配線と第2の金属配線とを複数の金属細線により接続することができるので、配線の信頼性を向上させることができる。   According to the invention described in claim 5, since the first metal wiring and the second metal wiring can be connected by the plurality of fine metal wires, the reliability of the wiring can be improved.

請求項6に記載の発明では、請求項1ないし請求項5のいずれか1つに記載の半導体装置において、前記第1の基板は、前記第1の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたSOI(Silicon on Insulator)基板である、という技術的手段を用いる。   According to a sixth aspect of the present invention, in the semiconductor device according to any one of the first to fifth aspects, the first substrate includes an element formation substrate on which the first element is formed. A technical means is used that is an SOI (Silicon on Insulator) substrate laminated on a support substrate through a buried oxide film.

請求項6に記載の発明のように、第1の基板として、第1の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたSOI(Silicon on Insulator)基板を好適に用いることができる。例えば、第1の素子としては、MEMS技術により形成された加速度センサのセンサ部を形成することができる。   According to a sixth aspect of the present invention, an SOI (Silicon on Insulator) in which an element formation substrate on which a first element is formed as a first substrate is laminated on a support substrate via a buried oxide film. ) A substrate can be suitably used. For example, as the first element, a sensor part of an acceleration sensor formed by MEMS technology can be formed.

請求項7に記載の発明では、半導体装置の製造方法において、基板面に第1の素子とこの第1の素子と電気的に接続された第1の金属配線とを備えた第1の基板と、基板面に第2の素子とこの第2の素子と電気的に接続された第2の金属配線とを備えた第2の基板とを用意し、前記第1の基板の裏面より、一方の開口が第1の金属配線の少なくとも一部に面するように貫通部を貫通形成する工程と、前記貫通部の他方の開口に前記第2の金属配線の少なくとも一部に面するように、前記第2の基板を前記第1の基板に貼り合わせる工程と、前記第1の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、前記第1の金属配線を前記貫通部の内部の厚さ方向に成長させて、前記第1の金属配線と前記第2の金属配線とを電気的に接続する金属細線を形成する工程と、を備えた、という技術的手段を用いる。   According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor device, a first substrate including a first element and a first metal wiring electrically connected to the first element on a substrate surface; Preparing a second substrate having a second element and a second metal wiring electrically connected to the second element on the substrate surface, and from the back surface of the first substrate, A step of penetrating the through portion so that the opening faces at least a portion of the first metal wiring; and the other opening of the through portion so as to face at least a portion of the second metal wiring. A step of bonding a second substrate to the first substrate, and passing a current through the first metal wiring to generate electromigration, thereby causing the first metal wiring to have a thickness inside the through portion. Grown in a direction, the first metal wiring and the second metal wiring, Forming a thin metal wires for electrically connecting, with a use of technical means that.

請求項7に記載の発明によれば、第1の基板に形成された第1の金属配線と第2の基板に形成された第2の金属配線とは、第1の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、第1の金属配線を貫通部の内部の厚さ方向に成長させて形成された金属細線により電気的に接続することができる。これにより、ドライプロセスを用いて、アスペクト比が高い貫通部に、第1の素子と第2の素子とを電気的に接続するための貫通配線を形成することができる。   According to the seventh aspect of the present invention, the first metal wiring formed on the first substrate and the second metal wiring formed on the second substrate cause a current to flow through the first metal wiring. By generating electromigration, the first metal wiring can be electrically connected by a thin metal wire formed by growing in the thickness direction inside the through portion. Thereby, the through wiring for electrically connecting the first element and the second element can be formed in the through part having a high aspect ratio by using a dry process.

請求項8に記載の発明では、請求項7に記載の半導体装置の製造方法において、前記第1の金属配線は、AlまたはAlを主成分とする合金からなる、という技術的手段を用いる。   According to an eighth aspect of the present invention, in the semiconductor device manufacturing method according to the seventh aspect, a technical means is used in which the first metal wiring is made of Al or an alloy containing Al as a main component.

請求項8に記載の発明のように、第1の金属配線を、金属配線として一般に用いられているAlまたはAlを主成分とする合金から形成することができる。また、第1の金属配線をAlまたはAlを主成分とする合金により形成すると、金属細線の成長速度を早くすることができ、好適である。   As in the eighth aspect of the invention, the first metal wiring can be formed from Al generally used as the metal wiring or an alloy containing Al as a main component. In addition, it is preferable that the first metal wiring is formed of Al or an alloy containing Al as a main component because the growth rate of the thin metal wire can be increased.

請求項9に記載の発明では、請求項7または請求項8に記載の半導体装置の製造方法において、前記金属細線は、前記貫通部の内側面と接触しないように形成する、という技術的手段を用いる。   According to a ninth aspect of the present invention, in the method for manufacturing a semiconductor device according to the seventh or eighth aspect, the technical means that the thin metal wire is formed so as not to contact the inner side surface of the through portion. Use.

請求項9に記載の発明のように、本発明の半導体装置では、金属細線を貫通部の内側面と接触しないように形成することができる。これにより、貫通部の内側面に絶縁膜を形成する必要がない。   As in the ninth aspect of the invention, in the semiconductor device of the present invention, the fine metal wire can be formed so as not to contact the inner side surface of the through portion. Thereby, it is not necessary to form an insulating film on the inner surface of the penetrating portion.

請求項10に記載の発明では、請求項7ないし請求項9のいずれか1つに記載の半導体装置の製造方法において、前記第1の金属配線は、絶縁膜で覆われている、という技術的手段を用いる。   According to a tenth aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the seventh to ninth aspects, the first metal wiring is covered with an insulating film. Use means.

請求項10に記載の発明によれば、第1の金属配線は、絶縁膜で覆われているため、第1の金属配線に電流を流し、エレクトロマイグレーションを発生させる際に、絶縁膜により拘束されるために、貫通部の開口に形成されている拘束のない領域から厚さ方向に成長しやすくさせることができるので、金属細線の成長速度を早くすることができ、金属細線を短時間で形成することができる。   According to the tenth aspect of the present invention, since the first metal wiring is covered with the insulating film, the first metal wiring is restrained by the insulating film when an electric current is passed through the first metal wiring to generate electromigration. Therefore, it is possible to easily grow in the thickness direction from the unconstrained region formed in the opening of the through portion, so that the growth speed of the metal fine wire can be increased and the metal fine wire can be formed in a short time can do.

請求項11に記載の発明では、請求項7ないし請求項10のいずれか1つに記載の半導体装置の製造方法において1組の前記第1の金属配線と前記第2の金属配線に対し、複数の前記貫通部を形成し、各貫通部に前記金属細線を形成する、という技術的手段を用いる。   According to an eleventh aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the seventh to tenth aspects, a plurality of sets of the first metal wiring and the second metal wiring are provided in a plurality. The technical means of forming the through portions and forming the fine metal wires in the respective through portions is used.

請求項11に記載の発明によれば、第1の金属配線と第2の金属配線とを複数の金属細線により接続することができるので、配線の信頼性を向上させることができる。   According to the eleventh aspect of the present invention, since the first metal wiring and the second metal wiring can be connected by the plurality of thin metal wires, the reliability of the wiring can be improved.

請求項12に記載の発明では、請求項7ないし請求項11のいずれか1つに記載の半導体装置の製造方法において、前記第1の基板として、前記第1の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたSOI(Silicon on Insulator)基板を用いる、という技術的手段を用いる。   According to a twelfth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the seventh to eleventh aspects, an element forming substrate on which the first element is formed as the first substrate. However, the technical means of using an SOI (Silicon on Insulator) substrate laminated on a supporting substrate through a buried oxide film is used.

請求項12に記載の発明のように、第1の基板として、第1の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたSOI(Silicon on Insulator)基板を好適に用いることができる。例えば、第1の素子としては、MEMS技術により形成された加速度センサのセンサ部を形成することができる。   According to a twelfth aspect of the present invention, an SOI (Silicon on Insulator) in which an element formation substrate on which a first element is formed is laminated on a support substrate via a buried oxide film as a first substrate. ) A substrate can be suitably used. For example, as the first element, a sensor part of an acceleration sensor formed by MEMS technology can be formed.

この発明に係る半導体装置及びその製造方法について、図を参照して説明する。ここでは、MEMS技術によりセンサ部が形成された加速度センサを例に説明する。
図1は、本実施形態の半導体装置の説明図である。図1(A)は、断面説明図であり、図1(B)は、素子形成基板側から見た配線の拡大平面説明図である。図2及び図3は、本実施形態の半導体装置の製造工程を示す断面説明図である。図4は、配線または貫通部の形状の変更例を示す平面説明図である。
なお、各図では、説明のために一部を拡大して誇張して示している。
A semiconductor device and a manufacturing method thereof according to the present invention will be described with reference to the drawings. Here, an acceleration sensor having a sensor portion formed by MEMS technology will be described as an example.
FIG. 1 is an explanatory diagram of the semiconductor device of this embodiment. FIG. 1A is a cross-sectional explanatory view, and FIG. 1B is an enlarged plan explanatory view of wiring as viewed from the element formation substrate side. 2 and 3 are cross-sectional explanatory views showing the manufacturing process of the semiconductor device of this embodiment. FIG. 4 is an explanatory plan view showing a modification example of the shape of the wiring or the through portion.
In each drawing, for the sake of explanation, a part is enlarged and exaggerated.

図1(A)に示すように、加速度センサとして形成された半導体装置10は、センサ部12が形成されたSOI基板11と、センサ部12と電気的に接続され、センサ部12から出力された加速度信号を演算処理する集積回路22を備えた半導体基板21とが貼り合わされて形成されている。
なお、センサ部12は、公知の構成からなり、内部の構成の図示及び説明を省略する。
As shown in FIG. 1A, the semiconductor device 10 formed as an acceleration sensor is electrically connected to the SOI substrate 11 on which the sensor unit 12 is formed, and the sensor unit 12, and is output from the sensor unit 12. A semiconductor substrate 21 provided with an integrated circuit 22 for processing acceleration signals is bonded to the substrate.
In addition, the sensor part 12 consists of a well-known structure, and illustration and description of an internal structure are abbreviate | omitted.

SOI基板11は、支持基板11a上に埋込酸化膜11bを介して素子形成基板11cを積層して形成されている。センサ部12は、素子形成基板11c及び埋込酸化膜11bをエッチングすることにより所定の形状に形成されている。   The SOI substrate 11 is formed by laminating an element formation substrate 11c on a support substrate 11a via a buried oxide film 11b. The sensor unit 12 is formed in a predetermined shape by etching the element formation substrate 11c and the buried oxide film 11b.

素子形成基板11cの基板面11dには、センサ部12と電気的に接続された配線13が形成されている。配線13は、スパッタにより形成されたAl薄膜をパターニングして形成されている。配線13をAlまたはAlを主成分とする合金により形成すると、後述する金属細線14の成長速度を早くすることができ、好適である。   A wiring 13 that is electrically connected to the sensor unit 12 is formed on the substrate surface 11d of the element formation substrate 11c. The wiring 13 is formed by patterning an Al thin film formed by sputtering. When the wiring 13 is formed of Al or an alloy containing Al as a main component, the growth rate of the metal thin wire 14 described later can be increased, which is preferable.

SOI基板11には、基板面11dから裏面11fに向かって貫通形成された貫通部11eが設けられている。図1(B)に示すように、配線13の一方の端部13b近傍において、配線13が貫通部11eの開口を覆っている。   The SOI substrate 11 is provided with a through portion 11e that is formed to penetrate from the substrate surface 11d toward the back surface 11f. As shown in FIG. 1B, in the vicinity of one end 13b of the wiring 13, the wiring 13 covers the opening of the through-hole 11e.

半導体基板21は、センサ部12から出力された加速度信号を演算処理する集積回路22と、集積回路22と電気的に接続された電極23とを備えており、基板面21a側において、SOI基板11の裏面11fと貼り付けられている。   The semiconductor substrate 21 includes an integrated circuit 22 that performs arithmetic processing on the acceleration signal output from the sensor unit 12, and an electrode 23 that is electrically connected to the integrated circuit 22, and the SOI substrate 11 on the substrate surface 21a side. Is attached to the back surface 11f.

電極23の一部は、貫通部11eの裏面11f側の開口に対応する位置に設けられている。配線13と電極23とは、貫通部11eに挿通された金属細線14により電気的に接続されている。ここで、金属細線14は、後述する工程により配線13から形成された太さ1μm程度のAl細線であり、貫通部11eの内壁とは接触しないように形成されている。   A part of the electrode 23 is provided at a position corresponding to the opening on the back surface 11f side of the through portion 11e. The wiring 13 and the electrode 23 are electrically connected by a thin metal wire 14 inserted through the through portion 11e. Here, the fine metal wire 14 is an Al fine wire having a thickness of about 1 μm formed from the wiring 13 by a process described later, and is formed so as not to contact the inner wall of the through-hole 11e.

この半導体装置10の製造方法について、図2及び図3を参照して説明する。
まず、図2(A)に示すように、公知の方法により形成された加速度センサのセンサ部12と、センサ部12と電気的に接続された配線13とが形成されているSOI基板11を用意する。
A method for manufacturing the semiconductor device 10 will be described with reference to FIGS.
First, as shown in FIG. 2A, an SOI substrate 11 is prepared in which a sensor unit 12 of an acceleration sensor formed by a known method and a wiring 13 electrically connected to the sensor unit 12 are formed. To do.

次に、図2(B)に示すように、フォトリソグラフィ法によりSOI基板11の裏面11fから基板面11dに向かって、厚さ方向に貫通部11eを貫通形成する。ここで、貫通部11eは、配線13の一端の近傍において貫通部11eの開口を配線13が覆うように形成する。   Next, as shown in FIG. 2B, through portions 11e are formed in the thickness direction from the back surface 11f of the SOI substrate 11 toward the substrate surface 11d by photolithography. Here, the penetration part 11 e is formed so that the wiring 13 covers the opening of the penetration part 11 e in the vicinity of one end of the wiring 13.

続いて、図3(C)に示すように、センサ部12から出力された加速度信号を演算処理する集積回路22と、集積回路22と電気的に接続された電極23とを備えた半導体基板21を用意し、基板面21a側において、接着または接合によりSOI基板11の裏面11fに貼り付ける。ここで、電極23は、貫通部11eの開口と対応する位置に配置されている。   Subsequently, as illustrated in FIG. 3C, the semiconductor substrate 21 including the integrated circuit 22 that performs arithmetic processing on the acceleration signal output from the sensor unit 12, and the electrode 23 that is electrically connected to the integrated circuit 22. Is attached to the back surface 11f of the SOI substrate 11 by bonding or bonding on the substrate surface 21a side. Here, the electrode 23 is arrange | positioned in the position corresponding to the opening of the penetration part 11e.

続いて、図3(D)に示すように、配線13の端部13aから端部13b(図1(B))に向かう方向に電流を流すことにより、貫通部11e内部で金属細線14を成長させて、半導体基板21の電極23と電気的に接続する。   Subsequently, as shown in FIG. 3D, a thin metal wire 14 is grown inside the through-hole 11e by flowing a current in a direction from the end 13a of the wiring 13 toward the end 13b (FIG. 1B). And electrically connected to the electrode 23 of the semiconductor substrate 21.

金属細線14の形成方法について説明する。配線13の端部13a側が陽極、端部13b側が陰極となるように電流供給用のプローブを接触させて、貫通部11eの方向に電流を流す。処理条件として、例えば、250℃に昇温した状態で、電流密度1MA/cmの直流電流を流す。なお、金属細線14を成長させることができるなら、処理条件は任意である。 A method for forming the fine metal wire 14 will be described. A current supply probe is brought into contact so that the end 13a side of the wiring 13 becomes an anode and the end 13b side becomes a cathode, and a current flows in the direction of the penetrating portion 11e. As a processing condition, for example, a direct current having a current density of 1 MA / cm 2 is passed while the temperature is raised to 250 ° C. The processing conditions are arbitrary as long as the fine metal wires 14 can be grown.

配線13にこのような大電流を流すと、電流の方向に配線13の金属元素が移動するエレクトロマイグレーションが生じるが、貫通部11eの開口以外の領域がSOI基板11の基板面11dにより拘束されているために、拘束がない貫通部11eの開口に金属元素が集約される。集約された金属元素は自己組織化によって細線状に配列される。これにより、金属細線14が貫通部11eの内部に電極23に向かって成長して形成される。   When such a large current flows through the wiring 13, electromigration occurs in which the metal element of the wiring 13 moves in the direction of the current, but the region other than the opening of the through-hole 11 e is constrained by the substrate surface 11 d of the SOI substrate 11. For this reason, the metal elements are concentrated in the opening of the penetrating portion 11e that is not constrained. Aggregated metal elements are arranged in a thin line by self-organization. Thereby, the thin metal wire 14 is formed in the through portion 11e so as to grow toward the electrode 23.

貫通部11eの内部を厚さ方向に成長した金属細線14は、電極23に到達し、配線13と電極23とを電気的に接続する。   The fine metal wire 14 grown in the thickness direction inside the through portion 11 e reaches the electrode 23 and electrically connects the wiring 13 and the electrode 23.

本工程によれば、金属細線14を貫通部11eの内側面と接触しないように成長させて形成することができる。これにより、貫通部11eの内側面に絶縁膜を形成する必要がない。   According to this step, the fine metal wire 14 can be grown and formed so as not to contact the inner side surface of the through-hole 11e. Thereby, it is not necessary to form an insulating film on the inner surface of the penetrating part 11e.

上述の工程に続いて、熱処理または金属細線14への通電を行うことにより、金属細線14を電極23に拡散させて両者の結合力を向上させることもできる。   Subsequent to the above-described steps, heat treatment or energization of the fine metal wires 14 can be performed to diffuse the fine metal wires 14 into the electrode 23 and improve the bonding force between them.

(変更例)
図4(A)に示すように、貫通部11eに向かって、配線13の幅を減少させる形状を採用することができる。貫通部11e側で電流密度が上昇するために、貫通電極19の成長速度を速くすることができる。また、貫通部11eから遠い側の配線13の幅が広く形成されているので、貫通電極19を形成するために必要な金属元素を十分に供給することができる。
(Example of change)
As shown in FIG. 4A, a shape that reduces the width of the wiring 13 toward the penetrating portion 11e can be employed. Since the current density increases on the penetrating part 11e side, the growth rate of the penetrating electrode 19 can be increased. In addition, since the width of the wiring 13 far from the penetrating portion 11e is formed wide, a metal element necessary for forming the penetrating electrode 19 can be sufficiently supplied.

図4(B)に示すように、1つの配線13に対し、複数の貫通部11eを設けてもよい。これによれば、SOI基板11の配線13と、半導体基板21の電極23とを複数の貫通電極19により接続することができるので、配線の信頼性を向上させることができる。   As shown in FIG. 4B, a plurality of through portions 11 e may be provided for one wiring 13. According to this, since the wiring 13 of the SOI substrate 11 and the electrode 23 of the semiconductor substrate 21 can be connected by the plurality of through electrodes 19, the reliability of the wiring can be improved.

本実施形態では、配線13を形成する材料として、Alを用いたがこれに限定されるものではなく、例えば、Cu、Ag、Sn、Niなど、他の拡散係数が高い材料を用いてもよい。   In this embodiment, Al is used as a material for forming the wiring 13, but the material is not limited to this. For example, other materials having a high diffusion coefficient such as Cu, Ag, Sn, Ni may be used. .

本実施形態では、半導体装置10として、センサ部12が形成されたSOI基板11と、センサ部12と電気的に接続され、センサ部12から出力された加速度信号を演算処理する集積回路22を備えた半導体基板21とが貼り合わされて形成されている半導体装置を例示したが、これに限定されるものではなく、各種基板、素子などの組み合わせで構成することができる。   In the present embodiment, the semiconductor device 10 includes an SOI substrate 11 on which the sensor unit 12 is formed, and an integrated circuit 22 that is electrically connected to the sensor unit 12 and performs arithmetic processing on the acceleration signal output from the sensor unit 12. Although the semiconductor device formed by bonding with the semiconductor substrate 21 is illustrated, the present invention is not limited to this, and the semiconductor device 21 can be configured by a combination of various substrates and elements.

[最良の形態の効果]
(1)本発明の半導体装置10及びその製造方法によれば、SOI基板11に形成された配線13と半導体基板21に形成された電極23とは、配線13に電流を流し、エレクトロマイグレーションを発生させることにより、配線13を貫通部11eの内部の厚さ方向に成長させて形成された金属細線14により電気的に接続することができる。これにより、ドライプロセスを用いて、アスペクト比が高い貫通部11eに、センサ部12と集積回路22とを電気的に接続するための貫通配線を形成することができる。
[Effect of the best form]
(1) According to the semiconductor device 10 and the manufacturing method thereof of the present invention, the wiring 13 formed on the SOI substrate 11 and the electrode 23 formed on the semiconductor substrate 21 cause a current to flow through the wiring 13 and generate electromigration. By doing so, the wiring 13 can be electrically connected by the thin metal wire 14 formed by growing in the thickness direction inside the through portion 11e. Thereby, the through wiring for electrically connecting the sensor unit 12 and the integrated circuit 22 can be formed in the through part 11e having a high aspect ratio by using a dry process.

(2)半導体装置10では、金属細線14を貫通部11eの内側面と接触しないように成長させて形成することができる。これにより、貫通部11eの内側面に絶縁膜を形成する必要がない。 (2) In the semiconductor device 10, the fine metal wires 14 can be grown and formed so as not to contact the inner side surface of the through-hole 11e. Thereby, it is not necessary to form an insulating film on the inner surface of the penetrating part 11e.

[その他の実施形態]
(1)図5に示すように、配線13の表面を覆う絶縁膜15を設けてもよい。配線13の表面を絶縁膜15で覆うことにより、配線13に電流を流し、エレクトロマイグレーションを発生させる際に、配線13が絶縁膜15により拘束されるために、貫通部11eの開口に形成されている拘束のない領域から、貫通電極19を成長しやすくさせることができるので、貫通電極19の成長速度を早くして短時間で形成することができる。絶縁膜15としては、例えば、二酸化珪素膜を用いることができる。
[Other embodiments]
(1) As shown in FIG. 5, an insulating film 15 covering the surface of the wiring 13 may be provided. By covering the surface of the wiring 13 with the insulating film 15, current is passed through the wiring 13 to generate electromigration, so that the wiring 13 is constrained by the insulating film 15. Since the through electrode 19 can be easily grown from the unconstrained region, it can be formed in a short time by increasing the growth rate of the through electrode 19. As the insulating film 15, for example, a silicon dioxide film can be used.

(2)電極23の配線に、金属細線14と電極23との結線が良好に行われているか否かを確認するためのTEGパターンを形成してもよい。これにより、半導体装置10の検査を簡便に行うことができる。 (2) A TEG pattern for confirming whether or not the wire connection between the fine metal wire 14 and the electrode 23 is satisfactorily performed may be formed in the wiring of the electrode 23. Thereby, the semiconductor device 10 can be easily inspected.

[各請求項と実施形態との対応関係]
SOI基板11が請求項1に記載の第1の基板に、センサ部12が第1の素子に、配線13が第1の配線に、半導体基板21が第2の基板に、集積回路22が第2の素子に、電極23が第2の金属配線にそれぞれ対応する。
[Correspondence between each claim and embodiment]
The SOI substrate 11 is the first substrate according to claim 1, the sensor unit 12 is the first element, the wiring 13 is the first wiring, the semiconductor substrate 21 is the second substrate, and the integrated circuit 22 is the first circuit. The electrode 23 corresponds to the second metal wiring, respectively.

本実施形態の半導体装置の説明図である。図1(A)は、断面説明図であり、図1(B)は、素子形成基板側から見た配線の拡大平面説明図である。It is explanatory drawing of the semiconductor device of this embodiment. FIG. 1A is a cross-sectional explanatory view, and FIG. 1B is an enlarged plan explanatory view of wiring as viewed from the element formation substrate side. 本実施形態の半導体装置の製造工程を示す断面説明図である。It is sectional explanatory drawing which shows the manufacturing process of the semiconductor device of this embodiment. 本実施形態の半導体装置の製造工程を示す断面説明図である。It is sectional explanatory drawing which shows the manufacturing process of the semiconductor device of this embodiment. 配線または貫通部の形状の変更例を示す平面説明図である。It is plane explanatory drawing which shows the example of a change of the shape of wiring or a penetration part. 本発明の半導体装置の変更例を示す断面説明図である。It is sectional explanatory drawing which shows the example of a change of the semiconductor device of this invention.

符号の説明Explanation of symbols

10 半導体装置
11 SOI基板(第1の基板)
11d 基板面
11e 貫通部
12 センサ部(第1の素子)
13 配線(第1の金属配線)
14 金属細線
15 絶縁膜
21 半導体基板(第2の基板)
21a 基板面
22 集積回路(第2の素子)
23 電極(第2の金属配線)
10 Semiconductor device 11 SOI substrate (first substrate)
11d Substrate surface 11e Penetration part 12 Sensor part (first element)
13 Wiring (first metal wiring)
14 Metal wire 15 Insulating film 21 Semiconductor substrate (second substrate)
21a Substrate surface 22 Integrated circuit (second element)
23 Electrode (second metal wiring)

Claims (12)

基板面に第1の素子とこの第1の素子と電気的に接続された第1の金属配線とを備えた第1の基板と、基板面に第2の素子とこの第2の素子と電気的に接続された第2の金属配線とを備えた第2の基板とが、前記第1の基板の裏面と前記第2の基板面とにおいて貼り合わされて形成された半導体装置であって、
前記第1の基板には、厚さ方向に貫通形成された貫通部が設けられ、前記第1の金属配線及び前記第2の金属配線の少なくとも一部がそれぞれ前記貫通部の開口に面しており、
前記第1の金属配線と前記第2の金属配線とは、前記第1の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、前記第1の金属配線を前記貫通部の内部の厚さ方向に成長させて形成された金属細線により電気的に接続されていることを特徴とする半導体装置。
A first substrate having a first element on the substrate surface and a first metal wiring electrically connected to the first element; a second element on the substrate surface; And a second substrate having a second metal wiring connected to each other, wherein the second substrate is bonded to the back surface of the first substrate and the second substrate surface.
The first substrate is provided with a penetrating portion penetrating in the thickness direction, and at least a part of the first metal wiring and the second metal wiring face the opening of the penetrating portion, respectively. And
The first metal wiring and the second metal wiring are configured such that a current flows through the first metal wiring to generate electromigration, thereby causing the first metal wiring to have a thickness inside the through portion. A semiconductor device characterized in that it is electrically connected by a fine metal wire formed by growing in a direction.
前記第1の金属配線は、AlまたはAlを主成分とする合金からなることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first metal wiring is made of Al or an alloy containing Al as a main component. 前記金属細線は、前記貫通部の内側面と接触しないように形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the thin metal wire is formed so as not to contact an inner side surface of the penetrating portion. 前記第1の金属配線は、絶縁膜で覆われていることを特徴とする請求項1ないし請求項3のいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the first metal wiring is covered with an insulating film. 1組の前記第1の金属配線と前記第2の金属配線に対し、複数の前記貫通部が設けられており、各貫通部に前記金属細線が形成されていることを特徴とする請求項1ないし請求項4のいずれか1つに記載の半導体装置。   2. The plurality of through portions are provided for a set of the first metal wiring and the second metal wiring, and the thin metal wires are formed in each through portion. The semiconductor device according to claim 4. 前記第1の基板は、前記第1の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたSOI(Silicon on Insulator)基板であることを特徴とする請求項1ないし請求項5のいずれか1つに記載の半導体装置。   The first substrate is an SOI (Silicon on Insulator) substrate in which the element formation substrate on which the first element is formed is stacked on a support substrate via a buried oxide film. The semiconductor device according to claim 1. 基板面に第1の素子とこの第1の素子と電気的に接続された第1の金属配線とを備えた第1の基板と、基板面に第2の素子とこの第2の素子と電気的に接続された第2の金属配線とを備えた第2の基板とを用意し、
前記第1の基板の裏面より、一方の開口が第1の金属配線の少なくとも一部に面するように貫通部を貫通形成する工程と、
前記貫通部の他方の開口に前記第2の金属配線の少なくとも一部に面するように、前記第2の基板を前記第1の基板に貼り合わせる工程と、
前記第1の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、前記第1の金属配線を前記貫通部の内部の厚さ方向に成長させて、前記第1の金属配線と前記第2の金属配線とを電気的に接続する金属細線を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
A first substrate having a first element on the substrate surface and a first metal wiring electrically connected to the first element; a second element on the substrate surface; And a second substrate having a second metal wiring connected thereto,
A step of penetrating through the first substrate so that one opening faces at least a part of the first metal wiring from the back surface of the first substrate;
Bonding the second substrate to the first substrate so that the other opening of the penetrating portion faces at least a part of the second metal wiring;
By causing a current to flow through the first metal wiring to generate electromigration, the first metal wiring is grown in the thickness direction inside the through portion, and the first metal wiring and the second metal wiring are grown. Forming a thin metal wire that electrically connects the metal wiring of
A method for manufacturing a semiconductor device, comprising:
前記第1の金属配線は、AlまたはAlを主成分とする合金からなることを特徴とする請求項7に記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 7, wherein the first metal wiring is made of Al or an alloy containing Al as a main component. 前記金属細線は、前記貫通部の内側面と接触しないように形成することを特徴とする請求項7または請求項8に記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 7, wherein the thin metal wire is formed so as not to come into contact with an inner surface of the penetrating portion. 前記第1の金属配線は、絶縁膜で覆われていることを特徴とする請求項7ないし請求項9のいずれか1つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 7, wherein the first metal wiring is covered with an insulating film. 1組の前記第1の金属配線と前記第2の金属配線に対し、複数の前記貫通部を形成し、各貫通部に前記金属細線を形成することを特徴とする請求項7ないし請求項10のいずれか1つに記載の半導体装置の製造方法。   11. The plurality of through portions are formed for a set of the first metal wiring and the second metal wiring, and the thin metal wires are formed in each through portion. The manufacturing method of the semiconductor device as described in any one of these. 前記第1の基板として、前記第1の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたSOI(Silicon on Insulator)基板を用いることを特徴とする請求項7ないし請求項11のいずれか1つに記載の半導体装置の製造方法。   As the first substrate, an element formation substrate on which the first element is formed is an SOI (Silicon on Insulator) substrate formed on a support substrate through a buried oxide film. The method for manufacturing a semiconductor device according to claim 7.
JP2008115249A 2008-04-25 2008-04-25 Semiconductor apparatus and method of manufacturing the same Pending JP2009267098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008115249A JP2009267098A (en) 2008-04-25 2008-04-25 Semiconductor apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115249A JP2009267098A (en) 2008-04-25 2008-04-25 Semiconductor apparatus and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009267098A true JP2009267098A (en) 2009-11-12

Family

ID=41392567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115249A Pending JP2009267098A (en) 2008-04-25 2008-04-25 Semiconductor apparatus and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2009267098A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2964246A1 (en) * 2010-09-01 2012-03-02 St Microelectronics Sa METHOD FOR ASSEMBLING TWO PARTS OF A CIRCUIT
JP2015503228A (en) * 2011-11-16 2015-01-29 クアルコム,インコーポレイテッド Stacked chipset having insulating layer and second layer and method for forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2964246A1 (en) * 2010-09-01 2012-03-02 St Microelectronics Sa METHOD FOR ASSEMBLING TWO PARTS OF A CIRCUIT
US8828797B2 (en) 2010-09-01 2014-09-09 Stmicroelectronics Sa Process for assembling two parts of a circuit
JP2015503228A (en) * 2011-11-16 2015-01-29 クアルコム,インコーポレイテッド Stacked chipset having insulating layer and second layer and method for forming the same
JP2016174170A (en) * 2011-11-16 2016-09-29 クアルコム,インコーポレイテッド Stacked chipset having insulating layer and secondary layer and method of forming the same

Similar Documents

Publication Publication Date Title
US7508079B2 (en) Circuit substrate and method of manufacturing the same
TWI233189B (en) Semiconductor device and manufacturing method thereof
US5843844A (en) Probe sheet and method of manufacturing the same
JP2009277895A5 (en)
TW201114001A (en) Microelectronic assembly with impedance controlled wirebond and reference wirebond
JP2010192696A (en) Electronic component device, and method of manufacturing the same
JP2005129888A (en) Sensor device and sensor system, and manufacturing method therefor
TWI508240B (en) Laminated wiring board
JP3937993B2 (en) Wiring board manufacturing method
JP2009267098A (en) Semiconductor apparatus and method of manufacturing the same
JP2010205921A (en) Semiconductor apparatus, and method of manufacturing semiconductor apparatus
JP2008241482A (en) Sensor device
JP2010101648A (en) Magnetic sensor
JP2007220873A (en) Semiconductor device and its manufacturing method
US20140374853A1 (en) Component including means for reducing assembly-related mechanical stresses and methods for manufacturing same
CN108140565B (en) Method for manufacturing wiring structure
EP3361499B1 (en) Wiring structure and method for producing wiring structure
TW201130729A (en) Process for producing a silicon intermediate carrier
JP2010123599A (en) Method for manufacturing silicon through-electrode substrate and silicon through-electrode substrate
JP2019062062A (en) Wiring board, electronic device, and method of manufacturing wiring board
JPH0992675A (en) Semiconductor device and its manufacturing method
JP2017117995A (en) Electronic apparatus
TWI549234B (en) Layer structure for connecting semiconductor devices and method of manufacturing same
JP2009122123A (en) Contact probe
JP2018046315A (en) Semiconductor device