[go: up one dir, main page]

JP2009253191A - 電流負荷駆動回路 - Google Patents

電流負荷駆動回路 Download PDF

Info

Publication number
JP2009253191A
JP2009253191A JP2008102267A JP2008102267A JP2009253191A JP 2009253191 A JP2009253191 A JP 2009253191A JP 2008102267 A JP2008102267 A JP 2008102267A JP 2008102267 A JP2008102267 A JP 2008102267A JP 2009253191 A JP2009253191 A JP 2009253191A
Authority
JP
Japan
Prior art keywords
current
circuit
voltage
mos transistor
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008102267A
Other languages
English (en)
Inventor
Shinichiro Kobayashi
新一郎 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008102267A priority Critical patent/JP2009253191A/ja
Publication of JP2009253191A publication Critical patent/JP2009253191A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Led Devices (AREA)

Abstract

【課題】動作特性の低下を抑制しつつ、配置の自由度を大きくできる上、電流負荷を高速停止できて電流制限抵抗が不要な電流負荷駆動回路を提供すること。
【解決手段】電流負荷駆動回路における第１カレントミラー回路１ｂの電圧経路上で入力回路５ｂ、出力回路７ｂを分割し、第２カレントミラー回路２ｂを含む出力回路７ｂに備えられた電圧制御回路では、電流負荷のＬＥＤ４の消灯を行う際、ＬＥＤ４の一端にドレイン端子が接続された高耐圧Ｐ型ＭＯＳトランジスタＰ３が、制御端子Ｔ１に入力された信号によって、オン状態とされる。このとき、ＭＯＳトランジスタＰ３のドレイン電圧は、ほぼソース電圧（ＬＥＤ４の電源電圧）に一致した状態となるため、ＬＥＤ４は高速消灯される。各カレントミラー回路および電圧制御回路によってＬＥＤ４の駆動電流を制御するため、電流制限抵抗が不要となる。
【選択図】図２

Description

本発明は、発光ダイオード（以下、ＬＥＤと呼ぶ）で代表される電流負荷を駆動する電流負荷駆動回路に関する。
従来、ＬＥＤ駆動回路として、例えば特許文献１に記載のものが知られている。
このＬＥＤ駆動回路は、昇圧回路を用いることなく、ＬＥＤへの電流を適正に制御するようにしたものである。さらに具体的には、可変電流源と、第１のカレントミラー回路と、第２のカレントミラー回路とを備えている。
可変電流源は、外付けのインピーダンス回路によって所定の電流を生成する。第１のカレントミラー回路は、その可変電流源によって生成される電流を増幅する。第２のカレントミラー回路は、第１のカレントミラー回路から供給される電流をさらに増幅し、ＬＥＤに供給する。複数のＬＥＤは、第２のカレントミラー回路から供給される電流によって点灯される。
このような構成からなる従来のＬＥＤ駆動回路によれば、可変電流源によって任意の電流を生成できるので、ＬＥＤに所望の駆動電流を流すことができる上、複数のＬＥＤの駆動電流を容易に変更できる。
特開２００５−１１６６１６号公報
ところで、上記従来回路において、その複数の構成要素を半導体基板上に配置して集積回路化する場合には、その各構成要素を接近して配置することが、動作特性を保証するために好ましい。
一方、各構成要素を例えばゲートアレイ上の電界効果トランジスタを使用して形成する場合には、離れた位置のトランジスタを使用できれば、その構成要素の配置の自由度が大きくなるが、配線の長さが増大するので動作特性が低下する恐れがある。
このような背景の下において、ゲートアレイなどで構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度が大きなＬＥＤ駆動回路の出現が望まれる。
また、従来回路に限らず、ＬＥＤをトランジスタのオン動作により点灯させるときには俊敏な立ち上がりとなる反面、オン動作からオフ動作に移行して消灯させるときにはデバイスのリーク電流を抑制し切れずに過渡的に電流が流れてしまうことに起因して緩慢な立ち下がりとなってしまう。
このような結果として、ＬＥＤの場合、点灯は早く立ち上がり、消灯は遅く立ち下がる傾向にあるため、最近注目されている可視光での高速通信分野での適用には不向きであるという不具合があり、このような問題の解決も望まれる。
他方、例えばＩＣ用デバイス側から観て、ＬＥＤを通して電流を引き込む形式（シンク電流型）によりＬＥＤを直接駆動する場合、ＬＥＤ用電源に対して電流制限抵抗を介在させてＬＥＤを接続した上、ドレイン電極側がオープンとされるＮ型ＭＯＳトランジスタのソース電極側をＬＥＤに接続した構成の電流制限型出力セルを適用してＬＳＩ等に接続する場合を想定できる。
ここで電流制限抵抗が用いられる理由は、ＬＥＤが電流駆動にも拘らずその基本特性がダイオードであるためにＮ型ＭＯＳトランジスタが低（Ｌｏｗ）レベル出力状態（即ちオン状態）になると、そのときのオン抵抗が低過ぎるためにグランドとショートし、これによって大電流が発生してデバイスを破壊してしまう事態を防止するためである。
しかしながら、実際には、半導体チップへのマウント比の関係から素子数削減の要求があること、ＬＥＤ直接駆動回路を構成するときに印加される電源電圧に応じた適当な電流制限抵抗の抵抗値を設定するのが相当に困難なこと、所望の電気特性（電流量）に合致しなければ、別途に電気的規格を調整するための補償回路が必要となってしまうこと等の理由から、電流制限抵抗は不要にできれば望ましい。
そこで、本発明の技術的課題は、ゲートアレイ等で構成する場合に、動作特性の低下を極力抑制しつつ、各構成要素の配置の自由度を大きくできる上、電流負荷を高速に停止できて電流制限抵抗が不要な電流負荷駆動回路を提供することにある。
また、本発明の他の技術的課題は、電流負荷を高速に停止させることが可能な電流負荷駆動回路を提供することにある。
上記の課題を解決するために、各発明は、以下のような構成からなる。
第１の発明は、電流負荷（例えば図１、図２のＬＥＤ４）を駆動する電流負荷駆動回路であって、
第１カレントミラー回路（例えば図１の第１カレントミラー回路１ａ、図２の第１カレントミラー回路１ｂ）と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路（例えば図１の第２カレントミラー回路２ａ、図２の第２カレントミラー回路２ｂ）と、を備え、
前記第１カレントミラー回路及び前記第２カレントミラー回路の全体を前記第１カレントミラー回路又は前記第２カレントミラー回路の電圧経路上で分割した入力回路（例えば図１の入力回路５ａ、図２の入力回路５ｂ）、出力回路（例えば図１の出力回路７ａ、図２の出力回路７ｂ）を有し、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路（例えば図１の制御端子Ｔ１、インバータ１１、及びＮ型ＭＯＳトランジスタＮ３の構成、図２の制御端子Ｔ１、インバータ１１、及びＰ型ＭＯＳトランジスタＰ３の構成）を有することを特徴とするものである。
第２の発明は、電流負荷（例えば図１、図２のＬＥＤ４）を駆動する電流負荷駆動回路であって、
第１カレントミラー回路（例えば図１の第１カレントミラー回路１ａ、図２の第１カレントミラー回路１ｂ）と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路（例えば図１の第２カレントミラー回路２ａ、図２の第２カレントミラー回路２ｂ）と、を備え、
前記第１カレントミラー回路及び前記第２カレントミラー回路は、全体が前記第１カレントミラー回路又は前記第２カレントミラー回路の電圧経路上で分割されて入力回路（例えば図１の入力回路５ａ、図２の入力回路５ｂ）、出力回路（例えば図１の出力回路７ａ、図２の出力回路７ｂ）を成すように半導体基板上に作成され、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路（例えば図１の制御端子Ｔ１、インバータ１１、及びＮ型ＭＯＳトランジスタＮ３の構成、図２の制御端子Ｔ１、インバータ１１、及びＰ型ＭＯＳトランジスタＰ３の構成）を有することを特徴とするものである。
このような構成によれば、ゲートアレイ等で構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくした上、電流負荷駆動回路で電流負荷を停止する際に、制御信号を与えて電流負荷両端の電圧を一致させることにより、電流負荷を高速に停止させることが可能となる。この結果、電流負荷がＬＥＤである場合には高速消灯できるため、可視光による高速通信分野での利用が期待できる。
第３の発明の電流負荷駆動回路は、
前記第１カレントミラー回路は、少なくとも一対の一導電型の電界効果トランジスタ（例えば図１のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２、図２のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２）を有し、
前記第２カレントミラー回路は、少なくとも一対の前記一導電型とは逆極性の逆導電型の電界効果トランジスタ（例えば図１のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２、図２のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２）を有し、
前記電圧制御回路は、前記一導電型の高耐圧電界効果トランジスタ（例えば図１のＮ型ＭＯＳトランジスタＮ３、図２のＰ型ＭＯＳトランジスタＰ３）を有し、
前記高耐圧電界効果トランジスタと、前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタのうちの出力増幅段側のもの（例えば図１のＰ型ＭＯＳトランジスタＰ２、図２のＮ型ＭＯＳトランジスタＮ２）とは、前記半導体基板上で前記第１カレントミラー回路における前記一導電型の電界効果トランジスタ、及び前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタの入力増幅段側のもの（例えば図１のＰ型ＭＯＳトランジスタＰ１、図２のＮ型ＭＯＳトランジスタＮ１）よりも外側の周辺部分に配置されたことを特徴とするものである。
このような構成によれば、半導体基板上で高耐圧、高耐電流の電界効果トランジスタを各カレントミラー回路に用いられる低耐圧、低耐電流の電界効果トランジスタの周囲に配置したチップ構成とできるため、高耐圧、高耐電流の電界効果トランジスタに対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、外部から混入するノイズの影響を十分に回避できる。
第４の発明の電流負荷駆動回路は、
前記電圧制御回路は、前記制御信号を与えるための制御端子（例えば図１の制御端子Ｔ１、図２の制御端子Ｔ１）と、前記高耐圧電界効果トランジスタのゲート電極側へ印加するゲートバイアス電圧を前記制御信号の排他信号出力として生成するＮＯＴ回路（例えば図１のインバータ１１、図２のインバータ１１）と、を備え、
前記制御端子は、前記半導体基板上で周辺部分に配置されたことを特徴とするものである。
このような構成においても、チップ構成上で高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備するようにして第３の発明の場合と同様な作用効果を持たせることができる。
第５の発明は、電流負荷（例えば図３、図４のＬＥＤ４）を駆動する電流負荷駆動回路であって、
第１カレントミラー回路（例えば図３の第１カレントミラー回路１ａ、図４の第１カレントミラー回路１ｂ）と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅して出力する第２カレントミラー回路（例えば図３の第２カレントミラー回路２ｃ、図４の第２カレントミラー回路２ｄ）と、
前記第２カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第３カレントミラー回路（例えば図３の第３カレントミラー回路３ａ、図４の第２カレントミラー回路３ｂ）と、を備え、
前記第１乃至第３乃至第３カレントミラー回路の全体を前記第１カレントミラー回路及び前記第２カレントミラー回路の電圧経路上で分割した入力回路（例えば図３の入力回路５ａ、図４の入力回路５ｂ）、中間回路（例えば図３の中間回路６ａ、図４の中間回路６ｂ）、出力回路（例えば図３の出力回路７ｃ、図４の出力回路７ｄ）を有し、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路（例えば図３の制御端子Ｔ１、インバータ１１、及びＰ型ＭＯＳトランジスタＰ３の構成、図４の制御端子Ｔ１、インバータ１１、及びＮ型ＭＯＳトランジスタＮ３の構成）を有することを特徴とするものである。
第６の発明は、電流負荷（例えば図３、図４のＬＥＤ４）を駆動する電流負荷駆動回路であって、
第１カレントミラー回路（例えば図３の第１カレントミラー回路１ａ、図４の第１カレントミラー回路１ｂ）と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅して出力する第２カレントミラー回路（例えば図３の第２カレントミラー回路２ｃ、図４の第２カレントミラー回路２ｄ）と、
前記第２カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第３カレントミラー回路（例えば図３の第３カレントミラー回路３ａ、図４の第２カレントミラー回路３ｂ）と、を備え、
前記第１乃至第３カレントミラー回路は、全体が前記第１カレントミラー回路及び前記第２カレントミラー回路の電圧経路上で分割されて入力回路（例えば図３の入力回路５ａ、図４の入力回路５ｂ）、中間回路（例えば図３の中間回路６ａ、図４の中間回路６ｂ）、出力回路（例えば図３の出力回路７ｃ、図４の出力回路７ｄ）を成すように半導体基板上に作成され、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路（例えば図３の制御端子Ｔ１、インバータ１１、及びＰ型ＭＯＳトランジスタＰ３の構成、図４の制御端子Ｔ１、インバータ１１、及びＮ型ＭＯＳトランジスタＮ３の構成）を有することを特徴とするものである。
このような構成の場合も、第１の発明及び第２の発明の場合と同様に、ゲートアレイ等で構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくした上、電流負荷駆動回路で電流負荷を停止する際に、制御信号を与えて電流負荷両端の電圧を一致させることにより、電流負荷を高速に停止させることが可能となる。この結果、電流負荷がＬＥＤである場合には高速消灯できるため、可視光による高速通信分野での利用が期待できる。
第７の発明の電流負荷駆動回路は、
前記第１カレントミラー回路は、少なくとも一対の一導電型の電界効果トランジスタ（例えば図３のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２、図４のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２）を有し、
前記第２カレントミラー回路は、少なくとも一対の前記一導電型とは逆極性の逆導電型の電界効果トランジスタ（例えば図３のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２、図４のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２）を有し、
前記第３カレントミラー回路は、少なくとも一対の前記一導電型の電界効果トランジスタ（例えば図３のＮ型ＭＯＳトランジスタＮ３及びＮ型ＭＯＳトランジスタＮ４、図４のＰ型ＭＯＳトランジスタＰ３及びＰ型ＭＯＳトランジスタＰ４）を有し、
前記電圧制御回路は、前記逆導電型の高耐圧電界効果トランジスタ（例えば図３のＰ型ＭＯＳトランジスタＰ３、図４のＮ型ＭＯＳトランジスタＮ３）を有し、
前記高耐圧電界効果トランジスタと、前記第３カレントミラー回路における前記一導電型の電界効果トランジスタのうちの出力増幅段側のもの（例えば図３のＮ型ＭＯＳトランジスタＮ４、図４のＰ型ＭＯＳトランジスタＰ４）とは、前記半導体基板上で前記第１カレントミラー回路における前記一導電型の電界効果トランジスタ、前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタ、及び前記第３カレントミラー回路における前記一導電型の電界効果トランジスタの入力増幅段側のもの（例えば図３のＮ型ＭＯＳトランジスタＮ３、図４のＰ型ＭＯＳトランジスタＰ３）よりも外側の周辺部分に配置されたことを特徴とするものである。
このような構成の場合も、半導体基板上で高耐圧、高耐電流の電界効果トランジスタを各カレントミラー回路に用いられる低耐圧、低耐電流の電界効果トランジスタの周囲に配置したチップ構成とできるため、第３の発明の場合と同等な作用効果を奏する。
第８の発明の電流負荷駆動回路は、
前記電圧制御回路は、前記制御信号を与えるための制御端子（例えば図３の制御端子Ｔ１、図４の制御端子Ｔ１）と、前記高耐圧電界効果トランジスタのゲート電極側へ印加するゲートバイアス電圧を前記制御信号の排他信号出力として生成するＮＯＴ回路（例えば図３のインバータ１１、図４のインバータ１１）と、を備え、
前記制御端子は、前記半導体基板上で周辺部分に配置されたことを特徴とするものである。
このような構成の場合も、チップ構成上で高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備するようにして第７の発明の場合と同様な作用効果を持たせることができる。
第９の発明は、
電流負荷を駆動する電流負荷駆動回路であって、
第１カレントミラー回路と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路と、
前記電流負荷の駆動停止時に、該電流負荷の両端電位差を、設定した電圧値とする電位差設定手段と、を備えることを特徴とするものである。
このような構成によれば、ゲートアレイ等で構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくした上、電流負荷駆動回路で電流負荷を停止する際に、電流負荷両端の電位差を設定した電圧値とすることにより、電流負荷を高速に停止させることが可能となる。また、電流負荷に電流制限抵抗を備えることも不要となる。
以下、本発明の電流負荷駆動回路の幾つかの実施形態について、図面を参照して説明する。
（第１実施形態）
本発明の第１実施形態に係る電流負荷駆動回路は、図１に示すように、ゲート電極同士が接続された一対のＮ型ＭＯＳトランジスタＮ１、Ｎ２を備えた第１カレントミラー回路１ａと、ゲート電極同士が接続された一対のＰ型ＭＯＳトランジスタＰ１、Ｐ２を備えると共に、インバータ（ＮＯＴ回路）１０及び伝送ゲート９から成るスイッチ回路Ｓ、並びにこのスイッチ回路Ｓに接続されたクランプ回路１６として働くＰ型ＭＯＳトランジスタＰ３を備えた第２カレントミラー回路２ａと、インバータ（ＮＯＴ回路）１１及び高耐圧Ｎ型ＭＯＳトランジスタＮ３を備えると共に、制御端子Ｔ１を介して外部から与えられる制御信号に応じて電流負荷（ＬＥＤ４）における固定電圧の入力端と逆側の端子に印加される電圧を制御する電圧制御回路と、を備えて構成され、ＩＣ用デバイス側から観てＬＥＤ４に対して電流を押し込む形式のソース電流によりＬＥＤ４を直接駆動する回路である。
このうち、第１カレントミラー回路１ａにおいて、ＭＯＳトランジスタＮ１については、ドレイン電極が電流源（定電流源）８を介在して第１の電源電圧ＶＤＤに接続されると共に、ソース電極が第２の電源電圧ＶＳＳに接続され、且つドレイン電極及びゲート電極が結線されている。ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶＳＳに接続されている。
第２カレントミラー回路２ａにおいて、ＭＯＳトランジスタＰ１については、ソース電極が第１の電源電圧ＶＤＤに接続され、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極と接続されている。ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶＤＤに接続され、ドレイン電極がＬＥＤ４に接続されている。尚、ＬＥＤ４の残りの端子は第２の電源電圧ＶＳＳに接続される。クランプ回路１６となるＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶＤＤに接続され、ドレイン電極がＭＯＳトランジスタＰ１、Ｐ２のゲート電極に接続されると共に、スイッチ回路Ｓの伝送ゲート９に接続され、ゲート電極がスイッチ回路Ｓのインバータ１０及び伝送ゲート９に接続されると共に、制御端子Ｔ１に接続されている。スイッチ回路Ｓにおけるインバータ１０及び伝送ゲート９は互いに接続されており、伝送ゲート９はＭＯＳトランジスタＮ２及びＭＯＳトランジスタＰ１のドレイン電極同士の接続線に接続されている。
電圧制御回路において、高耐圧Ｎ型ＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶＳＳに接続され、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン電極及びＭＯＳトランジスタＰ２のドレイン電極の接続線に接続される）、ゲート電極がインバータ１１の出力側に接続されている。インバータ１１の入力側には制御端子Ｔ１が接続されている。インバータ１１は、制御端子Ｔ１を介して外部から与えられる制御信号の排他信号を出力して高耐圧Ｎ型ＭＯＳトランジスタＮ３へゲートバイアス電圧として印加する。
次に、第１実施形態の具体的な説明をするのに先立って、本発明の構成の基本的な考え方について、第１実施形態を参照して説明する。
第１実施形態は、図１に示すように、ＭＯＳトランジスタＮ１のドレイン電極には電流源８が接続点ＮＤ１を介在させて直列接続されており、接続点ＮＤ１には接続点ＮＤ２を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に接続されており、接続点ＮＤ１には電流Ｉ１が流れる第１電流経路が存在する。
また、ＭＯＳトランジスタＮ２のドレイン電極とＭＯＳトランジスタＰ１のドレイン電極が接続点ＮＤ３を介在させて直列接続されており、接続点ＮＤ３は接続点ＮＤ４を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に接続されており、接続点ＮＤ３には電流Ｉ２が流れる第２電流経路が存在する。
更に、ＭＯＳトランジスタＰ２のドレイン電極とＬＥＤ４とが接続点ＮＤ５を介在させて直列接続されており、接続点ＮＤ５には電流Ｉ３が流れる第３電流経路が存在する。
加えて、第１実施形態は、ＭＯＳトランジスタＮ１、Ｎ２のゲート電極同士を電気的に接続した経路であって、上記第１電流経路に電流Ｉ１が流れた結果として生成される電圧のみが意味を持つ第１電圧経路と、ＭＯＳトランジスタＰ１、Ｐ２のゲート電極同士を電気的に接続した経路であって、上記第２電流経路に電流Ｉ２が流れた結果として生成される電圧のみが意味を持つ第２電圧経路と、を含んでいる。
このような電流経路と電圧経路とを含む回路を、半導体基板上等に作成する場合、電流経路と電圧経路ではＭＯＳトランジスタ（能動素子）等の他に内部配線をそれぞれ含むことになる。
こうした場合、電流経路では、内部配線の長さが長くなると、内部配線に伴う配線抵抗や寄生容量によって動作特性が低下する恐れがある。一方、電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響は無視でき、内部配線の長さが長くなっても動作特性が低下する恐れは殆どない。
そこで、第１実施形態では、半導体基板上等に作成する際、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくするために、回路全体を分割又は分離するようにし、その分割又は分離のための境界を電圧経路上に設けるようにした。
このような基本的な考えに基づき、第１実施形態では、回路全体を入力回路と出力回路とに分割または分離するようにし、その分割位置または分離位置を第１カレントミラー回路１ａの電圧経路である第１電圧経路上に設けるようにした。具体的には、ゲートアレイ等によって半導体基板上に作成される際、入力回路５ａと出力回路７ａとを分割した形態で半導体基板上にそれぞれ作成し、その入力回路５ａと出力回路７ａとの分割位置を内部配線によって電気的に接続するようにした。
以下、第１実施形態の各部の動作について説明する。
第１カレントミラー回路１ａでは、第１の電源電圧ＶＤＤが電流源８を介在させてＭＯＳトランジスタＮ１のドレイン電極に印加され、その電流源８の電流Ｉ１をそれぞれソース電極、ドレイン電極に第２の電源電圧ＶＳＳが印加されたＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ２として出力する。
第２カレントミラー回路２ａは、第１カレントミラー回路１ａの出力電流Ｉ２をそれぞれソース電極に第１の電源電圧ＶＤＤが印加されたＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力し、この電流Ｉ３によってＬＥＤ４を点灯する。
ここで、スイッチ回路Ｓは、制御端子Ｔ１に入力された制御信号によって、ＭＯＳトランジスタＰ１のゲート電極とドレイン電極との間の接続をオンオフする。クランプ回路１６として働くＭＯＳトランジスタＰ３は、制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によって、ＭＯＳトランジスタＰ１、Ｐ２の各ゲート電極を第１の電源電圧ＶＤＤに固定する。伝送ゲート９には、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ３からスイッチ回路Ｓ経由で接続点ＮＤ４を介在してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。
また、電圧制御回路では、制御端子Ｔ１に入力された制御信号をインバータ１１で反転した信号（制御信号の排他信号）をゲートバイアス電圧として入力した高耐圧Ｎ型ＭＯＳトランジスタＮ３が、ＬＥＤ４の接続点ＮＤ５側の端子へ印加される電圧を他端側の電圧ＶＳＳと一致させるように働く。即ち、高耐圧Ｎ型ＭＯＳトランジスタＮ３には、第２の電源電圧ＶＳＳがソース電極に印加されており、インバータ１１からの反転信号で駆動されたとき、高耐圧Ｎ型ＭＯＳトランジスタＮ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン側の電圧は、ほぼソース電圧（第２の電源電圧ＶＳＳ）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
即ち、第１実施形態の電流負荷駆動回路では、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
ところで、第１実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ａにおけるＭＯＳトランジスタＮ１、Ｎ２と、第２カレントミラー回路２ａにおけるＭＯＳトランジスタＰ１、Ｐ３とは、電流負荷駆動回路における高耐圧Ｎ型ＭＯＳトランジスタＮ３や出力回路７ａにおける出力増幅段となるＭＯＳトランジスタＰ２よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＰ２やＭＯＳトランジスタＮ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
次に、このような構成からなる第１実施形態の動作例について、図１を参照して詳細に説明する。
ここで、電流源８の電流値がＩ１であるとすると、第１カレントミラー回路１ａにおいては、キルヒホッフの法則より、接続点ＮＤ１では電流源８により流出する電流量と同じ電流が流入することになる。しかし、接続点ＮＤ２を介して接続されているのはＭＯＳトランジスタＮ１、Ｎ２のゲート電極でのみであり、その終端抵抗値が極めて大きいため、接続点ＮＤ２から接続点ＮＤ１への電流は発生しない。その結果、第１カレントミラー回路１ａを構成するＭＯＳトランジスタＮ１のドレイン電極−ソース電極間には、電流源８で決定された電流Ｉ１が流れることになる。このことから、第１の電源電圧ＶＤＤの印加部から電流源８を介在させてＭＯＳトランジスタＮ１を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第１電流経路と見なすことが出来る。
一方、接続点ＮＤ１から接続点ＮＤ２を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ１がＭＯＳトランジスタＮ１のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ１に電圧が発生する。この電圧降下により発生した電圧が接続点ＮＤ２を介してＭＯＳトランジスタＮ１のゲート電極に印加される。このため、ＭＯＳトランジスタＮ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ１の任意の動作点で安定する。このため、接続点ＮＤ１から接続点ＮＤ２を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第１電圧経路と見なすことが出来、ＭＯＳトランジスタＮ１の電圧降下分の電圧が、ＭＯＳトランジスタＮ２のゲート電極へ印加される。
ＭＯＳトランジスタＮ１、Ｎ２において、ＭＯＳトランジスタＮ１の閾値電圧をＶＴＮ１、ＭＯＳトランジスタＮ１のゲート電極−ソース電極間の電圧をＶＧＳＮ１、ＭＯＳトランジスタＮ１の増幅率をβＮ１とすると、電流Ｉ１はＩ１＝（βＮ１／２）×（ＶＧＳＮ１−ＶＴＮ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＮ２の閾値電圧をＶＴＮ２、ＭＯＳトランジスタＮ２のゲート電極−ソース電極間の電圧をＶＧＳＮ２、ＭＯＳトランジスタＮ２の増幅率をβＮ２とすると、電流Ｉ２はＩ２＝(βＮ２／２)×（ＶＧＳＮ２−ＶＴＮ２）2なる関係で表わされる。ＭＯＳトランジスタＮ１、Ｎ２が同一特性のＭＯＳトランジスタであると、ＶＴＮ１＝ＶＴＮ２であり、ＭＯＳトランジスタＮ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＮ２のゲート電極の電位は同一であるので、ＶＧＳＮ１＝ＶＧＳＮ２となるため、電流増幅率Ｉ２／Ｉ１はＩ２／Ｉ１＝βＮ２／βＮ１なる関係で表わされる。
これにより、第１カレントミラー回路１ａにおける電流Ｉ２は、電流Ｉ１とＭＯＳトランジスタＮ１、Ｎ２のβ比とにより決定されることになる。
第２カレントミラー回路２ａにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＮ２により流出する電流量Ｉ２と同じ電流が流入することになる。しかし接続点ＮＤ４に接続されているのはスイッチ回路Ｓを介在させたＭＯＳトランジスタＰ１、Ｐ２のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ４から接続点ＮＤ３への電流は発生しない。その結果、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ１で決定された電流Ｉ２が流れることになる。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ１、接続点ＮＤ３、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第２電流経路と見なすことが出来る。
他方、接続点ＮＤ３からスイッチ回路Ｓを経由して接続点ＮＤ４を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＰ１のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓを経由して接続点ＮＤ４を介してＭＯＳトランジスタＰ１のゲート電極に印加される。ＭＯＳトランジスタＰ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ１の任意の動作点で安定する。このため、接続点ＮＤ３からスイッチ回路Ｓを介在して接続点ＮＤ４を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＰ１による電圧降下分の電圧がＭＯＳトランジスタＰ２のゲート電極へ印加される。
スイッチ回路Ｓは、制御端子Ｔ１に入力された制御信号によって、ＭＯＳトランジスタＰ１のゲート電極とドレイン電極との間の接続をオンオフできる。スイッチ回路Ｓでは、制御信号として高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路１６のＭＯＳトランジスタＰ３（ソース電極に第１の電源電圧ＶＤＤが印加される）が制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によってＭＯＳトランジスタＰ１、Ｐ２のゲート電極を第１の電源電圧ＶＤＤに固定し、第２カレントミラー回路２ａによるＬＥＤ４の点灯を行わせ、制御信号として低レベル（Ｌｏｗ）を入力してオフとするときは、クランプ回路１６のＭＯＳトランジスタＰ３が制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によってＭＯＳトランジスタＰ２をオフにして第１カレントミラー回路１ａにおけるＭＯＳトランジスタＮ１の電流を流れなくしてＬＥＤ４の消灯を行わせることができる。
電圧制御回路では、スイッチ回路Ｓがオンのとき、高レベル（Ｈｉｇｈ）の制御信号がインバータ１１に入力され、インバータ１１からは低レベル（Ｌｏｗ）の信号（制御信号の排他信号（反転信号））がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。第２の電源電圧ＶＳＳがソース電極に印加されたＭＯＳトランジスタＮ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＰ２を流れる電流Ｉ３は接続点ＮＤ５からＬＥＤ４に流れる。接続点ＮＤ４及び接続点ＮＤ５の間には電流が流れない。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ２、接続点ＮＤ５、ＬＥＤ４を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第３電流経路と見なすことが出来る。
これに対し、スイッチ回路Ｓがオフのとき、電圧制御回路では、低レベル（Ｌｏｗ）の制御信号がインバータ１１に入力され、インバータ１１からは高レベル（Ｈｉｇｈ）の信号（制御信号の排他信号（反転信号））がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加されるため、ＭＯＳトランジスタＮ３は駆動してドレイン電極側の電圧が第２の電源電圧ＶＳＳとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。
ＭＯＳトランジスタＰ１、Ｐ２において、ＭＯＳトランジスタＰ１の閾値電圧をＶＴＮ１、ＭＯＳトランジスタＰ１のゲート電極−ソース電極間の電圧をＶＧＳＰ１、ＭＯＳトランジスタＰ１の増幅率をβＰ１とすると、電流Ｉ２はＩ２＝（βＰ１／２）×（ＶＧＳＰ１−ＶＴＰ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＰ２の閾値電圧をＶＴＰ２、ＭＯＳトランジスタＰ２のゲート電極−ソース電極間の電圧をＶＧＳＰ２、ＭＯＳトランジスタＰ２の増幅率をβＰ２とすると、電流Ｉ３はＩ３＝（βＰ２／２）×（ＶＧＳＰ２−ＶＴＰ２）2なる関係で表わされる。
ＭＯＳトランジスタＰ１、Ｐ２が同一特性のＭＯＳトランジスタであると、ＶＴＰ１＝ＶＴＰ２であり、ＭＯＳトランジスタＰ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ２のゲート電極の電位は同一であるので、ＶＧＳＰ１＝ＶＧＳＰ２となるため、電流増幅率Ｉ３／Ｉ２はＩ３／Ｉ２＝βＰ２／βＰ１なる関係で表わされる。
これにより、第２カレントミラー回路２ａにおける出力電流Ｉ３は、電流Ｉ２とＭＯＳトランジスタＰ１、Ｐ２のβ比とにより決定されることになる。この電流Ｉ３によりＬＥＤ４を点灯する。
例えば電流源８の電流Ｉ１が１ｍＡで、ＭＯＳトランジスタＮ１、Ｎ２の増幅率が同じであり、ＭＯＳトランジスタＰ２の増幅率がＭＯＳトランジスタＰ１の増幅率の１０倍とした条件下では、ＭＯＳトランジスタＰ２に流れる電流Ｉ３は１０ｍＡとなり、この電流によってＬＥＤ４が点灯される。
このように、第１実施形態では、電流源８の電流値Ｉ１を第１カレントミラー回路１ａ、第２カレントミラー回路２ａによって電流増幅して電流Ｉ３を得て、これにより出力回路７ａからＬＥＤ４に所定の電流を流して点灯させることができ、しかも消灯時には同等に出力回路７ａに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
また、第１実施形態の場合、第１カレントミラー回路１ａおよび第２カレントミラー回路２ａによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第２の電源電圧ＶＳＳとの間に介在されていた電流制限抵抗が不要となる。
更に、第１実施形態では、回路全体を入力回路５ａと出力回路７ａとに分割し、その分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路に設けるようにしたことで、入力回路５ａと出力回路７ａとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイなどで構成する場合に、その入力回路５ａと出力回路７ａとを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第１実施形態によれば、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
尚、第１実施形態では、回路全体を入力回路５ａと出力回路７ａとに分割し、その分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路上に設けるようにした場合を説明したが、その分割位置を第２カレントミラー回路２ａの電圧経路である第２電圧経路上に設けるようにしても良い。特にＭＯＳトランジスタＰ２、Ｎ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＮ１、Ｎ２、Ｐ１と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。このことからもＭＯＳトランジスタＰ１、Ｐ２の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
（第２実施形態）
本発明の第２実施形態に係る電流負荷駆動回路は、図２に示すように、ゲート電極同士が接続された一対のＰ型ＭＯＳトランジスタＰ１、Ｐ２を備えた第１カレントミラー回路１ｂと、ゲート電極同士が接続された一対のＮ型ＭＯＳトランジスタＮ１、Ｎ２を備えると共に、インバータ（ＮＯＴ回路）１０及び伝送ゲート９から成るスイッチ回路Ｓ、並びにこのスイッチ回路Ｓに接続されたクランプ回路１７として働くＰ型ＭＯＳトランジスタＰ４を備えた第２カレントミラー回路２ｂと、インバータ（ＮＯＴ回路）１１及び高耐圧Ｐ型ＭＯＳトランジスタＰ３を備えると共に、制御端子Ｔ１を介して外部から与えられる制御信号に応じて電流負荷（ＬＥＤ４）における固定電圧の入力端と逆側の端子に印加される電圧を制御する電圧制御回路と、を備えて構成され、ＩＣ用デバイス側から観てＬＥＤ４に対して電流を引き込む形式のシンク電流によりＬＥＤ４を直接駆動する回路である。
このうち、第１カレントミラー回路１ｂにおいて、ＭＯＳトランジスタＰ１については、ドレイン電極が電流源８を介在して第２の電源電圧ＶＳＳに接続されると共に、ソース電極が第１の電源電圧ＶＤＤに接続され、且つドレイン電極及びゲート電極が結線されている。ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶＤＤに接続されている。
第２カレントミラー回路２ｂにおいて、ＭＯＳトランジスタＮ１については、ソース電極が第２の電源電圧ＶＳＳに接続され、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極と接続されている。ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶＳＳに接続され、ドレイン電極がＬＥＤ４に接続されている。尚、ＬＥＤ４の残りの端子は第１の電源電圧ＶＤＤに接続される。クランプ回路１７となるＭＯＳトランジスタＰ４については、ドレイン電極が第２の電源電圧ＶＳＳに接続され、ソース電極がＭＯＳトランジスタＮ１、Ｎ２のゲート電極に接続されると共に、スイッチ回路Ｓの伝送ゲート９に接続され、ゲート電極がスイッチ回路Ｓのインバータ１０及び伝送ゲート９に接続されると共に、制御端子Ｔ１に接続されている。スイッチ回路Ｓにおけるインバータ１０及び伝送ゲート９は互いに接続されており、伝送ゲート９はＭＯＳトランジスタＰ２及びＭＯＳトランジスタＮ１のドレイン電極同士の接続線に接続されている。
電圧制御回路において、高耐圧Ｐ型ＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶＤＤに接続され、ドレイン電極がＭＯＳトランジスタＮ２のソース電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン電極及びＭＯＳトランジスタＮ２のドレイン電極の接続線に接続される）、ゲート電極がインバータ１１の出力側に接続されている。インバータ１１の入力側には制御端子Ｔ１が接続されている。インバータ１１は、制御端子Ｔ１を介して外部から与えられる制御信号の排他信号を出力して高耐圧Ｐ型ＭＯＳトランジスタＰ３へゲートバイアス電圧として印加する。
次に、第２実施形態の具体的な説明をするのに先立って、本発明の構成の基本的な考え方について、第２実施形態を参照して説明する。
第２実施形態は、図２に示すように、ＭＯＳトランジスタＰ１のドレイン電極には電流源８が接続点ＮＤ１を介在させて直列接続されており、接続点ＮＤ１は接続点ＮＤ２を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に接続されており、接続点ＮＤ１には電流Ｉ１が流れる第１電流経路が存在する。
また、ＭＯＳトランジスタＰ２のドレイン電極とＭＯＳトランジスタＮ１のドレイン電極とが接続点ＮＤ３を介在させて直列接続されており、接続点ＮＤ３は接続点ＮＤ４を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に接続されており、接続点ＮＤ３には電流Ｉ２が流れる第２電流経路が存在する。
更に、ＭＯＳトランジスタＮ２のドレイン電極とＬＥＤ４とが接続点ＮＤ５を介在させて直列接続されていており、接続点ＮＤ５には電流Ｉ３が流れる第３電流経路が存在する。
加えて、第２実施形態は、ＭＯＳトランジスタＰ１、Ｐ２のゲート電極同士を電気的に接続した経路であって、上記第１電流経路に電流Ｉ１が流れた結果として生成される電圧のみが意味を持つ第１電圧経路と、ＭＯＳトランジスタＮ１、Ｎ２のゲート電極同士を電気的に接続した経路であって、上記第２電流経路に電流Ｉ２が流れた結果として生成される電圧のみが意味を持つ第２電圧経路と、を含んでいる。
このような電流経路と電圧経路とを含む回路を、半導体基板上等に作成する場合、電流経路と電圧経路とではＭＯＳトランジスタ（能動素子）等の他に内部配線をそれぞれ含むことになる。
こうした場合、電流経路では、内部配線の長さが長くなると、内部配線に伴う配線抵抗や寄生容量によって動作特性が低下する恐れがある。一方、電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響は無視でき、内部配線の長さが長くなっても動作特性が低下する恐れは殆どない。
そこで、第２実施形態においても、半導体基板上等に作成する際、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくするために、回路全体を分割又は分離するようにし、その分割又は分離のための境界を電圧経路上に設けるようにする。
このような基本的な考えに基づき、第２実施形態では、回路全体を入力回路と出力回路とに分割又は分離するようにし、その分割位置又は分離位置を第１カレントミラー回路１ｂの電圧経路である第１電圧経路上に設けるようにした。具体的には、ゲートアレイ等によって半導体基板上に作成される際、入力回路５ｂと出力回路７ｂとを分割した形態で半導体基板上にそれぞれ作成し、その入力回路５ｂと出力回路７ｂとの分割位置を内部配線によって電気的に接続するようにした。
以下、第２実施形態の各部の動作について説明する。
第１カレントミラー回路１ｂでは、第１の電源電圧ＶＤＤがＭＯＳトランジスタＰ１、Ｐ２のソース電極にそれぞれ印加され、ＭＯＳトランジスタＰ１のドレイン電極に接続された電流源８の電流Ｉ１が接続点ＮＤ１を流れ、ＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ２として出力する。
第２カレントミラー回路２ｂは、第１カレントミラー回路１ｂの出力電流Ｉ２をそれぞれソース電極に第２の電源電圧ＶＳＳが印加されたＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力し、この電流Ｉ３によってＬＥＤ４を点灯する。
ここで、スイッチ回路Ｓは、制御端子Ｔ１に入力された制御信号によって、ＭＯＳトランジスタＮ１のゲート電極とドレイン電極との間の接続をオンオフする。クランプ回路１７として働くＭＯＳトランジスタＰ４は、制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によって、ＭＯＳトランジスタＮ１、Ｎ２の各ゲート電極を第１の電源電圧ＶＤＤに固定する。伝送ゲート９には、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ３からスイッチ回路Ｓ経由で接続点ＮＤ４を介在してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。
また、電圧制御回路では、制御端子Ｔ１に入力された制御信号をインバータ１１で反転した信号（制御信号の排他信号）をゲートバイアス電圧として入力した高耐圧Ｐ型ＭＯＳトランジスタＰ３が、ＬＥＤ４の接続点ＮＤ５側の端子へ印加される電圧を他端側の電圧ＶＤＤと一致させるように働く。即ち、高耐圧Ｐ型ＭＯＳトランジスタＰ３には、第１の電源電圧ＶＤＤがソース電極に印加されており、インバータ１１からの反転信号で駆動されたとき、高耐圧Ｐ型ＭＯＳトランジスタＰ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン側の電圧は、ほぼソース電圧（第１の電源電圧ＶＤＤ）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
即ち、第２実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
ところで、第２実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ｂにおけるＭＯＳトランジスタＰ１、Ｐ２と、第２カレントミラー回路２ｂにおけるＭＯＳトランジスタＮ１、Ｐ４とは、電流負荷駆動回路における高耐圧Ｐ型ＭＯＳトランジスタＰ３や出力回路７ｂにおける出力増幅段となるＭＯＳトランジスタＮ２よりも低耐圧又は低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＮ２やＭＯＳトランジスタＰ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
次に、このような構成からなる第２実施形態の動作例について、図２を参照して詳細に説明する。
ここで、電流源８の電流値がＩ１であるとすると、第１カレントミラー回路１ｂにおいては、キルヒホッフの法則より、接続点ＮＤ１では電流源８により流出する電流量と同じ電流が流入することになる。しかし、接続点ＮＤ２を介して接続されているのはＭＯＳトランジスタＰ１、Ｐ２のゲート電極でのみであり、その終端抵抗値が極めて大きいため、接続点ＮＤ２から接続点ＮＤ１への電流は発生しない。その結果、第１カレントミラー回路１ｂを構成するＭＯＳトランジスタＰ１のソース電極−ドレイン電極間には、電流源８で決定された電流Ｉ１が流れることになる。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ１、接続点ＮＤ１、電流源８を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第１電流経路と見なすことが出来る。
一方、接続点ＮＤ１から接続点ＮＤ２を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ１がＭＯＳトランジスタＰ１のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ１に電圧が発生する。この電圧降下により発生した電圧が接続点ＮＤ２を介してＭＯＳトランジスタＰ１のゲート電極に印加される。このため、ＭＯＳトランジスタＰ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ１の任意の動作点で安定する。このため、接続点ＮＤ１から接続点ＮＤ２を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第１電圧経路と見なすことが出来、ＭＯＳトランジスタＰ１の電圧降下分の電圧が、ＭＯＳトランジスタＰ２のゲート電極へ印加される。
ＭＯＳトランジスタＰ１、Ｐ２において、ＭＯＳトランジスタＰ１の閾値電圧をＶＴＰ１、ＭＯＳトランジスタＰ１のゲート電極−ソース電極間の電圧をＶＧＳＰ１、ＭＯＳトランジスタＰ１の増幅率をβＰ１とすると、電流Ｉ１はＩ１＝（βＰ１／２）×（ＶＧＳＰ１−ＶＴＰ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＰ２の閾値電圧をＶＴＰ２、ＭＯＳトランジスタＰ２のゲート電極−ソース電極間の電圧をＶＧＳＰ２、ＭＯＳトランジスタＰ２の増幅率をβＰ２とすると、電流Ｉ２はＩ２＝(βＰ２／２)×（ＶＧＳＰ２−ＶＴＰ２）2なる関係で表わされる。ＭＯＳトランジスタＰ１、Ｐ２が同一特性のＭＯＳトランジスタであると、ＶＴＰ１＝ＶＴＰ２であり、ＭＯＳトランジスタＰ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ２のゲート電極の電位は同一であるので、ＶＧＳＰ１＝ＶＧＳＰ２となるため、電流増幅率Ｉ２／Ｉ１はＩ２／Ｉ１＝βＰ２／βＰ１なる関係で表わされる。
これにより、第１カレントミラー回路１ｂにおける電流Ｉ２は、電流Ｉ１とＭＯＳトランジスタＰ１、Ｐ２のβ比とにより決定されることになる。
第２カレントミラー回路２ｂにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＰ２により流入する電流量Ｉ２と同じ電流が流出することになる。しかし接続点ＮＤ４に接続されているのはスイッチ回路Ｓを介在させたＭＯＳトランジスタＮ１、Ｎ２のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ３から接続点ＮＤ４への電流は発生しない。その結果、ＭＯＳトランジスタＮ１のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ２で決定された電流Ｉ２が流れることとなる。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ２、接続線ＮＤ３、ＭＯＳトランジスタＮ１を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第２電流経路と見なすことが出来る。
他方、接続点ＮＤ３からスイッチ回路Ｓを経由して接続点ＮＤ４を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＮ１のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓを経由して接続点ＮＤ４を介してＭＯＳトランジスタＮ１のゲート電極に印加される。ＭＯＳトランジスタＮ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ１の任意の動作点で安定する。このため、接続点ＮＤ３からスイッチ回路Ｓを介在して接続点ＮＤ４を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＮ１による電圧降下分の電圧がＭＯＳトランジスタＮ２のゲート電極へ印加される。
スイッチ回路Ｓは、制御端子Ｔ１に入力された制御信号によって、ＭＯＳトランジスタＮ１のゲート電極とドレイン電極との間の接続をオンオフできる。スイッチ回路Ｓでは、制御信号として高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路１７のＭＯＳトランジスタＰ４（ドレイン電極に第２の電源電圧ＶＳＳが印加される）が制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によってＭＯＳトランジスタＮ１、Ｎ２のゲート電極を第１の電源電圧ＶＤＤに固定し、第２カレントミラー回路２ｂによるＬＥＤ４の点灯を行わせ、制御信号として低レベル（Ｌｏｗ）を入力してオフとするときは、クランプ回路１７のＭＯＳトランジスタＰ４が制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によってＭＯＳトランジスタＮ２をオフにして第１カレントミラー回路２ａにおけるＭＯＳトランジスタＰ１の電流を流れなくしてＬＥＤ４の消灯を行わせることができる。
電圧制御回路では、スイッチ回路Ｓがオンのとき、高レベル（Ｈｉｇｈ）の制御信号がインバータ１１に入力され、インバータ１１からは低レベル（Ｌｏｗ）の信号（制御信号の排他信号（反転信号））がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。第１の電源電圧ＶＤＤがソース電極に印加された高耐圧Ｐ型ＭＯＳトランジスタＰ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＮ２で決まる電流Ｉ３はＬＥＤ４から接続点ＮＤ５を介してＭＯＳトランジスタＮ２に流れる。接続点ＮＤ４及び接続点ＮＤ５の間には電流が流れない。このことから、第１の電源電圧ＶＤＤの印加部からＬＥＤ４、接続点ＮＤ５、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第３電流経路と見なすことが出来る。
これに対し、スイッチ回路Ｓがオフのとき、電圧制御回路では、低レベル（Ｌｏｗ）の制御信号がインバータ１１に入力され、インバータ１１からは高レベル（Ｈｉｇｈ）の信号（制御信号の排他信号）がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加されるため、ＭＯＳトランジスタＰ３は駆動してドレイン電極側の電圧が第１の電源電圧ＶＤＤとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。
ＭＯＳトランジスタＮ１、Ｎ２において、ＭＯＳトランジスタＮ１の閾値電圧をＶＴＮ１、ＭＯＳトランジスタＮ１のゲート電極−ソース電極間の電圧をＶＧＳＮ１、ＭＯＳトランジスタＮ１の増幅率をβＮ１とすると、電流Ｉ２はＩ２＝（βＮ１／２）×（ＶＧＳＮ１−ＶＴＮ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＮ２の閾値電圧をＶＴＮ２、ＭＯＳトランジスタＮ２のゲート電極−ソース電極間の電圧をＶＧＳＮ２、ＭＯＳトランジスタＮ２の増幅率をβＮ２とすると、電流Ｉ３はＩ３＝（βＮ２／２）×（ＶＧＳＮ２−ＶＴＮ２）2なる関係で表わされる。
ＭＯＳトランジスタＮ１、Ｎ２が同一特性のＭＯＳトランジスタであると、ＶＴＮ１＝ＶＴＮ２であり、ＭＯＳトランジスタＮ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ２のゲート電極の電位は同一であるので、ＶＧＳＮ１＝ＶＧＳＮ２となるため、電流増幅率Ｉ３／Ｉ２はＩ３／Ｉ２＝βＮ２／βＮ１なる関係で表わされる。
これにより、第２カレントミラー回路２ｂにおける出力電流Ｉ３は、電流Ｉ２とＭＯＳトランジスタＮ１、Ｎ２のβ比とにより決定されることになる。この電流Ｉ３によりＬＥＤ４を点灯する。
例えば電流源８の電流Ｉ１が１ｍＡで、ＭＯＳトランジスタＰ１、Ｐ２の増幅率が同じであり、ＭＯＳトランジスタＮ２の増幅率がＭＯＳトランジスタＮ１の増幅率の１０倍とした条件下では、ＭＯＳトランジスタＮ２に流れる電流Ｉ３は１０ｍＡとなり、この電流によってＬＥＤ４が点灯される。
このように、第２実施形態では、電流源８の電流値Ｉ１を第１カレントミラー回路１ｂ、第２カレントミラー回路２ｂによって電流増幅して電流Ｉ３を得て、これによりＬＥＤ４から出力回路７ｂに所定の電流を流して点灯させることができ、しかも消灯時には同等に出力回路７ｂに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
また、第２実施形態の場合も、第１カレントミラー回路５ｂおよび第２カレントミラー回路７ｂによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶＤＤとの間に介在されていた電流制限抵抗が不要となる。
更に、第２実施形態においても、回路全体を入力回路５ｂと出力回路７ｂとに分割し、その分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路に設けるようにしたことで、入力回路５ｂと出力回路７ｂとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイなどで構成する場合に、その入力回路５ｂと出力回路７ｂとを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第２実施形態によれば、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
尚、第２実施形態では、回路全体を入力回路５ｂと出力回路７ｂとに分割し、その分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路上に設けるようにした場合を説明したが、その分割位置を第２カレントミラー回路２ｂの電圧経路である第２電圧経路上に設けるようにしても良い。特にＭＯＳトランジスタＮ２、ＭＯＳトランジスタＰ３は、半導体装置外部に直接接続され、且つ他のＭＯＳトランジスタＰ１、Ｐ２、Ｎ１と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。このことからもＭＯＳトランジスタＮ１、Ｎ２の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
（第３実施形態）
本発明の第３実施形態に係る電流負荷駆動回路は、図３に示すように、ゲート電極同士が接続された一対のＮ型ＭＯＳトランジスタＮ１、Ｎ２を備えた第１カレントミラー回路１ａと、ゲート電極同士が接続された一対のＰ型ＭＯＳトランジスタＰ１、Ｐ２を備えた第２カレントミラー回路２ｃと、ゲート電極同士が接続された一対のＮ型ＭＯＳトランジスタＮ３、Ｎ４を備えると共に、インバータ（ＮＯＴ回路）１０及び伝送ゲート９から成るスイッチ回路Ｓ、並びにこのスイッチ回路Ｓに接続されたクランプ回路１８として働くＰ型ＭＯＳトランジスタＰ４を備えた第３カレントミラー回路３ａと、インバータ（ＮＯＴ回路）１１及び高耐圧Ｐ型ＭＯＳトランジスタＰ３を備えると共に、制御端子Ｔ１を介して外部から与えられる制御信号に応じて電流負荷（ＬＥＤ４）における固定電圧の入力端と逆側の端子に印加される電圧を制御する電圧制御回路と、を備えて構成され、ＩＣ用デバイス側から観てＬＥＤ４に対して電流を引き込む形式のシンク電流によりＬＥＤ４を直接駆動する回路である。
このうち、第１カレントミラー回路１ａにおいて、ＭＯＳトランジスタＮ１については、ドレイン電極が電流源（定電流源）８を介在して第１の電源電圧ＶＤＤに接続されると共に、ソース電極が第２の電源電圧ＶＳＳに接続され、且つドレイン電極及びゲート電極が結線されている。ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶＳＳに接続されている。
第２カレントミラー回路２ｃにおいて、ＭＯＳトランジスタＰ１については、ソース電極が第１の電源電圧ＶＤＤに接続され、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極と接続されている。ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶＤＤに接続されている。
第３カレントミラー回路３ａにおいて、ＭＯＳトランジスタＮ３については、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極と接続され、ソース電極が第２の電源電圧ＶＳＳに接続されている。ＭＯＳトランジスタＮ４については、ドレイン電極がＬＥＤ４に接続され、ソース電極が第２の電源電圧ＶＳＳに接続されている。尚、ＬＥＤ４の残りの端子は第１の電源電圧ＶＤＤに接続される。クランプ回路１８となるＭＯＳトランジスタＰ４については、ドレイン電極が第２の電源電圧ＶＳＳに接続され、ソース電極がＭＯＳトランジスタＮ３、Ｎ４のゲート電極に接続されると共に、スイッチ回路Ｓの伝送ゲート９に接続され、ゲート電極がスイッチ回路Ｓのインバータ１０及び伝送ゲート９に接続されると共に、制御端子Ｔ１に接続されている。スイッチ回路Ｓにおけるインバータ１０及び伝送ゲート９は互いに接続されており、伝送ゲート９はＭＯＳトランジスタＰ２及びＭＯＳトランジスタＮ３のドレイン電極同士の接続線に接続されている。
電圧制御回路において、高耐圧Ｐ型ＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶＤＤに接続され、ドレイン電極がＭＯＳトランジスタＮ４のソース電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン電極及びＭＯＳトランジスタＮ４のドレイン電極の接続線に接続される）、ゲート電極がインバータ１１の出力側に接続されている。インバータ１１の入力側には制御端子Ｔ１が接続されている。インバータ１１は、制御端子Ｔ１を介して外部から与えられる制御信号の排他信号を出力して高耐圧Ｐ型ＭＯＳトランジスタＰ３へゲートバイアス電圧として印加する。
次に、第３実施形態の具体的な説明をするのに先立って、本発明の構成の基本的な考え方について、第３実施形態を参照して説明する。
第３実施形態の電流負荷駆動回路は、電流Ｉ１〜Ｉ４がそれぞれ流れる４つの第１乃至第４電流経路と、電流が流れることがなく、電圧のみが意味を持つ第１乃至第３電圧経路とを含んでいる。
第１電流経路は、ＭＯＳトランジスタＮ１のドレイン電極と第１の電源電圧ＶＤＤが印加される電流源８とが接続点ＮＤ１を介在して直列接続されており、電流Ｉ１が流れる経路である。接続点ＮＤ１は接続点ＮＤ２を介在してＭＯＳトランジスタＮ１、Ｎ２のゲート電極同士の結線に接続されている。
第２電流経路は、ＭＯＳトランジスタＰ１のドレイン電極とＭＯＳトランジスタＮ２のドレイン電極とが接続点ＮＤ３を介在して直列接続されており、電流Ｉ２が流れる経路である。接続点ＮＤ３は接続点ＮＤ４を介在してＭＯＳトランジスタＰ１、Ｐ２のゲート電極同士の結線に接続されている。
第３電流経路は、ＭＯＳトランジスタＰ２のドレイン電極とＭＯＳトランジスタＮ３のドレイン電極とが接続点ＮＤ５を介在して直列接続されており、電流Ｉ３が流れる経路である。接続点ＮＤ５はスイッチ回路Ｓを経由した接続点ＮＤ６を介在してＭＯＳトランジスタＮ３、Ｎ４のゲート電極同士の結線に接続されている。
第４電流経路は、ＭＯＳトランジスタＰ３のドレイン電極とＭＯＳトランジスタＮ４のドレイン電極とが接続点ＮＤ７を介在して直列接続されており、電流Ｉ４が流れる経路である。接続点ＮＤ７にはＬＥＤ４が接続され、ＬＥＤ４の残りの端子には第１の電源電圧ＶＤＤが印加される。
第１電圧経路は、ＭＯＳトランジスタＮ１のゲート電極とＭＯＳトランジスタＮ２のゲート電極とを電気的に接続した経路であり、上記第１電流経路に電流Ｉ１が流れた結果生成される電圧のみが意味を持つ。
第２電圧経路は、ＭＯＳトランジスタＰ１のゲート電極とＭＯＳトランジスタＰ２のゲート電極とを電気的に接続した経路であり、上記第２電流経路に電流Ｉ２が流れた結果生成される電圧のみが意味を持つ。
第３電圧経路は、ＭＯＳトランジスタＮ３のゲート電極とＭＯＳトランジスタＮ４のゲート電極とを電気的に接続した経路であり、上記第３電流経路に電流Ｉ３が流れた結果生成される電圧のみが意味を持つ。
このような電流経路と電圧経路とを含む回路を、半導体基板上等に作成する場合、電流経路と電圧経路とではＭＯＳトランジスタ（能動素子）等の他に内部配線をそれぞれ含むことになる。
こうした場合、電流経路では、内部配線の長さが長くなると、内部配線に伴う配線抵抗や寄生容量によって動作特性が低下する恐れがある。一方、電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響は無視でき、内部配線の長さが長くなっても動作特性が低下する恐れは殆どない。
そこで、第３実施形態においても、半導体基板上等に作成する際、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくするために、回路全体を分割又は分離するようにし、その分割又は分離のための境界を電圧経路上に設けるようにする。
このような基本的な考えに基づき、第３実施形態では、回路全体を入力回路、中間回路、出力回路に分割又は分離するようにし、その分割位置又は分離位置を第１カレントミラー回路１ａの電圧経路である第１電圧経路上と第２カレントミラー回路２ｃの電圧経路である第２電圧経路上とにそれぞれ設けるようにした。具体的には、ゲートアレイ等によって半導体基板上に作成される際、入力回路５ａ、中間回路６ａ、出力回路７ｃに分割した形態で半導体基板上にそれぞれ作成し、その各分割位置を内部配線によって電気的に接続するようにした。
以下、第３実施形態の各部の動作について説明する。
第１カレントミラー回路１ａでは、第１の電源電圧ＶＤＤが電流源８を介在させてＭＯＳトランジスタＮ１のドレイン電極に印加され、その電流源８の電流Ｉ１をそれぞれソース電極に第２の電源電圧ＶＳＳが印加されたＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ２として出力する。
第２カレントミラー回路２ｃは、第１カレントミラー回路１ａの出力電流Ｉ２をそれぞれソース電極に第１の電源電圧ＶＤＤが印加されたＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力する。
第３カレントミラー回路３ａは、第２カレントミラー回路２ｃの出力電流Ｉ３をそれぞれソース電極に第２の電源電圧ＶＳＳが印加されたＭＯＳトランジスタＮ３、Ｎ４の増幅率により決定される乗数倍に増幅して電流Ｉ４として出力し、この電流Ｉ４によってＬＥＤ４を点灯する。
ここで、スイッチ回路Ｓは、制御端子Ｔ１に入力された制御信号によって、ＭＯＳトランジスタＮ３のゲート電極とドレイン電極との間の接続をオンオフする。クランプ回路１８として働くＭＯＳトランジスタＰ４は、制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によって、ＭＯＳトランジスタＮ３、Ｎ４の各ゲート電極を第１の電源電圧ＶＤＤに固定する。伝送ゲート９には、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ５からスイッチ回路Ｓ経由で接続点ＮＤ６を介在してＭＯＳトランジスタＮ３、Ｎ４のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。
また、電圧制御回路では、制御端子Ｔ１に入力された制御信号をインバータ１１で反転した信号（制御信号の排他信号）をゲートバイアス電圧として入力した高耐圧Ｐ型ＭＯＳトランジスタＰ３が、ＬＥＤ４の接続点ＮＤ７側の端子へ印加される電圧を他端側の電圧ＶＤＤと一致させるように働く。即ち、高耐圧Ｐ型ＭＯＳトランジスタＰ３には、第１の電源電圧ＶＤＤがソース電極に印加されており、インバータ１１からの反転信号で駆動されたとき、高耐圧Ｐ型ＭＯＳトランジスタＰ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン側の電圧は、ほぼソース電圧（第１の電源電圧ＶＤＤ）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
即ち、第３実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
ところで、第３実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ａにおけるＭＯＳトランジスタＮ１、Ｎ２と、第２カレントミラー回路２ｃにおけるＭＯＳトランジスタＰ１、Ｐ２と、第３カレントミラー回路３ａにおけるＭＯＳトランジスタＮ３、Ｐ４とは、電流負荷駆動回路における高耐圧Ｐ型ＭＯＳトランジスタＰ３や出力回路７ｃにおける出力増幅段となるＭＯＳトランジスタＮ４よりも低耐圧又は低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＮ４やＭＯＳトランジスタＰ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
次に、このような構成からなる第３実施形態の動作例について、図３を参照して詳細に説明する。
但し、第１カレントミラー回路１ａについては、図１に示した第１実施形態の場合と同じであり、その出力電流Ｉ２は、電流Ｉ１とＭＯＳトランジスタＮ１、Ｎ２のβ比とにより決定されることになる。尚、ここでも第１の電源電圧ＶＤＤの印加部から電流源８を介在させてＭＯＳトランジスタＮ１を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第１電流経路とみなせる。
第２カレントミラー回路２ｃにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＮ２により流出する電流量Ｉ２と同じ電流が流入することになる。しかし接続点ＮＤ４に接続されているのはＭＯＳトランジスタＰ１、Ｐ２のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ４から接続点ＮＤ３への電流は発生しない。その結果、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ１で決定された電流Ｉ２が流れることになる。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ１、接続線ＮＤ３、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第２電流経路と見なすことが出来る。
一方、接続点ＮＤ３から接続点ＮＤ４を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＰ１のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧が接続点ＮＤ４を介してＭＯＳトランジスタＰ１のゲート電極に印加される。ＭＯＳトランジスタＰ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ１の任意の動作点で安定する。このため、接続点ＮＤ３から接続点ＮＤ４を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＰ１による電圧降下分の電圧がＭＯＳトランジスタＰ２のゲート電極へ印加される。
ＭＯＳトランジスタＰ１、Ｐ２において、ＭＯＳトランジスタＰ１の閾値電圧をＶＴＰ１、ＭＯＳトランジスタＰ１のゲート電極−ソース電極間の電圧をＶＧＳＰ１、ＭＯＳトランジスタＰ１の増幅率をβＰ１とすると、電流Ｉ２はＩ２＝（βＰ１／２）×（ＶＧＳＰ１−ＶＴＰ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＰ２の閾値電圧をＶＴＰ２、ＭＯＳトランジスタＰ２のゲート電極−ソース電極間の電圧をＶＧＳＰ２、ＭＯＳトランジスタＰ２の増幅率をβＰ２とすると、電流Ｉ３はＩ３＝（βＰ２／２）×（ＶＧＳＰ２−ＶＴＰ２）2なる関係で表わされる。
ＭＯＳトランジスタＰ１、Ｐ２が同一特性のＭＯＳトランジスタであると、ＶＴＰ１＝ＶＴＰ２であり、ＭＯＳトランジスタＰ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ２のゲート電極の電位は同一であるので、ＶＧＳＰ１＝ＶＧＳＰ２となるため、電流増幅率Ｉ３／Ｉ２はＩ３／Ｉ２＝βＰ２／βＰ１なる関係で表わされる。
これにより、第２カレントミラー回路２ｃにおける出力電流Ｉ３は、電流Ｉ２とＭＯＳトランジスタＰ１、Ｐ２のβ比とにより決定されることになる。
第３カレントミラー回路３ａにおいては、キルヒホッフの法則により、接続点ＮＤ５ではＭＯＳトランジスタＮ３により流出する電流量Ｉ３と同じ電流が流入することになる。しかし接続点ＮＤ５に接続されているのはスイッチ回路Ｓを介在させたＭＯＳトランジスタＮ３、Ｎ４のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ６から接続点ＮＤ５への電流は発生しない。その結果、ＭＯＳトランジスタＮ３のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ２で決定された電流Ｉ３が流れることとなる。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ２、接続点ＮＤ５、ＭＯＳトランジスタＮ３を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第３電流経路と見なすことが出来る。
更に、接続点ＮＤ５からスイッチ回路Ｓを経由して接続点ＮＤ６を介してＭＯＳトランジスタＮ３、Ｎ４のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ３がＭＯＳトランジスタＮ３のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ３のオン抵抗により電圧降下が発生するため、接続点ＮＤ５に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓを経由して接続点ＮＤ６を介してＭＯＳトランジスタＮ３のゲート電極に印加される。ＭＯＳトランジスタＮ３では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ３の任意の動作点で安定する。このため、接続点ＮＤ５からスイッチ回路Ｓを介在して接続点ＮＤ６を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第３電圧経路と見なすことが出来、ＭＯＳトランジスタＮ３による電圧降下分の電圧がＭＯＳトランジスタＮ４のゲート電極へ印加される。
スイッチ回路Ｓは、制御端子Ｔ１に入力された制御信号によって、ＭＯＳトランジスタＮ３のゲート電極とドレイン電極との間の接続をオンオフできる。スイッチ回路Ｓでは、制御信号として高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路１８のＭＯＳトランジスタＰ４（ドレイン電極に第２の電源電圧ＶＳＳが印加される）が制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によってＭＯＳトランジスタＮ３、Ｎ４のゲート電極を第１の電源電圧ＶＤＤに固定し、第３カレントミラー回路３ａによるＬＥＤ４の点灯を行わせ、制御信号として低レベル（Ｌｏｗ）を入力してオフとするときは、クランプ回路１８のＭＯＳトランジスタＰ４が制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によってＭＯＳトランジスタＮ４をオフにして第１カレントミラー回路１ａにおけるＭＯＳトランジスタＮ１の電流を流れなくさせてＬＥＤ４の消灯を行わせることができる。
電圧制御回路では、スイッチ回路Ｓがオンのとき、高レベル（Ｈｉｇｈ）の制御信号がインバータ１１に入力され、インバータ１１からは低レベル（Ｌｏｗ）の信号（制御信号の排他信号（反転信号））がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。第１の電源電圧ＶＤＤがソース電極に印加された高耐圧Ｐ型ＭＯＳトランジスタＰ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＮ４で決まる電流Ｉ４はＬＥＤ４から接続点ＮＤ７を介してＭＯＳトランジスタＮ４に流れる。接続点ＮＤ６及び接続点ＮＤ７の間には電流が流れない。このことから、第１の電源電圧ＶＤＤの印加部からＬＥＤ４、接続点ＮＤ７、ＭＯＳトランジスタＮ４を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第４電流経路と見なすことが出来る。
これに対し、スイッチ回路Ｓがオフのとき、電圧制御回路では、低レベル（Ｌｏｗ）の制御信号がインバータ１１に入力され、インバータ１１からは高レベル（Ｈｉｇｈ）の信号（制御信号の排他信号）がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加されるため、ＭＯＳトランジスタＰ３は駆動してドレイン電極側の電圧が第１の電源電圧ＶＤＤとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。
ＭＯＳトランジスタＮ３、Ｎ４において、ＭＯＳトランジスタＮ３の閾値電圧をＶＴＮ３、ＭＯＳトランジスタＮ３のゲート電極−ソース電極間の電圧をＶＧＳＮ３、ＭＯＳトランジスタＮ３の増幅率をβＮ３とすると、電流Ｉ３はＩ３＝（βＮ３／２）×（ＶＧＳＮ３−ＶＴＮ３）2なる関係で表わされる。
また、ＭＯＳトランジスタＮ４の閾値電圧をＶＴＮ４、ＭＯＳトランジスタＮ４のゲート電極−ソース電極間の電圧をＶＧＳＮ４、ＭＯＳトランジスタＮ４の増幅率をβＮ４とすると、電流Ｉ４はＩ４＝(βＮ４／２)×（ＶＧＳＮ４−ＶＴＮ４）2なる関係で表わされる。ＭＯＳトランジスタＮ３、Ｎ４が同一特性のＭＯＳトランジスタであると、ＶＴＮ３＝ＶＴＮ４であり、ＭＯＳトランジスタＮ３のドレイン電極とゲート電極と、ＭＯＳトランジスタＮ４のゲート電極の電位は同一であるので、ＶＧＳＮ３＝ＶＧＳＮ４となるため、電流増幅率Ｉ４／Ｉ３はＩ４／Ｉ３＝βＮ４／βＮ３なる関係で表わされる。
これにより、第３カレントミラー回路３ａにおける電流Ｉ４は、電流Ｉ３とＭＯＳトランジスタＮ３、Ｎ４のβ比とにより決定されることになる。この電流Ｉ４によりＬＥＤ４を点灯する。
例えば電流源８の電流Ｉ１が１ｍＡで、ＭＯＳトランジスタＮ１、Ｎ２、Ｐ１、Ｐ２の増幅率が何れも同じであり、ＭＯＳトランジスタＮ４の増幅率がＭＯＳトランジスタＮ３の増幅率の１０倍とした条件下では、ＭＯＳトランジスタＮ４に流れる電流Ｉ４は１０ｍＡとなり、この電流によってＬＥＤ４が点灯される。
このように、第３実施形態では、電流源８の電流値Ｉ１を第１カレントミラー回路１ａ、第２カレントミラー回路２ｃ、第３カレントミラー回路３ａによって電流増幅して電流Ｉ４を得て、これによりＬＥＤ４から出力回路７ｃに所定の電流を流して点灯させることができ、しかも消灯時には同等に出力回路７ｃに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
また、第３実施形態の場合も、第１カレントミラー回路１ａ、第２カレントミラー回路２ｃおよび第３カレントミラー回路７ｂによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶＤＤとの間に介在されていた電流制限抵抗が不要となる。
更に、第３実施形態では、回路全体を入力回路５ａ、中間回路６ａ、出力回路７ｃに分割し、それらの分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｃの電圧経路上である第２電圧経路に設けるようにしたことで、入力回路５ａ及び中間回路６ａと中間回路６ａ及び出力回路７ｃとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイ等で構成する場合に、その入力回路５ａ、中間回路６ａ、出力回路７ｃを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第３実施形態によっても、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
尚、第３実施形態では、回路全体を入力回路５ａ、中間回路６ａ、出力回路７ｃに分割し、それらの分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｃの電圧経路上である第２電圧経路に設けるようにした場合を説明したが、それらの分割位置は上記電圧経路上であればどこでも良く、説明した構成のものに限定されない。ＭＯＳトランジスタＮ４、Ｐ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、Ｐ１、Ｐ２、Ｐ４と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。特に第３カレントミラー回路３ａの電圧経路上に分割位置を設けることが好ましい。このことからもＭＯＳトランジスタＮ３、Ｎ４の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
（第４実施形態）
本発明の第４実施形態に係る電流負荷駆動回路は、図４に示すように、ゲート電極同士が接続された一対のＰ型ＭＯＳトランジスタＰ１、Ｐ２を備えた第１カレントミラー回路１ｂと、ゲート電極同士が接続された一対のＮ型ＭＯＳトランジスタＮ１、Ｎ２を備えた第２カレントミラー回路２ｄと、ゲート電極同士が接続された一対のＰ型ＭＯＳトランジスタＰ３、Ｐ４を備えると共に、インバータ（ＮＯＴ回路）１０及び伝送ゲート９から成るスイッチ回路Ｓ、並びにこのスイッチ回路Ｓに接続されたクランプ回路１９として働くＰ型ＭＯＳトランジスタＰ５を備えた第３カレントミラー回路３ｂと、インバータ（ＮＯＴ回路）１１及び高耐圧Ｎ型ＭＯＳトランジスタＮ３を備えると共に、制御端子Ｔ１を介して外部から与えられる制御信号に応じて電流負荷（ＬＥＤ４）における固定電圧の入力端と逆側の端子に印加される電圧を制御する電圧制御回路と、を備えて構成され、ＩＣ用デバイス側から観てＬＥＤ４に対して電流を押し込む形式のソース電流によりＬＥＤ４を直接駆動する回路である。
このうち、第１カレントミラー回路１ｂにおいて、ＭＯＳトランジスタＰ１については、ドレイン電極が電流源８を介在して第２の電源電圧ＶＳＳに接続されると共に、ソース電極が第１の電源電圧ＶＤＤに接続され、且つドレイン電極及びゲート電極が結線されている。ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶＤＤに接続されている。
第２カレントミラー回路２ｃにおいて、ＭＯＳトランジスタＮ１については、ソース電極が第２の電源電圧ＶＳＳに接続され、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極と接続されている。ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶＳＳに接続されている。
第３カレントミラー回路３ｂにおいて、ＭＯＳトランジスタＰ３については、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極と接続され、ソース電極が第１の電源電圧ＶＤＤに接続されている。ＭＯＳトランジスタＰ４については、ドレイン電極がＬＥＤ４に接続され、ソース電極が第１の電源電圧ＶＤＤに接続されている。尚、ＬＥＤ４の残りの端子は第２の電源電圧ＶＳＳに接続される。クランプ回路１９となるＭＯＳトランジスタＰ５については、ソース電極が第１の電源電圧ＶＤＤに接続され、ドレイン電極がＭＯＳトランジスタＰ３、Ｐ４のゲート電極に接続されると共に、スイッチ回路Ｓの伝送ゲート９に接続され、ゲート電極がスイッチ回路Ｓのインバータ１０及び伝送ゲート９に接続されると共に、制御端子Ｔ１に接続されている。スイッチ回路Ｓにおけるインバータ１０及び伝送ゲート９は互いに接続されており、伝送ゲート９はＭＯＳトランジスタＰ３及びＭＯＳトランジスタＮ２のドレイン電極同士の接続線に接続されている。
電圧制御回路において、高耐圧Ｎ型ＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶＳＳに接続され、ドレイン電極がＭＯＳトランジスタＰ４のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン電極及びＭＯＳトランジスタＰ４のドレイン電極の接続線に接続される）、ゲート電極がインバータ１１の出力側に接続されている。インバータ１１の入力側には制御端子Ｔ１が接続されている。インバータ１１は、制御端子Ｔ１を介して外部から与えられる制御信号の排他信号を出力して高耐圧Ｎ型ＭＯＳトランジスタＮ３へゲートバイアス電圧として印加する。
次に、第４実施形態の具体的な説明をするのに先立って、本発明の構成の基本的な考え方について、第４実施形態を参照して説明する。
第４実施形態の電流負荷駆動回路は、電流Ｉ１〜Ｉ４がそれぞれ流れる４つの第１乃至第４電流経路と、電流が流れることがなく、電圧のみが意味を持つ第１乃至第３電圧経路とを含んでいる。
第１電流経路は、ＭＯＳトランジスタＰ１のドレイン電極と電流源８とが接続点ＮＤ１を介在して直列接続されており、電流Ｉ１が流れる経路である。接続点ＮＤ１は接続点ＮＤ２を介在してＭＯＳトランジスタＰ１、Ｐ２のゲート電極同士の結線に接続されている。
第２電流経路は、ＭＯＳトランジスタＰ２のドレイン電極とＭＯＳトランジスタＮ１のドレイン電極とが接続点ＮＤ３を介在して直列接続されており、電流Ｉ２が流れる経路である。接続点ＮＤ３は接続点ＮＤ４を介在してＭＯＳトランジスタＮ１、Ｎ２のゲート電極同士の結線に接続されている。
第３電流経路は、ＭＯＳトランジスタＰ３のドレイン電極とＭＯＳトランジスタＮ２のドレイン電極とが接続点ＮＤ５を介在して直列接続されており、電流Ｉ３が流れる経路である。接続点ＮＤ５はスイッチ回路Ｓを経由した接続点ＮＤ６を介在してＭＯＳトランジスタＰ３、Ｐ４のゲート電極同士の結線に接続されている。
第４電流経路は、ＭＯＳトランジスタＰ４のドレイン電極とＭＯＳトランジスタＮ３のドレイン電極とが接続点ＮＤ７を介在して直列接続されており、電流Ｉ４が流れる経路である。接続点ＮＤ７にはＬＥＤ４が接続され、ＬＥＤ４の残りの端子には第２の電源電圧ＶＳＳが印加される。
第１電圧経路は、ＭＯＳトランジスタＰ１のゲート電極とＭＯＳトランジスタＰ２のゲート電極とを電気的に接続した経路であり、上記第１電流経路に電流Ｉ１が流れた結果生成される電圧のみが意味を持つ。
第２電圧経路は、ＭＯＳトランジスタＮ１のゲート電極とＭＯＳトランジスタＮ２のゲート電極とを電気的に接続した経路であり、上記第２電流経路に電流Ｉ２が流れた結果生成される電圧のみが意味を持つ。
第３電圧経路は、ＭＯＳトランジスタＰ３のゲート電極とＭＯＳトランジスタＰ４のゲート電極とを電気的に接続した経路であり、上記第３電流経路に電流Ｉ３が流れた結果生成される電圧のみが意味を持つ。
このような電流経路と電圧経路とを含む回路を、半導体基板上等に作成する場合、電流経路と電圧経路とではＭＯＳトランジスタ（能動素子）等の他に内部配線をそれぞれ含むことになる。
こうした場合、電流経路では、内部配線の長さが長くなると、内部配線に伴う配線抵抗や寄生容量によって動作特性が低下する恐れがある。一方、電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響は無視でき、内部配線の長さが長くなっても動作特性が低下する恐れは殆どない。
そこで、第４実施形態においても、半導体基板上等に作成する際、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくするために、回路全体を分割又は分離するようにし、その分割又は分離のための境界を電圧経路上に設けるようにする。
このような基本的な考えに基づき、第４実施形態では、回路全体を入力回路、中間回路、出力回路に分割又は分離するようにし、その分割位置又は分離位置を第１カレントミラー回路１ｂの電圧経路である第１電圧経路上と第２カレントミラー回路２ｄの電圧経路である第２電圧経路上とにそれぞれ設けるようにした。具体的には、ゲートアレイ等によって半導体基板上に作成される際、入力回路５ｂ、中間回路６ｂ、出力回路７ｄに分割した形態で半導体基板上にそれぞれ作成し、その各分割位置を内部配線によって電気的に接続するようにした。
以下、第４実施形態の各部の動作について説明する。
第１カレントミラー回路１ｂでは、第１の電源電圧ＶＤＤがＭＯＳトランジスタＰ１、Ｐ２のソース電極にそれぞれ印加され、ＭＯＳトランジスタＰ１のドレイン電極に接続された電流源８の電流Ｉ１が接続点ＮＤ１を流れ、ＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ２として出力する。
第２カレントミラー回路２ｄは、第１カレントミラー回路１ｂの出力電流Ｉ２をそれぞれソース電極に第２の電源電圧ＶＳＳが印加されたＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力する。
第３カレントミラー回路３ｂは、第２カレントミラー回路２ｄの出力電流Ｉ３をそれぞれソース電極に第１の電源電圧ＶＤＤが印加されたＭＯＳトランジスタＰ３、Ｐ４の増幅率により決定される乗数倍に増幅して電流Ｉ４として出力し、この電流Ｉ４によってＬＥＤ４を点灯する。
ここで、スイッチ回路Ｓは、制御端子Ｔ１に入力された制御信号によって、ＭＯＳトランジスタＰ３のゲート電極とドレイン電極との間の接続をオンオフする。クランプ回路１９として働くＭＯＳトランジスタＰ５は、制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によって、ＭＯＳトランジスタＰ３、Ｐ４の各ゲート電極を第１の電源電圧ＶＤＤに固定する。伝送ゲート９には、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ５からスイッチ回路Ｓ経由で接続点ＮＤ６を介在してＭＯＳトランジスタＰ３、Ｐ４のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。
また、電圧制御回路では、制御端子Ｔ１に入力された制御信号をインバータ１１で反転した信号（制御信号の排他信号）をゲートバイアス電圧として入力した高耐圧Ｎ型ＭＯＳトランジスタＮ３が、ＬＥＤ４の接続点ＮＤ７側の端子へ印加される電圧を他端側の電圧ＶＳＳと一致させるように働く。即ち、高耐圧Ｎ型ＭＯＳトランジスタＮ３には、第２の電源電圧ＶＳＳがソース電極に印加されており、インバータ１１からの反転信号で駆動されたとき、高耐圧Ｎ型ＭＯＳトランジスタＮ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン側の電圧は、ほぼソース電圧（第２の電源電圧ＶＳＳ）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
即ち、第４実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
ところで、第４実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ｂにおけるＭＯＳトランジスタＰ１、Ｐ２と、第２カレントミラー回路２ｄにおけるＭＯＳトランジスタＮ１、Ｎ２と、第３カレントミラー回路３ｂにおけるＭＯＳトランジスタＰ３、Ｐ５とは、電流負荷駆動回路における高耐圧Ｎ型ＭＯＳトランジスタＮ３や出力回路７ｄにおける出力増幅段となるＭＯＳトランジスタＰ４よりも低耐圧又は低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＰ４やＭＯＳトランジスタＮ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
次に、このような構成からなる第４実施形態の動作例について、図４を参照して詳細に説明する。
但し、第１カレントミラー回路１ｂについては、図２に示した第２実施形態の場合と同じであり、その出力電流Ｉ２は、電流Ｉ１とＭＯＳトランジスタＰ１、Ｐ２のβ比とにより決定されることになる。尚、ここでも第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ１、接続点ＮＤ１、電流源８を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第１電流経路と見なすことが出来る。
第２カレントミラー回路２ｄにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＰ２により流入する電流量Ｉ２と同じ電流が流出することになる。しかし接続点ＮＤ４に接続されているのはＭＯＳトランジスタＮ１、Ｎ２のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ３から接続点ＮＤ４への電流は発生しない。その結果、ＭＯＳトランジスタＮ１のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ２で決定された電流Ｉ２が流れることとなる。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ２、接続線ＮＤ３、ＭＯＳトランジスタＮ１を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第２電流経路と見なすことが出来る。
一方、接続点ＮＤ３から接続点ＮＤ４を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＮ１のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧が接続点ＮＤ４を介してＭＯＳトランジスタＮ１のゲート電極に印加される。ＭＯＳトランジスタＮ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ１の任意の動作点で安定する。このため、接続点ＮＤ３から接続点ＮＤ４を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＮ１による電圧降下分の電圧がＭＯＳトランジスタＮ２のゲート電極へ印加される。
ＭＯＳトランジスタＮ１、Ｎ２において、ＭＯＳトランジスタＮ１の閾値電圧をＶＴＮ１、ＭＯＳトランジスタＮ１のゲート電極−ソース電極間の電圧をＶＧＳＮ１、ＭＯＳトランジスタＮ１の増幅率をβＮ１とすると、電流Ｉ２はＩ２＝（βＮ１／２）×（ＶＧＳＮ１−ＶＴＮ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＮ２の閾値電圧をＶＴＮ２、ＭＯＳトランジスタＮ２のゲート電極−ソース電極間の電圧をＶＧＳＮ２、ＭＯＳトランジスタＮ２の増幅率をβＮ２とすると、電流Ｉ３はＩ３＝（βＮ２／２）×（ＶＧＳＮ２−ＶＴＮ２）2なる関係で表わされる。
ＭＯＳトランジスタＮ１、Ｎ２が同一特性のＭＯＳトランジスタであると、ＶＴＮ１＝ＶＴＮ２であり、ＭＯＳトランジスタＮ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＮ２のゲート電極の電位は同一であるので、ＶＧＳＮ１＝ＶＧＳＮ２となるため、電流増幅率Ｉ３／Ｉ２はＩ３／Ｉ２＝βＮ２／βＮ１なる関係で表わされる。
これにより、第２カレントミラー回路２ｄにおける出力電流Ｉ３は、電流Ｉ２とＭＯＳトランジスタＮ１、Ｎ２のβ比とにより決定されることになる。
第３カレントミラー回路３ｂにおいては、キルヒホッフの法則により、接続点ＮＤ５ではＭＯＳトランジスタＮ２により流出する電流量Ｉ３と同じ電流が流入することになる。しかし接続点ＮＤ５に接続されているのはスイッチ回路Ｓを介在させたＭＯＳトランジスタＰ３、Ｐ４のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ６から接続点ＮＤ５への電流は発生しない。その結果、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ３で決定された電流Ｉ３が流れることとなる。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ３、接続点ＮＤ５、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第３電流経路と見なすことが出来る。
他方、接続点ＮＤ５からスイッチ回路Ｓを経由して接続点ＮＤ６を介してＭＯＳトランジスタＰ３、Ｐ４のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ３がＭＯＳトランジスタＰ３のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ３のオン抵抗により電圧降下が発生するため、接続点ＮＤ５に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓを経由して接続点ＮＤ６を介してＭＯＳトランジスタＰ３のゲート電極に印加される。ＭＯＳトランジスタＰ３では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ３の任意の動作点で安定する。このため、接続点ＮＤ５からスイッチ回路Ｓを介在して接続点ＮＤ６を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第３電圧経路と見なすことが出来、ＭＯＳトランジスタＰ３による電圧降下分の電圧がＭＯＳトランジスタＰ４のゲート電極へ印加される。
スイッチ回路Ｓは、制御端子Ｔ１に入力された制御信号によって、ＭＯＳトランジスタＰ３のゲート電極とドレイン電極との間の接続をオンオフできる。スイッチ回路Ｓでは、制御信号として高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路１９のＭＯＳトランジスタＰ５（ソース電極に第１の電源電圧ＶＤＤが印加される）が制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によってＭＯＳトランジスタＰ３、Ｐ４のゲート電極を第１の電源電圧ＶＤＤに固定し、第３カレントミラー回路３ｂによるＬＥＤ４の点灯を行わせ、制御信号として低レベル（Ｌｏｗ）を入力してオフとするときは、クランプ回路１９のＭＯＳトランジスタＰ５が制御端子Ｔ１に入力された制御信号をインバータ１０で反転した信号によってＭＯＳトランジスタＰ４をオフにして第１カレントミラー回路１ａにおけるＭＯＳトランジスタＰ１の電流を流れなくさせてＬＥＤ４の消灯を行わせることができる。
電圧制御回路では、スイッチ回路Ｓがオンのとき、高レベル（Ｈｉｇｈ）の制御信号がインバータ１１に入力され、インバータ１１からは低レベル（Ｌｏｗ）の信号（制御信号の排他信号（反転信号））がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。第２の電源電圧ＶＳＳがドレイン電極に印加された高耐圧Ｎ型ＭＯＳトランジスタＮ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＰ４で決まる電流Ｉ４は接続点ＮＤ７からＬＥＤ４に流れる。接続点ＮＤ６及び接続点ＮＤ７の間には電流が流れない。このことから、第１の電源電圧ＶＤＤの印加部からＭＯＳトランジスタＰ４、接続点ＮＤ７、ＬＥＤ４を経由して第２の電源電圧ＶＳＳの印加部に至る経路は、第４電流経路と見なすことが出来る。
これに対し、スイッチ回路Ｓがオフのとき、電圧制御回路では、低レベル（Ｌｏｗ）の制御信号がインバータ１１に入力され、インバータ１１からは高レベル（Ｈｉｇｈ）の信号（制御信号の排他信号）がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加されるため、ＭＯＳトランジスタＮ３は駆動してドレイン電極側の電圧が第２の電源電圧ＶＳＳとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。
ＭＯＳトランジスタＰ３、Ｐ４において、ＭＯＳトランジスタＰ３の閾値電圧をＶＴＰ３、ＭＯＳトランジスタＰ３のゲート電極−ソース電極間の電圧をＶＧＳＰ３、ＭＯＳトランジスタＰ３の増幅率をβＰ３とすると、電流Ｉ３はＩ３＝（βＰ３／２）×（ＶＧＳＰ３−ＶＴＰ３）2なる関係で表わされる。
また、ＭＯＳトランジスタＰ４の閾値電圧をＶＴＰ４、ＭＯＳトランジスタＰ４のゲート電極−ソース電極間の電圧をＶＧＳＰ４、ＭＯＳトランジスタＰ４の増幅率をβＰ４とすると、電流Ｉ４はＩ４＝(βＰ４／２)×（ＶＧＳＰ４−ＶＴＰ４）2なる関係で表わされる。ＭＯＳトランジスタＰ３、Ｐ４が同一特性のＭＯＳトランジスタであると、ＶＴＰ３＝ＶＴＰ４であり、ＭＯＳトランジスタＰ３のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ４のゲート電極の電位は同一であるので、ＶＧＳＰ３＝ＶＧＳＰ４となるため、電流増幅率Ｉ４／Ｉ３はＩ４／Ｉ３＝βＰ４／βＰ３なる関係で表わされる。
これにより、第３カレントミラー回路３ｂにおける電流Ｉ４は、電流Ｉ３とＭＯＳトランジスタＰ３、Ｐ４のβ比とにより決定されることになる。この電流Ｉ４によりＬＥＤ４を点灯する。
例えば電流源８の電流Ｉ１が１ｍＡで、ＭＯＳトランジスタＰ１、Ｐ２、Ｎ１、Ｎ２の増幅率が何れも同じであり、ＭＯＳトランジスタＰ４の増幅率がＭＯＳトランジスタＰ３の増幅率の１０倍とした条件下では、ＭＯＳトランジスタＰ４に流れる電流Ｉ４は１０ｍＡとなり、この電流によってＬＥＤ４が点灯される。
このように、第４実施形態では、電流源８の電流値Ｉ１を第１カレントミラー回路１ｂ、第２カレントミラー回路２ｄ、第３カレントミラー回路３ｂによって電流増幅して電流Ｉ４を得て、これにより出力回路７ｄからＬＥＤ４に所定の電流を流して点灯させることができ、しかも消灯時には同等に出力回路７ｂに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
また、第４実施形態の場合も、第１カレントミラー回路１ｂ、第２カレントミラー回路２ｄおよび第３カレントミラー回路３ｂによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第２の電源電圧ＶＳＳとの間に介在されていた電流制限抵抗が不要となる。
更に、第４実施形態では、回路全体を入力回路５ｂ、中間回路６ｂ、出力回路７ｄに分割し、それらの分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｄの電圧経路上である第２電圧経路に設けるようにしたことで、入力回路５ｂ及び中間回路６ｂと中間回路６ｂ及び出力回路７ｄとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイ等で構成する場合に、その入力回路５ｂ、中間回路６ｂ、出力回路７ｄを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第４実施形態によっても、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
尚、第４実施形態では、回路全体を入力回路５ｂ、中間回路６ｂ、出力回路７ｄに分割し、それらの分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｄの電圧経路上である第２電圧経路に設けるようにした場合を説明したが、それらの分割位置は上記電圧経路上であればどこでも良く、説明した構成のものに限定されない。ＭＯＳトランジスタＰ４、Ｎ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ５、Ｎ１、Ｎ２と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。特に第３カレントミラー回路３ｂの電圧経路上に分割位置を設けることが好ましい。このことからもＭＯＳトランジスタＰ３、Ｐ４の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
上述した第１乃至第４実施形態の電流負荷駆動回路の場合、何れもＬＥＤ４に接続された第２カレントミラー回路２ａ、２ｂや第３カレントミラー回路３ａ、３ｂが一つで構成された場合を説明したが、これらの回路を複数の多段構成にして各ＬＥＤ４に流れる電流を個別又は一括してオンオフ制御するように応用した構成に適用することも可能である。
本発明の第１実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。 本発明の第２実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。 本発明の第３実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。 本発明の第４実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
符号の説明
１ａ、１ｂ 第１カレントミラー回路、２ａ、２ｂ、２ｃ、２ｄ 第２カレントミラー回路、３ａ、３ｂ 第３カレントミラー回路、４ ＬＥＤ、５ａ、５ｂ 入力回路、６ａ、６ｂ 中間回路、７ａ、７ｂ、７ｃ、７ｄ 出力回路、８ 電流源、９ 伝送ゲート、１０、１１ インバータ（ＮＯＴ回路）、１６〜１９ クランプ回路、Ｎ１〜Ｎ４ Ｎ型ＭＯＳトランジスタ、Ｐ１〜Ｐ５ Ｐ型ＭＯＳトランジスタ、Ｓ スイッチ回路

Claims (9)

  1. 電流負荷を駆動する電流負荷駆動回路であって、
    第１カレントミラー回路と、
    前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路と、を備え、
    前記第１カレントミラー回路及び前記第２カレントミラー回路の全体を前記第１カレントミラー回路又は前記第２カレントミラー回路の電圧経路上で分割した入力回路、出力回路を有し、
    前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路を有することを特徴とする電流負荷駆動回路。
  2. 電流負荷を駆動する電流負荷駆動回路であって、
    第１カレントミラー回路と、
    前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路と、を備え、
    前記第１カレントミラー回路及び前記第２カレントミラー回路は、全体が前記第１カレントミラー回路又は前記第２カレントミラー回路の電圧経路上で分割されて入力回路、出力回路を成すように半導体基板上に作成され、
    前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路を有することを特徴とする電流負荷駆動回路。
  3. 前記第１カレントミラー回路は、少なくとも一対の一導電型の電界効果トランジスタを有し、
    前記第２カレントミラー回路は、少なくとも一対の前記一導電型とは逆極性の逆導電型の電界効果トランジスタを有し、
    前記電圧制御回路は、前記一導電型の高耐圧電界効果トランジスタを有し、
    前記高耐圧電界効果トランジスタと、前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタのうちの出力増幅段側のものとは、前記半導体基板上で前記第１カレントミラー回路における前記一導電型の電界効果トランジスタ、及び前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタの入力増幅段側のものよりも外側の周辺部分に配置されたことを特徴とする請求項２記載の電流負荷駆動回路。
  4. 前記電圧制御回路は、前記制御信号を与えるための制御端子と、前記高耐圧電界効果トランジスタのゲート電極側へ印加するゲートバイアス電圧を前記制御信号の排他信号出力として生成するＮＯＴ回路と、を備え、
    前記制御端子は、前記半導体基板上で周辺部分に配置されたことを特徴とする請求項３記載の電流負荷駆動回路。
  5. 電流負荷を駆動する電流負荷駆動回路であって、
    第１カレントミラー回路と、
    前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅して出力する第２カレントミラー回路と、
    前記第２カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第３カレントミラー回路と、を備え、
    前記第１乃至第３乃至第３カレントミラー回路の全体を前記第１カレントミラー回路及び前記第２カレントミラー回路の電圧経路上で分割した入力回路、中間回路、出力回路を有し、
    前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路を有することを特徴とする電流負荷駆動回路。
  6. 電流負荷を駆動する電流負荷駆動回路であって、
    第１カレントミラー回路と、
    前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅して出力する第２カレントミラー回路と、
    前記第２カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第３カレントミラー回路と、を備え、
    前記第１乃至第３カレントミラー回路は、全体が前記第１カレントミラー回路及び前記第２カレントミラー回路の電圧経路上で分割されて入力回路、中間回路、出力回路を成すように半導体基板上に作成され、
    前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路を有することを特徴とする電流負荷駆動回路。
  7. 前記第１カレントミラー回路は、少なくとも一対の一導電型の電界効果トランジスタを有し、
    前記第２カレントミラー回路は、少なくとも一対の前記一導電型とは逆極性の逆導電型の電界効果トランジスタを有し、
    前記第３カレントミラー回路は、少なくとも一対の前記一導電型の電界効果トランジスタを有し、
    前記電圧制御回路は、前記逆導電型の高耐圧電界効果トランジスタを有し、
    前記高耐圧電界効果トランジスタと、前記第３カレントミラー回路における前記一導電型の電界効果トランジスタのうちの出力増幅段側のものとは、前記半導体基板上で前記第１カレントミラー回路における前記一導電型の電界効果トランジスタ、前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタ、及び前記第３カレントミラー回路における前記一導電型の電界効果トランジスタの入力増幅段側のものよりも外側の周辺部分に配置されたことを特徴とする請求項６記載の電流負荷駆動回路。
  8. 前記電圧制御回路は、前記制御信号を与えるための制御端子と、前記高耐圧電界効果トランジスタのゲート電極側へ印加するゲートバイアス電圧を前記制御信号の排他信号出力として生成するＮＯＴ回路と、を備え、
    前記制御端子は、前記半導体基板上で周辺部分に配置されたことを特徴とする請求項７記載の電流負荷駆動回路。
  9. 電流負荷を駆動する電流負荷駆動回路であって、
    第１カレントミラー回路と、
    前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路と、
    前記電流負荷の駆動停止時に、該電流負荷の両端電位差を、設定した電圧値とする電位差設定手段と、を備えることを特徴とする電流負荷駆動回路。
JP2008102267A 2008-04-10 2008-04-10 電流負荷駆動回路 Withdrawn JP2009253191A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008102267A JP2009253191A (ja) 2008-04-10 2008-04-10 電流負荷駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008102267A JP2009253191A (ja) 2008-04-10 2008-04-10 電流負荷駆動回路

Publications (1)

Publication Number Publication Date
JP2009253191A true JP2009253191A (ja) 2009-10-29

Family

ID=41313569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008102267A Withdrawn JP2009253191A (ja) 2008-04-10 2008-04-10 電流負荷駆動回路

Country Status (1)

Country Link
JP (1) JP2009253191A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256397A (zh) * 2020-09-11 2022-03-29 成都辰显光电有限公司 显示面板及其制备方法和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256397A (zh) * 2020-09-11 2022-03-29 成都辰显光电有限公司 显示面板及其制备方法和显示装置
CN114256397B (zh) * 2020-09-11 2023-10-27 成都辰显光电有限公司 显示面板及其制备方法和显示装置

Similar Documents

Publication Publication Date Title
CN107579062B (zh) 电子开关和反极性保护电路
JP6028097B2 (ja) 半導体集積回路装置
JP2011029912A (ja) 基準電圧回路及び電子機器
US8947134B2 (en) Decoupling circuit and semiconductor integrated circuit
JP2012134317A (ja) 半導体装置
US7974056B2 (en) Semiconductor device
US8143812B2 (en) Clamp to enable low voltage switching for high voltage terminal applications
US10274981B2 (en) Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same
US20080284471A1 (en) Current load driving circuit
JP2017168525A (ja) 半導体集積回路
US8836027B2 (en) Switch circuit using LDMOS element
JP2016035966A (ja) 半導体集積回路装置
CN119135140A (zh) 碳化硅器件的驱动电路、驱动系统及控制方法
KR20160034175A (ko) 부트스트랩 회로
JP2009253191A (ja) 電流負荷駆動回路
CN1963896A (zh) 驱动ic和显示装置
JP2009302844A (ja) 電流負荷駆動回路
US20090284287A1 (en) Output buffer circuit and integrated circuit
US9166047B2 (en) Switch circuit using LDMOS device
KR100303716B1 (ko) 항복전압이다른전계효과트랜지스터를통한대량정전기전류방전용보호회로
JP2008288301A (ja) 電流負荷駆動回路
US11843371B2 (en) Semiconductor device
CN102738143B (zh) 半导体装置、dc-dc 转换器和保护元件
US20240178827A1 (en) High voltage switch
JP2008294122A (ja) 電流負荷駆動回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110705