[go: up one dir, main page]

JP2009246166A - 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 - Google Patents

電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 Download PDF

Info

Publication number
JP2009246166A
JP2009246166A JP2008091507A JP2008091507A JP2009246166A JP 2009246166 A JP2009246166 A JP 2009246166A JP 2008091507 A JP2008091507 A JP 2008091507A JP 2008091507 A JP2008091507 A JP 2008091507A JP 2009246166 A JP2009246166 A JP 2009246166A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
connection terminals
receiving
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008091507A
Other languages
English (en)
Inventor
Takeshi So
毅志 宗
Hideki Maeda
秀樹 前田
Osamu Aizawa
修 相澤
Hideo Kubo
秀雄 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008091507A priority Critical patent/JP2009246166A/ja
Priority to US12/414,535 priority patent/US8264850B2/en
Publication of JP2009246166A publication Critical patent/JP2009246166A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】熱膨張差に拘わらず良好に電気接続を維持し続けることができる接続端子およびその製造方法を提供する。
【解決手段】電子部品パッケージはプリント配線板に実装される。パッケージ基板１６の導電パッド２８にははんだ片１７が接合される。はんだ片１７はプリント配線板１４の導電パッド２８に接合される。導電パッド２８には凹凸形状の接触面が区画される。パッケージ基板１６とプリント配線板１４との間には熱膨張差が生じる。はんだ片１７では剪断応力が発生する。電子部品の発熱および冷却が繰り返されると、熱膨張差に応じてはんだ片１７にはクラック３５が生じていく。クラック３５は凹凸形状の接触面に沿って成長していく。クラック３５の成長は凹凸形状の働きで蛇行する。クラック３５の成長は阻害される。
【選択図】図４

Description

本発明は、例えばプリント配線板に実装される電子部品パッケージやそのような電子部品パッケージの実装に用いられるプリント配線板に関する。
例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）半導体パッケージといった電子部品パッケージは広く知られる。こういったＢＧＡ半導体パッケージは例えばセラミック製のパッケージ基板を備える。パッケージ基板上にＬＳＩチップといった電子部品が実装される。ＢＧＡ半導体パッケージは例えば樹脂製のプリント配線板上に実装される。実装にあたってＢＧＡボール（またははんだボール）といったはんだ材が用いられる。個々のＢＧＡボールはパッケージ基板側の導電パッドおよびプリント配線板上の導電パッドに接合される。
特開２００１−１１０９４０号公報 特開２００６−２４８８９号公報 国際公開第９９／３６９５７号パンフレット
トランジスタのスイッチングに基づきＬＳＩチップは動作中に発熱する。こういった発熱に基づきパッケージ基板およびプリント配線板では熱膨張が生じる。セラミックおよび樹脂では熱膨張係数が異なることから、パッケージ基板とプリント配線板との間には熱膨張差が生じる。例えば電源がオンオフされると、ＬＳＩチップの発熱および冷却が繰り返される。その結果、熱膨張差に応じてＢＧＡボールにはクラックが生じることがある。クラックはパッケージ基板側の導電パッドとプリント配線板上の導電パッドとの間で電気接続を切断してしまう。
本発明は、上記実状に鑑みてなされたもので、熱膨張差に拘わらず良好に電気接続を維持し続けることができる基板ユニットを提供することを目的とする。本発明はそういった基板ユニットの実現に大いに貢献する電子部品パッケージおよびプリント配線板を提供することを目的とする。
上記目的を達成するために、基板ユニットは、複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の前記入出力端子に接続される配線を有する配線基板と、第１の面とは異なる配線基板の第２の面に形成されて前記配線に接続される複数の第１接続端子と、前記第１接続端子にそれぞれ接合される複数のはんだ片と、個々の前記第１接続端子に対応して前記複数のはんだ片にそれぞれ接合される複数の第２接続端子を含む配線を有するプリント配線板とを備え、前記複数の第１接続端子および対応する前記複数の第２接続端子のうち、少なくとも１以上の第１接続端子および第２接続端子の組には、はんだ材を受け止める凹凸形状を有する接触面がそれぞれ形成される。
こういった基板ユニットでは電子部品は動作中に発熱する。発熱に基づき配線基板およびプリント配線板では熱膨張が引き起こされる。配線基板とプリント配線板との間には熱膨張差が生じる。はんだ片では剪断応力が発生する。例えば電子部品の動作がオンオフされると、電子部品の発熱および冷却は繰り返される。その結果、熱膨張差に応じてはんだ片にはクラックが生じていく。クラックは凹凸形状の接触面に沿って成長していく。このとき、クラックの成長は凹凸形状の働きで蛇行する。クラックの成長は阻害される。第１接続端子および第２接続端子の間で電気接続は維持され続ける。従来では、はんだ片でクラックの発生が考慮された。第１接続端子および第２接続端子はいわゆるダミーパッドとして利用された。ダミーパッドは電子部品の入出力信号線に接続されなかった。
こういった基板ユニットの実現にあたって、電子部品パッケージは、複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の前記入出力端子に接続される配線を有する配線基板と、第１の面とは異なる配線基板の第２の面に形成されて前記配線に接続される複数の接続端子とを備えればよい。前記接続端子のうち、少なくとも１以上の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成されればよい。プリント配線板は、基板と、前記基板の表面に形成されて、所定の配列で配置される複数の導電材製パッドとを備えればよい。前記導電材製パッドのうち、少なくとも１以上の導電材製パッドには、はんだ材を受け止める凹凸形状を有する接触面が区画されればよい。
電子部品パッケージは、複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の前記入出力端子に接続される配線を有する配線基板と、第１の面とは異なる配線基板の第２の面に所定の配列で形成されて前記配線に接続される複数の接続端子とを備えてもよい。前記接続端子のうち、前記配列の最外周に配置される第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第１の接続端子以外の第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されればよい。電子部品パッケージは例えばプリント配線板に実装されればよい。このとき、プリント配線板は、第１の接続端子および第２の接続端子に対応して形成される接続端子を備えればよい。こういった基板ユニットによれば、第１の接続端子と対応する接続端子との間ではクラックの発生に拘わらず電気接続は維持され続ける。第２の接続端子と対応する接続端子との間で電気接続は維持され続ける。
電子部品パッケージは、複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の前記入出力端子に接続される配線を有する配線基板と、第１の面とは異なる配線基板の第２の面に形成されて前記配線に接続され、多角形の輪郭で仕切られる配列に配置される複数の接続端子とを備えればよい。前記接続端子のうち、前記多角形の角に配置される第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第１の接続端子以外の第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されればよい。電子部品パッケージは例えばプリント配線板に実装されればよい。このとき、プリント配線板は、第１の接続端子および第２の接続端子に対応して形成される接続端子を備えればよい。こういった基板ユニットによれば、第１の接続端子と対応する接続端子との間ではクラックの発生に拘わらず電気接続は維持され続ける。第２の接続端子と対応する接続端子との間で電気接続は維持され続ける。
電子部品パッケージは、複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の前記入出力端子に接続される配線を有する配線基板と、第１の面とは異なる配線基板の第２の面に形成されて前記配線に接続され、空間の周囲で一周にわたって１列に配列される複数の第１の接続端子と、第１の接続端子の周囲に配列される第２の接続端子とを備え、前記第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されればよい。電子部品パッケージは例えばプリント配線板に実装されればよい。このとき、プリント配線板は、第１の接続端子および第２の接続端子に対応して形成される接続端子を備えればよい。こういった基板ユニットによれば、第１の接続端子と対応する接続端子との間ではクラックの発生に拘わらず電気接続は維持され続ける。第２の接続端子と対応する接続端子との間で電気接続は維持され続ける。
プリント配線板の製造方法は、配線基板素材の表面に形成される導電材のべた膜上で所定の入出力用パッドに対応する位置に導電材の突起を形成する工程と、前記べた膜上に、前記突起を覆いつつ、前記入出力用パッドを含む配線パターンを象ったレジスト膜を形成する工程と、前記レジスト膜の周囲で前記べた膜の導電材を除去し、導電材の配線パターンを残存させる工程とを備えればよい。その他、プリント配線板の製造方法は、絶縁性基板の表面に所定の配列で配置される複数の導電材製パッドを有するプリント配線板を用意する工程と、前記導電材製パッドの表面に導電ペーストを盛る工程と、前記導電ペーストを固化する工程とを備えてもよい。
以上のように本発明によれば、熱膨張差に拘わらず良好に電気接続を維持し続けることができる電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法は提供される。
以下、添付図面を参照しつつ実施形態の一例を説明する。
図１は実施形態の一例に係る電子機器の一具体例すなわちサーバコンピュータ装置１１の外観を概略的に示す。サーバコンピュータ装置１１は筐体１２を備える。筐体１２内には収容空間が区画される。収容空間にはマザーボードが配置される。マザーボードには例えばＢＧＡ半導体パッケージといった半導体部品やメインメモリが実装される。ＢＧＡ半導体パッケージは、例えば一時的にメインメモリに保持されるソフトウェアプログラムやデータに基づき様々な演算処理を実行する。ソフトウェアプログラムやデータは、同様に収容空間に配置されるハードディスク駆動装置（ＨＤＤ）といった大容量記憶装置に格納されればよい。こういったサーバコンピュータ装置１１は例えばラックに搭載される。
図２に示されるように、実施形態の一例に係るプリント基板ユニットすなわちマザーボード１３は大型のプリント配線板１４を備える。プリント配線板１４の厚みは例えば３．６ｍｍに設定される。プリント配線板１４の表面にはＢＧＡ半導体パッケージすなわちＬＳＩ（大規模集積回路）チップパッケージ１５が実装される。ＬＳＩチップパッケージ１５はパッケージ基板１６を備える。パッケージ基板１６には例えばセラミック基板が用いられる。パッケージ基板１６は多角形の輪郭を備える。ここでは、パッケージ基板１６は正方形の輪郭に形作られる。一辺の長さは例えば４７．５ｍｍに設定される。パッケージ基板１６の厚みは１．７ｍｍに設定される。
プリント配線板１４の表面にはパッケージ基板１６の輪郭の内側で複数の端子バンプ１７すなわちＢＧＡボールが配置される。端子バンプ１７ははんだ材から形成される。例えばはんだ材にはいわゆる無鉛はんだが用いられる。無鉛はんだは例えば錫、銀および銅の合金で構成される。端子バンプ１７上にパッケージ基板１６が受け止められる。こうしてパッケージ基板１６は端子バンプ１７でプリント配線板１４の表面に接合される。こうした端子バンプ１７は端子バンプ群を構成する。ここでは、端子バンプ１７は４６行４６列に配列される。行ピッチおよび列ピッチは１ｍｍに設定される。端子バンプ１７の高さは０．４ｍｍ程度に設定される。
パッケージ基板１６の表面には電子部品すなわちＬＳＩチップ１８が実装される。ＬＳＩチップ１８は例えば正方形の輪郭を備える。例えば、一辺の長さは１８ｍｍに設定される。パッケージ基板１６の表面にはマトリックス状に端子バンプ１９が配列される。端子バンプ１９上にＬＳＩチップ１８は受け止められる。ＬＳＩチップ１８内には複数の入出力信号線が形成される。個々の入出力信号線は端子バンプ１９に接続される。こうして入出力信号線はＬＳＩチップ１８から引き出される。端子バンプ１９はパッケージ基板１６上で封止される。すなわち、ＬＳＩチップ１８とパッケージ基板１６との間は樹脂材２１で満たされる。その他、パッケージ基板１６上にはチップキャパシターやチップ抵抗といった電子部品２２が実装されてもよい。
パッケージ基板１６の表面には熱伝導部材すなわちヒートスプレッダー２３が受け止められる。ヒートスプレッダー２３は例えばはんだ材に基づきパッケージ基板１６の表面に鑞付けされる。ヒートスプレッダー２３は例えば銅といった金属材料から成形される。ヒートスプレッダー２３はＬＳＩチップ１８の表面に接触する。ＬＳＩチップ１８の表面は例えばはんだ材でヒートスプレッダー２３の下向き面に鑞付けされる。こうしてＬＳＩチップ１８の熱エネルギーは効率的にヒートスプレッダー２３に受け渡される。
ヒートスプレッダー２３上には放熱部材すなわちヒートシンク２４が受け止められる。ヒートシンク２４は平板状のベース板２４ａを備える。ベース板２４ａは平坦な下向き面でヒートスプレッダー２３の上向き面に重ね合わせられる。ベース板２４ａおよびヒートスプレッダー２３の間には例えば伝熱シート（図示されず）が挟み込まれる。ベース板２４ａには複数枚のフィン２４ｂが固着される。個々のフィン２４ｂはベース板２４ａの上向き面から垂直方向に立ち上がる。フィン２４ｂは相互に平行に配列される。隣接するフィン２４ｂ同士の間には同一方向に延びる通気路が区画される。ベース板２４ａやフィン２４ｂは例えばアルミニウムや銅といった金属材料から成形されればよい。ヒートシンク２４にはヒートスプレッダー２３から熱エネルギーが伝達される。熱エネルギーはヒートシンク２４から大気に放射される。
ヒートシンク２４はプリント配線板１４に連結される。連結にあたって例えば４本のボルト２５が用いられる。ボルト２５はパッケージ基板１６の対角線の延長線上で４角の外側に配置される。ボルト２５はヒートシンク２４のベース板２４ａおよびプリント配線板１４を貫通する。ボルト２５の先端にはプリント配線板１４の裏側でナット２６が結合される。ボルト２５の頭２５ａすなわちフランジとベース板２４ａとの間には弦巻ばね２７が挿入される。弦巻ばね２７は、ベース板２４ａからボルト２５の頭２５ａを遠ざける弾性力を発揮する。その結果、ベース板２４ａはＬＳＩチップパッケージ１５のヒートスプレッダー２３に向かって押し付けられる。
図３に示されるように、プリント配線板１４は基板１４ａを備える。基板１４ａは樹脂材から形成される。基板１４ａの表面すなわち平坦面には接続端子すなわち第１実施形態に係る導電パッド２８が形成される。導電パッド２８は円盤形に形成される。円盤の直径は例えば０．６ｍｍに設定される。導電パッド２８の表面は凹凸形状に形成される。すなわち、平坦な基礎面３１内に１つの以上の突起３２が形成される。個々の突起３２は例えば角（つの）形に形成される。ここでは、導電パッド２８の膜厚０．０１ｍｍに対して突起３２の高さは基礎面３１から０．０３ｍｍに設定される。突起３２の根本で突起３２の径は０．０５ｍｍ程度に設定される。突起３２は基礎面３１や突起３２の表面粗さから区別される。導電パッド２８の表面に端子バンプ１７は受け止められる。突起３２は端子バンプ１７内に食い込む。導電パッド２８は裏面で基板１４ａの表面に受け止められる。導電パッド２８は例えば銅といった導電材から形成される。パッケージ基板１６の裏面には導電パッド２８に対応して導電パッド２８が形成される。導電パッド２８はパッケージ基板１６内の配線を通じてＬＳＩチップ１８の入出力信号線に接続される。導電パッド２８同士は端子バンプ１７で接続される。端子バンプ１７と導電パッド２８との間には凹凸形状の接触面が確立される。導電パッド２８は、プリント配線板１４の表面やパッケージ基板１６の裏面に形成される配線パターン内に形成されればよい。
こういったマザーボード１３ではＬＳＩチップ１８は動作中に発熱する。発熱に基づきパッケージ基板１６およびプリント配線板１４では熱膨張が引き起こされる。セラミックおよび樹脂では熱膨張係数が異なることから、パッケージ基板１６とプリント配線板１４との間には熱膨張差が生じる。端子バンプ１７では、パッケージ基板１６とプリント配線板１４との間に生じる熱膨張差に基づき剪断応力が発生する。特に、端子バンプ群の配列の４隅で端子バンプ１７には最大の剪断応力が発生する。例えばＬＳＩチップ１８の動作がオンオフされると、ＬＳＩチップ１８の発熱および冷却は繰り返される。その結果、熱膨張差に応じて４隅の端子バンプ１７にはクラックが生じていく。クラックは導電パッド２８の表面に沿って成長していく。このとき、前述のように、端子バンプ１７には導電パッド２８の突起３２が食い込む。その結果、図４に示されるように、クラック３５の成長は突起３２の働きで蛇行する。クラック３５の成長は阻害される。導電パッド２８同士の間で電気接続は維持され続ける。従来では、４隅の端子バンプ１７でクラックの発生が考慮された。その結果、４隅の導電パッドはダミーパッドとして利用された。ここで、ダミーパッドとはＬＳＩチップ１８の入出力信号線に接続されないパッドをいう。
次に導電パッド２８の製造方法を説明する。プリント配線板１４やパッケージ基板１６は用意される。プリント配線板１４やパッケージ基板１６の表面には予め配線パターンが形成される。配線パターンには、導電パッド２８の基礎面３１を形成するパッド３３が形成される。図５に示されるように、基礎面３１には導電ペースト３４が角形に盛られる。導電ペースト３４は金属製例えば銅製の微粒子を含む。導電ペースト３４が加熱されると、導電ペースト３４中のバインダーすなわち熱硬化樹脂が硬化する。こうして突起３２は形成される。
図６に示されるように、１つの導電パッド２８上で複数の突起３２は１列に並べられてもよい。こうして熱膨張時の伸縮方向に突起３２が並べられると、クラック３５の成長は確実に蛇行する。クラック３５の成長は確実に阻害される。導電パッド２８同士の間で電気接続は確実に維持され続ける。
その他、例えば図７に示されるように、プリント配線板１４およびパッケージ基板１６では前述の導電パッド２８に通常の導電パッド２８ａが組み合わせられてもよい。この導電パッド２８ａは円盤形に形成される。円盤の直径は同様に例えば０．６ｍｍに設定される。導電パッド２８ａの膜厚は例えば０．０１ｍｍに設定される。導電パッド２８ａの表面は単純な平坦面３６に形成される。平坦面３６の表面粗さは前述の基礎面３１および突起３２の表面粗さと等しく設定される。導電パッド２８ａの表面に端子バンプ１７は受け止められる。導電パッド２８ａは裏面でプリント配線板１４の表面に受け止められる。導電パッド２８ａは例えば銅といった導電材から形成される。パッケージ基板１６の裏面には導電パッド２８ａに対応して導電パッド２８ａが形成される。導電パッド２８ａはＬＳＩチップ１８の入出力信号線に接続される。導電パッド２８ａ同士は端子バンプ１７で接続される。
図８に示されるように、前述の導電パッド２８はパッケージ基板１６の輪郭に沿って配置されてもよい。すなわち、端子バンプ群の最外周の配列に対応する位置に導電パッド２８は配置される。すなわち、導電パッド２８は端子バンプ群の最外周に沿って１周にわたって１列に配列される。プリント配線板１４ではこれらの導電パッド２８に対応して導電パッド２８が配置される。最外周の配列以外の端子バンプ１７に対してパッケージ基板１６およびプリント配線板１４では通常の導電パッド２８ａが配置される。最外周の端子バンプ１７ではクラック３５の成長は突起３２の働きで蛇行する。クラック３５の成長は阻害される。導電パッド２８同士の間で電気接続は維持され続ける。全ての導電パッド２８、２８ａは電気接続に利用されることができる。
例えば図９に示されるように、前述の導電パッド２８はパッケージ基板１６の４隅に配置されてもよい。すなわち、端子バンプ群の配列の４隅に対応する位置に導電パッド２８は配置される。プリント配線板１４ではこれら４つの導電パッド２８に対応して導電パッド２８が配置される。４隅以外の端子バンプ１７に対してパッケージ基板１６およびプリント配線板１４には導電パッド２８が配置される。４隅の端子バンプ１７ではクラック３５の成長は突起３２の働きで蛇行する。クラック３５の成長は阻害される。導電パッド２８同士の間で電気接続は維持され続ける。全ての導電パッド２８、２８ａは電気接続に利用されることができる。その他、端子バンプ１７の配列の輪郭が四角形以外の多角形に設定される場合には、少なくとも多角形の各角に導電パッド２８は配置されればよい。１つの導電パッド２８上では突起３２は配列の対角線に沿って１列に並べられればよい。
例えば図１０に示されるように、端子バンプ群では所定の行列数で端子バンプ１７の配置が省略されてもよい。この配列では所定の行列数に対応する空間３７が端子バンプ１７に囲まれる。この場合、前述の導電パッド２８は、空間３７の周囲で一周にわたって１列に配列されればよい。すなわち、端子バンプ群の最内周の配列に対応する位置に配置されればよい。最内周の導電パッド２８ではクラック３５の成長は突起３２の働きで蛇行する。クラック３５の成長は阻害される。導電パッド２８同士の間で電気接続は維持され続ける。全ての導電パッド２８、２８ａは電気接続に利用されることができる。
その他、例えば図１１に示されるように、導電パッド２８には棒状の突起３２ａが形成されてもよい。同様に、導電パッド２８には段差付きの棒状の突起３２ｂが形成されてもよい。これらの突起３２ａ、３２ｂはプリント配線板１４やパッケージ基板１６の製造時に形成されればよい。突起３２ａ、３２ｂの形成にあたって、図１２に示されるように、例えば配線基板素材４１が用意される。配線基板素材４１は例えば樹脂基板やセラミック基板であればよい。配線基板素材４１の表面には導電材のべた膜４２が形成される。べた膜４２の表面には導電材製の突起３２ａ、３２ｂが形成される。突起３２ａ、３２ｂは導電パッド２８の輪郭の内側に対応する位置に配置される。突起３２ａ、３２ｂの形成にあたって例えばフォトリソグラフィー技術が利用される。すなわち、べた膜４２の表面にはレジスト膜４３が形成される。レジスト膜４３は突起３２ａ、３２ｂに対応する空隙４４を形成する。べた膜４２に基づきめっき処理が施される。その結果、レジスト膜４３の空隙４４内で突起３２ａ、３２ｂが形成される。段差の形成にあたって複数回にわたってレジスト膜４３は重ね合わせられればよい。重ね合わせのたびにレジスト膜４３内の空隙４４は狭められればよい。突起３２ａ、３２ｂの形成後、レジスト膜４３は除去される。
その後、図１３に示されるように、べた膜４２上に再びレジスト膜４６は形成される。レジスト膜４６はパッド３３を含む配線パターンを象る。パッド３３上で突起３２ａ、３２ｂはレジスト膜４６に覆われる。こうしたレジスト膜４６に基づきエッチング処理が施される。その結果、レジスト膜４６の周囲でべた膜４２の導電材は除去される。レジスト膜４６下で導電材の配線パターンは残存する。配線パターンには突起３２ａ、３２ｂ付きの導電パッド２８が形成される。レジスト膜４６は除去される。
図１４は第２実施形態に係る導電パッド４７を示す。この導電パッド４７では凹凸形状の実現にあたって傾斜面４８が利用される。傾斜面４８はプリント配線板１４の表面やパッケージ基板１６の裏面の平坦面に対して所定の傾斜角αで傾斜する。ここでは、導電パッド４７の表面には４枚の傾斜面４８に基づき四角錐面が形成される。四角錐面は例えば０．０３ｍｍの高さで盛り上がる。こういった導電パッドは前述の導電パッド２８と同等な作用効果を発揮する。その他、４枚の傾斜面４８は、図１５に示されるように、熱膨張時の伸縮方向に直交する稜線で仕切られてもよい。
以下、コンピュータシミュレーションに基づき導電パッド４７の効力を検証した結果を示す。シミュレーションにあたって前述のマザーボード１３の構造に基づき解析モデルは作成された。この解析モデルでは３種類の導電パッド４９、４７ａ、４７ｂが用意された。いずれの導電パッド４９、４７ａ、４７ｂでも輪郭は四角形に単純化された。各辺の大きさは０．６ｍｍに設定された。図１６に示されるように、第１導電パッド４９の表面は平坦面で規定された。第２導電パッド４７ａの表面は四角錐面に規定された。頂点の高さは０．０１ｍｍに設定された。同様に、第３導電パッド４７ｂの表面は四角錐面に規定された。頂点の高さは０．０３ｍｍに設定された。第１解析モデルでは全ての導電パッドに第１導電パッド４９が適用された。第２解析モデルでは４隅の導電パッドに第２導電パッド４７ａが適用された。それら以外の導電パッドには第１導電パッド４９が適用された。同様に、第３解析モデルでは４隅の導電パッドに第３導電パッド４７ｂが適用された。それら以外の導電パッドには第１導電パッド４９が適用された。図１７に示されるように、端子バンプ１７の形状は多面体に単純化された。解析モデルは摂氏−２５度と摂氏１２５度との間で熱サイクルに曝された。１サイクル当たりの非線形歪みが測定された。第１解析モデルでは０．１１０９の非線形歪みが確認された。第２解析モデルでは０．１１０５の非線形歪みが確認された。第３解析モデルでは０．１０９８の非線形歪みが確認された。図１８に示されるように、四角錐面の頂点が高いほど、非線形歪みは低減されることが確認された。すなわち、四角錐面の頂点が高いほど、端子バンプ１７の寿命は長いことが確認された。
なお、導電パッド２８、４７の輪郭は、必ずしも真円に限定されるものではなく、例えば六角形といった多角形でもよくその他の形状であってもよい。そういった形状であっても突起３２、３２ａ、３２ｂや傾斜面４８の効果は同様に実現されることができることは容易く想像される。
（付記１） 複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、前記第１の面とは異なる前記配線基板の第２の面に形成されて前記配線に接続される複数の接続端子とを備え、前記接続端子のうち、少なくとも１以上の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成されることを特徴とする電子部品パッケージ。
（付記２） 前記電子部品パッケージにおいて、前記接触面が有する前記凹凸形状は、前記第２の面に対して傾斜する傾斜面により形成されることを特徴とする付記１記載の電子部品パッケージ。
（付記３） 前記電子部品パッケージにおいて、前記接触面が有する前記凹凸形状は、突起により形成されることを特徴とする付記１記載の電子部品パッケージ。
（付記４） 複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、前記第１の面とは異なる前記配線基板の第２の面に所定の配列で形成されて前記配線に接続される複数の接続端子とを備え、前記接続端子のうち、前記配列の最外周に配置される第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第１の接続端子以外の第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されることを特徴とする電子部品パッケージ。
（付記５） 複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、前記第１の面のとは異なる前記配線基板の第２の面に形成されて前記配線に接続され、多角形の輪郭で仕切られる配列に配置される複数の接続端子とを備え、前記接続端子のうち、前記多角形の角に配置される第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第１の接続端子以外の第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されることを特徴とする電子部品パッケージ。
（付記６） 複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、前記第１の面とは異なる前記配線基板の第２の面に形成されて前記配線に接続され、空間の周囲で一周にわたって１列に配列される複数の第１の接続端子と、第１の接続端子の周囲に配列される第２の接続端子とを備え、前記第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されることを特徴とする電子部品パッケージ。
（付記７） 基板と、前記基板の表面に形成されて、所定の配列で配置される複数の導電材製パッドとを備え、前記導電材製パッドのうち、少なくとも１以上の導電材製パッドには、はんだ材を受け止める凹凸形状を有する接触面が区画されることを特徴とするプリント配線板。
（付記８） 前記プリント配線板において、前記接触面の凹凸形状は、前記第２の面に対して傾斜する傾斜面により形成されることを特徴とする付記７記載のプリント配線板。
（付記９） 前記プリント配線板において、前記接触面の凹凸形状は突起により形成されることを特徴とする付記７記載のプリント配線板。
（付記１０） 複数の入出力端子を有する電子部品と、第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、前記第１の面とは異なる前記配線基板の第２の面に形成されて前記配線に接続される複数の第１接続端子と、前記複数の第１接続端子にそれぞれ接合される複数のはんだ片と、個々の前記第１接続端子に対応して前記複数のはんだ片にそれぞれ接合される複数の第２接続端子を含む配線を有するプリント配線板とを備え、前記複数の第１接続端子および対応する前記複数の第２接続端子のうち、少なくとも１以上の第１接続端子および第２接続端子の組には、はんだ材を受け止める凹凸形状を有する接触面がそれぞれ形成されることを特徴とする基板ユニット。
（付記１１） 前記基板ユニットにおいて、前記接触面の凹凸形状は、前記第２の面に対して傾斜する傾斜面により形成されることを特徴とする付記１０記載の基板ユニット。
（付記１２） 前記基板ユニットにおいて、前記接触面の凹凸形状は突起により形成されることを特徴とする付記１０記載の基板ユニット。
（付記１３） 配線基板素材の表面に形成される導電材のべた膜上で所定の入出力用パッドに対応する位置に導電材の突起を形成する工程と、前記べた膜上に、前記突起を覆いつつ、前記入出力用パッドを含む配線パターンを象ったレジスト膜を形成する工程と、前記レジスト膜の周囲で前記導電材のべた膜を除去し、前記導電材の配線パターンを残存させる工程とを備えることを特徴とするプリント配線板の製造方法。
（付記１４） 絶縁性基板の表面に所定の配列で配置される複数の導電材製パッドを有する配線基板を用意する工程と、前記導電材製パッドの表面に導電ペーストを盛る工程と、前記導電ペーストを固化する工程とを備えることを特徴とするプリント配線板の製造方法。
実施形態の一例に係る電子機器の一具体例すなわちサーバコンピュータ装置の外観を概略的に示す斜視図である。 実施形態の一例に係るプリント基板ユニットすなわちマザーボードの構造を概略的に示す側面図である。 第１実施形態に係る導電パッドを概略的に示すマザーボードの拡大部分垂直断面図である。 図３に対応し、端子バンプ内でクラックの進行を概略的に示すマザーボードの拡大部分垂直断面図である。 導電パッドの製造過程を概略的に示す導電パッドの側面図である。 導電パッドの拡大平面図である。 図３に対応し、第１実施形態に係る導電パッドおよび通常の導電パッドを概略的に示す拡大部分垂直断面図である。 導電パッドの配列を概略的に示すパッケージ基板の裏面図である。 導電パッドの配列を概略的に示すパッケージ基板の裏面図である。 導電パッドの配列を概略的に示すパッケージ基板の裏面図である。 変形例に係る導電パッドを概略的に示すマザーボードの拡大部分垂直断面図である。 突起の製造過程を概略的に示すプリント配線板（またはパッケージ基板）の拡大部分垂直断面図である。 突起の形成後に配線パターンの製造過程を概略的に示すプリント配線板（またはパッケージ基板）の拡大部分垂直断面図である。 第２実施形態に係る導電パッドを概略的に示すマザーボードの拡大部分垂直断面図である。 第２実施形態の変形例に係る導電パッドを概略的に示すマザーボードの拡大部分垂直断面図である。 コンピュータシミュレーションの解析モデルを概略的に示す図である。 コンピュータシミュレーションで設定される端子バンプを概略的に示す斜視図である。 コンピュータシミュレーションに基づき検証結果を示すグラフである。
符号の説明
１３ 基板ユニット（マザーボード）、１４ プリント配線板、１４ａ 基板、１５ 電子部品パッケージ、１６ 配線基板（パッケージ基板）、１７ はんだ材（端子パッド）、１８ 電子部品（ＬＳＩチップ）、１９ 入出力端子（端子バンプ）、２８ 接続端子（第１の接続端子）としての導電パッド、２８ａ 第２の接続端子としての導電パッド、３２ 凹凸形状（突起）、３２ａ 凹凸形状（突起）、３２ｂ 凹凸形状（突起）、３３ パッド、３４ 導電ペースト、３６ 平坦な接触面（平坦面）、４１ 配線基板素材、４２ べた膜、４８ 傾斜面。

Claims (10)

  1. 複数の入出力端子を有する電子部品と、
    第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、
    前記第１の面とは異なる前記配線基板の第２の面に形成されて前記配線に接続される複数の接続端子とを備え、
    前記接続端子のうち、少なくとも１以上の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成されることを特徴とする電子部品パッケージ。
  2. 前記電子部品パッケージにおいて、
    前記接触面が有する前記凹凸形状は、前記第２の面に対して傾斜する傾斜面により形成されることを特徴とする請求項１記載の電子部品パッケージ。
  3. 前記電子部品パッケージにおいて、
    前記接触面が有する前記凹凸形状は、突起により形成されることを特徴とする請求項１記載の電子部品パッケージ。
  4. 複数の入出力端子を有する電子部品と、
    第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、
    前記第１の面とは異なる前記配線基板の第２の面に所定の配列で形成されて前記配線に接続される複数の接続端子とを備え、
    前記接続端子のうち、前記配列の最外周に配置される第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第１の接続端子以外の第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されることを特徴とする電子部品パッケージ。
  5. 複数の入出力端子を有する電子部品と、
    第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、
    前記第１の面のとは異なる前記配線基板の第２の面に形成されて前記配線に接続され、多角形の輪郭で仕切られる配列に配置される複数の接続端子とを備え、
    前記接続端子のうち、前記多角形の角に配置される第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第１の接続端子以外の第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されることを特徴とする電子部品パッケージ。
  6. 複数の入出力端子を有する電子部品と、
    第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、
    前記第１の面とは異なる前記配線基板の第２の面に形成されて前記配線に接続され、空間の周囲で一周にわたって１列に配列される複数の第１の接続端子と、
    第１の接続端子の周囲に配列される第２の接続端子とを備え、
    前記第１の接続端子には、はんだ材を受け止める凹凸形状を有する接触面が形成され、前記第２の接続端子には、はんだ材を受け止める平坦な接触面が形成されることを特徴とする電子部品パッケージ。
  7. 基板と、
    前記基板の表面に形成されて、所定の配列で配置される複数の導電材製パッドとを備え、前記導電材製パッドのうち、少なくとも１以上の導電材製パッドには、はんだ材を受け止める凹凸形状を有する接触面が区画されることを特徴とするプリント配線板。
  8. 複数の入出力端子を有する電子部品と、
    第１の面で前記電子部品を受け止め、前記電子部品の入出力端子に接続される配線を有する配線基板と、
    前記第１の面とは異なる前記配線基板の第２の面に形成されて前記配線に接続される複数の第１接続端子と、
    前記複数の第１接続端子にそれぞれ接合される複数のはんだ片と、個々の前記第１接続端子に対応して前記複数のはんだ片にそれぞれ接合される複数の第２接続端子を含む配線を有するプリント配線板とを備え、
    前記複数の第１接続端子および対応する前記複数の第２接続端子のうち、少なくとも１以上の第１接続端子および第２接続端子の組には、はんだ材を受け止める凹凸形状を有する接触面がそれぞれ形成されることを特徴とする基板ユニット。
  9. 配線基板素材の表面に形成される導電材のべた膜上で所定の入出力用パッドに対応する位置に導電材の突起を形成する工程と、
    前記べた膜上に、前記突起を覆いつつ、前記入出力用パッドを含む配線パターンを象ったレジスト膜を形成する工程と、
    前記レジスト膜の周囲で前記導電材のべた膜を除去し、前記導電材の配線パターンを残存させる工程とを備えることを特徴とするプリント配線板の製造方法。
  10. 絶縁性基板の表面に所定の配列で配置される複数の導電材製パッドを有する配線基板を用意する工程と、
    前記導電材製パッドの表面に導電ペーストを盛る工程と、
    前記導電ペーストを固化する工程とを備えることを特徴とするプリント配線板の製造方法。
JP2008091507A 2008-03-31 2008-03-31 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 Pending JP2009246166A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008091507A JP2009246166A (ja) 2008-03-31 2008-03-31 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US12/414,535 US8264850B2 (en) 2008-03-31 2009-03-30 Electronic device package with connection terminals including uneven contact surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008091507A JP2009246166A (ja) 2008-03-31 2008-03-31 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009246166A true JP2009246166A (ja) 2009-10-22

Family

ID=41115405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008091507A Pending JP2009246166A (ja) 2008-03-31 2008-03-31 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法

Country Status (2)

Country Link
US (1) US8264850B2 (ja)
JP (1) JP2009246166A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220455A (ja) * 2014-05-16 2015-12-07 インテル・コーポレーション 集積回路パッケージ用のコンタクトパッド

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6081044B2 (ja) 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
US9553053B2 (en) 2012-07-25 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure for yield improvement
US9215809B2 (en) * 2012-08-10 2015-12-15 Smartrac Technology Gmbh Contact bumps methods of making contact bumps
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
JP6277851B2 (ja) * 2014-05-08 2018-02-14 富士通株式会社 光モジュール
US11626370B2 (en) 2020-09-23 2023-04-11 Samsung Electronics Co., Ltd. Interconnection structure of a semiconductor chip and semiconductor package including the interconnection structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143838A (en) * 1981-02-27 1982-09-06 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH09162241A (ja) * 1995-12-05 1997-06-20 Sony Corp 電子部品及び電子部品の実装方法
JPH09223721A (ja) * 1996-02-15 1997-08-26 Fujitsu Ltd 半導体装置及びその製造方法及び実装基板及びその製造方法
JPH10256310A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2000200798A (ja) * 1999-01-06 2000-07-18 Hitachi Ltd 半導体装置及びその実装基板
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2002176124A (ja) * 2000-12-06 2002-06-21 Hitachi Chem Co Ltd 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP2005116932A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005236262A (ja) * 2004-01-20 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2492164B1 (fr) * 1980-10-15 1987-01-23 Radiotechnique Compelec Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs
US4836435A (en) * 1986-05-12 1989-06-06 International Business Machines Corporation Component self alignment
US5229646A (en) * 1989-01-13 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a copper wires ball bonded to aluminum electrodes
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5446244A (en) * 1990-07-19 1995-08-29 Toyo Communication Equipment Co., Ltd. Printed wiring pattern
JP3077182B2 (ja) * 1990-09-26 2000-08-14 日本電気株式会社 印刷配線板の製造方法
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
SG65717A1 (en) * 1995-06-06 1999-06-22 Ibiden Co Ltd Printed circuit boards
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
KR100232678B1 (ko) * 1996-12-18 1999-12-01 구본준 돌기가 형성된 범프 및 그 제조방법
KR100225655B1 (ko) * 1997-10-23 1999-10-15 윤종용 반도체 패키지의 인쇄회로기판 실장 구조
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
US6201301B1 (en) * 1998-01-21 2001-03-13 Lsi Logic Corporation Low cost thermally enhanced flip chip BGA
JP3420706B2 (ja) * 1998-09-22 2003-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
US6285560B1 (en) * 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
JP4155434B2 (ja) 1999-10-12 2008-09-24 日本サーキット工業株式会社 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP3971934B2 (ja) * 2001-03-07 2007-09-05 ヤマハ株式会社 磁気センサとその製法
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
US7209366B2 (en) * 2004-03-19 2007-04-24 Intel Corporation Delivery regions for power, ground and I/O signal paths in an IC package
JP4359257B2 (ja) 2004-07-06 2009-11-04 三星電機株式会社 Ｂｇａパッケージおよびその製造方法
TWI302812B (en) * 2006-07-20 2008-11-01 Phoenix Prec Technology Corp Pcb electrical connection terminal structure and manufacturing method thereof
JP2008227183A (ja) * 2007-03-13 2008-09-25 Fujitsu Ltd プリント基板ユニットおよびプリント配線板
JP5372346B2 (ja) * 2007-07-18 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143838A (en) * 1981-02-27 1982-09-06 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH09162241A (ja) * 1995-12-05 1997-06-20 Sony Corp 電子部品及び電子部品の実装方法
JPH09223721A (ja) * 1996-02-15 1997-08-26 Fujitsu Ltd 半導体装置及びその製造方法及び実装基板及びその製造方法
JPH10256310A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2000200798A (ja) * 1999-01-06 2000-07-18 Hitachi Ltd 半導体装置及びその実装基板
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2002176124A (ja) * 2000-12-06 2002-06-21 Hitachi Chem Co Ltd 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP2005116932A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005236262A (ja) * 2004-01-20 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220455A (ja) * 2014-05-16 2015-12-07 インテル・コーポレーション 集積回路パッケージ用のコンタクトパッド
KR101930987B1 (ko) * 2014-05-16 2018-12-19 인텔 코포레이션 집적 회로 패키지를 위한 접촉 패드

Also Published As

Publication number Publication date
US20090242258A1 (en) 2009-10-01
US8264850B2 (en) 2012-09-11

Similar Documents

Publication Publication Date Title
JP5163543B2 (ja) プリント基板ユニット
JP2009246166A (ja) 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US5786635A (en) Electronic package with compressible heatsink structure
JP5899768B2 (ja) 半導体パッケージ、配線基板ユニット、及び電子機器
US5760469A (en) Semiconductor device and semiconductor device mounting board
CN102130102B (zh) 电子器件及其生产方法
JP2012033875A (ja) 積層型半導体装置
JP5699610B2 (ja) 実装構造体及びその製造方法、並びに、電子装置
JP5292836B2 (ja) プリント基板ユニットおよび半導体パッケージ並びに半導体パッケージ用コネクタ
JP2006287091A (ja) 半導体装置およびその製造方法
JP7161611B2 (ja) 電子アセンブリ
KR20150055438A (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
JP3178405B2 (ja) 熱応力を緩和した積層半導体装置モジュール
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP4677152B2 (ja) 半導体装置
JP2762982B2 (ja) 半導体装置
JP5062022B2 (ja) 電子部品装置
JP5790254B2 (ja) 電子部品とその製造方法、及びコネクタ
US9929080B2 (en) Forming a stress compensation layer and structures formed thereby
JP2010056162A (ja) 半導体装置および回路基板組立体
KR100621437B1 (ko) 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지및 반도체 모듈
CN119275189A (zh) 芯片
CN119732184A (zh) 集成电路封装、包括印刷电路板和集成电路封装的系统、将集成电路封装焊接到印刷电路板上的方法
CN117295252A (zh) 电路板组件、电子设备及电路板组件的制作方法
WO2025046562A1 (en) Additive manufacturing of standoffs between integrated circuit and printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806