JP2009218475A - 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置 - Google Patents

Abstract

【課題】制御ＩＣへノイズが伝播することを防ぎ、かつ小型化及び低コスト化が可能な出力制御装置を提供する。
【解決手段】出力制御装置１は、ダイパッド６の表面６１にスイッチングトランジスタチップ３ａが配置されており、ダイパッド６の裏面６２に制御ＩＣチップ４ａが配置されており、ダイパッド６は、ＧＮＤに接続されるリード端子７ｂと電気的に接続されており、ゲート電極３１は、リード端子７ｇに接続されており、出力電極４１は、リード端子７ｇに接続されており、スイッチングトランジスタチップ３ａをパワーＭＯＳＦＥＴによって構成している。
【選択図】図２

Description

本発明は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、スイッチングトランジスタのオン・オフの時間比率を制御する制御ＩＣとを備えた出力制御装置に関する。

商用ＡＣ電源を電気・電子機器用ＤＣ電源に変換するスイッチング電源システムにおいて、１次側回路に接続されるスイッチ素子とそのスイッチ素子を制御する制御ＩＣとを備えたスイッチング電源システムが知られている。図６は、スイッチング電源システムを用いたＡＣ／ＤＣ電源１０２の構成例の１つを示す回路図である。ＡＣ／ＤＣ電源１０２は、ＡＣ電源からＤＣ５Ｖなどの電子機器への充電を行うＡＣアダプター等に使用される。ＡＣ／ＤＣ電源１０２の方式の特徴は、制御ＩＣ１０４を用いて出力電圧を一定に保つようにしていることである。トランス１１１を境に１次側（高圧）と２次側（低圧）とに分かれる。

ＡＣ／ＤＣ電源１０２は、ダイオードブリッジ１１０を備えている。ダイオードブリッジ１１０は、ＡＣ電源入力端子１０９に入力された９０Ｖ〜２６４Ｖの交流電圧を整流して１次回路側の出力電圧（ＤＣ１２７Ｖ〜ＤＣ３７３Ｖ）としてトランス１１１に供給する。トランス１１１は、１次側回路の出力を、２次側回路の出力電圧（５Ｖ、１２Ｖ等の所望の電圧）に変換してＤＣ出力端子１１２から出力する。

ＡＣ／ＤＣ電源１０２には、出力制御装置１０１が設けられている。出力制御装置１０１には、オン・オフの時間比率が制御されることによって出力電圧を制御するスイッチングトランジスタ１０３が設けられている。ＡＣ／ＤＣ電源１０２には、出力制御装置１０１によって制御された出力電圧に基づいて、フィードバック信号を生成するフィードバック回路１１３が設けられている。出力制御装置１０１は、回路１１３からのフィードバック信号に基づいて、スイッチングトランジスタ１０３のオン・オフの時間比率を制御する制御ＩＣ１０４を有している。

このように構成されたＡＣ／ＤＣ電源１０２においては、トランス１１１に流れる電流をオン・オフし、トランス１１１を介して高電圧が低電圧に変換される。次に、フィードバック回路１１３は、ＤＣ出力端子１１２から出力されるＤＣ出力電圧を監視し、その情報を表わすフィードバック信号を制御ＩＣ１０４に伝える。

制御ＩＣ１０４は、上記ＤＣ出力電圧に対応したフィードバック信号を受けて、所望の電圧よりも出力電圧が高い場合は、スイッチングトランジスタ１０３のオフ時間の比率を上げてトランス１１１に流れる電流を少なくする。逆に上記ＤＣ出力電圧が所望の電圧よりも低い場合は、オン時間の比率を上げてトランス１１１に流れる電流を多くする。この制御により出力電圧を一定に保つ。

従来のスイッチング電源システムにおいて、それぞれ別パッケージで形成された、スイッチングトランジスタ１０３と制御ＩＣ１０４とを組み合わせて出力制御装置１０１を構成する場合が多い。しかし、この場合、スイッチングトランジスタ１０３と制御ＩＣ１０４との間の配線が長く、実装面積が大きくなるため、寄生インダクタンスが大きく、ＡＣ／ＤＣ電源１０２の小型化が制限されてしまう。

そのため、特許文献１の第５図に示す混成集積回路と同様に、図６のＡＣ／ＤＣ電源１０２において同一パッケージ内にスイッチングトランジスタ１０３と制御ＩＣ１０４とを水平に設けることにより、出力制御装置１０１を構成する場合がある。別々のパッケージで形成されていた場合に比べて、１パッケージにすることにより、スイッチングトランジスタ１０３と制御ＩＣ１０４との間の配線距離が短くなり、実装面積も小さくなる。そのため、寄生インダクタンスが小さくなり、ＡＣ／ＤＣ電源１０２を小型化することが出来る。

しかし、水平方向にスイッチングトランジスタ１０３と制御ＩＣ１０４とを配置するため、スイッチングトランジスタ１０３と制御ＩＣ１０４とのチップ面積の和より小さい実装面積にすることはできない。特許文献２の図２に示されている構造は、スイッチングトランジスタＱ２の上に絶縁性エポキシ樹脂を介して制御ＩＣ１６を配置するため、制御ＩＣ１６とスイッチングトランジスタＱ２の間の寄生インダクタンスを減少できると共に、実装面積も大幅に減少することができる。

また、特許文献３の図１では、パッケージ５に対し所望の方向からリード６〜１０を導出させることにより、リードの設計自由度を増大させる半導体装置１が開示されている。
実開昭６３−１９７３５８号公報（昭和６３年１２月１９日公開） 特開２０００−２５２１４７号公報（２０００年９月１４日公開） 特開２００７−２７４０２号公報（２００７年２月１日公開）

図７は、スイッチング電源システムを用いたＡＣ／ＤＣ電源１０２に設けられたスイッチングトランジスタ１０３の電極の電圧変化を示した一例であり、図７（a）はドレイン電圧の波形図であり、図７（ｂ）はゲート電圧の波形図である。ＡＣ電源入力端子１０９にＡＣ２６４Ｖの電圧が印加された場合、ゲート電圧がローでスイッチングトランジスタ１０３がオフの時に、スイッチングトランジスタ１０３のドレイン電圧は４５０Ｖ程度となる。これに対して、ゲート電圧がハイでスイッチングトランジスタ１０３がオンの時に、スイッチングトランジスタ１０３のドレイン電圧は０Ｖ程度の電圧となる。このように、スイッチングトランジスタ１０３のドレイン電圧は、スイッチングトランジスタ１０３のオン・オフに対応して０Ｖまたは４５０Ｖとなる。

一方、制御ＩＣ１０４の出力電圧は、スイッチングトランジスタ１０３の閾値電圧以上の電圧をスイッチングトランジスタ１０３のゲート電極に印加すればよく、例えば図７（ｂ）では１２Ｖのパルス波を印加している。制御ＩＣ１０４は、スイッチングトランジスタ１０３のゲート電極に印加する電圧と同程度の大きさの電圧で駆動する。このため、制御ＩＣ１０４の駆動電圧は、スイッチングトランジスタ１０３のオフ時に、スイッチングトランジスタ１０３のドレインに印加される電圧に比べて非常に小さい値となる。

また、ＡＣ／ＤＣ電源１０２が動作している時、制御ＩＣ１０４は、トランス１１１の２次側の、出力電圧もしくは出力電流の情報を含んだフィードバック信号を、フィードバック回路１１３を通じて得ている。フィードバック回路１１３から制御ＩＣ１０４に送信される信号は、数Ｖ程度の電圧であり、制御ＩＣ１０４は、数ｍＶの精度で上記信号を検出する必要がある。

しかし、特許文献２の構造では、スイッチングトランジスタＱ２の上に絶縁エポキシ樹脂を介して制御ＩＣ１６が配置されており、電圧差５００Ｖ程度のスイッチングを行っているスイッチングトランジスタＱ２で発生するノイズが、制御ＩＣ１６の、電源電極及び検出電極に伝播する。そのため、検出と制御の精度が低下してしまい、スイッチング電源１０の、出力電圧及び出力電流の精度が落ちたり、該出力電圧及び該出力電流にノイズが発生したりしてしまう。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、制御ＩＣへノイズが伝播することを防ぎ、かつ小型化及び低コスト化が可能な出力制御装置を提供することにある。

本発明の出力制御装置は、上記課題を達成するために、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタチップと、前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御する制御ＩＣチップと、導電性材料から形成されており、第１の面及び前記第１の面の反対側に位置する第２の面を有するダイパッドと、前記スイッチングトランジスタチップ、前記制御ＩＣチップ及び前記ダイパッドを収納したパッケージと、前記第１の面と同一の面に形成され、一部が前記パッケージから露出しているリード端子とを備える出力制御装置において、前記第１の面に前記スイッチングトランジスタチップが配置されており、前記第２の面に前記制御ＩＣチップが配置されており、前記ダイパッドは、前記リード端子と電気的に接続されていることを特徴とする。

上記発明によれば、前記リード端子を電気的に接地する、即ち前記パッケージの外部に設けられた外部電源が有するグランドに接続することにより、前記ダイパッドはグランドに接続することが可能であるので、前記スイッチングトランジスタチップ及び前記制御ＩＣチップと同程度の面積のグランド電極が２つのチップ間に存在することになる。これにより、前記ダイパッドがノイズシールドとして作用するので、前記スイッチングトランジスタチップのドレイン電圧が、高電圧と低電圧とを交互に繰り返す電圧となることにより発生するノイズが、数ｍＶの精度の検出を行っている制御ＩＣチップへ伝播することを防ぐことが可能である。

また、前記スイッチングトランジスタチップ、前記ダイパッド及び前記制御ＩＣチップを積み重ねて配置することにより、ディスクリート部品のスイッチングトランジスタと制御ＩＣとを実装した場合、及びスイッチングトランジスタチップと制御ＩＣチップとを水平に配置された１パッケージの出力制御装置に比べて、回路基板の実装面積を縮小することができ、ＡＣ／ＤＣ電源装置の小型化及び寄生インピーダンスの低減に寄与することができる。さらに、２パッケージで実現した場合よりもパッケージコストを低減することができる。

さらに、前記スイッチングトランジスタチップと前記制御ＩＣチップとが前記ダイパッドの異なる面に配置されているため、それぞれのチップの電極と、前記リード端子との間に設けられている配線の影響を受けることなく、配線レイアウトを決めることが出来る。そのため、ノイズを発生するリード端子と、数ｍＶの精度で検出する必要がある信号が入力されるリード端子とを、互いに干渉しないように遠い位置に容易に配置することが出来る。

その上、出来るだけ微細化したプロセスで製造することが好ましい制御ＩＣチップと、デザインルールが大きいパワーＭＯＳＦＥＴとを、それぞれ最適なプロセスを用いて作成できるため、ワンチップで作成した場合と比較してプロセスコストを低減することができる。

その上、２パッケージで実現した場合よりもパッケージコストを低減することができる。

前記出力制御装置では、前記スイッチングトランジスタチップに形成されているトランジスタ電極をさらに備え、前記トランジスタ電極は、前記トランジスタ電極に対応し、前記リード端子と同一の面に形成され、一部が前記パッケージから露出しているトランジスタリード端子に接続されてもよい。

これにより、前記トランジスタ電極と前記外部電源とを接続すること、及び前記トランジスタ電極と前記パッケージの外部に設けられた外部回路とを接続することが可能となる。

前記出力制御装置では、前記制御ＩＣチップに形成されているＩＣ電極をさらに備え、前記ＩＣ電極は、前記ＩＣ電極に対応し、前記リード端子と同一の面に形成され、一部が前記パッケージから露出しているＩＣリード端子に接続されてもよい。

これにより、前記ＩＣ電極と前記外部電源とを接続すること、及び前記ＩＣ電極と前記外部回路とを接続することが可能となる。

前記出力制御装置では、前記スイッチングトランジスタチップに形成されているトランジスタ電極と、前記制御ＩＣチップに形成されているＩＣ電極とをさらに備え、前記ＩＣ電極は、前記トランジスタ電極に接続されてもよい。

これにより、前記ＩＣ電極から前記トランジスタ電極に信号を送信することが可能となる。

前記出力制御装置では、前記スイッチングトランジスタチップを横型パワーＭＯＳＦＥＴによって構成してもよい。

また、前記出力制御装置では、前記横型パワーＭＯＳＦＥＴの基板電位が、ソース電極と同電位であってもよい。

これらの構成により、前記スイッチングトランジスタチップは、ゲート電極が設けられている面を表面とした時に、前記ダイパッドに接続する裏面を前記ソース電極と同電位にすることが出来る。

前記出力制御装置では、前記スイッチングトランジスタチップの裏面と、前記第１の面とを導電性接着剤で接着してもよい。

また、前記出力制御装置では、前記スイッチングトランジスタチップの表面にある前記ソース電極を、貫通電極を用いて裏面に導通させてもよい。

これらの構成により、前記スイッチングトランジスタチップの裏面の電位、及び前記ソース電極の電位をグランド電位にすることが出来る。

前記出力制御装置では、前記制御ＩＣチップの基板電位がグランド電位であってもよい。

また、前記出力制御装置では、前記制御ＩＣチップの裏面と、前記第２の面とを導電性接着剤で接着してもよい。

さらに、前記出力制御装置では、前記制御ＩＣチップの表面にあるグランド電極を、貫通電極を用いて裏面に導通させてもよい。

これらの構成により、前記制御ＩＣチップの、前記ダイパッドに接続する部分の電位、及び前記制御ＩＣチップの表面にあるグランド電極の電位をグランド電位にすることが出来る。

従って、前記スイッチングトランジスタチップの裏面と、前記制御ＩＣチップの裏面とを共にグランドに接続することができるため、前記スイッチングトランジスタチップと前記制御ＩＣチップとを前記ダイパッドに搭載することができる。この際、絶縁シートまたはダイパッドの特別な加工は必要無く、低コスト化が可能である。

前記出力制御装置では、前記スイッチングトランジスタチップが、前記スイッチングトランジスタチップの表面にドレイン電極が形成され、前記スイッチングトランジスタチップの裏面にソース電極とゲート電極が形成されている縦型パワーＭＯＳＦＥＴによって構成されており、前記ソース電極が導電性接着剤によって前記第１の面に接着されてもよい。

また、前記出力制御装置では、前記ゲート電極と、前記制御ＩＣチップの、前記ゲート電極を動作させる出力電極とが、金属細線を用いて直接接続されてもよい。

これらの構成により、前記スイッチングトランジスタチップが縦型パワーＭＯＳＦＥＴによって構成されている場合においても、前記スイッチングトランジスタチップ、前記ダイパッド及び前記制御ＩＣチップを積み重ねて配置することが可能となる。従って、回路基板の実装面積を減少することができ、ＡＣ／ＤＣ電源装置の小型化及び寄生インピーダンスの低減に寄与することができる。さらに、２パッケージで実現した場合よりもパッケージコストを低減することができる。

前記出力制御装置では、前記導電性接着剤が銀ペーストであってもよい。

これにより、前記スイッチングトランジスタチップ、前記ダイパッド及び前記制御ＩＣチップを積み重ねて配置することが可能となる。また、前記銀ペーストは絶縁性エポキシ樹脂に比べて熱伝導率が高いので、パワーＭＯＳＦＥＴで発生した熱を前記ダイパッドに伝達しやすくなる。

前記出力制御装置では、前記スイッチングトランジスタチップの裏面と前記第１の面とを絶縁性接着剤によって接着してもよい。

また、前記出力制御装置では、前記制御ＩＣチップの裏面と前記第２の面とを絶縁性接着剤で接着してもよい。

さらに、前記出力制御装置では、前記絶縁性接着剤が絶縁性エポキシ樹脂であってもよい。

これらの構成により、基板電位がソースと同電位で無いスイッチングトランジスタを用いる場合、または基板電位がグランドで無い制御ＩＣを用いる場合においても、前記スイッチングトランジスタチップ、前記ダイパッド及び前記制御ＩＣチップを積み重ねて配置することが可能となる。従って、回路基板の実装面積を減少することができ、ＡＣ／ＤＣ電源装置の小型化及び寄生インピーダンスの低減に寄与することができる。さらに、２パッケージで実現した場合よりもパッケージコストを低減することができる。

前記出力制御装置では、前記ダイパッドの一端を延長し、前記リード端子を形成してもよい。

これにより、前記リード端子と前記ダイパッドとをワイヤボンディングにより接続する場合に比べて、幅の広い金属で橋渡しすることが可能となり、熱伝導が向上する。そのため、パワーＭＯＳＦＥＴで発生した熱を、リード端子を通じて放熱しやすくなる。また、電気的に接地されるリード端子を別途設ける必要が無くなり、製造時間が短縮される。

前記出力制御装置では、前記ダイパッドの材料が銅であってもよい。

これにより、前記スイッチングトランジスタチップと前記制御ＩＣチップとの間の熱伝導性が良くなる。従って、前記スイッチングトランジスタチップの温度を大きく低下させることなく前記制御ＩＣチップの温度検出部に伝達することが出来る。

前記出力制御装置では、前記スイッチングトランジスタチップは、ＡＣ／ＤＣ電源の出力電圧を制御してもよい。

前記ＡＣ／ＤＣ電源が駆動しているとき、前記ダイパッドは電気的に接地されている、即ちグランドに接続されているため、前記スイッチングトランジスタチップ及び前記制御ＩＣチップと同程度の面積のグランド電極が２つのチップ間に存在することになる。これにより、前記ダイパッドがノイズシールドとして作用するので、前記スイッチングトランジスタチップのドレイン電圧が、高電圧と低電圧とを交互に繰り返す電圧となることにより発生するノイズが、数ｍＶの精度の検出を行っている制御ＩＣチップへ伝播することを防ぐことが可能である。

本発明の回路装置は、上記いずれかの出力制御装置を備えているので、低コスト化が可能である。

本発明に係る出力制御装置は、以上のように、ダイパッドの第１の面にスイッチングトランジスタチップが配置されており、前記第１の面の反対側に位置する第２の面に制御ＩＣチップが配置されており、前記ダイパッドは、前記リード端子と電気的に接続されているものである。

それゆえ、制御ＩＣへノイズが伝播することを防ぎ、かつ小型化及び低コスト化が可能な出力制御装置を提供するという効果を奏する。

〔実施の形態１〕
本発明の一実施形態について図１ないし図３に基づいて説明すると以下の通りである。

図１は、本実施の形態に係るＡＣ／ＤＣ電源（交流／直流電源）２の回路図である。実施の形態１及び実施の形態２は、図１に示す制御ＩＣ４とスイッチングトランジスタ３との１パッケージ化に関している。

ＡＣ／ＤＣ電源２は、ＡＣ電源からＤＣ５Ｖ（ボルト）などの電子機器への充電を行うＡＣアダプター等に使用される。ＡＣ／ＤＣ電源２の方式の特徴は、制御ＩＣ４を用いて出力電圧を一定に保つようにしていることである。トランス１１を境に１次側（高圧）と２次側（低圧）とに分かれる。

ＡＣ／ＤＣ電源２は、ダイオードブリッジ１０を備えている。ダイオードブリッジ１０は、ＡＣ電源入力端子９に入力された９０Ｖ〜２６４Ｖの交流電圧を整流して１次回路側の出力電圧（ＤＣ１４０Ｖ〜ＤＣ３７３Ｖ）としてトランス１１に供給する。トランス１１は、１次側回路の出力を、２次側回路の出力電圧（５Ｖ、１２Ｖ等の所望の電圧）に変換してＤＣ出力端子１２から出力する。

ＡＣ／ＤＣ電源２には、出力制御装置１が設けられている。出力制御装置１には、オン・オフの時間比率が制御されることによって出力電圧を制御するスイッチングトランジスタ３が設けられている。ＡＣ／ＤＣ電源２には、出力制御装置１によって制御された出力電圧に基づいて、フィードバック信号を生成するフィードバック回路１３が設けられている。出力制御装置１は、フィードバック回路１３からのフィードバック信号に基づいて、スイッチングトランジスタ３のオン・オフの時間比率を制御する制御ＩＣ４を有している。

このように構成されたＡＣ／ＤＣ電源２においては、トランス１１に流れる電流をオン・オフし、トランス１１を介して高電圧が低電圧に変換される。次に、フィードバック回路１３は、ＤＣ出力端子１２から出力されるＤＣ出力電圧を監視し、その情報を表わすフィードバック信号を制御ＩＣ４に伝える。

制御ＩＣ４は、上記ＤＣ出力電圧に対応したフィードバック信号を受けて、所望の電圧よりも出力電圧が高い場合は、スイッチングトランジスタ３のオフ時間の比率を上げてトランス１１に流れる電流を少なくする。逆に上記ＤＣ出力電圧が所望の電圧よりも低い場合は、オン時間の比率を上げてトランス１１に流れる電流を多くする。この制御により出力電圧を一定に保つ。

図２は、出力制御装置１の一例であり、実施の形態１に係る出力制御装置１の構成を示す。図２（ａ）は出力制御装置１の上面図であり、図２（ｂ）は図２（ａ）の出力制御装置１のＡ−Ａ’間に沿った断面図であり、図２（ｃ）は図２（ａ）の出力制御装置１をＢ−Ｂ’間に沿った断面図であり、図２（ｄ）は出力制御装置１の下面図である。

出力制御装置１は、パッケージ５を備えている。パッケージ５には、板状のダイパッド６が設けられている。ダイパッド６は導電性材料により形成されており、例えば銅が用いられる。ダイパッド６の表面６１には、図１のスイッチングトランジスタ３に相当するスイッチングトランジスタチップ３ａが設けられており、裏面６２には、図１の制御ＩＣ４に相当する制御ＩＣチップ４ａが設けられている。ここで、スイッチングトランジスタチップ３ａは、図３に示す横型パワーＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor：金属・酸化物・半導体電界効果トランジスタ）１４によって構成されている。横型パワーＭＯＳＦＥＴとは、電流がチップの表面とほぼ平行に流れるパワーＭＯＳＦＥＴとして定義される。

なお、パワーＭＯＳＦＥＴで発生した熱を放熱させるために、実使用ではスイッチングトランジスタチップ３ａを設けた表面６１が、制御ＩＣチップ４ａを設けた裏面６２よりもプリント基板等の回路基板の接触面に近くなるように出力制御装置１を実装することが好ましい。

図３は横型パワーＭＯＳＦＥＴ１４の断面図である。横型パワーＭＯＳＦＥＴ１４を用いたスイッチングトランジスタチップ３ａは、ゲート電極が設けられている面を表面とした時に、裏面をソース電極と同電位にすることが出来る。また、制御ＩＣチップ４ａの基板電位、即ち制御ＩＣチップ４ａの、ダイパッドに接続する部分の電位はグランド（ＧＮＤ）にすることが出来、制御ＩＣチップ４ａの裏面、即ちダイパッド６の裏面６２と対向する面は、ＧＮＤに接続することが出来る。

そのため、スイッチングトランジスタチップ３ａの裏面と制御ＩＣチップ４ａの裏面とを共にＧＮＤに接続することができるため、スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとを同一のダイパッド６に搭載することができる。スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとをダイパッド６に接着させる際には、導電性接着剤２１を用いればよく、例えば銀ペーストを用いる。

このように、スイッチングトランジスタチップ３ａの裏面はソース（ＧＮＤ接地）であり、制御ＩＣチップ４ａの裏面と同電位であるため、絶縁シートまたはダイパッドの特別な加工なしに同一のダイパッド６に搭載でき、低コスト化が可能である。

また、出来るだけ微細化したプロセスで製造することが好ましい制御ＩＣチップと、デザインルールが大きいパワーＭＯＳＦＥＴとを、それぞれ最適なプロセスを用いて作成できるため、ワンチップで作成した場合と比較してプロセスコストを低減することができる。

以上のように、スイッチングトランジスタチップ３ａ、ダイパッド６及び制御ＩＣチップ４ａを積み重ねて配置することにより、ディスクリート部品のスイッチングトランジスタと制御ＩＣとを実装した場合、及びスイッチングトランジスタチップと制御ＩＣチップとを水平に配置された１パッケージの出力制御装置に比べて、回路基板の実装面積を減少することができ、ＡＣ／ＤＣ電源装置の小型化及び寄生インピーダンスの低減に寄与することができる。さらに、２パッケージで実現した場合よりもパッケージコストを低減することができる。

ＡＣ／ＤＣ電源２が動作しているとき、スイッチングトランジスタチップ３ａのドレイン電極３２の電圧は、高電圧と低電圧とを交互に繰り返すため、または高電圧とＧＮＤとを交互に繰り返すためにノイズを発生する。しかし、出力制御装置１では、スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとの間にＧＮＤ電位であるダイパッド６があり、このダイパッド６がシールドとなるので、スイッチングトランジスタチップ３ａから制御ＩＣチップ４ａに伝播するノイズを低減出来る。

パッケージ５には、リード端子７ａ・７ｂ・７ｃ・７ｄ・７ｅ・７ｆ・７ｇ・７ｈが設けられている。リード端子７ｂは、ダイパッド６の一端が延長されたもので、ＧＮＤピンである。図２（ｃ）に示すように、スイッチングトランジスタチップ３ａのソース電極３３と、制御ＩＣチップ４ａのＧＮＤ電極４４とは、それぞれ貫通電極２２及び導電性接着剤２１を介してダイパッド６と接続されている。なお、本実施の形態では貫通電極２２を用いたが、ソース電極３３とＧＮＤ電極４４とをワイヤボンディングによってリード端子７ｂに接続してもよい。

リード端子７ａは、ワイヤ７１によってスイッチングトランジスタチップ３ａのドレイン電極３２と接続されており、ドレインピンとなる。リード端子７ｃは、ワイヤ７２によって制御ＩＣチップ４ａの電源電極４３と接続されており、制御ＩＣチップ４ａの電源ピンとなる。リード端子７ｄは、ワイヤ７３によって制御ＩＣチップ４ａの検出電極４２と接続されており、リード端子７ｅは、ワイヤ７４によって制御ＩＣチップ４ａの検出電極４２と接続されている。リード端子７ｄ及びリード端子７ｅは、フィードバック回路１３に接続される検出ピンである。

リード端子７ｇは、ワイヤ７５によってスイッチングトランジスタチップ３ａのゲート電極３１に接続されていると共に、ワイヤ７６によって制御ＩＣチップ４ａの出力電極４１に接続されており、リード端子７ｇを介して、制御ＩＣチップ４ａはスイッチングトランジスタチップ３ａの動作を制御する。

また、図１においてＡＣ／ＤＣ電源２が動作している時、制御ＩＣ４は、トランス１１の２次側の、出力電圧もしくは出力電流の情報を含んだフィードバック信号を、フィードバック回路１３を通じて得ている。フィードバック回路１３から制御ＩＣ４に送信される信号は、数Ｖ程度の電圧であり、制御ＩＣ４は、数ｍＶの精度で上記信号を検出する必要がある。

スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとがダイパッド６の異なる面に配置されているため、それぞれのチップの電極と、リード端子７ａ・７ｂ・７ｃ・７ｄ・７ｅ・７ｆ・７ｇとの間に設けられている配線の影響を受けることなく、配線レイアウトを決めることが出来る。そのため、例えばノイズを発生するリード端子７ａと、数ｍＶの精度で検出する必要がある信号が入力されるリード端子７ｄ及び７ｅとを、互いに干渉しないように遠い位置に容易に配置することが出来る。高電圧を取り扱いノイズの発生源であるドレイン電極と電気的に接続しているリード端子と、数ｍＶの精度が必要な制御ＩＣの検出電極と電気的に接続しているリード端子とは、極力離れていることが望ましい。

また、ダイパッド６及び導電性接着剤２１は、エポキシ樹脂などに比べて高い熱伝導度を有する銅または銀などの金属材料を用いている。そのため、スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとの間において熱損失が少ないため、制御ＩＣチップ４ａにおいてスイッチングトランジスタチップ３ａの温度を高精度で検出することができる。即ち、スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとの間の熱伝導性が良くなるので、スイッチングトランジスタチップ３ａの温度を大きく低下させることなく制御ＩＣチップ４ａの温度検出部に伝達することが出来る。

なお、本実施の形態では、スイッチングトランジスタチップ３ａ及び制御ＩＣチップ４ａをダイパッド６に接着させる際には、導電性接着剤２１を用いた。しかし、例えば基板電位がソースと同電位で無いスイッチングトランジスタを用いる場合、または基板電位がＧＮＤで無い制御ＩＣを用いる場合は、これらのスイッチングトランジスタチップ及び制御ＩＣチップをダイパッド６に接着させる時に、絶縁性エポキシ樹脂などの絶縁性接着剤を用いても良い。その際には、スイッチングトランジスタチップのソース電極と制御ＩＣチップのＧＮＤ電極とを、リード端子７ｂにワイヤボンディングにより接続する必要がある。

〔実施の形態２〕
本発明の他の実施形態について図４及び図５に基づいて説明すれば、以下の通りである。なお、本実施形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

図４は、出力制御装置１の一例であり、実施の形態２に係る出力制御装置１ａの構成を示す。図４（ａ）は出力制御装置１ａの上面図であり、図４（ｂ）は図４（ａ）の出力制御装置１ａのＡ−Ａ’間に沿った断面図であり、図４（ｃ）は出力制御装置１ａの下面図である。

出力制御装置１ａは、パッケージ５を備えている。パッケージ５には、板状のダイパッド６が設けられている。ダイパッド６は導電性材料により形成されており、例えば銅が用いられる。ダイパッド６の表面６１には、図１のスイッチングトランジスタ３に相当するスイッチングトランジスタチップ３ｂが設けられており、裏面６２には図１の制御ＩＣ４に相当する制御ＩＣチップ４ｂが設けられている。ここで、スイッチングトランジスタチップ３ｂは、図５に示す縦型パワーＭＯＳＦＥＴ１５によって構成されている。縦型パワーＭＯＳＦＥＴは、電流がチップの厚さ方向に流れ、一般にドレイン電極をチップ裏面から取り出すパワーＭＯＳＦＥＴとして定義される。

図５は縦型パワーＭＯＳＦＥＴ１５の断面図を示したものである。本実施の形態で用いる縦型パワーＭＯＳＦＥＴ１５を用いたスイッチングトランジスタチップ３ｂの表面３４には、ドレイン電極３２が設けられており、裏面３５には、ゲート電極３１及びソース電極３３が設けられている。スイッチングトランジスタチップ３ｂは、ソース電極３３とダイパッド６とを導電性接着剤２１によって接着させている。制御ＩＣチップ４ｂは、導電性接着剤２１を用いてダイパッド６に接着されている。スイッチングトランジスタチップ３ｂのソース電極３３と、制御ＩＣチップ４ｂの裏面とを共にＧＮＤに接続することができるため、スイッチングトランジスタチップ３ｂと制御ＩＣチップ４ｂとを同一のダイパッド６に搭載できる。

パッケージ５には、リード端子７ａ・７ｂ・７ｃ・７ｄ・７ｅ・７ｆ・７ｇ・７ｈが設けられている。リード端子７ｂは、ダイパッド６の一端が延長されたもので、ＧＮＤピンである。制御ＩＣチップ４ｂのＧＮＤ電極４４とダイパッド６とは、図示しない貫通電極により接続されている。リード端子７ａは、ワイヤ７７によってスイッチングトランジスタチップ３ｂのドレイン電極３２と接続されており、ドレインピンとなる。リード端子７ｅは、ワイヤ７８によって制御ＩＣチップ４ｂの電源電極４３と接続しており、制御ＩＣチップ４ｂの電源ピンとなる。

リード端子７ｃは、ワイヤ７９によって制御ＩＣチップ４ｂの検出電極４２と接続されており、リード端子７ｄは、ワイヤ８０によって制御ＩＣチップ４ｂの検出電極４２と接続されている。リード端子７ｃ及びリード端子７ｄは、フィードバック回路１３と接続される検出ピンである。スイッチングトランジスタチップ３ｂのゲート電極３１と、制御ＩＣチップ４ｂの出力電極４１とは、ワイヤ８１によって直接ワイヤボンディングされている。

スイッチングトランジスタチップ３ｂと制御ＩＣチップ４ｂとがダイパッド６の異なる面に配置されているため、それぞれのチップの電極とリード端子７ａ・７ｂ・７ｃ・７ｄ・７ｅ・７ｆ・７ｇとの間に設けられている配線の影響を受けることなく、配線レイアウトを決めることができる。そのため、例えばノイズを発生するリード端子７ａと、数ｍＶの精度で検出する必要がある信号が入力されるリード端子７ｃ及び７ｄとを、互いに干渉しないように遠い位置に容易に配置することができる。高電圧を取り扱いノイズの発生源であるドレイン電極と電気的に接続しているリード端子と、数ｍＶの精度が必要な制御ＩＣの検出電極と電気的に接続しているリード端子とは、極力離れていることが望ましい。

本発明の出力制御装置は、スイッチングトランジスタチップ、ダイパッド及び制御ＩＣチップを積み重ねて配置することにより、小型化及び低コスト化が可能であるので、ＡＣ／ＤＣ電源に好適に用いることが出来る。

本発明の実施の形態に係るＡＣ／ＤＣ電源の回路図である。 図２（ａ）は本発明の実施の形態に係る出力制御装置の上面図であり、図２（ｂ）は図２（ａ）の出力制御装置のＡ−Ａ’間に沿った断面図であり、図２（ｃ）は図２（ａ）の出力制御装置のＢ−Ｂ’間に沿った断面図であり、図２（ｄ）は本発明の実施の形態に係る出力制御装置の下面図である。 本発明の実施の形態に係る出力制御装置に設けられたスイッチングトランジスタチップを構成する横型パワーＭＯＳＦＥＴの断面図である。 図４（ａ）は本発明の他の実施の形態に係る出力制御装置の上面図であり、図４（ｂ）は図４（ａ）の出力制御装置のＡ−Ａ’間に沿った断面図であり、図４（ｃ）は出力制御装置の下面図である。 本発明の他の実施の形態に係る出力制御装置に設けられたスイッチングトランジスタチップを構成する縦型パワーＭＯＳＦＥＴの断面図である。 従来のＡＣ／ＤＣ電源の回路図である。 図７は、スイッチング電源システムを用いた従来のＡＣ／ＤＣ電源に設けられたスイッチングトランジスタの電極の電圧変化を示した一例であり、図７（a）はドレイン電圧の波形図であり、図７（ｂ）はゲート電圧の波形図である。

符号の説明

１、１ａ 出力制御装置
２ ＡＣ／ＤＣ電源
３ スイッチングトランジスタ
３ａ、３ｂ スイッチングトランジスタチップ
４ 制御ＩＣ
４ａ、４ｂ 制御ＩＣチップ
５ パッケージ
６ ダイパッド
７ａ リード端子（トランジスタリード端子）
７ｂ リード端子（リード端子）
７ｃ〜７ｅ リード端子（ＩＣリード端子）
７ｆ〜７ｈ リード端子
９ ＡＣ電源入力端子
１０ ダイオードブリッジ
１１ トランス
１２ ＤＣ出力端子
１３ フィードバック回路
１４ 横型パワーＭＯＳＦＥＴ
１５ 縦型パワーＭＯＳＦＥＴ
２１ 導電性接着剤
２２ 貫通電極
３１ ゲート電極（トランジスタ電極）
３２ ドレイン電極（トランジスタ電極）
３３ ソース電極（トランジスタ電極）
３４ 縦型パワーＭＯＳＦＥＴの表面
３５ 縦型パワーＭＯＳＦＥＴの裏面
４１ 出力電極（ＩＣ電極）
４２ 検出電極（ＩＣ電極）
４３ 電源電極（ＩＣ電極）
４４ ＧＮＤ電極
６１ ダイパッドの表面（第１の面）
６２ ダイパッドの裏面（第２の面）
７１〜８１ ワイヤ

Claims (21)

1. オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタチップと、
   前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御する制御ＩＣチップと、
   導電性材料から形成されており、第１の面及び前記第１の面の反対側に位置する第２の面を有するダイパッドと、
   前記スイッチングトランジスタチップ、前記制御ＩＣチップ及び前記ダイパッドを収納したパッケージと、
   前記第１の面と同一の面に形成され、一部が前記パッケージから露出しているリード端子とを備える出力制御装置において、
   前記第１の面に前記スイッチングトランジスタチップが配置されており、
   前記第２の面に前記制御ＩＣチップが配置されており、
   前記ダイパッドは、前記リード端子と電気的に接続されていることを特徴とする出力制御装置。
2. 前記スイッチングトランジスタチップに形成されているトランジスタ電極をさらに備え、
   前記トランジスタ電極は、前記トランジスタ電極に対応し、前記リード端子と同一の面に形成され、一部が前記パッケージから露出しているトランジスタリード端子に接続されていることを特徴とする請求項１に記載の出力制御装置。
3. 前記制御ＩＣチップに形成されているＩＣ電極をさらに備え、
   前記ＩＣ電極は、前記ＩＣ電極に対応し、前記リード端子と同一の面に形成され、一部が前記パッケージから露出しているＩＣリード端子に接続されていることを特徴とする請求項１に記載の出力制御装置。
4. 前記スイッチングトランジスタチップに形成されているトランジスタ電極と、
   前記制御ＩＣチップに形成されているＩＣ電極とをさらに備え、
   前記ＩＣ電極は、前記トランジスタ電極に接続されていることを特徴とする請求項１に記載の出力制御装置。
5. 前記スイッチングトランジスタチップを横型パワーＭＯＳＦＥＴによって構成していることを特徴とする請求項１に記載の出力制御装置。
6. 前記横型パワーＭＯＳＦＥＴの基板電位が、ソース電極と同電位であることを特徴とする請求項５に記載の出力制御装置。
7. 前記スイッチングトランジスタチップの裏面と、前記第１の面とを導電性接着剤で接着していることを特徴とする請求項６に記載の出力制御装置。
8. 前記スイッチングトランジスタチップの表面にある前記ソース電極を、貫通電極を用いて裏面に導通させていることを特徴とする請求項７に記載の出力制御装置。
9. 前記制御ＩＣチップの基板電位がグランド電位であることを特徴とする請求項１に記載の出力制御装置。
10. 前記制御ＩＣチップの裏面と、前記第２の面とを導電性接着剤で接着していることを特徴とする請求項９に記載の出力制御装置。
11. 前記制御ＩＣチップの表面にあるグランド電極を、貫通電極を用いて裏面に導通させていることを特徴とする請求項１０に記載の出力制御装置。
12. 前記スイッチングトランジスタチップが、前記スイッチングトランジスタチップの表面にドレイン電極が形成され、前記スイッチングトランジスタチップの裏面にソース電極とゲート電極が形成されている縦型パワーＭＯＳＦＥＴによって構成されており、
    前記ソース電極が導電性接着剤によって前記第１の面に接着されていることを特徴とする請求項１に記載の出力制御装置。
13. 前記ゲート電極と、
    前記制御ＩＣチップの、前記ゲート電極を動作させる出力電極とが、金属細線を用いて直接接続されていることを特徴とする請求項１２に記載の出力制御装置。
14. 前記導電性接着剤が銀ペーストであることを特徴とする、請求項７、１０、１２のいずれか１項に記載の出力制御装置。
15. 前記スイッチングトランジスタチップの裏面と前記第１の面とを絶縁性接着剤によって接着していることを特徴とする請求項１に記載の出力制御装置。
16. 前記制御ＩＣチップの裏面と前記第２の面とを絶縁性接着剤で接着していることを特徴とする請求項１に記載の出力制御装置。
17. 前記絶縁性接着剤が絶縁性エポキシ樹脂であることを特徴とする請求項１５または１６に記載の出力制御装置。
18. 前記ダイパッドの一端を延長し、前記リード端子を形成していることを特徴とする請求項１に記載の出力制御装置。
19. 前記ダイパッドの材料が銅であることを特徴とする請求項１に記載の出力制御装置。
20. 前記スイッチングトランジスタチップは、ＡＣ／ＤＣ電源の出力電圧を制御することを特徴とする請求項１に記載の出力制御装置。
21. 請求項１〜２０のいずれか１項に記載の出力制御装置を備えることを特徴とする回路装置。

Images