[go: up one dir, main page]

JP2009206143A - アライメント方法 - Google Patents

アライメント方法 Download PDF

Info

Publication number
JP2009206143A
JP2009206143A JP2008044390A JP2008044390A JP2009206143A JP 2009206143 A JP2009206143 A JP 2009206143A JP 2008044390 A JP2008044390 A JP 2008044390A JP 2008044390 A JP2008044390 A JP 2008044390A JP 2009206143 A JP2009206143 A JP 2009206143A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
alignment
distortion
error
shot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008044390A
Other languages
English (en)
Inventor
Takashi Fujimura
隆 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008044390A priority Critical patent/JP2009206143A/ja
Publication of JP2009206143A publication Critical patent/JP2009206143A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 ステップアンドリピート方式のアライメント方法においては、半導体基板に非線形な歪みがあると、その成分は、露光前のアライメント計測にて補正する事が出来ず、露光後にアライメントずれとなってしまう。
【解決手段】 半導体基板の非線形な歪みの状態を予め計測しておき、この歪み誤差の情報を、露光装置に取り込む。この取り込まれた歪み誤差を設計上のショット配列座標に反映させる事により、歪みを持った半導体基板においても精度の良いアライメントを実現できる。
【選択図】 図1

Description

本発明は、ステップアンドリピート方式の露光装置のアライメント方法に関する。
半導体基板上に塗布したレジストにレチクルパターンをステップアンドリピート方式により縮小露光する工程において、半導体基板に先の工程で転写された第一のパターンと、後の工程で転写される第二のパターンとのアライメントは高精度におこなわれる必要がある。
図3は、従来技術のアライメント方法を示すフローチャート図である。
ステップアンドリピート方式の露光装置は基準となるステージ座標系を持っている。まず、半導体基板内の数ショットにてアライメントマークの位置計測をおこない(STEP31)、この測定値を統計的に処理し、ショットの回転成分・倍率成分・直交成分・並進成分を求める。この結果より半導体基板の配置されたショットの回転成分・倍率成分・直交成分・並進成分を考慮した座標系として補正をおこない(STEP32)、各ショットの設計上の位置座標に算出済みの補正値を加味し、各ショットの配置座標を決定する(STEP33)。その後、その配置座標に従って、ステップアンドリピート方式により各ショットを半導体基板上に露光する(STEP34)。
この方式によって補正可能な誤差の種類を図4に示した。補正されるアライメント誤差成分は、回転誤差・倍率誤差・直交誤差・並進誤差の4つの誤差成分である。
特許文献1には、各ショットにおけるパターン位置のアライメント誤差は、半導体基板の回転誤差、直交度誤差、線形伸縮、並進ずれの4つにより生じ、これらにより生じたアライメント誤差を補正する方法が開示されている。
特開昭61−44429号公報
しかしながら、高精度なアライメント誤差補正が要求される半導体製造工程においては、上記4つの誤差成分の補正だけでは十分とは言えない。
図6は、半導体基板上の各ショットのアライメントずれを示した図である。図6を用いてアライメントずれの誤差成分について説明する。半導体基板61には複数のショット62が配置されており、ベクトル63は、そのショットのずれ量および方向を示している。図6(f)は、計測されたアライメントずれ量を分解する前の総合誤差であり、図6(b)(c)(d)(e)は、図6(f)に示す総合誤差から各誤差を分離抽出した図であり、図6(b)は回転誤差、図6(c)は倍率誤差、図6(d)は直交誤差、図6(e)は並進誤差を示すものである。そして、図6(a)は、総合誤差図6(f)から図6(b)乃至図6(e)の各成分、すなわち、補正可能な回転誤差、倍率誤差、直交誤差、並進誤差成分を除去した後に残留した誤差成分(ランダム成分)を示したものである。このランダム成分は、半導体基板が持っている歪みによるものである。図5は、半導体製造工程を経た半導体基板の歪みを示す模式図である。図5(a)および図5(c)のような線形的な歪みの場合は、従来技術のアライメント方法により、歪み補正が充分可能であり、アライメント精度の高い露光が可能であるが、図5(b)および図5(d)のような非線形的な歪みの場合は、従来技術では補正可能なずれ成分として分離することができず、アライメント精度が悪くなってしまう。
すなわち、従来技術によるアライメント方法では、半導体基板自身が持っている歪みが考慮されていない為にアライメント精度の向上に限界がある。
以上述べたように従来技術では、半導体基板の非線形な歪みが無視できるほど小さい場合には、精度の高いアライメントを達成できるが、非線形な歪みが大きい場合には、求められているアライメント精度を満足することができない。
本発明は、上記課題を解決するためになされたもので、非線形の歪を有する半導体基板でも高精度なアライメントを可能とするものである。
上記課題を解決するために、本発明では、以下のようなアライメント方法を用いた。
半導体基板上に設計上の配列座標に沿って規則的に配列した複数のショットの各々を所定の基準位置に対してステップアンドリピート方式でアライメントをする方法において、前記ステップアンドリピート方式で露光を行うのに先立って、ロット内から選択された半導体基板の歪みを測定する工程と、前記半導体基板の歪み情報に基づいて、前記ショットの前記設計上の配列座標に対し補正を加えて、新たな配列座標を生成する工程と、同一ロット内の後続の半導体基板内の数ショットのアライメントマークの位置計測をして、前記新たな配列座標に対するずれを求める工程と、前記新たな配列座標に対するずれに基づいて、前記半導体基板に配置するショットの配置座標を決定する工程と、前記配置座標に従ってステップアンドリピート方式により、前記ショットを露光する工程と、を含むことを特徴とするアライメント方法とした。
また、前記半導体基板の歪みを測定する工程は、前記選択された半導体基板内の全てのショットのアライメントマークの位置計測をし、前記設計上の配列座標とのずれを求めるという方法であることを特徴とするアライメント方法とした。
また、前記半導体基板の歪みを測定する工程は、前記露光する工程で用いる装置を用いて行うことを特徴とするアライメント方法とした。
また、前記半導体基板の歪みを測定する工程は、前記露光する工程で用いる装置と異なる装置を用いて行うことを特徴とするアライメント方法とした。
また、前記ロット内から選択された半導体基板は複数枚であることを特徴とするアライメント方法とした。
以上説明したように本発明の半導体基板に対する露光方法および露光装置を用いれば、歪みをもった半導体基板においても高精度のアライメントの露光をおこなうことができ、半導体製造装置の歩留まりを向上することができる。
本発明は、ステップアンドリピート方式の露光装置により半導体基板上に形成されたショットのアライメントを行う方法に関するものであって、その実施例について図1および図2を参照して説明する。
図1は、本発明のアライメント方法を示すフローチャート図である。まず、半導体基板上に規則的に配列されたショットの設計上の配列座標に対し、半導体基板上に既に形成されているアライメントマークがどの方向にどれだけずれているかを計測する。これにより、半導体基板の歪み量や歪み方向などがわかる(STEP11)。半導体基板の歪みは、線形であるか非線形であるかを知るためにも詳細に測定する必要があり、半導体基板上に形成された全てのショットに付属するアライメントマークの位置計測をして位置座標を求めるのが望ましい。各ショットを分割して位置座標を求めることでさらに詳細な歪み情報を得ることができるが、これは半導体基板が経た製造工程を勘案して決めるべきである。
複数の半導体基板によって一つのロットが構成され、そのロットが同一流動される場合は、そのロット内の半導体基板は、ほぼ同一の歪みを有するから、その歪みを代表する1枚の半導体基板について全てのショットの位置計測をすれば良い。しかしながら、1枚の半導体基板から得られた歪み情報だけでは不十分である場合は、ロットの中から複数の半導体基板を選択し、それらの全てのショットの位置計測することで、より高精度なアライメントが可能となる。例えば、25枚の半導体基板から構成されるロットの中から5枚の半導体基板を選択した場合は、5枚の半導体基板の歪みを平均したものをそのロットの代表値として利用しても良い。又、選択された1枚目から得られた歪み情報を1枚目から5枚目の半導体基板に適用し、選択された6枚目から得られた歪み情報を6枚目から10枚目の半導体基板に適用し、選択された11枚目から得られた歪み情報を11枚目から15枚目の半導体基板に適用し、選択された16枚目から得られた歪み情報を16枚目から20枚目の半導体基板に適用し、最後に選択された21枚目から得られた歪み情報を21枚目から25枚目の半導体基板に適用するというように、選択された半導体基板の歪み情報を後続の複数の半導体基板の歪み情報の代表とするという方法でも良い。STEP11の測定は、設計上の配列座標に対し、半導体基板に形成されたアライメントマークの座標がどのような方向にどれだけ歪んでいるかを測定するのであるから、そのような機能を有する測定装置であれば測定でき、露光装置であっても良いし、重ね合わせ測定機や縮小露光装置であっても良い。
次に、ここで得られた歪み情報を露光装置に入力する(STEP12)。次いで、歪み情報に基づき、配列座標とアライメントマークの座標との平均的な偏差が最小となるように全てのショットの設計上の配列座標に補正を加え、新たな配列座標を生成する。(STEP13)。そして、半導体基板内の数ショットにてアライメントマークの位置計測をおこない、STEP13で求めた新たな配列座標に対するずれを求める(STEP14)。この測定値を統計的に処理し、ショットの回転成分・倍率成分・直交成分・並進成分を求める。この結果より半導体基板の配置されたショットの回転成分・倍率成分・直交成分・並進成分を考慮した座標系として補正をおこない(STEP15)、各ショットの配置座標を生成する(STEP16)。その後、その配置座標に従って、ステップアンドリピート方式により各ショットを半導体基板上に露光する(STEP17)。
以上説明したとおり、本発明のアライメント方法を用いれば、図2に示すように、従来の回転成分・倍率成分・直交成分・並進成分に加え、ランダム成分についても補正をおこなえるため、半導体基板の非線形な歪みによるランダム成分が大きな工程を経た半導体基板であっても精度の高いアライメントが可能となる。
本発明のアライメント方法を示すフローチャート図である。 本発明のアライメント方法の補正誤差を示す。 従来技術のアライメント方法を示すフローチャート図である。 従来技術のアライメント方法の補正誤差を示す。 半導体製造工程を経た半導体基板の歪みを示す模式図である。(a) 線形な歪みを持った半導体基板を示す。(b) 図5(a)のA−Bでの断面図を示す。(c) 非線形な歪みを持った半導体基板を示す。(d) 図5(c)のA'−B'での断面図を示す。 半導体基板上の各ショットのアライメントずれを示した図である。(a) 非線形な歪によるランダム誤差を示した図である。(b) 回転誤差を示した図である。(c) 倍率誤差を示した図である。(d) 直交誤差を示した図である。(e) 並進誤差を示した図である。(f) ずれ量を分解する前の総合誤差を示した図である。
符号の説明
61 半導体基板
62 ショット
63 ショットのアライメントずれ(矢印)

Claims (5)

  1. 設計上の配列座標に沿って規則的に配列した複数のショットの各々を所定の基準位置に対してステップアンドリピート方式で半導体基板上にアライメントをする方法であって、
    前記ステップアンドリピート方式で露光を行うのに先立って、ロット内から選択された半導体基板の歪みを測定する工程と、
    前記半導体基板の歪み情報に基づいて、前記ショットの前記設計上の配列座標に対し補正を加えて、新たな配列座標を生成する工程と、
    同一ロット内の後続の半導体基板内の数ショットのアライメントマークの位置計測をして、前記新たな配列座標に対するずれを求める工程と、
    前記新たな配列座標に対するずれに基づいて、前記半導体基板に配置するショットの配置座標を決定する工程と、
    前記配置座標に従ってステップアンドリピート方式により、前記ショットを露光する工程と、
    を含むアライメント方法。
  2. 前記半導体基板の歪みを測定する工程は、前記選択された半導体基板内の全てのショットのアライメントマークの位置計測をし、前記設計上の配列座標とのずれを求めることを含む請求項1記載のアライメント方法。
  3. 前記半導体基板の歪みを測定する工程は、前記露光する工程で用いる装置を用いて行うことを特徴とする請求項1または請求項2に記載のアライメント方法。
  4. 前記半導体基板の歪みを測定する工程は、前記露光する工程で用いる装置と異なる装置を用いて行う請求項1または請求項2に記載のアライメント方法。
  5. 前記ロット内から選択された半導体基板は複数枚であることを特徴とする請求項1乃至請求項4のいずれか1項記載のアライメント方法。
JP2008044390A 2008-02-26 2008-02-26 アライメント方法 Pending JP2009206143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008044390A JP2009206143A (ja) 2008-02-26 2008-02-26 アライメント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008044390A JP2009206143A (ja) 2008-02-26 2008-02-26 アライメント方法

Publications (1)

Publication Number Publication Date
JP2009206143A true JP2009206143A (ja) 2009-09-10

Family

ID=41148156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008044390A Pending JP2009206143A (ja) 2008-02-26 2008-02-26 アライメント方法

Country Status (1)

Country Link
JP (1) JP2009206143A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087129A1 (ja) * 2010-01-18 2011-07-21 株式会社ニコン 露光方法、露光装置、及びデバイス製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144429A (ja) * 1984-08-09 1986-03-04 Nippon Kogaku Kk <Nikon> 位置合わせ方法、及び位置合せ装置
JPH01283927A (ja) * 1988-05-11 1989-11-15 Mitsubishi Electric Corp 縮小投影露光装置
JP2000182934A (ja) * 1998-12-17 2000-06-30 Sharp Corp 半導体ウエハの位置合わせ方法
JP2004296939A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 位置歪み補正装置、露光システム、露光方法及び位置歪み補正プログラム
JP2006235448A (ja) * 2005-02-28 2006-09-07 Fuji Photo Film Co Ltd 画像記録システム、画像記録方法、プログラムおよび画像形成方法
JP2006259715A (ja) * 2005-02-21 2006-09-28 Fuji Photo Film Co Ltd 描画方法、描画装置、描画システムおよび補正方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144429A (ja) * 1984-08-09 1986-03-04 Nippon Kogaku Kk <Nikon> 位置合わせ方法、及び位置合せ装置
JPH01283927A (ja) * 1988-05-11 1989-11-15 Mitsubishi Electric Corp 縮小投影露光装置
JP2000182934A (ja) * 1998-12-17 2000-06-30 Sharp Corp 半導体ウエハの位置合わせ方法
JP2004296939A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 位置歪み補正装置、露光システム、露光方法及び位置歪み補正プログラム
JP2006259715A (ja) * 2005-02-21 2006-09-28 Fuji Photo Film Co Ltd 描画方法、描画装置、描画システムおよび補正方法
JP2006235448A (ja) * 2005-02-28 2006-09-07 Fuji Photo Film Co Ltd 画像記録システム、画像記録方法、プログラムおよび画像形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087129A1 (ja) * 2010-01-18 2011-07-21 株式会社ニコン 露光方法、露光装置、及びデバイス製造方法

Similar Documents

Publication Publication Date Title
US8804137B2 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US20120131521A1 (en) Layout pattern
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
JP2000182934A (ja) 半導体ウエハの位置合わせ方法
JPH09148217A (ja) 位置合わせ方法
KR20080011497A (ko) 마스크의 설계 패턴 보정 방법
JP2011066323A (ja) 露光処理の補正方法
Laidler et al. Sources of overlay error in double patterning integration schemes
CN114518693B (zh) 套刻误差补偿方法及光刻曝光方法
TW201730681A (zh) 微影製程的誤差分析方法及微影系統
US6716649B2 (en) Method for improving substrate alignment
JP2009206143A (ja) アライメント方法
US8930011B2 (en) Method of measuring an overlay of an object
US20070002293A1 (en) Method measuring distortion using exposure equipment
JP2009283600A (ja) 露光アライメント調整方法、露光アライメント調整プログラム、及び露光装置
JP2011035009A (ja) ディストーション及び基板ステージの移動特性の計測方法、露光装置並びにデバイス製造方法
JP2002134397A (ja) フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置
JP5632810B2 (ja) 露光装置、ショット補正パラメータの決定方法、プログラム、コンピュータ可読媒体、デバイス製造方法および位置合わせ装置
US9753373B2 (en) Lithography system and semiconductor processing process
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
TWI825425B (zh) 校正微影製程的方法
US9964866B2 (en) Method of forming integrated circuit
KR100605914B1 (ko) 리소그래피 공정의 오버레이 향상 방법
JPH1079333A (ja) 位置合わせ方法
JP2008218594A (ja) 露光方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129