JP2009199675A - 不揮発性半導体記憶装置 - Google Patents

Abstract

【課題】 メモリセルの読み出し速度が速い不揮発半導体記憶装置を提供する。
【解決手段】 メモリセル１０１のドレイン電圧をクランプするためのクランプ用ＮＭＯＳトランジスタ１０２に、微小電流源１０５を接続し、クランプ用ＮＭＯＳトランジスタ１０２に微小電流を流す構成とした。メモリセル１０１に電流が流れない場合に、クランプ用ＮＭＯＳトランジスタ１０２に微小電流を流すことで、メモリセル１０１のドレイン電圧上昇を防止する。クランプ用ＮＭＯＳトランジスタ１０２のバイアス電圧ＢＩＡＳが高く設定ででき、メモリセル１０１のドレイン電圧も高くなるので、メモリセル１０１の電流値が多くなり、センスアンプ回路１０４の電流センス速度が向上する。
【選択図】 図１

Description

本発明は、不揮発性半導体記憶装置に関し、より詳しくは、メモリセルの読み出し時に、メモリセルのドレイン電圧を所望電圧以下にするクランプ回路を備える不揮発性半導体記憶装置に関する。

不揮発性半導体記憶装置において、読み出し時にメモリセルのドレイン電圧が高いと、メモリセルのしきい値が変動し、データが誤って読み出される原因となる。従って、読み出し時のメモリセルのドレイン電圧は、メモリセルのしきい値電圧が変動しないような電圧以下にクランプされる必要がある。

図３は、従来の不揮発性半導体記憶装置の読み出し回路の回路図である。図３に示す読み出し回路は、メモリセル１０１と、選択用ＮＭＯＳトランジスタ１０２と、クランプ用ＮＭＯＳトランジスタ１０３と、反転アンプを構成するＮＭＯＳトランジスタ３０１および定電流源３０２と、センスアンプ回路１０４とを備えている。

メモリセル１０１は、ソースが接地端子に接続され、ドレインが選択用ＮＭＯＳトランジスタ１０２のソースに接続され、ゲートに読み出し用ゲート電位を入力するためのＣＧＢＩＡＳ端子が接続されている。選択用ＮＭＯＳトランジスタ１０２は、ドレインがクランプ用ＮＭＯＳ１０３のソースとＮＭＯＳトランジスタ３０１のゲートに接続され、読み出すメモリセルを選択するための選択信号ＳＧがゲートに入力されている。クランプ用ＮＭＯＳトランジスタ１０３は、センスアンプ回路１０４と選択用ＮＭＯＳトランジスタ１０２の間に設けられ、ゲートがＮＭＯＳトランジスタ３０１のドレインと接続されている。反転アンプは、定電流源３０２とＮＭＯＳトランジスタ３０１とが電源端子と接地端子の間に直列に接続されている。センスアンプ回路１０４は、入力端子がクランプ用ＮＭＯＳトランジスタ１０３のドレインに接続されている（例えば、特許文献１参照）。

上述したような読み出し回路は、選択用ＮＭＯＳトランジスタ１０２のドレインがＮＭＯＳトランジスタ３０１のしきい値電圧にクランプされるので、選択用ＮＭＯＳトランジスタ１０２がオンした際には、メモリセル１０１のドレイン電圧も、ＮＭＯＳトランジスタ３０１のしきい値電圧にクランプされる。さらに、反転アンプにてクランプ用ＮＭＯＳトランジスタ１０３のゲート電圧制御することで、クランプ用ＮＭＯＳトランジスタ１０３のソースが上記電圧になるように制御されるため、メモリセル１０１に流れる電流量によって、クランプ電圧が変動しない。

図４は、従来の不揮発性半導体記憶装置の読み出し回路の回路図である。図４に示す読み出し回路は、図３で示す反転アンプの代わりに、クランプ用ＮＭＯＳトランジスタ１０３のゲートに所望のクランプ電圧となるようにバイアス電圧ＢＩＡＳが入力される点である（例えば、特許文献２参照）。

上述したような読み出し回路は、メモリセルのドレイン電圧は、バイアス電圧ＢＩＡＳからクランプ用ＮＭＯＳトランジスタ１０３のしきい値をマイナスした電圧付近にクランプされる。
特開２００１−２５０３９１号公報 特開平５−３６２８８号公報

しかしながら、図３で示す従来の不揮発性半導体記憶装置では、上記したように反転アンプを用いてクランプ電圧が制御されるため、選択用ＮＭＯＳトランジスタ１０２がオンしてから、真のクランプ電圧に制御されるまでに時間がかかっていた。つまり、読み出し開始から、メモリセル１０１のドレイン電圧が真の値となるのに時間がかかり、そのため、読み出すメモリセル１０１の電流が真の値となるまでに時間がかかり、その結果、読み出し開始から、センスアンプ回路から真の判定結果が出力さられるまでに時間がかかってしまっていた。

また、図４で示す従来の不揮発性半導体記憶装置では、読み出すメモリセルの電流量によってクランプ電圧が変化してしまうという問題が発生する。例えば、メモリセルに電流が流れる場合、バイアス電圧ＢＩＡＳが１．２Ｖで、クランプ用ＮＭＯＳトランジスタ１３のしきい値が０．５Ｖであった場合、クランプ電圧は０．７Ｖとなるが、メモリセルに電流が流れない場合は、上記条件の場合、クランプ電圧は１．２Ｖ程度まで上昇してしまい、読み出すメモリセルのしきい値変動が発生してしまう。従って、メモリセルに電流が流れない場合でも、クランプ電圧を０．７Ｖにするために、バイアス電圧ＢＩＡＳを０．７Ｖ程度に低下させる必要があり、そのため、メモリセルに電流が流れる場合のクランプ電圧は０．２Ｖと非常に低い電圧となってしまう。その結果、電流が流れるメモリセルのドレイン電圧が０．２Ｖと非常に低くなり、メモリセルの電流値が少なくなってしまうため、メモリセルの電流をセンスするセンスアンプ回路の判断速度が低下してしまう。

上述したように、図３ないし図４で示す従来の不揮発性半導体記憶装置では、読み出し開始からセンスアンプ回路がメモリセルの電流値を判定するまでに時間がかかってしまうといった課題があった。

本発明は、以上のような課題を解決するために考案されたものであり、その目的は、読み出し精度を損ねることなく、読み出し速度の速い不揮発性半導体記憶装置を提供することである。

従来の課題を解決するために、本発明の不揮発性半導体記憶装置は以下のような構成とした。

メモリセルからセンスアンプ回路への電流経路に所定のバイアス電圧がゲートに入力され、ドレインからソースへ前記メモリセルの電流が流れるＮＭＯＳトランジスタを有し、該ＮＭＯＳトランジスタのソース電圧が所望の電圧にクランプされることで、前記メモリセルのドレイン電圧をクランプする構成であり、さらに、前記ＮＭＯＳトランジスタのソースから微小電流を接地端子へ流す微小電流源を有し、該微小電流源にて、電流が流れない前記メモリセルを読み出す際の、前記メモリセルのドレイン電圧の上昇を防止することを特徴とする不揮発性半導体記憶装置を提供する。

本発明の不揮発性半導体記憶装置によれば、読み出し時に、読み出すメモリセルのドレイン電圧をクランプするクランプ回路において、反転アンプを使用しなくても、メモリセル電流の変動によりクランプ電圧がほとんど変動しないクランプ回路が実現できる。従って、電流が流れるメモリセルのドレイン電圧が高く設定でき、メモリセルの電流値の低下を防止できるため、従来の不揮発性半導体記憶装置における読み出し回路よりも、読み出し開始からセンスアンプ回路がメモリセルの電流値を判定するまでの時間が短縮できる。つまり、読み出し精度を損ねることなく、読み出し速度の速い不揮発性半導体記憶装置が実現できる。

図１は、本発明の実施形態の不揮発性半導体記憶装置の読み出し回路の回路図である。

図１の実施形態の読み出し回路は、メモリセル１０１と、選択用ＮＭＯＳトランジスタ１０２と、クランプ用ＮＭＯＳトランジスタ１０３と、センスアンプ回路１０４と、微小電流源１０５とを備えている。

メモリセル１０１は、ソースが接地端子に接続され、ゲートに読み出し用ゲート電位を入力するためのＣＧＢＩＡＳ端子が接続されている。選択用ＮＭＯＳトランジスタ１０２は、ソースがメモリセル１０１のドレインに接続され、ゲートに読み出すメモリセルを選択するための選択信号ＳＧを入力するためのＳＧ端子が接続されている。クランプ用ＮＭＯＳトランジスタ１０３は、ソースが選択用ＮＭＯＳトランジスタ１０２のドレインに接続され、ゲートにバイアス電圧ＢＩＡＳが入力するためのＢＩＡＳ端子が接続されている。センスアンプ回路１０４は、入力端子がクランプ用ＮＭＯＳトランジスタ１０３のドレインに接続されている。微小電流源１０５は、シンク端子がクランプ用ＮＭＯＳ１０３のソースと接続され、ソース端子が接地端子に接続されている。

上述したように構成した読み出し回路は、センスアンプ回路１０４がメモリセル１０１の電流が所定以上流れるか否かをセンスする。選択用ＮＭＯＳトランジスタ１０２のドレインは、バイアス電圧ＢＩＡＳからクランプ用ＮＭＯＳトランジスタ１０３のしきい値をマイナスした電圧にクランプされる。従って、選択用ＮＭＯＳトランジスタ１０２がオンした場合には、メモリセル１０１のドレイン電圧も、ＮＭＯＳトランジスタ３０１のしきい値電圧にクランプされる。そして、微小電流源１０５は、メモリセル１０１に電流が流れない場合において、クランプ用ＮＭＯＳトランジスタ１０３に微小電流を流すことによって、クランプ電圧がバイアス電圧ＢＩＡＳまで上昇するのを防止する。

なお、微小電流源１０５の電流値は、センスアンプ回路１０４が、誤判定しない程度に微小な電流値に設定する。例えば、１０μＡと０μＡのメモリセル電流を、センスアンプ回路１０４が区別する必要があるとする。この場合、センスアンプ回路１０４の基準電流は、５μＡ程度に設定する。従って、微小電流源１０５の電流値は、１μＡ以下に設定すれば、センスアンプ回路１０４は誤判定することはない。

また、従来のバイアス電圧ＢＩＡＳがクランプ用ＮＭＯＳ１０３のゲートに入力されるだけの読み出し回路では、クランプ電圧は、メモリセル１０１に電流が流れない場合、バイアス電圧ＢＩＡＳまで上昇してしまっていた。従って、従来の読み出し回路では、このクランプ電圧の上昇分バイアス電圧ＢＩＡＳを低下させ、メモリセル１０１の電流が流れない場合にメモリセル１０１のしきい値が変動しないぎりぎりのクランプ電圧となるように設計した。そのため、メモリセル１０１に電流が流れる場合に、このメモリセル１０１のドレイン電圧が低下し、メモリセル１０１の電流値が減少してしまっていた。

しかしながら、上述のような本実施形態の読み出し回路では、微小電流源１０５が微小な電流をメモリセルの代わりに流すので、クランプ電圧はほとんど上昇しない。すなわち、メモリセル１０１に電流が流れない場合に、メモリセル１０１のしきい値が変動しないぎりぎりのクランプ電圧となるように設定できる。その結果、メモリセル１０１に電流が流れる場合の電流値が減少しないので、メモリセル１０１の電流値が減少することによるセンスアンプ回路１０４の判断速度の低下が起こらない。

従って上述の本実施形態の読み出し回路では、従来で用いた反転アンプを用いる必要が無く、メモリセルの電流値も低下しないので、従来の不揮発性半導体記憶装置よりも高速読み出しが可能となる。

図２は、本発明の実施形態の不揮発性半導体記憶装置の読み出し回路の具体例を示す回路図である。図１の回路図の、バイアス電圧ＢＩＡＳの発生回路と、微小電流源１０５の具体的な回路例である。

図２の実施形態の読み出し回路は、メモリセル１０１と、選択用ＮＭＯＳトランジスタ１０２と、選択用ＮＭＯＳトランジスタ１０２よりしきい値の低いクランプ用ＮＭＯＳトランジスタ２０１と、定電流源２０３と、クランプ用ＮＭＯＳトランジスタ２０１としきい値電圧が等しいＮＭＯＳトランジスタ２０４と、ＮＭＯＳトランジスタ２０５と、ＮＭＯＳトランジスタ２０２と、センスアンプ回路１０４とを備える。

直列に接続した定電流源２０３と、ＮＭＯＳトランジスタ２０４と、ＮＭＯＳトランジスタ２０５は、クランプ用ＮＭＯＳトランジスタ２０１のゲートに入力するバイアス電圧ＢＩＡＳを発生させる。定電流源２０３のソース端子は、ＮＭＯＳトランジスタ２０４のドレインおよびゲートと接続されている。ＮＭＯＳトランジスタ２０４のソースは、ＮＭＯＳトランジスタ２０５のドレインおよびゲートと接続されている。そして、ＮＭＯＳトランジスタ２０４のドレインは、クランプ用ＮＭＯＳトランジスタ２０１のゲートに接続されている。

ＮＭＯＳトランジスタ２０５のドレインおよびゲートとゲートが接続されたＮＭＯＳトランジスタ２０２は、図１で示す微小電流源１０５として機能する。

上述した構成以外の回路は、図１で示した本発明の実施形態の不揮発性半導体記憶装置の読み出し回路と同じ構成である。

不揮発性半導体記憶装置の読み出し回路を上記構成とすることで、以下のように動作し、読み出し精度を損ねることなく、読み出し速度が速いという機能を有する。

定電流源２０３の電流により、ＮＭＯＳトランジスタ２０４のドレインに、ＮＭＯＳトランジスタ２０４とＮＭＯＳトランジスタ０２５のしきい値をプラスした値のバイアス電圧ＢＩＡＳが発生する。バイアス電圧ＢＩＡＳがクランプ用ＮＭＯＳトランジスタ２０１のゲートに入力されるので、選択用ＮＭＯＳトランジスタ１０２のドレインはＮＭＯＳトランジスタ２０５のしきい値電圧にクランプされる。そして、選択用ＮＭＯＳトランジスタ１０２がオンした場合には、メモリセル１０１のドレインがＮＭＯＳトランジスタ２０５のしきい値電圧にクランプされる。

例えば、定電流源２０３の電流値は１μＡ程度に設計し、ＮＭＯＳトランジスタ２０５とＮＭＯＳトランジスタ２０２の電流ミラー比は５：１に設計すると、ＮＭＯＳトランジスタ２０２に流れる微小電流は０．２μＡとなり、センスアンプ回路１０４の判定にほとんど影響しない電流値となる。また、上記したようにＭＯＳトランジスタで構成した電流ミラー回路のミラー比により、上記微小電流を発生させる方法は、抵抗素子等で微小電流を発生させる方法に比べ、回路面積が縮小できることは言うまでもない。

さらに、ＮＭＯＳトランジスタ２０４とクランプ用ＮＭＯＳトランジスタ２０１は同じしきい値であり、他のＮＭＯＳトランジスタのしきい値に比べて低い値のしきい値に設計する。そのような構成とすることで、電源電圧が低下してもバイアス電圧ＢＩＡＳが低下しづらく、低い電源電圧まで、メモリセル１０１のドレイン電圧が低下しない。従って、低い電源電圧までメモリセル１０１の電流値が低下しないので、低い電源電圧でもメモリセルの読み出し速度が低下することはない。

なお、本発明の実施形態では、微小電流源をＮＭＯＳトランジスタで構成した例を示したが、センスアンプ回路の判定に影響しない電流を流せる素子であれば、どのような素子で構成しても良い。例えば、抵抗素子やバイポーラトランジスタやＰＮダイオード等で構成しても良いことは言うまでもない。

本発明の実施形態の不揮発性半導体記憶装置の読み出し回路の回路図である。 本発明の実施形態の不揮発性半導体記憶装置の読み出し回路の具体例を示す回路図である。 従来の不揮発性半導体記憶装置の読み出し回路の回路図である。 従来の不揮発性半導体記憶装置の読み出し回路の回路図である。

符号の説明

１０１……メモリセル １０２……選択用ＮＭＯＳトランジスタ １０３，２０１……クランプ用ＮＭＯＳトランジスタ １０４……センスアンプ回路 １０５……微小電流源 ２０３、３０２……定電流源 ２０２、２０４、２０５、３０１……ＮＭＯＳトランジスタ

Claims (5)

1. 複数のメモリセルと、
   前記複数のメモリセルを選択信号によって選択するメモリセル選択回路と、
   前記メモリセル選択回路によって選択された前記メモリセルに流れる電流をセンスするセンスアンプ回路と、
   前記メモリセルと前記センスアンプ回路の間に設けられ、前記メモリセルのドレイン電圧をクランプするクランプ回路と、
   を備えた不揮発性半導体記憶装置であって、前記クランプ回路は、
   前記センスアンプ回路側にドレインが接続され、前記メモリセル側にソースが接続されたクランプ用ＮＭＯＳトランジスタと、
   前記クランプ用ＮＭＯＳトランジスタのゲートにバイアス電圧を供給するバイアス電圧発生回路と、
   前記クランプ用ＮＭＯＳトランジスタのソースに接続された電流源と、
   を備えたことを特徴とする不揮発性半導体記憶装置。
2. 前記電流源の流す電流は、
   前記メモリセルがオンするデータが書き込まれたときに、前記メモリセルが流す電流より小さく、
   前記メモリセルがオフするデータが書き込まれたときに、前記メモリセルのドレイン電圧をクランプすることが出来る最低の電流より大きい、
   ことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
3. 前記電流源は、ＭＯＳトランジスタを備えており、
   前記ＭＯＳトランジスタのゲートは、定電流源の流す電流をミラーするための、ドレインとゲートが接続されたミラー用ＭＯＳトランジスタのゲートと接続されていることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
4. 前記バイアス電圧発生回路は、直列に接続された、定電流回路と、ドレインおよびゲートが接続された第１のＮＭＯＳトランジスタ２と、ドレインおよびゲートが接続された第２のＮＭＯＳトランジスタとを備え、
   前記バイアス電圧発生回路は、前記第１のＮＭＯＳトランジスタ２のドレインからバイアス電圧が出力される
   ことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
5. 前記クランプ用ＮＭＯＳトランジスタと前記第１のＮＭＯＳトランジスタ２のしきい値電圧は同じしきい値電圧であり、
   他のＮＭＯＳトランジスタのしきい値に比べて低い値のしきい値電圧である
   ことを特徴とする請求項４に記載の不揮発性半導体記憶装置。

Images