JP2009187307A - 電子機器およびプログラム - Google Patents

Abstract

【課題】電子機器としての装置構成を無用に大きくすることなく、また、電子機器として実際に使用されている状況においても短絡の発生を検出することができるようにするための技術を提供する。
【解決手段】前照灯制御装置においてＥＣＵは、短絡判定処理にて、複数の信号端子のうちのいずれかの端子である入力端子を流通する信号と該入力端子に隣接する端子である出力端子を流通する信号とにおける各信号レベルの推移を監視（Ｓ２３０）し、監視が開始された各信号レベルの推移が、予め設定された判定時間以上同期している場合に（Ｓ２５０：ＹＥＳ）、入力端子および出力端子の間に短絡が発生していると判定する（Ｓ２６０）。この手法では、入力端子における信号レベルおよび出力端子における信号レベルをチェックするといった単純な処理で実現できる。
【選択図】図２

Description

本発明は、複数の信号端子のうちの隣接端子間に短絡が発生していることを検出できる電子機器に関する。

上記のように、複数の信号端子が備えられてなる電子機器における隣接端子間に短絡が発生していることを検出するための技術としては、例えば、次のようなものが提案されている。

それは、電子機器（ＬＳＩ）の内部回路とそこから外部へ至る出力端子との間にテスト用の信号を外部へと出力できるようにすべくスイッチ部（切換回路）と、隣接する端子それぞれにおける信号レベルの排他的論理和をとる排他的論理和回路と、を設け、テスト用の信号を出力させた場合における排他的論理和回路による排他的論理和の結果に基づいて隣接端子間の短絡を検出する、といった技術である（特許文献１参照）。
特開平５−３４６４５１号公報

しかし、この技術では、電子機器としての通常の機能を発揮する構成要素の他に、隣接端子間の短絡を検出するための物理的な構成要素（スイッチ部および排他的論理和回路）を別途設ける必要があるため、電子機器としての装置構成が無用に大きくなってしまうという問題があった。

このように装置構成が大きくなってしまうことを防止するには、上記のように別途設けるべき構成要素を、製品出荷時などにおけるテスト用として一時的にのみ設けるものとすればよいが、この場合、そのテスト後，具体的にいえば実際に使用されている状況において短絡の発生を検出することができなくなってしまう。

本発明は、このような課題を解決するためになされたものであり、その目的は、電子機器としての装置構成を無用に大きくすることなく、また、電子機器として実際に使用されている状況においても短絡の発生を検出することができるようにするための技術を提供することである。

かかる目的を達成するために成された請求項１に記載の電子機器において、推移監視手段は、複数の信号端子のうちのいずれかの端子（以降「対象端子」という）を流通する信号と該対象端子に隣接する端子（以降「隣接端子」という）を流通する信号とにおける各信号レベルの推移を監視し、短絡判定手段は、推移監視手段により監視が開始された各信号レベルの推移が、予め設定された判定時間以上同期している場合に、対象端子および隣接端子の間に短絡が発生していると判定する。

このように短絡を判定する手法は、対象端子における信号レベルおよび隣接端子における信号レベルをチェックするといった単純な処理で実現できることから、スイッチ部および排他的論理和回路などといった物理的な構成要素を別途設けなくても、電子機器の処理の一部として実装することができる。そのため、このような電子機器によれば、端子間における短絡の発生を検出するために電子機器としての装置構成が無用に大きくなってしまうことを防止することができる。

そして、上記各手段を電子機器の処理の一部として実装することによって、製品出荷時などのテスト用に限らず、そのテスト後、具体的にいえば実際に使用されている状況においても短絡の発生を検出することができるようになる。

ところで、請求項１に記載の電子機器において、短絡判定手段は、請求項２に記載のように、推移監視手段によって監視された各信号レベルを繰り返し取得し、取得した各信号レベルが一致している度にカウンタをインクリメントし、取得した各信号レベルが一致していなければカウンタをクリアし、カウンタが判定時間に対応して設定された閾値以上である場合に、対象端子および隣接端子の間に短絡が発生していると判定するようにしてもよい。

このような電子機器によれば、短絡検出対象となる各端子間の電位が連続して所定回数（閾値の回数）だけ一致するか否かという簡素な処理で短絡判定を実施することができる。

さらに、請求項１または請求項２に記載の電子機器においては、請求項３に記載のように、短絡判定手段により短絡が発生していると判定された場合に、対象端子および隣接端子のうちの少なくともいずれか一方を介して流通する信号を利用した信号利用処理を実施する外部機器に対し、信号利用処理の実施を禁止すべき旨を指令する禁止指令手段を備えていてもよい。

このような電子機器によれば、端子間における短絡の発生によって外部機器に意図しない信号の入力があったとしても、この外部機器における処理の実施が禁止される結果、その信号を受けた処理が実施されてしまうことはない。そのため、その外部機器が意図しない信号を受けて処理を実施することによってこの外部機器（または、これを含むシステム全体）が誤作動するといったことを未然に防止することができる。

また、請求項３に記載の電子機器において、禁止指令手段は、請求項４に記載のように、短絡判定手段により短絡が発生していると判定された場合に、信号利用処理に換えて、予め設定されたフェールセーフ処理を実施すべき旨を外部機器に対して指令するようにしてもよい。

このような電子機器によれば、短絡が発生した場合であっても、信号利用処理に換えてフェールセーフ処理を実施させるので、完全に処理が中止されることを防止することができる。

さらに、請求項１〜請求項４のいずれかに記載の電子機器においては、請求項５に記載のように、判定時間を対象端子として設定する端子毎に設定するための設定手段を備えていてもよい。

このような電子機器によれば、端子の信号レベルが変化する頻度（周期）に応じて、端子の短絡を検出するまでの時間を個別に設定することができる。よって、短絡判定の精度を向上させることができる。

また、上記課題を解決するための構成としては、請求項６に記載のように、上記請求項１〜請求項５のいずれかに記載の全ての手段として機能させるための各種処理手順をコンピュータシステムに実行させるためのプログラムとしてもよい。

この構成であれば、上記請求項１〜請求項５のいずれかの構成と同様の作用・効果を得ることができる。なお、上述したプログラムは、コンピュータシステムによる処理に適した命令の順番付けられた列からなるものであって、各種記録媒体や通信回線を介して各電子機器や、これを利用するユーザに提供されるものである。

以下に本発明の実施形態を図面と共に説明する。
（１）全体構成
図１（ａ）は本発明が適用された前照灯制御装置１の概略構成を示すブロック図、図１（ｂ）は入出力インタフェースの構成を示すブロック図である。

前照灯制御装置１は、図１（ａ）に示すように、ＥＣＵ（Electronic Control Unit ：電子機器）１０と、例えば車高センサや舵角センサ、或いは車速センサ等の各種センサとして構成された外部機器１００（図１（ｂ）参照）と、前照灯６０と、前照灯６０の駆動機構５５と、を備えている。

ＥＣＵ１０は、図１（ａ）に示すように、ＣＰＵ２１，ＲＯＭ２３，ＲＡＭ２５，割込コントローラ（Ｃ）２７、入出力インタフェース（Ｉ／Ｏ）４０、通信インタフェース（Ｉ／Ｆ）５０などを備えている。このＥＣＵ１０においては、ＣＰＵ２１が、ＲＯＭ２３に記憶されたプログラムに従って、入出力インタフェース４０や通信インタフェース５０を介して、外部機器１００、駆動機構５５、のそれぞれと通信しつつ、各種処理を実行する。またプログラムは、端子の短絡を判定する際の判定時間を設定する設定手段を備えており、入出力インタフェース４０はＥＣＵ１０における各種設定を入力するためのユーザインタフェース（例えばタッチパネルやキーボード等）としても利用される。

なお、ＣＰＵ２１が実施する処理の具体例としては、各種センサによる検出結果に基づいて鉛直方向における前照灯６０の光軸の向きを制御するレベリング制御処理、各種センサによる検出結果に基づいて水平方向における前照灯６０の光軸の向きを制御するスイブル制御処理、後述する短絡判定処理等が挙げられる。

入出力インタフェース４０は、図１（ｂ）に示すように、出力端子（ＯＵＴ１）４１と、入力端子（ＩＮ１）４３と、入力端子（ＩＮ２）４５と、を備えている。
出力端子４１は、外部機器１００に対してデータを示す信号を出力するための端子である。なお、入出力インタフェース４０には、各種センサ等の数に応じて多数の外部機器が接続されているが、本実施形態ではこのうちの１つのみを図示する。

入力端子４３，４５は、外部機器１００からデータを示す信号を入力するための端子である。
割込コントローラ２７は、入出力インタフェース４０における入力端子４３の信号レベル（ＨＩレベルであるかＬＯレベルであるか）を監視し、この信号レベルが変化すると、ＣＰＵ２１に対して割込処理を実施するように指令を送る機能を有する。

通信インタフェース５０は、例えば通信プロトコルＬＩＮ(Local Interconnect Network)によって双方向通信を実施可能に構成されており、本実施形態においては、ＣＰＵ２１による演算に基づく前照灯６０の光軸の向きの制御指令を前照灯６０の駆動機構５５に送信する処理を実施する。

前照灯６０の駆動機構５５は、光軸の向きの制御指令を受けて、この制御指令通りに前照灯６０の光軸の向きを変更する処理を実施する。なお、ＣＰＵ２１が前照灯６０の光軸の向きを設定する処理（レベリング制御処理、スイブル制御処理）、および駆動機構５５が実際に光軸の向きを変更する処理については、周知技術であるため本実施形態における記載を省略する。

（２）ＣＰＵ２１による処理
以下に、ＣＰＵ２１がＲＯＭ２３に記憶されたプログラムに従って実行する各種処理の手順を順に説明する。

（２−１）初期化処理
本実施形態のＣＰＵ２１においては、入出力インタフェース４０における特定の隣接する端子同士が短絡しているか否かを検出する短絡判定処理を実施するのであるが、この短絡判定処理に先立って初期化処理が実施される。図２（ａ）は初期化処理を示すフローチャートである。

初期化処理は、前照灯制御装置１が起動したとき（例えば図示しないイグニッションがＯＮ状態にされたとき）に１度だけ実施される処理であって、この初期化処理が開始されると図２（ａ）に示すように、エラー状態（短絡した状態であれば「ＮＧ」）を示すエラー変数にエラーではない旨の値（ＯＫ）をセットする（Ｓ１１０）。そして、比較対象となる２つの端子の信号レベルが一致した回数を表す一致カウンタに初期値である０をセットし（Ｓ１２０）、初期化処理を終了する。

（２−２）短絡判定処理
上記初期化処理が終了すると短絡判定処理が実施される。この短絡判定処理について図２（ｂ）のフローチャートを用いて説明する。短絡判定処理は、入出力インタフェース４０のうちの任意の端子（対象端子：例えば入力端子４３）と、その端子に隣接する端子（隣接端子：例えば出力端子４１）とが短絡しているか否かを判定する処理である。

また、短絡判定処理は、初期化処理が終了したときに加えて、入力端子４３の信号レベルが変化し、割込コントローラ２７から割込処理を実施するよう指令を受けたときにも開始される処理である。

具体的な短絡判定処理は、図２（ｂ）に示すように、まず、エラー変数にエラーではない旨の値（ＯＫ）がセットされているか否かを判定する（Ｓ２１０）。エラー変数にエラーである旨の値（ＮＧ）がセットされていれば（Ｓ２１０：ＮＯ）、直ちに短絡判定処理を終了する。

また、エラー変数にエラーではない旨の値（ＯＫ）がセットされていれば（Ｓ２１０：ＹＥＳ）、他の処理による割込を禁止し（Ｓ２２０）、短絡判定対象となる入力端子４３（対象端子）の信号レベルと出力端子４１（隣接端子）の信号レベルとが同レベルであるか否かを判定する（Ｓ２３０：推移監視手段）。

ここでは、各端子の信号レベルに応じた値がセットされるポートレジスタの値に基づいて、その信号レベルが比較される。なお、「信号レベル」は、ＨＩレベル（正論理）かＬＯレベル（負論理）のいずれかで表される。

入力端子４３の信号レベルと出力端子４１の信号レベルとが同レベルであれば（Ｓ２３０：ＹＥＳ）、一致カウンタをインクリメントし（Ｓ２４０：短絡判定手段）、一致カウンタが、各端子の特性に応じて予め設定手段７０を介して設定された所定値（例えば３）以上であるか否かを判定する（Ｓ２５０：短絡判定手段）。なお、一致カウンタが所定値以上であれば、判定対象となる各端子間（ここでは、入力端子４３、出力端子４１間）での短絡が発生しているものと判定する。

即ち、一致カウンタが所定値以上であれば（Ｓ２５０：ＹＥＳ）、エラー変数にエラーである旨の値（ＮＧ）をセットし（Ｓ２６０：短絡判定手段）、一致カウンタに初期値である０をセットする（Ｓ２７０）。

続いて、他の処理による割込を許可し（Ｓ２８０）、短絡判定処理を終了する。また、一致カウンタが所定値未満であれば（Ｓ２５０：ＮＯ）、エラー変数にエラーではない旨の値（ＯＫ）をセットし（Ｓ２９０）、短絡判定処理を終了する。

一方、入力端子４３の信号レベルと出力端子４１の信号レベルとが同レベルでなければ（Ｓ２３０：ＮＯ）、判定対象となる各端子間（ここでは、入力端子４３、出力端子４１間）での短絡は発生していないことを意味する。この場合には、一致カウンタに初期値である０をセットし（Ｓ３００）、フェールセーフ処理が実施されている場合には、この端子に関するフェールセーフ処理を解除する（Ｓ３１０）。

つまり、Ｓ３１０の処理では、端子間の短絡状態が解消した場合に、フェールセーフ処理を終了し、通常の処理（信号利用処理）に復帰できるようにしている。この処理が終了すると、短絡判定処理を終了する。

なお、短絡判定処理は、判定対象となる各端子が、入力端子同士であっても出力端子同士であっても実施することができる。特に、判定対象となる各端子が出力端子同士である場合には、予め設定された周期毎に起動される周期処理とすればよい。ただし、判定対象となる各端子が入力端子同士である場合や、本実施形態のように入力端子４３および出力端子４１である場合においても周期処理とすることができる。

また、本実施形態においては、１組の端子である入力端子４３と出力端子４１についての短絡を判定するケースについて説明したが、この処理とともに、他の各端子（例えば、入力端子４３および入力端子４５）についての短絡を判定する処理を実施することもできる。このように他の各端子についての短絡を判定する場合には、上記の短絡判定処理を短絡判定しようとする他の各端子に対しても実施すればよい。

なお、この場合には、エラー変数を、短絡を判定する端子の組毎に別途設けておき、初期化処理のＳ１１０の処理では全てのエラー変数に対してエラーではない旨の値（ＯＫ）をセットすればよい。また、短絡判定処理にてエラー変数を書き換える際には、短絡を判定する端子の組毎に予め設定されたエラー変数のみに対して書き換えを行うようにすればよい。

また、複数の短絡判定処理を実施する場合には、各処理を並列に実施することもできるし、直列に実施することもできる。
（２−３）短絡対応処理
続いて、上記短絡判定処理による判定結果に基づいて、フェールセーフ処理を実施させる処理について図３を用いて説明する。図３（ａ）は短絡対応処理を示すフローチャート、図３（ｂ）は短絡対応処理のうちのフェールセーフ処理の一例を示すフローチャートである。

短絡対応処理においては、一定時間周期で繰り返し実行される周期処理であって、まず、上述したエラー変数にエラーである旨の値（ＮＧ）がセットされているか否かを判定する（Ｓ４１０）。エラー変数にエラーである旨の値（ＮＧ）がセットされていれば（Ｓ４１０：ＹＥＳ）、フェールセーフ処理を実施する（Ｓ４２０：禁止指令手段）。

そして、エラー変数にエラーではない旨の値（ＯＫ）をセットし（Ｓ４３０）、短絡対応処理を終了する。
（２−４）フェールセーフ処理
このフェールセーフ処理では、いずれの端子間に短絡が発生しているかによって異なる内容の処理が行われるが、いずれの処理であっても、短絡が発生した端子を流通する信号を利用した信号利用処理を禁止し、この信号を利用せずに最低限の処理を継続するための処理を実施する。

本実施形態の場合、外部機器１００としては、車高センサや舵角センサ等の各種センサが接続されており、これら各種センサによる検出結果を利用して前照灯６０の光軸の向きを設定する処理（信号利用処理）が実施されるので、入力端子４３および出力端子４１間に短絡が発生した場合には、各種センサによる検出結果を利用しないようにする。

具体的なフェールセーフ処理としては、図３（ｂ）に示すように、まず、鉛直方向の光軸の向きを調節するレベリング用モータ（図示省略）を、対向車両を眩惑することのない基準位置（０ステップ位置）に移動させる（Ｓ４６０）。そして、水平方向の光軸の向きを調節するスイブル用モータ（図示省略）を車両の正面である基準位置（０ステップ位置）に移動させ（Ｓ４７０）、フェールセーフ処理を終了する。

以後、フェールセーフ処理が解除されるまでは、光軸の向きは基準位置に固定された状態とされる。
（３）本実施形態による作用、および効果
上記の前照灯制御装置１においてＥＣＵ１０は、短絡判定処理にて、複数の信号端子のうちのいずれかの端子である入力端子４３を流通する信号と該入力端子４３に隣接する端子である出力端子４１を流通する信号とにおける各信号レベルの推移を監視し、監視が開始された各信号レベルの推移が、予め設定された判定時間以上同期している場合に、入力端子４３および出力端子４１の間に短絡が発生していると判定する。

このように短絡を判定する手法は、入力端子４３における信号レベルおよび出力端子４１における信号レベルをチェックするといった単純な処理で実現できることから、スイッチ部および排他的論理和回路などといった物理的な構成要素を別途設けなくても、ＥＣＵ１０の処理の一部として実装することができる。そのため、このようなＥＣＵ１０によれば、端子間における短絡の発生を検出するためにＥＣＵ１０としての装置構成が無用に大きくなってしまうことを防止することができる。

そして、上記短絡判定処理および短絡対応処理をＥＣＵ１０の処理の一部として実装することによって、製品出荷時などのテスト用に限らず、そのテスト後、具体的にいえば実際に使用されている状況においても短絡の発生を検出することができるようになる。

また、このような前照灯制御装置１によれば、テスト用の出力を行うことなく入力端子４３および出力端子４１の間に短絡を検出することができるので、ＥＣＵ１０による通常の処理を休止する必要がないという特有の効果が得られる。

特にＥＣＵ１０は、短絡判定処理にて、監視された各信号レベルを繰り返し取得し、取得した各信号レベルが一致している度にカウンタをインクリメントし、取得した各信号レベルが一致していなければ前記カウンタをクリアし、カウンタが判定時間に対応して設定された閾値以上である場合に、入力端子４３および出力端子４１の間に短絡が発生していると判定する。

従って、このような前照灯制御装置１によれば、短絡検出対象となる各端子間の電位が連続して所定回数（閾値の回数）だけ一致するか否かという簡素な処理で短絡判定を実施することができる。

さらに、ＥＣＵ１０は、短絡判定処理にて短絡が発生していると判定された場合に、入力端子４３および出力端子４１のうちの少なくともいずれか一方を介して流通する信号を利用した信号利用処理を実施する外部機器に対し、信号利用処理の実施を禁止すべき旨を指令するフェールセーフ処理を実施する。

従って、このような前照灯制御装置１によれば、端子間における短絡の発生によって外部機器に意図しない信号の入力があったとしても、この外部機器における処理の実施が禁止される結果、その信号を受けた処理が実施されてしまうことはない。そのため、その外部機器が意図しない信号を受けて処理を実施することによってこの外部機器（または、これを含むシステム全体）が誤作動するといったことを未然に防止することができる。

また、フェールセーフ処理では、信号利用処理に換えて、予め設定された処理を実施すべき旨を外部機器に対して指令する。
従って、このような前照灯制御装置１によれば、端子間に短絡が発生した場合であっても、信号利用処理に換えてフェールセーフ処理を実施させるので、完全に処理が中止されることを防止することができる。

さらに、ＥＣＵ１０においては、判定時間を入力端子４３として設定する端子毎に設定することができるよう構成されている。
従って、このような前照灯制御装置１によれば、端子の信号レベルが変化する頻度（周期）に応じて、端子の短絡を検出するまでの時間を個別に設定することができる。よって、短絡判定の精度を向上させることができる。

（４）その他の実施形態
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。

例えば、上記実施形態においては、エラー変数を利用した処理として説明したが、エラー変数を用いずに上記処理を実現することもできる。この場合には、例えば、上述の短絡判定処理（図２（ｂ）参照）に換えて、図４に示す短絡判定処理を実施すればよい。なお、図４は変形例の短絡判定処理を示すフローチャートである。

具体的な変形例の短絡判定処理では、図４に示すように、図２（ｂ）の短絡判定処理におけるＳ２１０、Ｓ２６０、Ｓ２９０の処理が省略される。そして、一致カウンタが所定値以上であれば（Ｓ２５０：ＹＥＳ）、Ｓ４２０と同様のフェールセーフ処理が実施される（Ｓ３５０：禁止指令手段）。なおこの場合、短絡対応処理全般、および初期化処理のＳ１１０の処理は不要となる。

上記実施形態における所定値、即ち端子の短絡を判定する際の判定時間については、通信Ｉ／Ｆを介してＲＯＭ２３(書き換え可能なＲＯＭの場合)またはＲＡＭ２５に記録された所定値を書き換えることができるように実現することもできる。

また、上記実施形態にて短絡判定処理が周期処理として実施される場合において、この短絡判定処理の実施周期よりも短絡対応処理の実施周期が短い場合には、例えばＳ２１０の処理等を省略することもできる。

さらに、上記実施形態においては、ＥＣＵ１０の入出力端子において、短絡を検出する処理を例示したが、上記の各処理は、ＥＣＵ１０に限らず、一般的な集積回路やプリント基板等、複数の端子を有する電子機器における特定の端子間の短絡検出の際にも利用することができる。

電子機器の全体構成および入出力インタフェースの構成を示すブロック図である。 初期化処理および短絡判定処理を示すフローチャートである。 短絡対応処理およびフェールセーフ処理を示すフローチャートである。 変形例の短絡判定処理を示すフローチャートである。

符号の説明

１…前照灯制御装置、１０…ＥＣＵ、２１…ＣＰＵ、２３…ＲＯＭ、２５…ＲＡＭ、２７…割込コントローラ、４０…入出力インタフェース、４１…出力端子、４３，４５…入力端子、５０…通信インタフェース、５５…駆動機構、６０…前照灯、１００…外部機器。

Claims (6)

1. 複数の信号端子が備えられてなる電子機器であって、
   前記複数の信号端子のうちのいずれかの端子（以降「対象端子」という）を流通する信号と該対象端子に隣接する端子（以降「隣接端子」という）を流通する信号とにおける各信号レベルの推移を監視する推移監視手段と、
   該推移監視手段により監視が開始された各信号レベルの推移が、予め設定された判定時間以上同期している場合に、前記対象端子および前記隣接端子の間に短絡が発生していると判定する短絡判定手段と、
   を備えていることを特徴とする電子機器。
2. 前記短絡判定手段は、前記推移監視手段によって監視された各信号レベルを繰り返し取得し、取得した各信号レベルが一致している度にカウンタをインクリメントし、取得した各信号レベルが一致していなければ前記カウンタをクリアし、前記カウンタが前記判定時間に対応して設定された閾値以上である場合に、前記対象端子および前記隣接端子の間に短絡が発生していると判定すること
   を特徴とする請求項１に記載の電子機器。
3. 前記短絡判定手段により短絡が発生していると判定された場合に、前記対象端子および前記隣接端子のうちの少なくともいずれか一方を介して流通する信号を利用した信号利用処理を実施する外部機器に対し、前記信号利用処理の実施を禁止すべき旨を指令する禁止指令手段、
   を備えていることを特徴とする請求項１または請求項２に記載の電子機器。
4. 前記禁止指令手段は、前記短絡判定手段により短絡が発生していると判定された場合に、前記信号利用処理に換えて、予め設定されたフェールセーフ処理を実施すべき旨を前記外部機器に対して指令すること
   を特徴とする請求項３に記載の電子機器。
5. 前記判定時間を前記対象端子として設定する端子毎に設定するための設定手段
   を備えていることを特徴とする請求項１〜請求項４のいずれかに記載の電子機器。
6. 請求項１〜請求項５のいずれかに記載の全ての手段として機能させるための各種処理手順をコンピュータシステムに実行させるためのプログラム。

Images