[go: up one dir, main page]

JP2009177023A - 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法 - Google Patents

多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP2009177023A
JP2009177023A JP2008015406A JP2008015406A JP2009177023A JP 2009177023 A JP2009177023 A JP 2009177023A JP 2008015406 A JP2008015406 A JP 2008015406A JP 2008015406 A JP2008015406 A JP 2008015406A JP 2009177023 A JP2009177023 A JP 2009177023A
Authority
JP
Japan
Prior art keywords
insulating film
plasma
forming
electron energy
porous insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008015406A
Other languages
English (en)
Inventor
Fuminori Ito
文則 伊藤
Tsuneo Takeuchi
常雄 竹内
Yoshihiro Hayashi
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008015406A priority Critical patent/JP2009177023A/ja
Publication of JP2009177023A publication Critical patent/JP2009177023A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 炭化水素含有の多孔質層間絶縁膜を用いた多層配線では、低エネルギプラズマによる放電不安定性と隣接膜との密着性劣化により、低誘電率化と高信頼化を両立することが困難であった。
【解決手段】 本発明の多孔質絶縁膜10は、有機シロキサンを原料とするプラズマCVDによって形成されたものにおいて、第一の電子エネルギのプラズマを用いてプラズマCVDによって形成された第一層11と、第一層11の上に第二の電子エネルギのプラズマを用いて前記プラズマCVDによって形成された第二層12とを備え、第一の電子エネルギが第二の電子エネルギよりも大きい、ことを特徴とする。
【選択図】 図1

Description

本発明は、多孔質絶縁膜及びその形成方法、並びに半導体装置の製造方法に関し、特に多層配線構造を有する半導体装置に好適な製造方法に関する。
近年の半導体素子の高集積化及び微細化に伴い、シリコン酸化膜(SiO)に比べて低い誘電率を有する絶縁膜を配線層間絶縁膜として用いた半導体装置が開発されている。例えば、シリコン酸化膜中に含まれる酸素原子の一部を、フッ素や水素、又はメチル基等の炭素水素を含有した化学種に置換した層間絶縁膜や、それらに微細な空孔を設け、低誘電率化を実現した層間絶縁膜が開発されている。特に、シリコン酸化膜中の酸素を部分的に炭化水素で置換し、かつ微細空孔を絶縁膜中に導入したSiOCH組成の多孔質絶縁膜は、既存のプロセスとの整合性が高く、かつ低誘電率化に極めて有効である。そのため、炭化水素含有の多孔質絶縁膜を導入した多層配線は、高速演算スピードが要求されるスーパーコンピュータやデジタル家電をはじめ、低消費電力が要求される携帯電話等やモバイル機器等の多岐に渡って、その適用が期待されている。
多孔質絶縁膜の形成方法としては、スピン塗布法やプラズマCVD(Chemical Vapor Deposition)法が用いられる。特に、プラズマCVD法は、薄膜制御性や原料使用の効率性等の観点から、広く用いられている成膜手法である。
プラズマCVD法による多孔質絶縁膜の形成方法として、例えば特許文献1には、有機シロキサン原料を反応容器に導入し、ガスの滞在時間を増加させたプラズマ中にて解離させると、活性化した有機シロキサン原料はシリコン基板に到着する間にプラズマ中で一部結合して微結晶を形成し、これらが基板上に堆積することで炭化水素を含有した多孔質絶縁膜を形成可能であることが示されている。
また、特許文献2には、有機シロキサン原料からなる骨格生成材料と炭化水素等の高分子からなる界面活性剤で構成された空孔生成材料とを同時に供給して成膜した後に、紫外線照射等により空孔生成材料を除去することで空孔を形成し、低誘電率特性を有する多孔質絶縁膜を形成する方法が開示されている。
更に、特許文献3には、6員環等の環状構造を有する有機シロキサン原料をプラズマ中に導入し、環状構造を保持しながら基板上に重合させることで、炭化水素を含む多孔質絶縁膜を形成する方法が開示されている。この方法では、分子レベルの微細空孔を均一かつ制御性良く導入することが可能である。
以上のように、プラズマCVD法による炭化水素を含有した多孔質絶縁膜の空孔導入方法としては、1.気相反応による有機シリカ微結晶の堆積(以下「第一の空孔導入方法」という。)、2.成膜時に導入した空孔形成材料の除去(以下「第二の空孔導入方法」という。)、3.環状有機シロキサン原料のプラズマ重合(以下「第三の空孔導入方法」という。)、が主要な関連技術である。
図27は、多層配線構造を有する半導体装置の一例を示す断面図である。以下、この図面に基づき説明する。
シリコン基板上に形成されたトランジスタ領域30の上にバリア絶縁膜32、ビア層間絶縁膜38、配線層間絶縁膜39及びハードマスク37が積層され、これらを貫通するように配線溝33及びビアホール34が設けられ、配線溝33内及びビアホール34内にバリアメタル35及びCu膜36が埋め込まれて配線40及びビアプラグ41となっている。このように、本例の半導体装置は、トランジスタ領域30上に複数のビアプラグビア41を介して複数の配線40が上下に接続された多層配線構造を有する。多孔質絶縁膜は、ビア層間絶縁膜38、配線層間絶縁膜39などに用いられる。
特開2002−134502号公報 特開2007−073914号公報 国際公開第2005/053009号公報(特願2005−515834号)
しかしながら、これらの特許文献に記載の技術によって形成される多孔質絶縁膜及びそれを用いた半導体装置には、以下に述べる二つの課題があった。
第一の課題は、多孔質絶縁膜形成時の下層トランジスタへのプラズマダメージである。図27に示すように、多孔質絶縁膜は、トランジスタ領域30上でビアプラグ41を取り囲むビア層間絶縁膜38、及び配線40を取り囲む配線層間絶縁膜39に適用される。従来のプラズマCVDによる多孔質絶縁膜の形成方法では、シリコン酸化膜中に炭化水素からなる有機基を導入する必要があるため、低エネルギプラズマを適用する必要があった。
第一の空孔導入方法では、有機シロキサン原料ガスの滞在時間を増加させて気相中での反応を促進させるため、高圧力化、電極間距離のワイドギャップ化等のプラズマ制御条件が適用される。これらの条件はプラズマ中での電子エネルギを減少する方向に作用するため、放電が不安定になる場合がある。また、第二の空孔導入方法では、空孔生成材料を添加し、後処理にて空孔を導入するため、空孔生成用の揮発性の高い高分子を膜中にあらかじめ残存させておく必要がある。したがって、本手法においても、これらの原料の解離を抑制可能な低エネルギプラズマを適用することが重要である。環状有機シロキサンを用いた第三の空孔導入方法も同様に、環状のSi−O構造と側鎖の炭化水素を膜中に残存させるためには、低エネルギのプラズマを適用する必要がある。
このような低エネルギプラズマは、反応室内に導入された有機シロキサン原料や空孔生成剤の解離を抑制することから、プラズマ中の励起源である電子のエネルギを実効的に低減することを意味する。そのため、低電子エネルギを適用したプラズマCVD法は、テトラエトキシシラン(TEOS)等の有機シロキサン原料から高電子エネルギプラズマによる解離及び酸化反応を介してシリコン酸化膜を形成するプラズマCVD法と比較すると、放電初期の安定性が悪いため、下地トランジスタのゲート絶縁膜を絶縁破壊する場合があった。特に、ビア層間絶縁膜を形成する際には、その下層に広い面積に渡って形成されるメタル配線との距離が小さく、かつ下層トランジスタのゲート面積に対するメタル配線の面積比(アンテナ比)が実質的に大きくなるために、プラズマダメージが発生しやすいという深刻な課題が生ずる。
第二の課題は、隣接膜との密着性劣化である。多孔質絶縁膜は空孔及び有機基の導入により膜強度が低下する。その結果、多孔質絶縁膜と隣接膜との密着性が低下し、デバイスの信頼性を劣化させる深刻な課題があった。また、半導体デバイスは世代の進行に伴い高性能化と同時に多機能化も要求されるので、配線構造においては多層化やチップ面積増大が要求される。そのため、積層膜を構成する異種材料界面での応力集中が増大することから、機械強度の低い多孔質絶縁膜とこれに隣接する膜との密着性は、今後更に劣化する傾向にある。微細加工プロセスの観点からは、強い応力が加わるCMP工程での多孔質絶縁膜の密着性が重要である。また、ダイシングやパッケージング、ワイヤボンディングなどの半導体素子の実装工程でも大きな応力が負荷されるため、密着強度の改善は重要な課題である。特に、ビア層間絶縁膜とその下層であるキャップ膜との界面は、メタル配線の占める割合が低いために脆弱な絶縁膜同士で密着性を確保しなければならず、上記界面の密着性改善が配線信頼性を確保する上で極めて重要である。
以上のように、多孔質絶縁膜形成時のプラズマダメージ抑制及び多孔質絶縁膜の高密着性化の二つの課題を同時に解決する多孔質絶縁膜の形成方法及び多孔質絶縁膜を用いた半導体装置の製造方法は提案されていなかった。
本発明は、かかる問題に鑑みてなされたものであり、半導体装置の実効的な誘電率を上昇させることなく、炭化水素含有の多孔質絶縁膜の課題であるプラズマダメージと密着性劣化とを回避した高信頼性の多孔質絶縁膜及びその形成方法等を提供することを目的とする。
本発明に係る多孔質絶縁膜は、有機シロキサンを原料とするプラズマCVDによって形成されたものにおいて、第一の電子エネルギのプラズマを用いて前記プラズマCVDによって形成された第一層と、この第一層の上に第二の電子エネルギのプラズマを用いて前記プラズマCVDによって形成された第二層とを備え、前記第一の電子エネルギが前記第二の電子エネルギよりも大きい、ことを特徴とする。
本発明に係る多孔質絶縁膜の形成方法は、有機シロキサン原料を用いたプラズマCVDによって多孔質絶縁膜を形成する方法において、前記プラズマCVDによって第一層を形成する第一工程と、この第一層の上に前記プラズマCVDによって第二層を形成する第二工程とを備え、前記第一工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、ことを特徴とする。
本発明によれば、有機シロキサン原料を用いたプラズマCVDによって多孔質絶縁膜を形成するときに、少なくとも成膜初期にプラズマ中の電子エネルギを増加させることにより、プラズマ着火時の安定性を確保できるので、下層トランジスタへのプラズマダメージを低減した高信頼性の多孔質絶縁膜及びそれを用いた多層配線を形成することが可能である。更に、本発明によれば、成膜初期のみにプラズマ中の電子エネルギを増加させることにより、有機シロキサン原料の解離を促進できるので、改質層である第一層を下層との界面に形成でき、これにより誘電率を劣化させることなく下層との密着性を大幅に改善することができる。したがって、半導体装置の性能を劣化させることなく、プラズマダメージの改善に加えて密着性等の機械強度を向上できるため、半導体装置の高性能化と高信頼性化との両立を実現できる。
上記目的を達成するため、本発明は、有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって成膜する絶縁膜の形成方法において、少なくとも成膜初期に前記有機シロキサン原料を含むプラズマ中の電子エネルギを増加させて成膜を行う工程を含むことを特徴とする。
また、本発明は、プラズマ気相成長法による絶縁膜の形成方法において、少なくとも成膜初期に前記有機シロキサン原料を含むプラズマ中の電子エネルギを増加させて成膜を行う成膜工程と、その後に熱アニール、電子ビーム照射、紫外線照射のいずれかの処理を行う後処理工程とを含むことで、低プラズマダメージ化と高密着性化を同時に実現することができる。
上記の多孔質絶縁膜の形成方法において、有機シロキサン原料は直鎖状のSi−O分子構造を含むことを特徴とし、より具体的には、下記の式[1]及び式[2]に示す分子構造を有する。
Figure 2009177023
ただし、R1〜R4は、同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。
Figure 2009177023
ただし、R1〜R6は、同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。
また、これらの成膜時には、反応室内にHe、Ne、Ar、Kr、Xeのいずれかの不活性ガス、又はO、O、CO、NO、HOのいずれかの酸化剤を導入することを特徴とする。更に、炭化水素を主成分とする添加ガスを導入することも可能である。
上記プラズマ気相成長法による絶縁膜の形成方法では、成膜初期に有機シロキサン原料を含むプラズマ中の電子エネルギを増加させるが、成膜後期にも同条件を適用することで、多孔質絶縁膜とその上下層との密着性を改善することもできる。
本発明による多孔質絶縁膜の形成方法において、有機シロキサン原料を含むプラズマ中の電子エネルギの増加は、具体的には、低圧力化、高RF(Radio Frequency)パワー化、有機シロキサン原料の低流量化、不活性ガスの高流量化、炭化水素を主成分とする添加ガスの低流量化、放電電極間距離の縮小化のいずれか一つ、又は二つ以上の組み合わせによって行う。また、上記制御条件に加えて、酸化剤の流量も同時に増加させることでより強固な密着性を実現することができる。
半導体素子上にビア層間絶縁膜、配線層間絶縁膜、ハードマスクが形成され、前記ビア層間絶縁膜、前記配線層間絶縁膜及び前記ハードマスクに形成された配線溝及びビアホールに金属配線材料を埋設して形成された配線及びビアプラグを有する半導体装置の製造方法においては、少なくともビア層間絶縁膜に、前述した本発明による多孔質層間絶縁膜を適用することで高性能かつ高信頼性の半導体装置を製造することができる。
前記半導体装置の製造方法において、本発明による多孔質絶縁膜をビア層間絶縁膜と配線層間絶縁膜、更にはハードマスクに対しても一括して形成することでプロセスの簡略化と低コスト化を実現することができる。
特に、配線層間絶縁膜に下記の式[3]を有する環状有機シロキサン原料を用いることで、低誘電率かつ高信頼性の多層配線構造及びそれを用いた半導体装置を製造することができる。
Figure 2009177023
ただし、R1及びR2は、メチル基、エチル基、ビニル基、プロピル基、イソプロピル基のいずれかである。
以上説明したように、本発明によれば、有機シロキサン原料を用いたプラズマCVD法による多孔質絶縁膜の形成方法において、少なくとも成膜初期にプラズマ中の電子エネルギを増加させることでプラズマ着火時の安定性を確保し、下層トランジスタへのプラズマダメージを低減した高信頼性の多孔質絶縁膜及びそれを用いた多層配線を形成することが可能である。更に、本発明によれば、成膜初期のみにプラズマ中の電子エネルギを増加させることで有機シロキサン原料の解離を促進し、硬質層を下層との界面に形成させることができるため、誘電率を劣化させることなく下層との密着性を大幅に改善することができる。したがって、半導体装置の性能を劣化させることなく、プラズマダメージの改善と密着性等の機械強度を向上させることができるため、半導体装置の高性能化と高信頼性化の両立を実現することができる。
次に、本発明の実施形態について図面を参照して詳細に説明する。以下の構造図は全て本発明の実施形態を模式的に示すものであり、構成要素の図面上の比率により本発明による構造の寸法を規定するものではない。
〔第一実施形態〕
図1は本発明の第一実施形態を示し、図1[1]は多孔質絶縁膜の断面図、図1[2]はプラズマCVD装置の構成図である。
図1[1]に示す本実施形態の多孔質絶縁膜10は、有機シロキサンを原料とするプラズマCVDによって形成されたものにおいて、第一の電子エネルギのプラズマを用いてプラズマCVDによって形成された第一層11と、第一層11の上に第二の電子エネルギのプラズマを用いて前記プラズマCVDによって形成された第二層12とを備え、第一の電子エネルギが第二の電子エネルギよりも大きい、ことを特徴とする。多孔質絶縁膜10は、図1[1]ではシリコン基板15上に直接形成されているように描かれているが、実際には後述するようにビア層間絶縁膜や配線層間絶縁膜などとして用いられる。
本実施形態の多孔質絶縁膜10の形成方法は、有機シロキサン原料を用いたプラズマCVDによって多孔質絶縁膜10を形成する方法において、プラズマCVDによって第一層11を形成する第一工程11a(図2等)と、第一層11の上にプラズマCVDによって第二層12を形成する第二工程12a(図2等)とを備え、第一工程11aのプラズマの電子エネルギを第二工程12aのプラズマの電子エネルギよりも大きくする、ことを特徴とする
例えば、第一工程11aでは、第二工程12aに比べて、プラズマを発生させる反応室内の圧力を低くする、プラズマを発生させる高周波電力を大きくする、有機シロキサン原料の流量を減らす、有機シロキサン原料のキャリアガスである不活性ガスの流量を増やす、炭化水素を主成分とする添加ガスの流量を減らす、及びプラズマを発生させる放電電極の間隔を縮小するという方法の中から選ばれた一つ又は二つ以上の組み合わせによって、第一工程11aのプラズマの電子エネルギを第二工程12aのプラズマの電子エネルギよりも大きくする。この一つ又は二つ以上の組み合わせに加え、有機シロキサン原料に添加する酸化剤の流量を増加させることにより、第一工程11aのプラズマの電子エネルギを第二工程12aのプラズマの電子エネルギよりも大きくしてもよい。そして、第一工程11aから第二工程12aに切り換える時に、第一工程11aのプラズマの電子エネルギ及び第二工程12aのプラズマの電子エネルギの少なくとも一方を連続的に変化させもよい。
有機シロキサン原料は直鎖状のSi−O分子構造を含むようにしてもよい。この有機シロキサン原料は、例えば前述の式[1]及び式[2]の構造である。ただし、式[1]中のR1、R2、R3及びR4は、それぞれ水素、炭化水素基又は酸化炭化水素基である。式[2]中のR1、R2、R3、R4、R5及びR6は、それぞれ水素、炭化水素基又は酸化炭化水素基である。第二工程の後に、熱アニール、電子ビーム照射又は紫外線照射の処理を行う後処理工程を備えもよい。不活性ガスは、例えばHe、Ne、Ar、Kr及びXeの中から選ばれた少なくとも一つである。酸化剤は、例えばO、O、CO、NO及びHOの中から選ばれた少なくとも一つである。
以下、本実施形態の多孔質絶縁膜10の製造方法について更に詳しく説明する。
図1[2]は、多孔質絶縁膜10を形成することが可能なプラズマCVD装置50の一例を示す概略図である。プラズマCVD装置50は、反応室62内に上部電極60及び下部電極63からなる平行平板電極が設置された標準的でかつ低コストなリアクタ構成を採用している。上部電極60は、高周波電源59と接続されており、RFパワーを印加することが可能である。下部電極63は、ステージを兼ねるとともに、ヒータを搭載しており、成膜時にはシリコン基板15が加熱される機構になっている。多孔質絶縁膜10の骨格成分である有機シロキサン原料は、液体原料タンク52から気化器54を経由して反応室62に供給される。具体的には、He等の不活性ガス51にて液体原料タンク52内の有機シロキサン液体原料を加圧し、気化器54に供給する。気化した原料ガスは、流量制御装置55にて所望のガス流量に制御された後に、ガス導入部58を経由して反応室62内の上部電極60に供給される。上部電極60内には複数の微細貫通孔が形成されているシャワープレートが設置されており、これをガスが通過することでガス濃度と流量との空間的な均一性を確保することができる。
なお、プラズマCVD装置50には、成膜用途に応じて複数の原料タンクを設置することが可能である。例えば、第二のシロキサン原料として環状有機シロキサン等の液体原料、空孔生成材料として高分子炭化水素原料等を供給するための液体原料タンク53も、プラズマCVD装置50に接続可能である。更に、プラズマCVD装置50は、He等の不活性ガス56や酸化性添加ガス57の供給も行うことができる。これらのガス供給時には、いずれも流量制御装置55にて所望のガス流量に制御される。なお、気化器54を経由したガスが移送過程で再液化するのを防止するために、反応室62までの配管経路と反応室62周辺にはヒータを設け、これらを常時加温することが好ましい。
プラズマCVD装置50によって多孔質絶縁膜10を形成方法する際には、まずヒータを搭載した下部電極63上にシリコン基板15を搬送し、真空ポンプ64を動作させて反応室62内の初期真空度を100Pa以下又はベース真空度に制御する。大気中を経由して反応室62内に導入されたシリコン基板15上には水分等の大気成分が吸着しているが、それらは真空中での加熱過程にて脱ガスを行うことができる。次いで、ガス導入部58から有機シロキサン等の原料ガス、添加ガス、及び不活性ガスを反応室62に供給するとともに、高周波電源59により所定周波数の高周波電力を上部電極60に供給する。反応室62内では高周波電力によって有機シロキサン原料やイオン化効率の高い希ガス等の不活性ガス、添加ガス等がプラズマにより励起され、多孔質絶縁膜10としてシリコン基板15上に均一に成膜される。
ただし、一般の多孔質絶縁膜は、膜中に炭化水素基を導入するために、有機シロキサン原料の過剰な解離を抑制した低エネルギプラズマが適用される。プラズマCVD装置50を用いて低エネルギプラズマにて形成した炭化水素含有の一般の多孔質絶縁膜は、低誘電率化に対して有効であるが、成膜初期(プラズマ着火時)のプラズマ状態が不安定性であるため、プラズマダメージによる下層トランジスタ特性の劣化と密着性の低下とが課題である。
以下では、上記課題を解決する実施形態として、まず第一の空孔導入方法(気相反応による有機シリカ微結晶の堆積)に対してその改善方法を説明する。
第一の空孔導入方法では、気相中での反応を促進するために、主に、高圧力化と電極間距離のワイドギャップ化とを採用し、ガス分子の滞在時間を増加させる。ここでは、反応室の圧力を800Pa、ギャップを2〜3cmに設定した。また、導入した有機シロキサン原料は環状構造でも直鎖構造でも本発明の効果が得られるが、ここでは式[1]及び式[2]に示される有機シロキサン構造を適用した。なお、分子構造中のR1〜R6は、同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。ここで、有機シロキサン原料の流量は、160sccmに設定した。また、上記有機シロキサン原料と同時に、不活性ガスと酸化剤も同時に反応室内に導入した。不活性ガスは、放電を安定化させるためにHe、Ne、Ar、Kr、Xe等のイオン化効率の大きな希ガスが適している。ここではHeを用いた。また、酸化剤は、O、O、CO、NO、HO等を選択することが可能であるが、ここではOを用いた。また、添加材としてCHOHやCOH、COH等のアルコール類を適宜導入することで、酸化剤の補助や炭化水素の架橋促進を行うことができる。基板を設置する下部電極は耐熱性を確保するために300〜400℃に設定した。上記成膜条件を適用することで、比誘電率がおよそ2.5〜2.6の多孔質絶縁膜を形成可能である。
図2は、本実施形態にて適用した成膜条件のタイムチャートである。RFパワーを印加している時間が実質的な成膜ステップに相当するが、成膜初期のみに標準条件よりも圧力を低減していることが特徴である。また、図3は、成膜初期の低圧力化に加えて、有機シロキサン原料の低流量化(60sccm)も同時に行った場合の成膜シーケンスである。なお、低圧力化及び低流量化を実施する時間は、RFパワー印加後0.5秒から5秒の間に設定した。これらの時間は後述する改質層の膜全体に対する占有率に応じて適宜調整される。低圧力化及び低流量化を成膜初期に適用した後は徐々に標準条件に向けてレシピを遷移した。上記成膜条件にて成膜した後にプラズマダメージによるトランジスタへの影響を評価した。なお、「改質層」が第一層11、その上が第二層12、「低圧力化及び低流量化を実施する時間」が第一工程11a、その後が第二工程12aにそれぞれ相当する。
図4はプラズマダメージ評価用のTEG(Test Element Group)構造の概略図である。左図はTEGの表面構造を示し、右図はTEGの断面構造を示す。まず、図4(a)に示すように、シリコン基板15上においてLOCOS(Local
Oxidation of Silicon)によって素子分離膜16間にストライプ状に形成された領域に、ゲート酸化膜18を熱酸化によって形成する。その後、ポリシリコンを成膜して、表面から見ると凸形状のポリシリコン電極17を形成し、これをパッド電極とする。これにより、ポリシリコン電極17の凸状の先端部とストライプ状のゲート酸化膜18との交差部に、MOS構造を形成することができる。なお、以下では、MOS構造を形成する交差部の面積に対する正方形ポリシリコン電極の面積比を、アンテナ比と呼ぶ。今回評価した最大アンテナ比は、125kである。
続いて、図4(b)に示すように、MOS構造が形成されたシリコン基板15上に多孔質絶縁膜10を200nm程度成膜する。その後、図4(c)に示すように、フォトリソグラフィによってレジスト20を正方形形状にパターニングする。最後に、図4(d)に示すように、余分な多孔質絶縁膜10を除去することで、ポリシリコン電極17のみを露出させ、トランジスタ特性を評価することができる。
図5は前述した成膜条件(低圧力条件、低圧力と低流量条件)でのプラズマダメージ評価結果である。図の横軸は本実施形態に従って適用した成膜初期の圧力である。図の縦軸は、アンテナ比125kのTEGに関して、面内114点の各リーク電流が許容以下(ダメージフリー)であった収率を示す。収率100%は面内の測定点全てにおいてプラズマダメージが発生していないことを意味する。
標準条件(圧力800Pa、標準流量)の場合の収率は50%であり、プラズマダメージが深刻であることがわかる。一方、成膜初期に圧力のみを低下した場合(■)、600Paまでの収率は低いが、530Paではほぼ100%の高収率を実現することができる。更に、成膜初期に低圧力化と低流量化とを組み合わせた場合には、より高収率が得られる傾向を示し、600Paでも100%の収率を達成することができる。したがって、低圧化のみでもプラズマダメージ低減が可能であるが、低圧化と低流量化とを組み合わせることにより、大幅な圧力低減を行わなくてもプラズマダメージを効果的に排除することができる。
上記成膜初期のプラズマ制御条件は、プラズマ中の電子エネルギを増加させ、プラズマの着火を安定化させる効果がある。プラズマ中の電子エネルギEeは次式にて表される。
Ee=(1/3)×(m/m1/2×λ×E
ここで、mは中性分子の質量、mは電子の質量、λは電子の平均自由工程、Eは電界強度である。
電子エネルギは、原料分子の解離過程や電極構成等によっても複雑に変化するが、一般的な反応系では数eVから数10eVである。電子の平均自由工程λeは圧力に反比例するため、低圧力化は電子エネルギを増加させる作用がある。また、低流量化は、原料を希釈することに相当するため、電子との衝突確率が低下し、電子の平均自由工程の増加、すなわち電子エネルギを増加させることになる。なお、1Vの電位差がある自由空間内において、電子一つが得るエネルギが1eVである。
電子エネルギを増加させる手法としては、低圧力化と低流量化の他に、図6及び図7に示すように、高RFパワー化、不活性ガス(希ガス)の高流量化も有効である。また、放電電極間距離の縮小化も適用可能である。これらは、いずれか一つでも適用可能であるが、二つ以上を組み合わせることでも本発明の効果を得ることができる。
以下、わかりやすくするために、図1における第一層11を必要に応じて「改質層」と言い換えることにする。上記成膜初期に適用した低電子エネルギプラズマにおける膜構造は、図1[1]に示すように下層に改質層11が形成される。図8乃至図10は、それぞれ改質層の単膜における誘電率、面内均一性、膜強度(Modulus)についての、成膜圧力依存性及び有機シロキサン原料の流量依存性である。
図8に示すように、誘電率は、標準条件に対して低圧化及び低流量化を適用することで、増加する傾向を示す。また、図9に示すように、膜厚の面内均一性は、低圧力化及び低流量化を適用することで、劣化することがわかる。このように改質層に相当する単層膜は、プラズマダメージに有効であるが、誘電率の上昇と面内均一性を劣化させることになる。しかしながら、成膜初期のみに高電子エネルギプラズマを適用し、その後標準条件に徐々に遷移することによって、誘電率及び均一性の劣化は、上層に形成される標準条件の膜特性(図1における第二層12)にて緩和されるために、特性劣化を最小限に抑えることができる。
一方、膜強度(Modulus)は、図10に示すように、高電子エネルギプラズマを用いることで大幅に改善する。図11は、改質層単膜のFTIR(Fourier Transform Infrared Spectroscopy)スペクトルである。標準圧力にて有機シロキサン原料の流量依存性を評価した結果であるが、低圧化とともにSi−CHのピーク強度が減少する傾向を示す。図12は、FTIRにおけるメインピーク(Si−O−Si)の面積に対する上記Si−CHピーク面積比についての、圧力依存性及び流量依存性である。同図から、炭化水素成分(CH基)は低圧力化及び低流量化に伴って減少する。
すなわち、高電子エネルギプラズマ条件を適用することによって、有機シロキサン原料の解離が促進し、膜中の炭化水素成分が減少する。先に示した改質層の膜強度の増加は、膜組成のSiO化による膜の高密度化によるものと思われる。更に、図1[1]に示した膜構造における改質層11は、硬質化していることを反映して、下層との高密着性化にも有効である。
なお、反応室に供給する有機シロキサン原料は直鎖状でも環状でもプラズマダメージに対しては効果的であるが、密着性に関しては直鎖構造の方がより大きな改善効果が得られた。特に、式[1]及び式[2]に示したように単位モノマー当たりのSi原子数が少ない直鎖状有機シロキサン原料は、エネルギ的に安定でかつSi−Oユニットの大きな環状シロキサン構造と比較して、より緻密なSi−Oネットワークを形成しやすいために、改質層での膜強度増加、すなわち密着性の改善効果が大きいものと考えられる。
以上のように、本実施形態における多孔質絶縁膜の形成方法では、成膜初期に高電子エネルギプラズマ条件を用い、その後、標準成膜条件へと遷移することによって、面内均一性や誘電率の劣化を回避しつつ、低プラズマダメージ化と高密着性化を両立した高信頼性の多孔質絶縁膜を形成することが可能である。
〔第二実施形態〕
本実施形態では、第一実施形態と同様に第一の空孔導入方法(気相反応による有機シリカ微結晶の堆積)に対して、更に高密着性化を実現可能な多孔質絶縁膜の形成方法を述べる。
成膜条件は、第一実施形態と基本的に同じである。平行平板の電極間距離は2〜3cmに設定した。反応室の圧力は800Paである。また、導入した有機シロキサン原料は、式[1]及び式[2]に示される有機シロキサン構造を適用した。なお、分子構造中のR1〜R5は同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。有機シロキサン原料の流量は、160sccmに設定した。また、上記有機シロキサン原料と同時に、不活性ガス(希ガス)としてHe、酸化剤としてOを用いた。また、添加材としてCHOHやCOH,COH等のアルコールも導入した。基板を設置する下部電極は耐熱性を確保するために300〜400℃に設定した。上記成膜条件を適用することで、比誘電率がおよそ2.5〜2.6の多孔質絶縁膜を形成可能である。
図13は、高電子エネルギ条件を適用して成膜した様々な多孔質絶縁膜の成膜条件と膜特性(誘電率、膜強度、リーク電流、プラズマダメージ)との関係を示す図表である。標準条件を適用した場合は、前述したように125kのアンテナ比で得られるダメージレスの収率は50%であるが、多孔質絶縁膜A〜Eは高電子エネルギプラズマ条件を適用しているために収率は100%を達成することができる。
具体的に、多孔質絶縁膜Aは低圧条件のみを適用、多孔質絶縁膜Bは低圧化と有機シロキサン原料の低流量化を適用、多孔質絶縁膜Cは低圧化+低流量化+希ガス流量増大の条件を適用、多孔質絶縁膜Dは低圧化+低流量化+希ガス流量増大+酸化剤流量増大の条件を適用、多孔質絶縁膜Eは低圧化+低流量化+希ガス流量増大+酸化剤流量増大+添加剤流量減少の条件を適用した。
例えば、多孔質絶縁膜Eの成膜シーケンスをまとめると、図14のようになる。低圧力や有機シロキサン原料の低流量化、希ガスの高流量化は前述したようにプラズマ中の電子の高エネルギ化に有効であるが、これらに加えて、添加材流量の減少と酸化剤流量の増加は、膜強度を大幅に増加させることができる。酸化剤流量の増加は膜中の酸化反応が促進し、膜組成がよりSiO化するためである。また、高分子からなる添加剤流量の減少は加速した電子の添加剤ガスへの衝突確率を実質的に減少させる作用があるため、電子エネルギが増加して有機シロキサン原料の解離及び酸化反応が促進する。よって、多孔質絶縁膜Eは上記の相乗効果によって膜強度が大幅に増加する。
以下では、表中で最も膜強度の高い多孔質絶縁膜Eを界面改質層に用いた積層構造の密着性評価結果を示す。図15は、全膜厚に対して成膜初期に形成した多孔質絶縁膜Eの膜厚占有率と膜全体の実効誘電率との関係である。実線は計算結果、プロット(■)は実験結果である。改質膜は高誘電率であるため、その占有率の増加とともに膜全体の誘電率も増加する傾向を示すが、占有率が30%程度であれば2.7程度までの誘電率に抑えることができる。なお、膜構成の比率は、X線反射率(XRR)による多層膜解析によって評価することができる。
図16は、多孔質絶縁膜Eの占有率がおよそ30%である積層構造におけるXRRスペクトルである。周期的に発生する複数のピークは、密度の異なる異種界面からの反射X線の干渉によるものである。解析結果は図17に示すように、下層界面には27nm程度の膜厚の高密度層が形成されており、表面に向けて徐々に低密度化することがわかる。このような積層膜のモニターとしては、XRRの他に、TEMよるコントラスト変化やTEM−EELSによる組成プロファイル、XPSやSIMSによる組成のデプスプロファイル等を用いることができる。改質層の化学組成は、炭化水素の含有量が少なく、SiOライクであることが特徴である。
なお、図17において、「下層改質層」と「遷移層」の一部とが図1における第一層11に相当し、「多孔質絶縁膜」と「遷移層」の残りとが図1における第二層12に相当する。「遷移層」は全部を第一層11に含めてもよいし第二層12に含めてもよい。
図18は、上記膜構造における密着強度と膜全体の実効誘電率との関係である。密着強度はm−ELT(modified Edge Lift-off Test)にて評価した。また、下層には多層配線構造にてビア層間絶縁膜の下層に形成されるバリア絶縁膜(SiCN)を用いた。図18の縦軸は相対的な密着強度にてプロットしている。本実施形態を適用した第一の空孔導入方法(■)は、従来の単層多孔質絶縁膜(□)と比較して、大幅に密着強度が増加していることがわかる(第二の空孔導入方法については後述する)。なお、同等の誘電率を有する多孔質絶縁間膜A(図13参照)を単層にて用いた場合、又は多孔質絶縁膜Eよりも膜強度の低い膜を界面改質層に適用した場合には、密着性改善効果はあるものの、多孔質絶縁膜Eを適用した場合よりも密着強度は低下した。
したがって、成膜初期に形成する改質層の高強度化は、下層との密着性を改善する上で有効な界面制御法であると言える。多孔質絶縁膜を配線構造に適用する際に、最も密着強度が必要な界面はビア層間絶縁膜と下層のバリア絶縁膜との界面である。上記密着強度のガイドラインは図中の破線よりも高密着性を示す領域であるが、本実施形態では従来に比べてより低い誘電率にて高密着性を達成することができる。
また、図中に示すように第三の空孔導入法に対しても同様に本実施形態を適用した場合(▲)、直鎖状有機シロキサン原料を用いた第一の空孔導入法(界面改質あり)に比べて、密着強度は低下傾向にある。これは、単位モノマー当たりのSi原子数が少ない直鎖状有機シロキサン原料は、より緻密なSi−Oネットワークを形成しやすいために、改質層での膜強度増加、すなわち密着性の改善効果が大きいものと考えられる。一方、環状シロキサン原料の場合、環状Si−O構造はエネルギ的に安定であるため、高エネルギプラズマ中でも小さなSi−Oユニットに分解されることなく膜中に取り込まれる。環状のSi−O構造は空孔源となるため、膜の緻密化が起こりにくく、結果的に直鎖状シロキサン原料の場合よりも密着性改善効果が小さいものと推測される。
〔第三実施形態〕
本実施形態では、第二の空孔導入方法(成膜時に導入した空孔形成材料の除去)における本発明の適用効果について述べる。第二の空孔導入方法では、成膜時に空孔生成用の揮発性の高い高分子材料を導入し、成膜後にそれら揮発させて空孔を形成することが特徴である。
多孔質絶縁膜は、第一実施形態で示したプラズマCVD装置にて、主に有機シロキサン原料と空孔生成剤によって形成される。空孔生成材料は、炭化水素を主成分とした分子量の比較的大きな材料であることが望ましい。例えば、COHやCOH等のアルコール類、界面活性剤分子、ビニルフリルエーテル、ジフリルエーテル、ビニルフラン等のエーテル類を適用することができる。なお、放電を安定化するための不活性ガス(希ガス)やO、O、CO、NO、HO等の酸化剤等を適宜導入することができる。導入した有機シロキサン原料は環状構造でも直鎖構造でも本発明の効果が得られるが、ここでは前述の式[1]及び式[2]に示される有機シロキサン構造を適用した。なお、分子構造中のR1〜R6は、同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。
成膜時には有機シロキサン原料及び空孔生成剤の炭化水素成分が分解せずに膜中に取り込まれるように、低エネルギプラズマ条件でかつ基板を低温に保持して成膜することが望ましい。成膜温度は100〜300℃程度の低温にて制御した。上記プラズマ条件を成膜初期から適用すると、プラズマダメージ発生と密着性劣化の要因になるため、少なくとも成膜初期には高電子エネルギプラズマ条件を適用することが本発明の特徴である。具体的には、低圧力化、原料の低流量化、高RFパワー化、不活性ガスの高流量化、放電電極間距離の縮小化が適用可能である。これらは、いずれか一つでも適用可能であるが、二つ以上を組み合わせることでも本発明の効果を得ることができる。
密着強度をより改善するための成膜シーケンスの一例を、図19に示す。低圧力や有機シロキサン原料の低流量化、希ガスの高流量化は、前述したようにプラズマ中の電子の高エネルギ化に有効であるが、これらに加えて、酸化剤流量の増加や添加材流量の減少は、プラズマダメージを発生させることなく膜強度を飛躍的に増加させることができる。特に、空孔生成剤の低流量化は界面改質層での空孔を低減することが可能であるため、より密着強度を改善することが可能である。
空孔生成剤を用いた低温成膜にて形成した絶縁膜は、その後、熱アニールや電子ビーム照射、紫外線照射等のポストキュアによって空孔生成剤を揮発させ、膜中に空孔を導入する。電子ビーム照射や紫外線照射は空孔生成剤を揮発させると同時に、膜強度改善にも有効である。しかしながら、上記ポストキュアプロセスは主に膜の表面近傍に効果的に作用するため、従来は密着性において最も重要な下層部分へのキュア効果が小さいと言う欠点があった。
これに対し、本実施形態では、初期成膜過程で膜を緻密化し、かつ空孔生成剤の供給を低減するため、界面近傍を選択的に硬質化し、結果的に密着強度を大幅に改善することが可能である。図18(第二実施形態でも記載)は、本発明を適用した第二の空孔導入法にて成膜した多孔質絶縁膜の密着強度と膜全体の誘電率との関係である。密着強度はm−ELTにて評価した。また、下層にはバリア絶縁膜であるSiCNを用いた。成膜初期の電子エネルギ増大とポストキュアによる硬質化により、第二の空孔導入法にて形成した多孔質絶縁膜(◆)は、前述した第一の空孔導入法(界面改質あり)と同等レベル以上の高密着性を達成することができる。
以上のように、本実施形態における空孔生成剤を用いた多孔質絶縁膜の形成方法では、成膜初期に高電子エネルギプラズマ条件を適用し、かつポストキュアを行うことで、膜特性を劣化させることなく、低プラズマダメージ化と高密着性化を両立した高信頼性の多孔質絶縁膜を形成することが可能である。
〔第四実施形態〕
図20は、第四実施形態の多孔質絶縁膜を示す断面図である。以下、この図面に基づき説明する。なお、図1[1]と同じ部分は同じ符号を付すことにより説明を省略する。
本実施形態の多孔質絶縁膜10’は、第二層12の上に第三の電子エネルギのプラズマを用いてプラズマCVDによって形成された第三層13を備え、第三の電子エネルギが第二の電子エネルギよりも大きい、ことを特徴とする。多孔質絶縁膜10’は、図20ではシリコン基板15上に直接形成されているように描かれているが、実際には後述するようにビア層間絶縁膜や配線層間絶縁膜などとして用いられる。
本実施形態の多孔質絶縁膜10’の形成方法は、第二層12の上にプラズマCVDによって第三層13を形成する第三工程13a(図21)を備え、第三工程13aのプラズマの電子エネルギを第二工程12a(図21)のプラズマの電子エネルギよりも大きくする、ことを特徴とする。
例えば、第三工程13aでは、第二工程12aに比べて、プラズマを発生させる反応室内の圧力を低くする、プラズマを発生させる高周波電力を大きくする、有機シロキサン原料の流量を減らす、有機シロキサン原料のキャリアガスである不活性ガスの流量を増やす、炭化水素を主成分とする添加ガスの流量を減らす、及びプラズマを発生させる放電電極の間隔を縮小するという方法の中から選ばれた一つ又は二つ以上の組み合わせによって、第三工程13aのプラズマの電子エネルギを第二工程12aのプラズマの電子エネルギよりも大きくする。このとき、一つ又は二つ以上の組み合わせに加え、有機シロキサン原料に加える酸化剤の流量を増加させることにより、第三工程13aのプラズマの電子エネルギを第二工程12aのプラズマの電子エネルギよりも大きくしてもよい。また、第二工程11aから第三工程13aに切り換える時に、第二工程12aのプラズマの電子エネルギ及び第三工程13aのプラズマの電子エネルギの少なくとも一方を連続的に変化させてもよい。更に、第三工程13aの後に、熱アニール、電子ビーム照射又は紫外線照射の処理を行う後処理工程を備えてもよい。なお、多孔質絶縁膜10’の形成には、第一実施形態と同様に、図1[2]のプラズマCVD装置50が用いられる。
図21は、第二及び第三実施形態にて記載した成膜シーケンスにおける高電子エネルギプラズマ条件を、成膜の最終ステップにも適用したタイムチャートである。低圧力化、原料の低流量化、不活性ガスの高流量化、添加剤の低流量化による有機シロキサン原料の解離促進と酸化剤流量の増加により、膜表層にも下層改質層と同様な硬質層を形成することができる。図には複数の高電子エネルギ化条件を同時に行っているが、いずれか一つ又は二つ以上の組み合わせでもよい。また、図示でしていないが、高RFパワー化や、放電電極間距離の縮小化も成膜の前後に適用することが可能である。
本実施形態によれば、下層だけではなく上層においても隣接膜との密着強度を増加させることができる。
〔第五実施形態〕
図22は、本発明による第五実施形態を示す半導体装置の製造方法に関する断面構造図である。
まず、図22(a)に示すように、トランジスタとその上層に配線が形成されたシリコン基板上(図示せず)に、Cuに対する拡散耐性を有するバリア絶縁膜22を形成した後に、ビア層間絶縁膜及び配線層間絶縁膜を同一の多孔質層間絶縁膜10で形成する。
ここで、ビア層間絶縁膜とその下層であるバリア絶縁膜22との界面は、図27の配線構造図でも説明したように、メタル配線の占める割合が低いために脆弱な絶縁膜同士で密着性を確保しなければならないので、多層配線構造中で最も高密着性化が要求される界面である。そこで、少なくともビア層間絶縁膜には第一乃至第四実施形態に記載したいずれかの多孔質絶縁膜10の第二層12(以下「ビア層間絶縁膜12」という。)に適用することで、低誘電率にて、低プラズマダメージかつ高密着性を有する多孔質絶縁膜を形成可能である。
ここでは、プロセスの簡略化及び低コスト化を実現するために、ビア層間絶縁膜と配線層間絶縁膜に誘電率が3.0程度の高強度膜を一括で形成している。本実施形態の多孔質絶縁膜10として、例えば、第二実施形態に示した成膜方法はポストキュアプロセスが必要ないため、プロセスコストをより低減することもできる。成膜初期には高電子エネルギプラズマを適用しているため、バリア絶縁膜22とビア層間絶縁膜12との界面には改質層11が形成される。なお、バリア絶縁膜22は、Cuに対する強い拡散耐性を有する材料が適しており、例えば、SiCNやSiN、SiC、SiOC、ベンゾシクロブテン等が望ましい。
続いて、図22(b)に示すように、フォトレジストマスクとフッ素系ガスを用いた反応性イオンエッチングを用いて、ビアホール24及び配線溝23からなるデュアルダマシン溝を形成する。デュアルダマシン溝の形成方法には、ビアを先に開口し、開口したビア上面にフォトレジストを塗布して配線用の配線溝を形成するビアファーストプロセスと、配線溝(トレンチ)を先に開口し、開口した配線溝上面にフォトレジストを塗布してビアホールを形成するトレンチファーストプロセスとがある。本実施形態の場合には、これらのどの手法を用いても同様な効果が得られる。
続いて、図22(c)に示すように、ビアホール24の底のバリア絶縁膜22をエッチバックした後、ビアホール24及び配線溝23内の露出した表面にバリアメタル25としてTa/TaNの積層膜をPVD(Physical Vapor Deposition)法によって、それぞれ形成する。バリアメタル25は、上記の他に、Ti等の金属及びその窒化物、又はそれらの積層したものでもよい。また、成膜手法としてはPVD以外に、ALD(Atomic
Layer Deposition)等の方法を採用することも可能である。バリアメタル25の形成後は、大気中に暴露することなく連続してスパッタリング法にてCuシード層を堆積し、その後、その上層にめっき法によりCu膜26を堆積する。
最後に、図21(d)に示すように、配線層間絶縁膜上に堆積した余分なバリアメタル25及びCu膜26は、CMP(Chemical Mechanical Polishing)工程によって除去されかつ平坦化される。なお、Cu膜26には、必要に応じてTi、Al、Sn、Ag等の異種金属を含有したCu合金を用いてもよい。
図22ではデュアルダマシン法による一組のビアプラグ及びCu配線の形成プロセスを示したが、適用デバイスに応じて、必要な層数のビア及び配線を形成する必要がある。
本実施形態の半導体装置の製造方法によれば、プラズマダメージによるトランジスタの特性劣化がなく、高信頼性に優れた低コストデバイスを提供することができる。
〔第六実施形態〕
図23及び図24は、本発明による第六実施形態を示す半導体装置の製造方法に関する断面構造図である。本実施形態は、前述した第五実施形態よりも実効誘電率を低減し、高性能化を実現するための半導体装置の製造方法である。構造上の差異は、層間絶縁膜の低誘電率化とハードマスクの適用である。
まず、図23(a)に示すように、トランジスタとその上層に配線が形成されたシリコン基板上(図示せず)に、Cuに対する拡散耐性を有するバリア絶縁膜22を形成した後に、ビア層間絶縁膜及び配線層間絶縁膜を同一の多孔質層間絶縁膜10で形成する。
続いて、図23(b)に示すように、ハードマスク27を形成する。ビア層間絶縁膜及び配線層間絶縁膜には第一乃至第四実施形態に記載したいずれかの多孔質絶縁膜10を適用することで、低誘電率にて、低プラズマダメージかつ高密着性を有する多孔質絶縁膜を形成可能である。ここでは、下層バリア絶縁膜との密着強度が確保される膜(図18参照)として、誘電率が2.7の多孔質絶縁膜を用いた。成膜初期には高電子エネルギプラズマを適用しているため、バリア絶縁膜とビア層間絶縁膜の界面には図23(a)に示すように下層に改質層11が形成される。
本実施形態で用いた層間絶縁膜は、第五実施形態で示した絶縁膜の誘電率よりも低いため、CMP耐性が劣化する傾向にある。そこで、本実施形態では高強度なハードマスク27を適用している。ハードマスク27の材料としては、SiO、SiCN、SiN、SiC、SiOC等が挙げられる。また、ハードマスクとして、第四実施形態で示したように、成膜後期に高電子エネルギ条件で形成される硬質層を適用することもできる。
続いて、図23(c)に示すように、フォトレジストマスクとフッ素系ガスを用いた反応性イオンエッチングを用いて、ビアホール24及び配線溝23からなるデュアルダマシン溝を形成する。デュアルダマシン溝の形成方法には、ビアを先に開口し、開口したビア上面にフォトレジストを塗布して配線用の配線溝を形成するビアファーストプロセスと、配線溝(トレンチ)を先に開口し、開口した配線溝上面にフォトレジストを塗布してビアホールを形成するトレンチファーストプロセスとがある。本実施形態の場合には、これらのどの手法を用いても同様な効果が得られる。
続いて、図24(d)に示すように、ビアホール底のバリア絶縁膜22をエッチバックした後、ビアホール24及び配線溝23、そしてハードマスク27表面の前面に渡ってバリアメタル25としてTa/TaNの積層膜をPVD法によって、それぞれ形成する。バリアメタル25は、上記の他に、Ti等の金属及びその窒化物、又はそれらの積層したものでもよい。また、成膜手法としてはPVD以外に、ALD等の方法を採用することも可能である。バリアメタル25の形成後は、大気中に暴露することなく連続してスパッタリング法にてCuシード層を堆積し、その後、その上層にめっき法によりCu膜26を堆積する。
最後に、図24(e)に示すように、ハードマスク27上に堆積した余分なバリアメタル25及びCu膜26は、CMP工程によって除去されかつ平坦化される。なお、Cu膜26には、必要に応じてTi、Al、Sn、Ag等の異種金属を含有したCu合金を用いてもよい。
図23及び図24ではデュアルダマシン法による一組のビアプラグ及びCu配線の形成プロセスを示したが、適用デバイスに応じて、必要な層数のビア及び配線を形成する必要がある。
本実施形態の半導体装置の製造方法によれば、プラズマダメージによるトランジスタの特性劣化がなく、また寄生容量を低減することが可能であるためにデバイスの高速動作及び低消費電力を実現することができる。
〔第七実施形態〕
図25及び図26は、本発明による第七実施形態を示す半導体装置の製造方法に関する断面構造図である。本実施形態は、前述した第六実施形態よりも更に実効誘電率を低減し、高性能化を実現するための半導体装置の製造方法である。構造上の特徴は、配線層間絶縁膜をより低誘電率化している点である。
まず、図25(a)に示すように、トランジスタとその上層に配線が形成された半導体基板上(図示せず)に、Cuに対する拡散耐性を有するバリア絶縁膜22を形成した後に、ビア層間絶縁膜28を堆積する。ここで、ビア層間絶縁膜28とその下層であるバリア絶縁膜22との界面は、多層配線構造中で最も高密着性化が要求される界面であるため、少なくともビア層間絶縁膜28には第一乃至第四実施形態に記載した多孔質絶縁膜10を適用することが重要である。ここでは、下層バリア絶縁膜22との密着強度が確保される絶縁膜(図18参照)として、誘電率が2.7の多孔質絶縁膜を用いた。成膜初期には高電子エネルギプラズマを適用しているため、バリア絶縁膜22とビア層間絶縁膜28との界面には改質層11が形成される。
配線層間絶縁膜29は、ビア層間絶縁膜28と同種の化学組成でも有機材料等の異種材料であってもよい。また、スピン塗布等の他の成膜手法によって形成した多孔質絶縁膜でも適用可能である。ただし、高性能化と高信頼性の観点からは、誘電率が低く、ガス吸蔵耐性やプロセス耐性に優れた多孔質絶縁材料を選択することが望ましい。配線層間絶縁膜29は、ビア層間絶縁膜28と比較して低い密着性でも適用可能であるため、環状有機シロキサン原料からなる多孔質絶縁を用いることが可能である。
特に、前述の式[3]に示す6員環のSi−Oリングからなる有機シロキサン原料を用いた場合には、サブナノメートルレベルの微細空孔を有する多孔質絶縁膜を形成可能である。小角X線散乱による空孔サイズ評価から、上記多孔質絶縁膜の平均空孔サイズは0.4nm程度であり、均一かつ微細な空孔を含有していることを確認している。したがって、上記多孔質絶縁膜は水分やエッチングガス等のガス吸蔵が極めて少なく、かつエネルギ的に安定な環状Si−O構造によってエッチング等のプロセスダメージにも優れた耐性を示す。ここでは、誘電率が2.5の環状有機シロキサン原料を用いた多孔質絶縁膜を適用した。
ビア層間絶縁膜28と配線層間絶縁膜29とはそれぞれ個別に形成することも可能であるが、その場合、配線層間絶縁膜29の下層にはビア層間絶縁膜28の場合と同様にプラズマダメージ低減レシピによる改質層(高誘電率層)が形成されることになる。しかしながら、直鎖状有機シロキサン原料をビア用に成膜した後に、プラズマをオフすることなく、環状シロキサン原料に切り替えることで配線層間絶縁膜を連続的に形成することもできる。この場合、図1[2]に示したプラズマCVD装置50において、直鎖状シロキサン及び環状シロキサン用の二つの原料を設置する必要がある。このような連続成膜技術を用いる場合には、ビア層間絶縁膜と配線層間絶縁膜の界面にはプラズマダメージを回避するための改質層がなくなるため、更に低誘電率化を実現可能である。この場合、ビア層間絶縁膜28及び配線層間絶縁膜29は、図1における多孔質絶縁膜10の第二層12に相当する。
続いて、図25(b)に示すように、ハードマスク27を配線層間絶縁膜29上に形成する。本実施形態で用いた配線層間絶縁膜29は、第六実施形態と同様に低誘電率化(低強度化)しているため、CMP耐性に優れたハードマスク27の適用が望ましい。ハードマスク27の材料としては、SiO、SiCN、SiN、SiC、SiOC等が挙げられる。
また、ハードマスク27として、第四実施形態で示したように、成膜後期に高電子エネルギ条件で形成される硬質層又はビア層間絶縁膜に用いた直鎖有機シロキサン原料を再度導入して成膜することもできる。改質層(硬質層)又は直鎖有機シロキサン原料のハードマスク27への適用は、プラズマをオフすることなく連続的に成膜することが可能であるため、高スループット化及び低コスト化に有利なプロセスであると言える。この場合、ハードマスク27は、図20における多孔質絶縁膜10’の第三層13に相当する。
続いて、図25(c)に示すように、フォトレジストマスクとフッ素系ガスを用いた反応性イオンエッチングを用いて、ビアホール24及び配線溝23からなるデュアルダマシン溝を形成する。デュアルダマシン溝の形成方法には、ビアを先に開口し、開口したビア上面にフォトレジストを塗布して配線用の配線溝を形成するビアファーストプロセスと、配線溝(トレンチ)を先に開口し、開口した配線溝上面にフォトレジストを塗布してビアホールを形成するトレンチファーストプロセスとがある。本実施形態では、これらのどの手法を用いても同様な効果が得られる。
続いて、図26(d)に示すように、ビアホール24の底のバリア絶縁膜22をエッチバックした後、ビアホール24及び配線溝23、そしてハードマスク27表面の全面に渡ってバリアメタル25としてTa/TaNの積層膜をPVD法によって、それぞれ形成する。バリアメタル25は、上記の他に、Ti等の金属及びその窒化物、又はそれらの積層したものでもよい。また、成膜手法としてはPVD以外に、ALD等の方法を採用することも可能である。バリアメタル25の形成後は、大気中に暴露することなく連続してスパッタリング法にてCuシード層を堆積し、その後、その上層にめっき法によりCu膜26を堆積する。
最後に、図26(e)に示すように、ハードマスク27上に堆積した余分なバリアメタル25及びCu膜26を、CMP工程によって除去し平坦化する。なお、Cu膜26には、必要に応じてTi、Al、Sn、Ag等の異種金属を含有したCu合金を用いてもよい。
図25及び図26ではデュアルダマシン法による一組のビアプラグ及びCu配線の形成プロセスを示したが、適用デバイスに応じて、必要な層数の配線及びビアを形成する必要がある。
本実施形態の半導体装置の製造方法によれば、プラズマダメージによるトランジスタの特性劣化がなく、また寄生容量を更に低減することが可能であるため、更なるデバイスの高速動作及び低消費電力を実現することができる。
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
本発明の第一実施形態を示し、図1[1]は多孔質絶縁膜の断面図、図1[2]はプラズマCVD装置の構成図である。 第一実施形態における成膜シーケンス(低圧力化)を示すタイムチャートである。 第一実施形態における成膜シーケンス(低圧力化、低流量化)を示すタイムチャートである。 第一実施形態におけるプラズマダメージ評価用のデバイスを示す構造図である。 第一実施形態におけるプラズマダメージ評価結果の成膜圧力及び原料流量依存性を示すグラフである。 第一実施形態における成膜シーケンス(高RFパワー化)を示すタイムチャートである。 第一実施形態における成膜シーケンス(不活性ガス低流量化)を示すタイムチャートである。 第一実施形態における誘電率の成膜圧力及び原料流量依存性を示すグラフである。 第一実施形態における膜厚面内均一性の成膜圧力及び原料流量依存性を示すグラフである。 第一実施形態における膜強度の成膜圧力及び原料流量依存性を示すグラフである。 第一実施形態におけるFTIRスペクトルの成膜圧力依存性を示すグラフである。 第一実施形態におけるSi−CH結合の成膜圧力及び原料流量依存性を示すグラフである。 本発明の第二実施形態を示し、高電子エネルギ条件を適用して成膜した様々な多孔質絶縁膜の成膜条件と膜特性(誘電率、膜強度、リーク電流、プラズマダメージ)との関係を示す図表である。 第二実施形態における成膜シーケンス(低圧力化、原料低流量化、不活性ガス高流量化、酸化剤高流量化、添加剤低流量化)を示すタイムチャートである。 第二実施形態における多孔質積層膜の実効誘電率の改質層占有率依存性を示すグラフである。 第二実施形態における多孔質絶縁膜のX線反射率スペクトルを示すグラフである。 第二実施形態における多孔質絶縁膜のX線反射率解析結果を示す図表及びグラフである。 第二及び第三実施形態における多孔質絶縁膜とバリア絶縁膜との密着性評価結果を示すグラフである。 本発明の第三実施形態における成膜シーケンス(低圧力化、原料低流量化、不活性ガス高流量化、酸化剤高流量化、空孔生成剤低流量化)を示すタイムチャートである。 本発明の第四実施形態における多孔質絶縁膜を示す断面図である。 第四実施形態における成膜シーケンス(成膜前後のステップに低圧力化、原料低流量化、不活性ガス高流量化、酸化剤高流量化、添加剤低流量化を適用)を示すタイムチャートである。 本発明の第五実施形態における半導体装置の製造方法を示す断面図である。 本発明の第六実施形態における半導体装置の製造方法を示す断面図(その1)である。 本発明の第六実施形態における半導体装置の製造方法を示す断面図(その2)である。 本発明の第七実施形態における半導体装置の製造方法を示す断面図(その1)である。 本発明の第七実施形態における半導体装置の製造方法を示す断面図(その2)である。 多層配線構造を有する半導体装置の一例を示す断面図である。
符号の説明
10、10’ 多孔質絶縁膜
11 第一層(改質層)
12 第二層
13 第三層
11a 第一工程
12a 第二工程
13a 第三工程
15 シリコン基板
16 素子分離膜
17 ポリシリコン電極
18 ゲート酸化膜
20 レジスト
22 バリア絶縁膜
23 配線溝
24 ビアホール
25 バリアメタル
26 Cu膜
27 ハードマスク
28 ビア層間絶縁膜
29 配線層間絶縁膜
30 トランジスタ領域
32 バリア絶縁膜
33 配線溝
34 ビアホール
35 バリアメタル
36 Cu膜
37 ハードマスク
38 ビア層間絶縁膜
39 配線層間絶縁膜
40 配線
41 ビアプラグ
51 不活性ガス(圧送用)
52 液体原料タンク(有機シロキサン原料)
53 液体原料タンク
54 気化器
55 流量制御装置
56 不活性ガス
57 酸化性添加ガス
58 ガス導入部
59 高周波電源
60 上部電極
61 基板
62 反応室
63 下部電極(ステージ)
64 真空ポンプ

Claims (21)

  1. 有機シロキサンを原料とするプラズマCVDによって形成された多孔質絶縁膜において、
    第一の電子エネルギのプラズマを用いて前記プラズマCVDによって形成された第一層と、この第一層の上に第二の電子エネルギのプラズマを用いて前記プラズマCVDによって形成された第二層とを備え、前記第一の電子エネルギが前記第二の電子エネルギよりも大きい、
    ことを特徴とする多孔質絶縁膜。
  2. 前記第二層の上に第三の電子エネルギのプラズマを用いて前記プラズマCVDによって形成された第三層を備え、前記第三の電子エネルギが前記第二の電子エネルギよりも大きい、
    ことを特徴とする請求項1記載の多孔質絶縁膜。
  3. 有機シロキサン原料を用いたプラズマCVDによって多孔質絶縁膜を形成する方法において、
    前記プラズマCVDによって第一層を形成する第一工程と、この第一層の上に前記プラズマCVDによって第二層を形成する第二工程とを備え、前記第一工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
    ことを特徴とする多孔質絶縁膜の形成方法。
  4. 前記第一工程では、前記第二工程に比べて、前記プラズマを発生させる反応室内の圧力を低くする、前記プラズマを発生させる高周波電力を大きくする、前記有機シロキサン原料の流量を減らす、前記有機シロキサン原料のキャリアガスである不活性ガスの流量を増やす、炭化水素を主成分とする添加ガスの流量を減らす、及び前記プラズマを発生させる放電電極の間隔を縮小するという方法の中から選ばれた一つ又は二つ以上の組み合わせによって、前記第一工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
    ことを特徴とする請求項3記載の多孔質絶縁膜の形成方法。
  5. 前記一つ又は二つ以上の組み合わせに加え、前記有機シロキサン原料に添加する酸化剤の流量を増加させることにより、前記第一工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
    ことを特徴とする請求項4記載の多孔質絶縁膜の形成方法。
  6. 前記第一工程から前記第二工程に切り換える時に、前記第一工程のプラズマの電子エネルギ及び前記第二工程のプラズマの電子エネルギの少なくとも一方を連続的に変化させる、
    ことを特徴とする請求項3乃至5のいずれか一項に記載の多孔質絶縁膜の形成方法。
  7. 前記第二層の上に前記プラズマCVDによって第三層を形成する第三工程を備え、この第三工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
    ことを特徴とする請求項3乃至6のいずれか一項に記載の多孔質絶縁膜の形成方法。
  8. 前記第三工程では、前記第二工程に比べて、前記プラズマを発生させる反応室内の圧力を低くする、前記プラズマを発生させる高周波電力を大きくする、前記有機シロキサン原料の流量を減らす、前記有機シロキサン原料のキャリアガスである不活性ガスの流量を増やす、炭化水素を主成分とする添加ガスの流量を減らす、及び前記プラズマを発生させる放電電極の間隔を縮小するという方法の中から選ばれた一つ又は二つ以上の組み合わせによって、前記第三工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
    ことを特徴とする請求項7記載の多孔質絶縁膜の形成方法。
  9. 前記一つ又は二つ以上の組み合わせに加え、前記有機シロキサン原料に加える酸化剤の流量を増加させることにより、前記第三工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
    ことを特徴とする請求項8記載の多孔質絶縁膜の形成方法。
  10. 前記第二工程から前記第三工程に切り換える時に、前記第二工程のプラズマの電子エネルギ及び前記第三工程のプラズマの電子エネルギの少なくとも一方を連続的に変化させる、
    ことを特徴とする請求項7乃至9のいずれか一項に記載の多孔質絶縁膜の形成方法。
  11. 前記有機シロキサン原料は直鎖状のSi−O分子構造を含む、
    ことを特徴とする請求項3乃至10のいずれか一項に記載の多孔質絶縁膜の形成方法。
  12. 前記有機シロキサン原料は次の式[1]及び式[2]の構造である、
    Figure 2009177023
    (式[1]中のR1、R2、R3及びR4は、それぞれ水素、炭化水素基又は酸化炭化水素基である。)
    Figure 2009177023
    (式[2]中のR1、R2、R3、R4、R5及びR6は、それぞれ水素、炭化水素基又は酸化炭化水素基である。)
    ことを特徴とする請求項11記載の多孔質絶縁膜の形成方法。
  13. 前記第二工程の後に、熱アニール、電子ビーム照射又は紫外線照射の処理を行う後処理工程を備えた、
    ことを特徴とする請求項3乃至6のいずれか一項に記載の多孔質絶縁膜の形成方法。
  14. 前記第三工程の後に、熱アニール、電子ビーム照射又は紫外線照射の処理を行う後処理工程を備えた、
    ことを特徴とする請求項7乃至10のいずれか一項に記載の多孔質絶縁膜の形成方法。
  15. 前記不活性ガスは、He、Ne、Ar、Kr及びXeの中から選ばれた少なくとも一つである、
    ことを特徴とする請求項4又は8記載の多孔質絶縁膜の形成方法。
  16. 前記酸化剤は、O、O、CO、NO及びHOの中から選ばれた少なくとも一つである、
    ことを特徴とする請求項5又は9記載の多孔質絶縁膜の形成方法。
  17. 半導体素子上にビア層間絶縁膜、配線層間絶縁膜及びハードマスクがこの順に積層され、前記ビア層間絶縁膜にビアホールが形成され、前記配線層間絶縁膜及び前記ハードマスクに配線溝が形成され、前記ビアホール及び前記配線溝に金属配線材料からなるビアプラグ及び配線が埋設された半導体装置を製造する方法において、
    請求項3乃至16のいずれか一項に記載の多孔質絶縁膜の形成方法を用いて少なくとも前記ビア層間絶縁膜を形成する、
    ことを特徴とする半導体装置の製造方法。
  18. 同じプラズマCVD装置を用いて前記ビア層間絶縁膜に続いて前記配線層間絶縁膜を形成する、
    ことを特徴とする請求項17記載の半導体装置の製造方法。
  19. 同じプラズマCVD装置を用いて前記配線層間絶縁膜に続いて前記ハードマスクを形成する、
    ことを特徴とする請求項18記載の半導体装置の製造方法。
  20. 環状有機シロキサン原料を用いたプラズマCVDによって、前記配線層間絶縁膜を形成する、
    ことを特徴とする請求項17乃至19のいずれか一項に記載の半導体装置の製造方法。
  21. 前記環状有機シロキサン原料は次の式[3]を示す構造である、
    Figure 2009177023
    (式[3]中のR1及びR2は、メチル基、エチル基、ビニル基、プロピル基又はイソプロピル基である。)
    ことを特徴とする請求項20記載の半導体装置の製造方法。
JP2008015406A 2008-01-25 2008-01-25 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法 Pending JP2009177023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008015406A JP2009177023A (ja) 2008-01-25 2008-01-25 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008015406A JP2009177023A (ja) 2008-01-25 2008-01-25 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009177023A true JP2009177023A (ja) 2009-08-06

Family

ID=41031798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015406A Pending JP2009177023A (ja) 2008-01-25 2008-01-25 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009177023A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197575A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340900A (ja) * 1997-06-03 1998-12-22 Applied Materials Inc 低誘電率膜用高堆積率レシピ
JP2002134502A (ja) * 2000-10-18 2002-05-10 Asm Japan Kk 半導体基板上のシリコン重合体絶縁膜及び膜を形成する方法
JP2002252228A (ja) * 2000-12-19 2002-09-06 Canon Sales Co Inc 半導体装置及びその製造方法
JP2003234346A (ja) * 2001-12-06 2003-08-22 Canon Sales Co Inc 半導体装置の製造方法
JP2004146682A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
WO2007061134A1 (ja) * 2005-11-24 2007-05-31 Nec Corporation 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP2007258403A (ja) * 2006-03-23 2007-10-04 United Microelectronics Corp 多孔性低誘電率薄膜及びその製作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340900A (ja) * 1997-06-03 1998-12-22 Applied Materials Inc 低誘電率膜用高堆積率レシピ
JP2002134502A (ja) * 2000-10-18 2002-05-10 Asm Japan Kk 半導体基板上のシリコン重合体絶縁膜及び膜を形成する方法
JP2002252228A (ja) * 2000-12-19 2002-09-06 Canon Sales Co Inc 半導体装置及びその製造方法
JP2003234346A (ja) * 2001-12-06 2003-08-22 Canon Sales Co Inc 半導体装置の製造方法
JP2004146682A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
WO2007061134A1 (ja) * 2005-11-24 2007-05-31 Nec Corporation 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP2007258403A (ja) * 2006-03-23 2007-10-04 United Microelectronics Corp 多孔性低誘電率薄膜及びその製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197575A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US20210257213A1 (en) Method of forming dielectric material layers using pulsed plasma power, structures and devices including the layers, and systems for forming the layers
US9029272B1 (en) Method for treating SiOCH film with hydrogen plasma
US7510982B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP5267130B2 (ja) 半導体装置およびその製造方法
JP5554951B2 (ja) 半導体装置の製造方法
US8993435B2 (en) Low-k Cu barriers in damascene interconnect structures
JP2007531325A (ja) 低誘電率ナノ細孔性膜の多段階硬化
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US20100102452A1 (en) Method for fabricating semiconductor device and semiconductor device
WO2007061134A1 (ja) 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
US20140127902A1 (en) Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer
JP2009088267A (ja) 成膜方法、成膜装置、記憶媒体及び半導体装置
US20040135254A1 (en) Semiconductor device and method for manufacturing the same
JP2011155077A (ja) 半導体装置の製造方法
JP5025679B2 (ja) 半導体装置
JP2011146596A (ja) 半導体装置の製造方法、半導体装置、及び半導体製造装置
JP2010153824A (ja) 多孔質絶縁膜の製造方法、半導体装置の製造方法、及び半導体装置
KR101107569B1 (ko) 층간 절연막, 층간 절연막을 구비하는 전자 디바이스, 전자 디바이스의 제조 방법 및 층간 절연막의 성막 방법
JP2009177023A (ja) 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
JP2011124472A (ja) 半導体装置の製造方法
US20110081503A1 (en) Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP2002134494A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130611

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140520